JP2007518374A - 時間加重誤差値を有する先読み変調器を用いた信号処理 - Google Patents

時間加重誤差値を有する先読み変調器を用いた信号処理 Download PDF

Info

Publication number
JP2007518374A
JP2007518374A JP2006549549A JP2006549549A JP2007518374A JP 2007518374 A JP2007518374 A JP 2007518374A JP 2006549549 A JP2006549549 A JP 2006549549A JP 2006549549 A JP2006549549 A JP 2006549549A JP 2007518374 A JP2007518374 A JP 2007518374A
Authority
JP
Japan
Prior art keywords
vector
error
delta
modulator
sigma modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006549549A
Other languages
English (en)
Inventor
ジョン エル. メランソン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cirrus Logic Inc
Original Assignee
Cirrus Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cirrus Logic Inc filed Critical Cirrus Logic Inc
Publication of JP2007518374A publication Critical patent/JP2007518374A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3006Compensating for, or preventing of, undesired influence of physical parameters
    • H03M7/3011Compensating for, or preventing of, undesired influence of physical parameters of non-linear distortion, e.g. by temporarily adapting the operation upon detection of instability conditions

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

信号処理システムは、各出力候補ベクトルの誤差ベクトルを決定するために、複数の出力候補ベクトル(Yi)と入力ベクトル(X)を処理する先読みデルタ・シグマ変調器(300)を含む。誤差ベクトルは、重みベクトル(W)によって重みづけが行われる。例えば、重みベクトルは、従来の先読みデルタ・シグマ変調器に関連づけられた線形性を維持する一方で、従来の先読みデルタ・シグマ変調器よりも低い信号対雑音比を得るために、別の重みエレメントとは異なる少なくとも一つの非均一かつ非ゼロ重みエレメントを含む。重みベクトルの大きさは、任意の窓関数に従うことが可能である。

Description

(関連出願)
(1)本発明は、(i)2004年1月16日に出願され、「Look−Ahead Delta Sigma Modulators」と題された米国仮特許第60/537,285号、および(ii)2004年1月26日に出願され、「Signal Processing Systems with Look−Ahead Delta−Sigma Modulators」と題された米国仮特許第60/539,132号に関して、U.S.C.§119(e)のもとで利益を主張する。両出願は、例示的なシステムと方法とを含み、参照のため、その全体が援用される。
(発明の分野)
(2)本発明は信号処理に関し、より具体的には、時間加重(time weighted)誤差値を有する先読み(lookahead)デルタ・シグマ変調器に関する。
(関連技術の説明)
(3)多くの信号処理システムは、量子化誤差を最小限に抑えることにより入力・出力信号に信頼性を持たせようとするために先読みデルタ・シグマ変調器を実装している。「デルタ・シグマ変調器」は、「シグマ・デルタ変調器」、「デルタ・シグマ変換器」、「シグマ・デルタ変換器」および「ノイズシェーパー」などのその他の代替可能な用語で呼ばれることも多い。図1は、先読みデルタ・シグマ変調器102を有する従来技術の信号処理システム100を示す。表1は、図1で使用される記号について説明している。
Figure 2007518374
(4)信号源102は、前処理コンポーネント104に入力信号を送る。前処理コンポーネントは、kビットのディジタル入力信号x(n)を生成するためのアナログ・ディジタル変換器(「ADC」)とオーバーサンプリングコンポーネントとを含む。オーディオの用途では、x(n)は所望のオーバーサンプリング比を有する44.1kHzの信号を表す。先読み変調器106が入力信号x(n)を量子化し、量子化雑音を形成することによって、大部分の量子化雑音が所望の信号帯域(例えば、オーディオの用途では約20kHz)外となる。各出力信号y(n)は一般的に、y(n)のフルスイングを表す「Δ」によるセット{+Δ/2,−Δ/2}から選択された二つの値の一つを有する。(便宜上、Δ/2は+1として、−Δ/2は−1として示される。)出力信号y(n)はさらに処理することが可能であり、例えばオーディオサウンドシステムの実施に使用したり、記憶媒体に直接記録したりすることができる。
(5)図2は、先読み深さMを有する従来技術の先読みデルタ・シグマ変調器106の概略図を示す。先読み深さとは、出力信号y(n)を決定するために使用する各出力候補ベクトルYの大きさをいう。時間tにおいて、各差分ベクトルD,i□{0,1,2,...,N−1},D=[X−Y]を得るために、各出力候補ベクトルY,i□{0,1,2,...,N−1}が、入力ベクトルXから減じられる。先読み深さがMであって、y(n)={−1,+1}であり、かつ、出力候補をプルーニングしない場合、各N出力候補ベクトルは一意的なエレメントセットを含む。先読みデルタ・シグマ変調器106の各ノイズシェーピングフィルタ202(i)は、各コストベクトルCの計算時において、時間tで通常のフィルター状態変数セットを使用する。フィルター202は、各y(n)の計算時に使用される実際のフィルター状態変数を維持する。状態変数は、選択されたy(n)出力値によって更新される。各フィルター202(i)の出力は、コストの値のベクトルCである。コストの値のベクトルC=H(D(z))であるため、コストの値のベクトルCの各エレメントは、周波数加重の誤差値である。
(6)量子化器203は、y(n)を決定するための二つのモジュールを含む。コスト関数最小検索モジュール204は、式1によって各コスト値Cのコスト値パワーC (2)を計算し、時間tにおける最小コストの値のパワーを決定する。
Figure 2007518374
「c」は、t=1からMまでの、時間tのコストベクトルCにおけるコストの値を表す。
(7)y(n)選択モジュール206は、Yの先頭(leading)ビットとしてy(n)を選択し、C (2) minは最小のコスト値のパワーを表す。
(8)例えば、M=2かつy∈{−1,+1}である場合、N=4,i□{0,1,2,3}となり、表2は、Y出力候補ベクトルのそれぞれと、Xとを表している。
Figure 2007518374
(9)C (2)が最小のコスト値のパワーを表す場合、出力候補ベクトルY(C (2)に関する出力候補ベクトル)の最初のビットが1と等しいため、選択モジュール206はy(n)=1を選択する。C (2)が最小のコスト値のパワーを表す場合、出力候補ベクトルY(C (2)に関する出力候補ベクトル)の最初のビットが0と等しいため、選択モジュール206はy(n)=0を選択する。
(10)先読み変調器についての従来の研究は、主に二つの流れを含む。最初のものは、Hiroshi Katoによる、「Trellis Noise−Shaping Converters and 1−bit Digital Audio」、AES 112th Convention,2002 May 10−13 Munich、および、Hiroshi Katoによる、Japanese Patent JP,2003−124812,Aであり、より詳細な改良が、Harpe,P.,Reefman D.,Janssen E.,による、「Efficient Trellis−type Sigma Delta Modulator」、AES 114th Convention,2003 March 22−25 Amsterdam(ここでは、「Harpe」として参照する))、James A. S. Angus,「Tree Based Look−ahead Sigma Delta Modulators」、AES 114th Convention,2003 March 22−25 Amsterdam,James A.S. Angusによる、「Efficient Algorithms forLook−Ahead Sigma−Delta Modulators」、AES 155th Convention, 2003 October 10−13 New York、および、Janssen E.,Reefman Dによる「Advances in Trellis based SDM structures」AES 155th Convention, 2003 October 10−13 New Yorkに述べられている。この研究は、パルス符号変調「PCM」に関連した急激なアンチエイリアスフィルタを使用することなく、保存用のオーディオデータの1ビットエンコードの問題を解決することを目的としている。適度なオーバーサンプル率(32または64)を有するスーパーオーディオCD「SACD」の到来によって、この研究はより意義のあるものとなった。
(11)先読み変調器の研究の第二の主要な流れは、ディジタルPWM変調ステージと組み合わせられたデルタ・シグマ変調器に基づくパルス幅変調(「PWM」)増幅器を含む。主要な研究者は、Peter CravenおよびJohn L. Melansonである。発明者がPeter Craven(「Craven」)である、「Analogue and Digital Converters Using Pulse Edge Modulations with Non−Linear Correction」と題された米国特許番号5,784,017号は、参照のためその全体が援用され、Cravenは、デルタ・シグマ変調器の先読みの使用について述べている。Cravenの目的は、安定化が本質的に困難な変調モードである交流エッジ変調の安定性を保証することである。PWMの場合、デルタ・シグマ変調器は低いオーバーサンプル比で動作しており(通常は、4〜16)、量子化雑音が特に問題である。
(12)従来技術は、プルーニングなしに、検索のために考えられる妥当な組み合わせが2存在し、出力信号Y「n」の長さが、一分の信号で60*44100*64である場合に(すなわち、60秒,44.1kHzのサンプリング周波数、および64:1のオーバーサンプル比)、各時間tに対し最も近くマッチする出力信号を見つけ出す妥当な方法を提案してはこなかった。トレリス検索、ツリー検索、およびプルーニングのすべては、計算量を削減する解決策として提案されてきた。
(13)Harpeの5ページ目において述べられているように、従来の先読みデルタ・シグマ変調器では、標準的な(先読みでない)デルタ・シグマ変調器の線形性の向上がみられる。しかし、Harpeはさらに、5ページ目において、すべての場合において、トレリス構造の先読みデルタ・シグマ変調器の信号対雑音比は、標準的なデルタ・シグマ変調器と比較して数dB悪いということも、考察している。
(14)本発明の一実施形態は、ディジタル信号システムにおける先読み変調器を含む。デルタ・シグマ変調器は、Mエレメントの変調器出力の候補ベクトルの各セットに対して誤差ベクト決定するための誤差生成器であって、Mは1よりも大きく、出力候補ベクトルにおける各エレメントは、デルタ・シグマ変調器の潜在的な出力である、誤差生成器と、別の非ゼロ重みエレメントとは異なる少なくとも1つの非ゼロ重みエレメントを含む重みベクトルを使用し、時間領域内で、少なくとも1つの誤差ベクトルのうちの少なくとも1つを重み付けするための、誤差加重( error weighting)コンポーネントとを含む。誤差値は、デルタ・シグマ先読み変調器におけるノイズシェーピングフィルターのパワー出力であり得る。変調器は、誤差加重コンポーネントによって重み付けされている各誤差ベクトルセットから変調器出力候補ベクトルに関する誤差ベクトルを選択し、関連する変調器出力候補ベクトルから出力値を選択するための、出力値生成器をさらに含む。
(15)重みベクトルの大きさは、例えば、窓関数にしたがい得る。例えば、重みベクトルの大きさは、誤差値の先読み深さが増すにつれて低下する傾向があり得る。重みの大きさは線形的にも低下し得る。重みの大きさは指数関数的に低下し得る。重みの大きさは、M変調器出力候補の各セットで同じままであり得る。先読み変調器は、M変調器出力候補の深さで誤差ベクトルを決定し得る。ここに、Mは1よりも大きい。先読み変調器の少なくとも一つの実施形態において、各出力候補は考えられる二つの値を有し、選択された誤差値のセットは誤差値の2セットを備える。選択された誤差ベクトルは、所望の信号帯域で最もマッチするM出力候補のベクトルを示し、出力値はM変調器出力候補の先頭ビットを示し得る。誤差生成器は、ノイズシェーピングフィルターを含み得、出力値は、フィルターからの累積された全パワーが最小である信号帯域において最もマッチする誤差ベクトルを使用して、選択される。先読み変調器は、トレリスタイプのデルタ・シグマ変調器およびツリーベースのデルタ・シグマ変調器を含む任意のタイプのデルタ・シグマ変調器であり得る。先読み変調器の少なくとも一つの実施形態において、誤差値重み付けコンポーネントはソフトウェアを使って実施される。
(16)本発明の別の実施形態において、加重誤差ベクトルを使用してデルタ・シグマ変調器の出力値を決定する方法は、Mエレメント出力候補ベクトルおよびMエレメント変調器入力ベクトルの各セットでの誤差ベクトルを生成するステップを含み、ここで、Mは1よりも大きく、出力候補ベクトルの各エレメントは、デルタ・シグマ変調器の潜在的な(potential)出力値である。この方法はさらに、非ゼロの異なる重みを持つ誤差ベクトルの少なくとも二つのエレメントに時間領域において重み付けするステップを含む。この方法はさらに、加重誤差ベクトルの各セットから変調器出力候補ベクトルの一つに関連する誤差ベクトルを選択するステップと、関連する変調器出力候補ベクトルから出力を生成するステップとを含む。
(17)本発明の別の実施形態において、信号処理システムは、周波数加重および時間加重の誤差ベクトルを用いてMエレメント変調器出力候補ベクトルおよびMエレメント変調器入力ベクトルの各セットから出力値を決定するためのM深さのデルタ・シグマ変調器を含み得る。ここに、Mは1よりも大きく、出力候補ベクトルの各エレメントは、デルタ・シグマ変調器の潜在的な出力値であり、各重みベクトルの少なくとも一つの非ゼロエレメントは、重みベクトルの少なくとも一つの他の非ゼロエレメントとは異なるものである。信号処理システムはさらに、M入力値の各セットとM出力候補値の各トライアルセットとの間の差を決定するための差分モジュールと、各入力値と対応する出力候補値の間の差を周波数加重するノイズシェーピングフィルターと、少なくとも一つのその他の誤差値とは異なる少なくとも一つの誤差値を重み付けするための時間領域重み付けモジュールとを含み得る。信号処理システムはさらに、出力値に由来する情報でエンコードされる記憶媒体も含み得る。
(18)本発明の別の実施形態において、M深さデルタ・シグマ変調器および加重誤差ベクトルを使用して出力信号を決定する方法であって、Mは1よりも大きく、出力候補ベクトルの各エレメントはデルタ・シグマ変調器の潜在的な出力値である、方法。この方法はさらに、各処理された入力信号ベクトルと出力候補ベクトルに対して、コスト関数ベクトルを生成するステップと、各コスト関数ベクトルに対して、コスト関数ベクトルおよび重みベクトルから誤差ベクトルを算出するステップとを含み、ここで重みベクトルは、重みベクトルの少なくとも一つの、その他のエレメントとは異なる、非ゼロ非均一エレメントを少なくとも一つ含む。この方法はさらに、入力信号ベクトルと最も良くマッチする出力候補ベクトルを識別するために各誤差ベクトルを処理するステップと、入力信号ベクトルに最も良くマッチする出力候補ベクトルから出力値を選択するステップとを含む。
(19)本発明の別の実施形態において、デルタ・シグマ変調器を使用した信号の処理方法は、周波数加重および時間加重された誤差ベクトルを使用して、Mエレメント変調器出力候補ベクトルおよびMエレメント変調器入力ベクトルの各セットから、M深さデルタ・シグマ変調器の出力値を決定するステップを含み、Mは1よりも大きく、出力候補ベクトルの各エレメントは、デルタ・シグマ変調器の潜在的な出力値であり、各重みベクトルの少なくとも1つの非ゼロエレメントは、重みベクトルの少なくとも1つの他の非ゼロエレメントとは異なる。
(20)本発明は添付の図面を参照することでより良く理解することが可能であり、当業者にその多くの目的、特徴、および利点が明らかになるであろう。複数の図において同じ参照番号が使用されているが、これは同様のまたは類似のエレメントを示す。
(詳細な説明)
(28)先読みデルタ・シグマ変調器についての課題には、少なくとも二つの興味深い特色がある。第一に、誤差を最小限にし、信号に依存する量子化雑音を取り除こうとする試みに伴う量子化雑音がある。背景技術の項で説明したように、大部分の先行研究は、先読み変調器を使用した場合の帯域内雑音の増加を明らかにしている。第二の課題には、ループ安定性がある。ループ安定性が向上すると、より大規模なノイズシェーピングを使用して帯域内雑音を低減させることができる。大部分の状況においてより良い平均的な選択を行うため、本書で説明される技術を用いて先読み変調器を設計することができ、これによって、ノイズシェーピングフィルターを変更しなくとも帯域内雑音を低減することができる。
(29)従来の先読みデルタ・シグマ変調器には安定性向上のために帯域内雑音が含まれているが、本書で説明されている先読みデルタ・シグマ変調器は、従来の先読みデルタ・シグマ変調器および従来の先読みではないデルタ・シグマ変調器に対する低い帯域内雑音と、全高調波歪み(「THD(total harmonic distortion)」)の向上という、予期しなかった結果を達成する一方で、先読みデルタ・シグマ変調器の優れた線形性を維持し得る。本書で説明されている信号処理システムの先読みデルタ・シグマ変調器は、従来の先読みデルタ・シグマ変調器に関する線形性を維持する一方で、従来の先読みデルタ・シグマ変調器よりも低い信号対雑音率を達成するため、少なくとも一つの非ゼロ非均一の重み(1ではない)を有する誤差ベクトルのエレメントに重み付けを行う。
(30)一実施形態において、信号処理システムには、各出力候補ベクトルの誤差ベクトルを決定するために、複数の出力候補ベクトルと入力ベクトルを処理する先読みデルタ・シグマ変調器が含まれる。誤差ベクトルは、重みベクトルによって重み付けが行われる。例えば、重みベクトルは、他の重みエレメント値とは異なる非ゼロ重みエレメントを少なくとも一つまたは非均一の非ゼロ重み値を少なくとも一つ含む。誤差ベクトルの重み付けは、誤差ベクトルと時間領域重みベクトルの内積を決定することにより行い得る。時間領域で加重された誤差ベクトルの各エレメントは、何通りもの方法で出力候補ベクトルおよび入力ベクトルから導出し得る。例えば、各誤差値ベクトルは、出力候補ベクトルと入力ベクトルの差のフィルターされた出力から決定されるコスト値ベクトルを表し、各誤差値ベクトルはコスト値ベクトルと出力候補ベクトルとの差、等を表し得る。
(31)重みベクトルのエレメントは設計時の選択によるものであり、一般的には出力信号雑音を低減させるよう、経験的に選択される。一実施形態において、重みベクトルのエレメントは、時間領域において下降する。
(32)出力候補ベクトルの値を変更することにより、複数の誤差ベクトルが決定される。例えば、M深さの出力候補ベクトルでは、各エレメントが二つの可能な値を有する場合、最大で2の可能な出力候補ベクトルが存在する。出力候補ベクトルの数は、例えば、重複する演算を排除または削減することによってプルーニングすることが可能である。先読みデルタ・シグマ変調器の出力値の選択は、技術の数に基づいたものであり得る。例えば、最小のパワーを有する時間領域加重の誤差ベクトルを、先読みデルタ・シグマ変調器の出力値を選択するために使用するか、あるいはまた、時間領域加重された誤差ベクトルを最小のパワーを有する対応する出力候補ベクトルで減じたものを、使用し得る。
(33)一実施形態において、信号処理システム300は、離散時間、オーバーサンプリングされた入力信号パターンX「n」を処理し、信号帯域幅X[n]=x,x,x,...およびY[n]=y,y,y,...のX[n]を近似するのに最適な出力信号パターンY[n]を決定する。「最適」とは所望の信号帯域に最も近いマッチングとして定義され得る。「最も近いマッチング」とは、例えば、パワーという意味(最も近い距離)、最小/最大の意味、心理音響的に加重されたという意味、またはその他の測定基準において定義可能である。このように、一実施形態において、「最適な」出力信号パターンY[n]とは、H(X−Y)のパワーが最小になるようにするY[n]のパターンである。例えば、「所望の信号帯域」は、所望のデータを有する信号を含む周波数帯である。例えば、所望のオーディオ信号帯はおよそ0Hzから25kHzである。当業者には、本書で説明されている信号処理システムは、様々な制約下で、「最適」であって「最も近いマッチング」出力信号パターンを決定するように適応させることが可能であり、本明細書で規定されている「最適」かつ「最もマッチする」という制約に制限されず、所望の目標を達成するために他の制約を定義することが可能であるということを理解し得る。
(34)図3は、各出力y(n)を決定するために加重コスト関数を使用する先読みデルタ・シグマ変調器300を示す。量子化器302の動作を除き、先読みデルタ・シグマ変調器300は、先読みデルタ・シグマ変調器106と同様に機能する。量子化器302は、i□{0,1,2,...,N−1}に対し、従来のコスト値パワーおよび重みコスト関数ベクトルWを使用し、スカラー、加重コスト値パワーW・C (2)を計算する、非均一の加重コスト関数の最小検索モジュール304を含む。検索モジュール304は、式2にしたがいW・C (2)を計算する。
Figure 2007518374
(35)「c」はコストベクトルCの時間tにおけるコストの値を表し、wは重みコスト関数ベクトルWの時間tの重みを表す。ベクトルWは重みベクトルの一実施形態を示す。コスト値ベクトルCの各エレメントは誤差値を示し、Cは誤差ベクトルの一実施形態を示す。一実施形態において、各誤差値は入力信号と出力信号候補との間の誤差を示す。量子化器302のy(n)選択モジュール306は、Yの先頭ビットとしてy(n)を選択する。「W・C (2) min」は、最小の加重コスト値パワーを表す。このため、Cは周波数加重された誤差値のセットの一実施形態を示すため、量子化器302は、時間加重され、周波数加重された誤差値のセットから、出力値y(n)を決定する。決定された出力値y(n)は再びフィルター308にフィードバックされる。ディジタルの実施形態では、出力値y(n)のフィードバックにより、フィルター308の状態変数が更新される。
(36)例えば、M=2かつY∈={−1,+1}である場合、N=4,i□{0,1,2,3},となり、表2は、Y出力候補ベクトルXおよびWのそれぞれを表す。
Figure 2007518374
(37)W・C (2)が最小のコスト値パワーを表す場合、出力候補ベクトルY(W・C (2)に関する出力候補ベクトル)の最初のビットが1と等しいため、選択モジュール306はy(n)=1を選択する。W・C (2)が最小のコスト値パワーを表す場合、出力候補ベクトルY(W・C (2)に関する出力候補ベクトル)の最初のビットが0と等しいため、選択モジュール306はy(n)=0を選択する。この例は、先読み深さおよび出力候補セットの数をカバーするために推定され得る。
(38)このため、先読み変調器300が一つの決定ビット(y∈{−1,+1})を使って、10個の決定を先読みし(すなわち、深さ=10)、時間内に周期的に進める場合、各時点1024において、距離を計算する必要がある(プルーニングはないと仮定)。検索モジュール304が最適のY[0]を配置する場合、すべての可能なY[0]Y[1]...Y[9]が試行される。次のステップにおいて、検索モジュール304は、{Y[1],Y[2],...Y[10]のセットにおいて検索することで、最適なY[1]を検索し得る。従来の均一加重先読みデルタ・シグマ変調器では、Y[0]を決定するプロセスには含まれないため、Y[0]からY[9]への第一の検索は重み1を有し、Y[10]Y[END]は重み=0を有し得る。従来の均一重みベクトルは均一評価された矩形の重み付けウィンドウで表され得る。この矩形の重み付けウィンドウは、スペクトル分析において、矩形のウィンドウと同じウィンドウ効果をもたらし、結果的に、比較的質の低い解決策となる。「ウィンドウ」および「ウィンドウィング」とは、例えば、図4Aから図4Fに示される重みのプロファイルをいう。
(39)しかし、下降傾向の重みベクトルなどの選択された非統一の重みを用いた重み付けは、サンプルセットのトランケーションのためにエイリアシングを低下させ、先読みデルタ・シグマ変調器300の信号対雑音率を向上させる。
(40)図4Aから図4F(集合的に「図4」)は、非統一のコスト関数の最小検索モジュール304によって適用される、様々な典型的な重みベクトルを示す。図4は、コスト値パワーの各セットを重み付けするウィンドウとしての重みベクトルを示し、また、下降の重み付け傾向を持つ典型的な重み付けウィンドウを示す。図4Aでは、深さは4に等しく、重みベクトルのエレメントは、w=1.5M−1−tとなる。このため、ウィンドウは本質的に指数関数的となる。w=1.5の場合、最も初期のコスト値出力は、最近のコスト値出力と同様に、3.375倍で重み付けされる。図4に示されるように、さまざまなウィンドウを、先読みデルタ・シグマ変調器300とともに使用され得る。指数関数的ウィンドウは、通常、トレリス・デルタ・シグマ変調器で実装するのに最も容易である。
(41)検索モジュール304でパワーを加算する前に適用される漸減(tapered)重みベクトルは、均一な重み付けに関連する質の問題を解決し、信号対雑音比およびTHDの両方を向上させる。重みベクトルW=[1.0,1.0,l.0,1.0,1.0,.92,.80,.70,.52,.24]を有する図4Cと類似の重み付けウィンドウは、深さ10で良好なパフォーマンスを見せている。図4Cに示されるウィンドウは、トレリスおよびツリー構造の多くがそうであるように、従来のコスト計算を再利用する先読みシステムに実装することが困難な場合がある。図4Aのウィンドウなどの指数関数的に減衰するウィンドウは、このような場合に活用され得る。矩形のウィンドウの利点を使用して得られる結果は、図4Aに示される漸減の凸型を使用して得られる経験的な結果には経験的に及ばない。重みベクトルWにおいて、重みエレメントwは、特定の範囲内に存在するようにも定義され得る。例えば、重みベクトルは、W=[w,w,w,w,...]として定義され得、ここでw,w,wは互いに約+/−5%以内の値であり、wはw,wまたはwの約80%以下である。特定の深さおよび用途のための最適なウィンドウは、指数関数的に決定され得る。
(42)従来の先読みデルタ・シグマ変調器は、式1で決定されるように、最小のコスト値パワー値C (2) minを使用する。この決定により、量子化器203への入力を小さい値に効率的に抑えるため、先読みデルタ・シグマ変調器106のループゲインが効率的に大きくなる。
(43)図5を参照し、先読みデルタ・シグマ変調器500は、時間加重、周波数加重の誤差値を使用した先読みデルタ・シグマ変調器の別の実施形態を表す。先読みデルタ・シグマ変調器500は、量子化器502を除き、先読みデルタ・シグマ変調器300と同一である。非均一加重のコスト関数最小検索モジュール504は、スカラーと、i□{0,1,2,...,N−1}に対する、コストベクトルCおよび出力候補ベクトルYの間の重み付けされた差のパワーとを、最小化し得る。検索モジュール304は、式3にしたがって、W・[C−Y(2)を計算する。
Figure 2007518374
「c」は、コストベクトルCにおける、t=1からMの、時間tに対するコスト値を示し、wは、重みコスト関数ベクトルWにおける、時間tに対する重みを示し、yは、コストベクトルYにおける、時間tに対する出力候補を示す。ベクトルWは、重みベクトルの一実施形態である。y(n)選択モジュール506は、Yの先頭ビットとしてy(n)を選択する。「W・[C−Y](2) min」は、最小加重の量子化器入力/出力の差分のパワーを示す。「[C−Y]」は、周波数加重のエレメントを持つ誤差ベクトルの一実施形態を示し、量子化器502は、時間加重、周波数加重された、誤差値のセットから、出力値y(n)を決定する。
(44)量子化器502の入力および出力候補値間の重み付けされた差の差を最小限にする場合、量子化器502ではゲインが定義されている。さらに、ある場合において、先読みデルタ・シグマ変調器500で見られる信号対雑音比に、従来の先読みデルタ・シグマ変調器に10dBの向上が見られる。
(45)図6を参照すると、信号処理システム600は、先読み変調器300を含む信号処理システムの一実施形態を示している。信号処理システム600は、スーパーオーディオCD(「SACD」)記録用途などのハイエンドなオーディオ用途に特に有用である。信号処理システム600は、入力信号源603によって生成される入力信号604を処理する。入力信号604はディジタルまたはアナログであってよく、記録/ミックスプロセスまたはその他のハイエンドオーディオ源の一部として生成される信号を含む信号源、または、コンパクトディスクプレイヤー、MP3プレイヤー、オーディオ/ビデオシステム、オーディオテーププレイヤーまたはその他の信号記録および/またはプレイバック機器などのそれほど性能の高くない源からであってもよい。
(46)入力信号604は、オーディオ信号、ビデオ信号、オーディオおよびビデオ信号、および/またはその他の信号タイプであってよい。一般的に、入力信号604は、先読み変調器602によって変調される前に、いくつかの前処理606を実行する。例えば、前処理606は、公知の方法によって、ディジタル入力信号604をオーバーサンプルするための補間フィルターを含み得る。前処理606は、アナログ入力信号604をディジタル信号に変換するためのアナログ・ディジタル変換器を含み得る。前処理606は、さらに、ミックス、残響、均等化、編集、帯域外雑音フィルタリングおよびその他のフィルタリング操作も含み得る。
(47)ディジタル領域では、前処理606は、離散入力信号X[n]を先読み変調器702に送る。各離散入力信号x[n]はKビットの信号であり、Kは1よりも大きい。既に詳細に説明したように、先読み変調器302は出力信号607を決定するために入力信号X[n]および候補Y[n]を処理する。出力信号607は、例えば、1ビットの出力値の集合となる。このため、出力信号607は、入力信号604のエンコードされたものである。
(48)図6および図7を参照すると、信号処理システム600は、通常、先読み変調器302の出力信号607を後処理するための後処理608を含む。後処理608は、無損失データ処理702を含み得る。SACDオーディオマスタリングでは、マスター記憶媒体708に焼かれる実際のピットを生成する記録プロセス706の後に、無損失データ圧縮ステージ704がある。マスター記憶媒体708は機械的に複製されて、ディスク(またはその他の記憶媒体)712が幅広い配信ができるようにする。ディスク712は、例えば、ディジタル多目的ディスク、コンパクトディスク、テープ、またはスーパーオーディオコンパクトディスクなどがある。プレイバック/出力機器610はディスク712からデータを読み出して、ユーザーが知覚できる形式で信号出力を行う。プレイバック/出力装置610は、出力信号607を利用することができる任意の出力機器でもあり得る。このため、記憶媒体708および712は、先読み変調器300を使用して実施される信号変調プロセスを使用してエンコードされるデータを含む。
(49)例えば、様々な重みベクトルのいずれかを使用するだけでなく、誤差値の各候補セットに対し、異なる重みベクトルを使用し得る。さらに、重み付けされた誤差値を持つ先読み変調器を、あらゆるタイプの先読みデルタ・シグマ変調器を使用し、かつプルーニング技術などのそのほかの先読み技術と併用して、実装し得る。プルーニング技術には、冗長なコスト値ベクトルの処理の排除および低減または冗長する演算の削減が含まれる。
(50)多くのシステムは、先読みデルタ・シグマ変調器300を実装し得る。例えば、先読みデルタ・シグマ変調器302の重み付けは、ハードウェアおよび/またはソフトウェアを利用して実装し得る。
(51)本発明は詳細に説明されているが、添付された請求の範囲に定義されているように、発明の精神および範囲から逸脱しない限り、様々な変更、置換、および修正を加えることが可能であると理解されたい。
(21)図1(従来技術)は、従来の先読みデルタ・シグマ変調器を有する信号処理システムを示す。 (22)図2(従来技術)は、出力信号を決定するために図1の先読みデルタ・シグマ変調器1によって使用されるデータ例を示す。 (23)図3は、先読みデルタ・シグマ変調器および加重コストの値を有する信号処理システムを示す。 (24)図4Aから図4Fは、下降の重み付け傾向のある重み付けウィンドウを示す。 (25)図5は、先読みデルタ・シグマ変調器および加重コストの値を有する信号処理システムを示す。 (26)図6は、図3の先読みデルタ・シグマ変調器、出力機器およびプロセス、および出力媒体を含む信号処理システムを示す。 (27)図7は、図6の信号処理システムの実施形態における処理後の動作を示す。

Claims (52)

  1. Mエレメント変調器出力候補ベクトルの各セットのために誤差ベクトルのセットを決定するための誤差生成器であって、Mは1よりも大きく、出力候補ベクトルの各エレメントは、デルタ・シグマ変調器の潜在的な出力値である、誤差生成器と、
    別の非ゼロ重みエレメントとは異なる少なくとも一つの非ゼロ重みエレメントを含む重みベクトルを使用して、少なくとも一つの誤差ベクトルの少なくとも一つのエレメントに時間領域において重み付けするための誤差重み付けコンポーネントと、
    誤差重み付けコンポーネントによって重み付けされている各誤差ベクトルセットから変調器出力候補ベクトル関連する誤差ベクトルを選択し、関連する変調器出力候補ベクトルから出力値を選択するための出力値生成器と
    を備える、デルタ・シグマ変調器。
  2. 入力信号データおよび前記出力候補ベクトルの各エレメントに由来するデータをフィルター処理し、前記誤差生成器に前記フィルター処理されたデータを提供するためのディジタルフィルターをさらに備える、請求項1に記載のデルタ・シグマ変調器であって、前記ディジタルフィルターは選択された出力値のフィードバックによって更新される状態変数を含む、デルタ・シグマ変調器。
  3. 前記誤差生成器は、出力候補ベクトルごとに一つの誤差ベクトルを決定する、請求項1に記載のデルタ・シグマ変調器。
  4. 前記重みベクトルの各非ゼロ重みエレメントの大きさは、誤差値の先読み深さが大きくなるにつれて低下する、請求項1に記載のデルタ・シグマ変調器。
  5. 前記重みベクトルの各非ゼロ重みエレメントの大きさは直線的に低下する、請求項1に記載のデルタ・シグマ変調器。
  6. 前記重みベクトルの各非ゼロ重みエレメントの大きさは指数関数的に低下する、請求項1に記載のデルタ・シグマ変調器。
  7. 前記重みベクトルはエレメント[w,w,w,w,...]を含み、w0,wl,w2は互いに約+/−5%以内の大きさであり、w3はその前のエレメントの一つの大きさの約80%以下の大きさである、請求項1に記載のデルタ・シグマ変調器。
  8. 前記出力値生成器によって生成された出力値を保存するための記録システムをさらに備える、請求項1に記載のデルタ・シグマ変調器。
  9. エンコードされた前記出力値を有する記憶媒体をさらに備える、請求項1に記載のデルタ・シグマ変調器。
  10. エンコードされた前記出力値に由来するデータを有する記憶媒体をさらに含む、請求項1に記載のデルタ・シグマ変調器。
  11. 前記重みベクトルの各重みエレメントの大きさが、M変調器の出力候補の各セットで同じのままである、請求項1に記載のデルタ・シグマ変調器。
  12. 前記誤差生成器によって決定された誤差ベクトルのセットが2と等しい、請求項1に記載のデルタ・シグマ変調器。
  13. 前記誤差生成器によって決定された誤差ベクトルのセットは非重複セットであり、2未満の誤差ベクトルを含む、請求項1に記載のデルタ・シグマ変調器。
  14. 各変調器出力候補ベクトルの各エレメントは二つの可能な値を含む、請求項1に記載のデルタ・シグマ変調器。
  15. トレリスタイプのデルタ・シグマ変調器である、請求項1に記載のデルタ・シグマ変調器。
  16. ツリータイプのデルタ・シグマ変調器である、請求項1に記載のデルタ・シグマ変調器。
  17. Y出力値のセットが所望の信号帯のY入力値の対応するセットを最も近く表し、Yは正の整数である、請求項1に記載のデルタ・シグマ変調器。
  18. 各出力値は、各識別された誤差ベクトルに関連する各変調器出力候補の先頭ビットを表す、請求項17に記載のデルタ・シグマ変調器。
  19. 前記誤差生成器はノイズシェーピングフィルターを備え、各識別された誤差ベクトルは、セットの残りの誤差ベクトルと比較して、前記フィルターからの累積加重パワーが最小である、請求項17に記載のデルタ・シグマ変調器。
  20. 前記重みベクトルを使った少なくとも一つの前記誤差ベクトルの少なくとも一つのエレメントの時間領域における重み付けは、誤差ベクトルおよび重みベクトルの内積の計算を含む、請求項1に記載のデルタ・シグマ変調器。
  21. 前記誤差値重み付けコンポーネントはソフトウェアを使って実施される、請求項1に記載のデルタ・シグマ変調器。
  22. 量子化器をさらに備える、請求項1に記載のデルタ・シグマ変調器であって、誤差ベクトルのセットにおいてi番目の誤差ベクトルは、i番目の量子化入力ベクトルとi番目の変調器出力候補ベクトルとの差を含む、請求項1に記載のデルタ・シグマ変調器。
  23. i番目の量子化入力ベクトルは、変調器入力ベクトルとi番目の変調器出力候補ベクトルとのフィルター処理された差を含む、請求項22に記載のデルタ・シグマ変調器。
  24. 重み付けされた誤差ベクトルを使用してデルタ・シグマ変調器の出力値を決定する方法であって、該方法は、
    (a)Mエレメント変調器出力候補ベクトルおよびMエレメント変調器入力ベクトルの各セットでの誤差ベクトルを生成するステップであって、Mは1よりも大きく、前記出力候補ベクトルの各エレメントはデルタ・シグマ変調器の潜在的な出力値である、ステップと、
    (b)異なる非ゼロ重みを持つ前記誤差ベクトルの少なくとも二つのエレメントに時間領域において重み付けするステップと、
    (c)(b)で重み付けされた誤差ベクトルの各セットから、前記変調器出力候補ベクトルの一つに関連する誤差ベクトルを選択するステップと、
    (d)関連する変調器出力候補ベクトルから出力値を生成するステップと
    を含む、方法。
  25. 入力信号データおよび出力候補ベクトルの各エレメントに由来するデータをフィルター処理するステップと、
    前記誤差ベクトルを生成するために誤差生成器へ前記フィルター処理されたデータを提供するステップと、
    入力信号データに由来するデータおよび出力候補ベクトルの各エレメントをフィルター処理するフィルターへ各出力値をフィードバックするステップと、
    前記フィルターにフィードバックされた前記出力値により前記フィルターの状態変数を更新するステップとをさらに含む、請求項24に記載の方法。
  26. 出力候補ベクトルごとに一つの誤差ベクトルを生成するステップをさらに含む、請求項24に記載の方法。
  27. 前記デルタ・シグマ変調器への複数の入力値のそれぞれに対して(a)、(b)、(c)および(d)を繰り返すステップをさらに含む、請求項24に記載の方法。
  28. Y出力値のセットが所望の信号帯のY入力値の対応するセットを最も近く表し、Yは正の整数である、請求項27に記載の方法。
  29. 前記出力値に由来するデータを記憶媒体に記録するステップをさらに含む、請求項24に記載の方法。
  30. 前記出力値を記憶媒体に記録するステップをさらに含む、請求項24に記載の方法。
  31. 誤差ベクトルの少なくとも二つのエレメントを時間領域におけて重み付けするステップは、各誤差ベクトルおよび重みベクトルの内積の計算を含む、請求項24に記載の方法。
  32. 誤差ベクトルの少なくとも二つのエレメントを時間領域において重み付けするステップは、誤差値の先読み深さが大きくなるにつれて低下する非ゼロエレメントを有する重みベクトルによる重み付けを含む、請求項24に記載の方法。
  33. 誤差ベクトルの少なくとも二つのエレメントを時間領域において重み付けするステップは、直線的に低下する非ゼロエレメントを有する重みベクトルによる重み付けを含む、請求項24に記載の方法。
  34. 誤差ベクトルの少なくとも二つのエレメントを時間領域において重み付けするステップは、指数関数的に低下する非ゼロエレメントを有する重みベクトルによる重み付けを含む、請求項24に記載の方法。
  35. 誤差ベクトルの少なくとも二つのエレメントを時間領域において重み付けするステップは、エレメント[w,w,w,w,...]を含む重みベクトルによる重み付けを含み、w0,wl,w2は互いに約+/−5%以内の大きさであり、w3はその前のエレメントの一つの大きさの約80%以下の大きさである、請求項24に記載の方法。
  36. 誤差ベクトルの少なくとも二つのエレメントを時間領域において重み付けするステップは、M変調器の出力候補の各セットで同じのままであるエレメントを有する重みベクトルによる重み付けを含む、請求項24に記載の方法。
  37. 誤差ベクトルを生成するステップは2の誤差ベクトルの生成を含む、請求項24に記載の方法。
  38. 誤差ベクトルを生成するステップは2未満の誤差ベクトルを含む非重複セットの生成を含む、請求項24に記載の方法。
  39. 各変調器出力候補ベクトルの各エレメントは二つの可能な値を含む、請求項24に記載の方法。
  40. 前記デルタ・シグマ変調器はトレリスタイプのデルタ・シグマ変調器である、請求項24に記載の方法。
  41. 前記デルタ・シグマ変調器はツリーベースのデルタ・シグマ変調器である、請求項24に記載の方法。
  42. 各出力値は、各識別された誤差ベクトルに関連する各変調器出力候補の先頭ビットを表す、請求項41に記載の方法。
  43. 各誤差ベクトルを生成するステップは
    Mエレメント変調器出力候補ベクトルの一つとMエレメント変調器入力ベクトルの一つの差を決定することによる差分ベクトルの生成と、
    差分ベクトルのフィルター処理とを含み、
    前記誤差生成器はノイズシェーピングフィルターを備え、各識別された誤差ベクトルは、セットの残りの誤差ベクトルと比較して、フィルターからの累積加重パワーが最小である、請求項41に記載の方法。
  44. 関連する変調器出力候補ベクトルから出力値を生成するステップは、残りの誤差ベクトルと比較して、フィルターからの累積加重パワーが最小である誤差ベクトルの識別を含む、請求項43に記載の方法。
  45. 前記誤差値重み付けコンポーネントはソフトウェアを使って実施される、請求項24に記載の方法。
  46. 前記ディジタル・シグマ変調器は量子化器を備え、誤差ベクトルを生成するステップは、i番目の誤差ベクトルのための、i番目の量子化入力ベクトルとi番目の変調器出力候補ベクトルとの差の決定を含む、請求項24に記載の方法。
  47. 前記i番目の量子化入力ベクトルは、変調器入力ベクトルとi番目の変調器出力候補ベクトルとのフィルター処理された差を含む、請求項46に記載の方法。
  48. 一つ以上の重みベクトルを使って周波数加重、かつ時間加重された誤差ベクトルを使用して、Mエレメント変調器出力候補ベクトルの各セットから出力値を決定するためのM深さのデルタ・シグマ変調器デルタ・シグマ変調器を備える信号処理システムであって、Mは1よりも大きく、前記出力候補ベクトルの各エレメントはデルタ・シグマ変調の潜在的な出力値であり、各重みベクトルの少なくとも一つの非ゼロエレメントは前記重みベクトルのその他の少なくとも一つの非ゼロエレメントと異なる、信号処理システム。
  49. 入力ベクトルと変調器出力候補ベクトルのセットとの差に対応する差分ベクトルを決定するための差分モジュールと、
    各差分ベクトルからコスト関数ベクトルを決定するためのディジタルフィルターと、
    少なくとも一つの重みベクトルによって各コスト関数ベクトルの一つ以上のエレメントを重み付けするための重み付けモジュールとをさらに備える、請求項48に記載の信号処理システム。
  50. 前記出力値でエンコードされた記憶媒体をさらに備える、請求項48の信号処理システム。
  51. M深さのデルタ・シグマ変調器と重み付けされた誤差ベクトルを使用して出力信号を決定する方法であって、Mは1よりも大きく、出力候補ベクトルの各エレメントはデルタ・シグマ変調器の潜在的な出力値であり、該方法は、
    入力信号ベクトルと出力候補ベクトルのセットを処理するステップと、
    各処理された入力信号ベクトルと出力候補ベクトルに対して、コスト関数ベクトルを生成するステップと、
    各コスト関数ベクトルに対して、コスト関数ベクトルと、重みベクトルであって、前記重みベクトルのその他のエレメントの少なくとも一つとは異なる非ゼロエレメントを少なくとも一つ含む重みベクトルと、から誤差ベクトルを算出するステップと、
    前記入力信号ベクトルと最も良くマッチする出力候補ベクトルを識別するために各誤差ベクトルを処理するステップと、
    前記入力信号ベクトルに最も良くマッチする前記出力候補ベクトルからの出力値を選択するステップと
    を含む、方法。
  52. デルタ・シグマ変調器を使用して信号を処理する方法であって、該方法は、
    一つ以上の重みベクトルによって重み付けられた誤差ベクトルを使用して、Mエレメント変調器出力候補ベクトルとMエレメント変調器入力ベクトルの各セットからのM深さのデルタ・シグマ変調器の出力値を決定するステップを含み、
    Mは1よりも大きく、前記出力候補ベクトルの各エレメントはデルタ・シグマ変調器の潜在的な出力値であり、各重みベクトルの少なくとも一つの非ゼロエレメントは重みベクトルのその他の少なくとも一つの非ゼロエレメントとは異なる、方法。
JP2006549549A 2004-01-16 2005-01-13 時間加重誤差値を有する先読み変調器を用いた信号処理 Pending JP2007518374A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US53728504P 2004-01-16 2004-01-16
US53913204P 2004-01-26 2004-01-26
US58895104P 2004-07-19 2004-07-19
US10/995,731 US7170434B2 (en) 2004-01-16 2004-11-22 Look-ahead delta sigma modulator with quantization using natural and pattern loop filter responses
PCT/US2005/000902 WO2005071846A1 (en) 2004-01-16 2005-01-13 Signal processing with a look-ahead modulator having time weighted error values

Publications (1)

Publication Number Publication Date
JP2007518374A true JP2007518374A (ja) 2007-07-05

Family

ID=34753899

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006549596A Pending JP2007518377A (ja) 2004-01-16 2005-01-13 ナチュラルおよびパターンループフィルタ応答を使用する量子化を伴う先読みデルタ・シグマ変調器
JP2006549549A Pending JP2007518374A (ja) 2004-01-16 2005-01-13 時間加重誤差値を有する先読み変調器を用いた信号処理

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006549596A Pending JP2007518377A (ja) 2004-01-16 2005-01-13 ナチュラルおよびパターンループフィルタ応答を使用する量子化を伴う先読みデルタ・シグマ変調器

Country Status (4)

Country Link
US (1) US7170434B2 (ja)
EP (2) EP1704644A1 (ja)
JP (2) JP2007518377A (ja)
WO (2) WO2005074142A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8014879B2 (en) * 2005-11-11 2011-09-06 L&L Engineering, Llc Methods and systems for adaptive control
KR100924934B1 (ko) * 2006-10-27 2009-11-09 삼성전자주식회사 폴라 모듈레이터를 위한 멀티플라이어가 없는 인터폴레이션기술
CN105264777B (zh) 2013-04-09 2019-07-09 美国思睿逻辑有限公司 用于在数字麦克风系统中压缩数字信号的系统及方法
US9626981B2 (en) 2014-06-25 2017-04-18 Cirrus Logic, Inc. Systems and methods for compressing a digital signal
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10367522B2 (en) 2016-11-21 2019-07-30 MY Tech, LLC High efficiency power amplifier architectures for RF applications
WO2022170351A1 (en) 2021-02-05 2022-08-11 Mixed-Signal Devices Inc. Systems and methods for digital signal chirp generation using frequency multipliers
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124812A (ja) * 2001-10-15 2003-04-25 Accuphase Laboratory Inc トレリス型ノイズシェイピング変調器

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9103777D0 (en) 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
FI88765C (fi) 1991-04-09 1993-06-28 Nokia Mobile Phones Ltd Foerfarande och arrangemang foer stabilering av en hoegre grads sigma-delta-modulator
GB9318238D0 (en) 1993-09-02 1993-10-20 B & W Loudspeakers Digital converter
GB2281828B (en) 1993-09-14 1997-08-06 Marconi Gec Ltd Analogue-to-digital converters and digital modulators
EP0666650A3 (de) 1994-01-24 1997-08-13 Siemens Ag Verfahren zur schnellen Decodierung der Ausgangssignale von Sigma Delta Modulatoren.
US5550544C1 (en) 1994-02-23 2002-02-12 Matsushita Electric Ind Co Ltd Signal converter noise shaper ad converter and da converter
US5757517A (en) 1995-03-23 1998-05-26 Eastman Kodak Company Adaptive error diffusion method
KR100189525B1 (ko) 1995-08-08 1999-06-01 윤종용 시그마 델타 변조방식의 디지탈/아나로그 변환장치
US5742246A (en) 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
US5757300A (en) 1996-10-22 1998-05-26 General Electric Company Feed-forward bandpass delta-sigma converter with tunable center frequency
GB9711374D0 (en) 1997-06-02 1997-07-30 H Vin Mats E Signal processing
US5977899A (en) 1997-09-25 1999-11-02 Analog Devices, Inc. Digital-to-analog converter using noise-shaped segmentation
US6070136A (en) 1997-10-27 2000-05-30 Advanced Micro Devices, Inc. Matrix quantization with vector quantization error compensation for robust speech recognition
US6067515A (en) 1997-10-27 2000-05-23 Advanced Micro Devices, Inc. Split matrix quantization with split vector quantization error compensation and selective enhanced processing for robust speech recognition
DE69934924T2 (de) 1998-02-03 2007-06-28 Texas Instruments Inc., Dallas Hybrides FIR/IIR-Analogfilter
US6160505A (en) 1998-02-24 2000-12-12 At&T Corp Method and apparatus for converting an analog signal to a digital signal
US6112218A (en) 1998-03-30 2000-08-29 Texas Instruments Incorporated Digital filter with efficient quantization circuitry
AUPP271998A0 (en) 1998-03-31 1998-04-23 Lake Dsp Pty Limited Lookahead sigma-delta modulator
US6347297B1 (en) 1998-10-05 2002-02-12 Legerity, Inc. Matrix quantization with vector quantization error compensation and neural network postprocessing for robust speech recognition
US6480129B1 (en) 1999-02-23 2002-11-12 Cirrus Logic, Inc. Methods and apparatus for correction of higher order delta sigma converters
US6418172B1 (en) 1999-04-21 2002-07-09 National Semiconductor Corporation Look-ahead maximum likelihood sequence estimation decoder
US6480528B1 (en) 1999-06-11 2002-11-12 Qualcomm Incorporated Automatic gain control for improved decoding of multi-carrier signal
US6310518B1 (en) 1999-10-22 2001-10-30 Eric J. Swanson Programmable gain preamplifier
US6313773B1 (en) 2000-01-26 2001-11-06 Sonic Innovations, Inc. Multiplierless interpolator for a delta-sigma digital to analog converter
US6873278B1 (en) 2000-05-21 2005-03-29 Analog Devices, Inc. Method and apparatus for use in switched capacitor systems
WO2002023731A2 (en) * 2000-09-11 2002-03-21 Broadcom Corporation Methods and systems for digital dither
US6501404B2 (en) 2001-01-08 2002-12-31 Agilent Technologies, Inc. System and method for encoding an input data stream by utilizing a predictive, look-ahead feature
WO2002071770A1 (en) 2001-03-06 2002-09-12 Beamreach Networks, Inc. Adaptive communications methods for multiple user packet radio wireless networks
US6590512B2 (en) 2001-04-23 2003-07-08 Intel Corporation Developing a desired output sampling rate for oversampled converters
US6724332B1 (en) * 2002-08-13 2004-04-20 Cirrus Logic, Inc. Noise shaping circuits and methods with feedback steering overload compensation and systems using the same
US6933871B2 (en) * 2001-09-17 2005-08-23 Cirrus Logic, Inc. Feedback steering delta-sigma modulators and systems using the same
US6956514B1 (en) * 2002-06-04 2005-10-18 Cirrus Logic, Inc. Delta-sigma modulators with improved noise performance
US7082176B2 (en) 2002-06-12 2006-07-25 Broadcom Corporation Linearized fractional-N synthesizer with fixed charge pump offset
US6760573B2 (en) 2002-07-09 2004-07-06 Qualcomm Incorporated Frequency tracking using inner and outer loops
US6639531B1 (en) * 2002-09-27 2003-10-28 Cirrus Logic, Inc. Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same
US6741123B1 (en) * 2002-12-26 2004-05-25 Cirrus Logic, Inc. Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
US6842486B2 (en) * 2003-01-21 2005-01-11 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise fold back reduction
US6861968B2 (en) * 2003-01-21 2005-03-01 Cirrus Logic, Inc. Signal processing system with baseband noise modulation and noise filtering
US6842128B2 (en) 2003-02-28 2005-01-11 Texas Instruments Incorporated Higher order sigma-delta analog-to-digital converter based on finite impulse response filter
WO2004095704A2 (en) * 2003-03-28 2004-11-04 Ess Technology, Inc. Variable rate sigma delta modulator
WO2004105251A1 (en) 2003-05-21 2004-12-02 Analog Devices, Inc. A sigma-delta modulator with reduced switching rate for use in class-d amplification
US6888484B2 (en) 2003-05-22 2005-05-03 Agere Systems Inc. Stable high-order delta-sigma error feedback modulators, and noise transfer functions for use in such modulators
US6873280B2 (en) 2003-06-12 2005-03-29 Northrop Grumman Corporation Conversion employing delta-sigma modulation
US7049990B2 (en) 2003-09-05 2006-05-23 Broadcom Corporation Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback
US6822594B1 (en) * 2003-10-09 2004-11-23 Cirrus Logic, Inc. Overload protection and stability for high order 1-bit delta-sigma modulators
US6967606B2 (en) * 2003-11-18 2005-11-22 Infineon Technologies Ag Loop filter for a continuous time sigma delta analog to digital converter
US7009543B2 (en) * 2004-01-16 2006-03-07 Cirrus Logic, Inc. Multiple non-monotonic quantizer regions for noise shaping
US6879275B1 (en) 2004-01-16 2005-04-12 Cirrus Logic, Inc. Signal processing with a look-ahead modulator having time weighted error values

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124812A (ja) * 2001-10-15 2003-04-25 Accuphase Laboratory Inc トレリス型ノイズシェイピング変調器

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JPN5007000612, KATO H, PREPRINTS OF PAPERS PRESENTED AT THE AES CONVENTION, 20020510, V112 N5615 *
JPN5007000613, HARPE P, PREPRINTS OF PAPERS PRESENTED AT THE AES CONVENTION, 20030322, V114 N5845 *
JPN6010025729, 加藤 寛, "ノイズシェーピングの新手法とその性能評価", 電子情報通信学会技術研究報告, 20011018, Vol.101,No.381, p.65−72, JP, 社団法人 電子情報通信学会 *
JPN6010027045, LARS H.ZETTERBERG,JAN UDDENFELDT, "Adaptive Delta Modulation with Delayed Decision", IEEE TRANSACTIONS ON COMMUNICATIONS, 197409, Vol.COM−22,No.9, p.1195−1198 *

Also Published As

Publication number Publication date
US7170434B2 (en) 2007-01-30
EP1704644A1 (en) 2006-09-27
WO2005071846A1 (en) 2005-08-04
US20050156768A1 (en) 2005-07-21
JP2007518377A (ja) 2007-07-05
WO2005074142A1 (en) 2005-08-11
EP1704645A1 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
JP2007518374A (ja) 時間加重誤差値を有する先読み変調器を用いた信号処理
JP4221302B2 (ja) パルス幅変調信号を発生する方法および装置
US7009543B2 (en) Multiple non-monotonic quantizer regions for noise shaping
EP1168631B1 (en) Method and apparatus for improving S/N ratio in digital-to-analog conversion of pulse density modulated (PDM) signal
US7084798B2 (en) Look-ahead delta sigma modulators with quantizer input approximations
US7187312B2 (en) Look-ahead delta sigma modulator having an infinite impulse response filter with multiple look-ahead outputs
US20020165631A1 (en) Audio signal processing with adaptive noise-shaping modulation
US7081843B2 (en) Overload protection for look-ahead delta sigma modulators
US6784816B2 (en) Circuits, systems and methods for volume control in 1-bit digital audio systems
US7062340B2 (en) Audio data processing systems and methods utilizing high oversampling rates
US7138934B2 (en) Pattern biasing for look-ahead delta sigma modulators
US6879275B1 (en) Signal processing with a look-ahead modulator having time weighted error values
US7196647B2 (en) Signal processing with look-ahead modulator noise quantization minimization
KR20060051158A (ko) 정보 처리 장치, 정보 처리 방법, 및 프로그램
JP2007518376A (ja) ルックアヘッド変調器のノイズ量子化最小化を用いた信号処理
US7173550B1 (en) Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
JP4682752B2 (ja) 音声符号化復号装置及び方法、並びに音声復号装置及び方法
JP2000114971A (ja) ディジタル信号発生装置
Ausiello Two-and-Three level representation of analog and digital signals by means of advanced sigma-delta modulation
Hawksford Ultrahigh-Resolution audio formats for mastering and archival applications
Sujatha et al. Performance Improvements in Sub-Band Coding Using the Proposed ADM

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100817

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100921

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101015

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110204