JP2007518262A - データ完全性チェックのための方法およびデバイス - Google Patents

Abstract

本発明は、しばしばデジタル電圧信号とアナログ電圧信号とを混在して含む高速データ・パスに関する。詳細には、本発明は、デジタル領域および／またはアナログ領域における大量のデータに関するエラー・チェック戦略、およびＳＬＭにおけるマイクロミラーの電荷の装荷を速めるアナログ信号パターンに関する。本発明の特定の諸観点が、特許請求の範囲、明細書、および図面に説明されている。

Description

本発明は高速データ・パスに関するものであり、高速データ・パスは、デジタルとアナログの混合電圧信号をしばしば含む。より詳細には、本発明は、デジタルおよび／またはアナログ領域における大量のデータのエラー・チェック戦略、ならびにＳＬＭにおけるマイクロミラーの電荷の装荷を高速化するアナログ信号パターンに関するものである。

マイクロリソグラフィ直接描画システムは、非常に大きいデータ・フローをもたらす。データ・パスのセグメントは、膨大なデータ量のために、またはＤ／Ａ変換器のアナログ出力などのデータ・フォーマットのために、エラー検出およびエラー訂正が容易でない。直接描画システムは、パターンが書き込まれるウェハなどのワークのための位置決めシステムを含むことがある。書き込みは、パターンを記述した入力パターン・データから始まる。データ格納機構と計算機構とを備えたグラフィック・データ処理システムがこのデータをパターン露光システムに変換転送し、このパターン露光システムが像をワーク上に実際に投影する。１つの直接描画システムが、マイクロニック・レーザ・システム社（Ｍｉｃｒｏｎｉｃ Ｌａｓｅｒ Ｓｙｓｔｅｍ）のＳＬＭベースのマスク描画用パターン形成プラットフォームに基づいていてもよい。ＳＬＭは、Ｄ／Ａ変換器からのアナログ電圧出力によって個々に制御される小さいミラーの大きいアレイを含む空間光変調器である。レーザフラッシュがマイクロミラー・アレイから像面に中継され、ここでレーザフラッシュがワーク上にパターンを露光する。フラッシュが生成されると、マイクロミラーのアレイは、像要素を表現する状態に駆動される。レーザは、通常、数キロヘルツの速度で光を放つ。アレイにおけるマイクロミラーの数は、通常、１００万から４００万である。マイクロミラーを駆動するのに要求されるデータの量は非常に大量であり、また要求されるデータ転送速度は非常に高い。

露光機構までのデータ・パスを通してデータ信頼性を保つことは困難である。この文脈におけるデータ信頼性とは、パターン・データ情報が意図されない形で失われること、あるいは変更されることが全くないようにデータ完全性を保つことを意味する。データ・パスにおけるデータ完全性の保持には、デジタル・データ格納、デジタル・データ転送、デジタル・データ操作、デジタル−アナログ・データ変換、およびアナログ・データ転送に適用可能な別個の機構が必要とされる。

データ信頼性方法およびデータ信頼性機構を改良する機会が生じている。より良好で、より信頼でき、より確かなコンポーネントおよびシステムがもたらされる可能性がある。

本発明は高速データ・パスに関するものであり、高速データ・パスは、デジタルとアナログの混合電圧信号をしばしば含む。より詳細には、本発明は、デジタルおよび／またはアナログ領域における大量のデータのエラー・チェック戦略、ならびにＳＬＭにおけるマイクロミラーの電荷の装荷を高速化するアナログ信号パターンに関するものである。本発明の特定のいくつかの観点が、特許請求の範囲、明細書、および図面に説明される。

以下の詳細な説明は、図面を参照して行われる。好ましい実施例が、特許請求の範囲に規定された本発明の範囲を限定するためではなく、本発明を例示する目的で説明される。以下の説明により様々な均等の変種が当業者には認識されよう。

非常に大きいデータ量を扱う像処理システムでは、信頼性を確認するタスクは、異なる像の間の比較、および矛盾についてのチェックを含む。この文脈において、像処理システムは、像合成、または像の取り込みと分析、あるいは組み合わせに基づくことができる。

大規模なデータ・セット比較において見られる課題は、比較されるべきデータを格納する能力、およびそのデータにアクセスする能力である。データ・サイズが、（ハードディスク・ドライブもしくはテープなどの）２次記憶媒体上に格納するのが経済的または実際的であるサイズを超えた場合、あるいは要求される比較速度がそのようなデバイスの実行速度を超えた場合、データ・セット間の比較タスクは困難になる。バイトごとの比較、またはブロックごとの比較は、比較されるべき全情報の高速アクセスを要求する。多くの計算システムは、計算結果を将来の使用のために格納せず、結果は、データ・ストリームまたは一時的なメモリバッファ中の中間表現においてのみ存在する。今日（２００３年）の技術レベルでは、数テラバイトのデータ・セット、および毎秒数ギガバイトのアクセス速度が、経済的な比較を実現することが難しいパフォーマンス・レベルに相当する。

像処理システムにおいて比較のために使用される像は、基準を表す「既知の良好な」データ・セットと、完全性を確認することが所望されるデータ・セットを表す「検証すべき」データ・セットの組み合わせであることが可能である。「検証すべき」タイプのデータ・セットだけを使用して、それらのデータ・セットを互いに比較し、いずれのデータ・セットが「正しい」かを明言せずに、矛盾を示すことも可能である。「多数決」モデルを用いて、３つ以上の実例の「検証すべき」データ・セットを使用してそれらを互いに比較することもまた可能である。データ・セットの２つが合致し、第３のセットが異なる場合、可能な解釈は、第３のセットが誤っているセットであるということである。以上の方法は、何が「正しく」、何が「誤っている」かの定義に大きく依存することに留意することが重要である。

本明細書で提案する方法は、凝縮する手段、もしくは圧縮手段を使用して、データ・セット全体を比較するタスクを、データ・セットの凝縮されたバージョン、もしくは圧縮されたバージョンを比較するタスクで置き換えることにより、データ量の困難性および処理速度の困難性に対処したものである。凝縮の方法は、データ・セット内の相違を特定の領域まで確認する手段を提供し、それによってより完全な比較を行うことが可能になる。このようにして、粗いポインタをまずもたらし、次いで第２のステップで正確な位置をもたらす２ステップ・プロシージャにおいて、非常に大きいデータ・セットにおける個別のエラーを矛盾が正確に指し示されることが可能なレベルまで追跡することが可能である。エラーをリアルタイムで訂正しようと必ずしも試みることなくエラーを探し出すことは、より扱いやすい問題である。

本明細書において後段で説明する方法のようなデータ・セット比較方法は、データ完全性が確認されるべき複数の状況に適用することができる。以下は、効果的なデータ・セット比較方法が有用である状況の例である。

信頼性が未知である計算システムの物理的実行コンポーネントが、データの忠実度および再現性（再現性とは、各実行に関して同一の結果を生じさせることができる能力を意味する）に関して検証されるべき場合。

この検証は、（ａ）コンポーネントの製造および組み立ての後で、（ｂ）コンポーネントの設置または修理の後で、（ｃ）コンポーネントの長期の永久的な劣化についてチェックするための定期的な間隔で、あるいは（ｄ）計算の各実行中にコンポーネントの短期の劣化または中間の劣化についてチェックするためなど、異なる状況において要求されることが可能である。またこの検証は、（ｅ）データ変換を変更しない新たなソフトウェア・バージョンの導入、（ｆ）データ変換を部分的にだけ変更する新たなソフトウェア・バージョンの導入、（ｇ）データ変換を完全に変更する新たなソフトウェア・バージョンの導入、あるいは（ｈ）ソフトウェア・インストール自体の完全性が調査を受けるインフィールド問題の調査などといった、計算システムのソフトウェア・コンポーネントがデータの忠実度および再現性に関して検証されるべき場合にも要求されることが可能である。

この比較方法は、異なるセットアップまたは同一のセットアップを有する異なる場所で特定の実行を再現することが所望されるサポート状況においても有用である。その場合、提案される比較概念を使用して、実行が同一の形で再現されることを確実にすることができる。

提案する方法は、凝縮されたデータ・セットに関して、ＣＲＣにわたってデータ値の線形和を選好する。ＣＲＣ（巡回冗長性検査）は、国際標準ＣＲＣ３２アルゴリズムを使用する。ＩＥＣ ８８０２；ＡＮＳＩ Ｘ３．６６を参照されたい。ＣＲＣ法は、２つの異なるデータ・セットが同一の凝縮値をもたらすことに関して非常に低い確率をもたらし、このため最も安全に使用される。２つのデータ・セットの凝縮値が異なる場合、違いの位置についてほとんど知ることができない。というのは、ＣＲＣ−３２アルゴリズムは非線形であり、したがってデータ・セットにおける１ビットの違いが、凝縮値の多くのビット、またはすべてのビットを変更させる可能性があるからである。

凝縮値が、データ・セットの中の値の和であるデータ値の線形和は、２つの異なるデータ・セットが同一の凝縮値を生成するかなり高い確率をもたらし、このためデータのエラーを訂正するために、またはところどころの２ビットのエラーを検出するためにさえ使用することができない。例えば２つの後続のデータ値が入れ替えられる状況を考慮されたい。その場合、線形和はそのまま変わらない。しかし線形和は、後段に示す、他のより有益で有用な特性を有している。

（データ・セットをセクションまたはウインドウに分割すること）
大きいデータ・フローの信頼性を扱う１つの観点は、図１に示すように、データ・セットをセクションまたはウインドウに細分することである。例えばデータ・セット全体が大きい像を表す場合、データ・セットは、Ｘ方向とＹ方向の両方で、ウインドウ１１０に細分されることができる。各ウインドウは、元のデータ・セットの多数の原子要素１１２を表している。ウインドウ分割は凝縮値の分解を円滑にし、そこでは１つの凝縮値が厳密に１つのウインドウ１１４に関連付けられる。実際のデータ・セットを比較する代わりに、凝縮値のマップを比較することにより、２つのデータ・セットの比較が実行される。相違する凝縮値マップの要素に関して、原子要素の基礎にある構造が完全に比較されることができ、それによって少なくともデータ・セットの短期格納が全く行われず、実際のデータ・セットが破棄された後に比較が行われる場合に、もし第２の実行において矛盾が繰り返されることが可能であれば、相違が正確に特定される。

ウインドウ分割の概念の拡張が図２に示され、ここには細分の階層構造が導入されている。より高い階層レベルにおける各ウインドウ１１０が、Ｘ方向とＹ方向の両方で細分されて、サブウインドウ２１０になる。前に説明したケースでは凝縮値２１４のマップがデータ・セットに関連付けられるが、この場合は、サブウインドウごとの１つの凝縮値に関連付けられる。この細分は、図３に示すように１つの特定の実行コンポーネントが１つのサブウインドウ位置を担うように、１つの実行が実行コンポーネント間で分割されると、特に有用である。このようにして、特定の実行コンポーネント３１６に関連付けられたデータ・セットの部分が１つの専用の凝縮値によってカバーされ、したがって潜在的な矛盾の位置を特定の実行コンポーネントまで正確に特定することを可能にする。

（凝縮値を凝縮すること）
非常に大きいデータ・セットにおいて、サブウインドウのマップの中の凝縮値のデータ・サイズが比較的大きくなる可能性がある。１０テラバイトのデータ・セット、および、例えばサブサブウインドウ当たり１００００の原子データ要素で、結果は依然１０億の凝縮値要素であり、これは効率的な転送、アクセス、および比較がやはり困難である可能性がある。個々の矛盾の位置を正確に特定する精度を過度に緩めることなくこれを解決するため、凝縮値は、図４に示すようにサブウインドウ・マスクの行と列にわたる凝縮値の累算を実行することにより、さらに凝縮されることが可能である。実行コンポーネントに対するサブサブウインドウのマッピングを緩めないために、２つの新たな抽象化、すなわちウインドウ列スタック４１０およびウインドウ行スタック４２０が導入される。これらのスタックは、「第１の」階層構造細分の行と列にわたっての総計の凝集（集合的凝縮）を表すのに使用される。

各ウインドウ列スタックおよび各ウインドウ行スタックの凝縮値を累算することにより、凝縮の２つの新たなマトリックス・セットが作成される。１つのマトリックス・セットは各ウインドウ列４１２に関する１つのマトリックスを有し、１つのマトリックス・セットは各ウインドウ行４２２に関する１つのマトリックスを有する。図５は矛盾が存在するケースであり、それらのマトリックス５３１、５３２だけで（各ウインドウに関する完全な凝縮値なしに）どうして単一のエラー５３０の位置を正確に特定するのに十分であるかを示したものである。より大きい数のエラーが存在する場合、矛盾の源の識別にあいまいさが生じるであろうが、それでも尚、データ・セットの大きい領域がさらなる分析から除外されることが可能である。

図６は、すべての行に関して、またはすべての列に関して凝縮値のマトリックスを凝縮することにより、データ・セット全体に関して凝縮値の新たなセットが導出されること６３３を示す。この非常にコンパクトな表現は、非常に迅速な比較のために使用されることが可能であり、それによってデータ・セット全体がチェックされ、それでも尚、矛盾を個別の実行コンポーネントに関連付けることが可能になる。線形和に関する合計は、ウインドウ行凝縮とウインドウ列凝縮に関して同一であるのに対して、順序依存であるＣＲＣ−３２値は、同一ではないことに留意されたい。

（後続のいくつかの処理ステップを監視すること）
図７を参照すると、サブウインドウ内のデータの処理が複数のステップ７２３、７２５、７２７に分割されたより複雑な処理システムにおいて、総計の凝縮値表現のセットが使用されることができる。この表現は、各サブウインドウ７３０に対して、各処理ステップ・インタフェース７１２、７１４、７１６、７１８に関する１つの凝縮値７３２、７３４、７３６、７３８を含んでいる。このアプローチは、図８に示すように、前述した凝縮タイプの両方８０２、８０４を使用して拡張されることが可能である。

（アルゴリズム検証のために線形和を使用すること）
興味深い特性は、特にデータ・セットがサンプルまたはピクセルの連鎖を表す場合、線形和がサンプルの平均の大きさまたは総計の大きさを考慮していることである。

特定のデータ・セットがサブセクションまたはサブウインドウに分解される文脈では、この表現は、変換アルゴリズムと、データをサブセクションもしくはサブウインドウに分割するために使用されるアルゴリズムとの両方の結果を試験する方法を提供する。例えばそのような分割操作のパラメータ設定を変更することにより、個々のデータ・セット値は変更されないが各ウインドウ上の線形和が変更される場合、パラメータ設定変更で、すべての線形和の全体的な和が変化しないことを調べることができる。

（製造システムにおいて比較のために凝縮値を使用すること）
前述した概念は、控えめな帯域幅要件およびストレージ要件によって効率的な比較を円滑にする。製造システムにおいて、この概念を使用してデータ処理の完全性をほぼリアルタイムで監視することができる。完全性の完全なチェック、または部分的なチェックを円滑にする、以下の４つのシステム構成が示唆される。それはすなわち、（１）ゴースト・システム、（２）ゴースト・チャネル、（３）ジョブの合間の空いている時間を使用すること、または（４）ジョブ中の空いている時間を使用することである。

（ゴースト・システム）
図９に概略で示すこの構成は、システム全体の完全な複製を含む。両方のシステム・インスタンス９１０、９２０に同一の入力データ９０８が供給されるが、１つのシステムだけが実際の出力９１２として使用される。

実際の比較は、処理を実行するプロセスとは別個の比較プロセス９３０によって実行される。このプロセスは、両方のシステムから凝縮値データ・ストリームを収集し、それらのストリームを照合する。比較プロセスは、第３の別個のシステム上で、あるいは比較するシステムのどちらかの上で実行することができる。システム待ち時間が短い場合、場合により、矛盾レポートを使用して、システム「再試行」動作が開始されることも可能である。

（ゴースト・チャネル）
図１０に概略で示すこの構成は、１つの特定のデータ・パス１０１０の処理を複製するために、１つまたは複数の追加の実行コンポーネント１０２０を使用する。複数のデータ・パス１０１０からの複数の出力ストリーム１０１２が使用される一方で、１つのチャネルが複製される１０２２。いずれのパスを複製するかの選択は、マルチプレクサ１０１５、または類似のコンポーネントを動的に使用して変更することが可能である。この方法の論理的根拠は、短期の劣化または長期の劣化は、より短い期間にわたって存在することを許される可能性があるが、パスがチェックされる際に、いずれは検出されるということである。例えば単一のイベント混乱（ｕｐｓｅｔ）により１つの特定のパスが劣化した場合、出力はエラーを含む。状況はしばらくして検出され、結果は破棄されることが可能である。この方法を使用して、単一のイベント劣化、ならびに不安定な実行ユニットの両方を監視することが可能である。

（ジョブの合間の空いている時間を使用すること）
図１１に概略で示すこの構成は、実行１１１２、１１１６の合間の、または実行１１１２、１１１６の最中の空いている時間を利用して、実際のジョブの合間に、同一のデータを有する余剰のジョブを実行する。次いで、第２のストリームが生成されると、第１のジョブの凝縮値出力ストリームが、第２のもの１１２２の凝縮値出力ストリームと比較されることが可能である。１つの特定の実行ユニット上における同一のデータを有する同一のタスクの実行を回避するため、実行ユニット間で入力データ・ストリームを切り替えることができ、それによって欠陥ユニットが、同一であるが誤ったデータを再生成することを許すことによって隠されてしまわないことを確実にする。

図１２に示すように、実際の処理の後にジョブを繰り返すことの代替として、基準１２１４、１２１８のために使用する実行を、実際のジョブ１２１２に先立って生成することが可能である。これは、矛盾の検出に基づいて直接に実際のジョブを中断する可能性を容易にする。

（ジョブ中に空いている時間を使用すること）
図１３に示す、前述の方法のより経済的な代替または補完として、ジョブには、実際のジョブのセクションの合間に実行される短い試験実行が所々に入れることが可能である。それらの試験実行は、高い試験適用範囲をもたらすように設計された、事前定義された試験パターンに基づく。前述の方法の拡張として、試験パターン実行は、実際の実行データ・セットの断片によって置き換えることが可能である。

（アナログ・データ完全性検証）
データ検証は、デジタル・データがアナログ信号に変換される場合に、相当に複雑である。いくらかの追加の技術が、マイクロミラーを駆動するために使用されるアナログ信号の検証を理解するのに役立つ。本明細書で使用する静的データ完全性検証という用語は、データが格納またはデータ・リンクを介して転送される場合のデータ完全性を指す。静的データ完全性を検証する周知の方法は、データが使用される時点で検証される余剰のデータの追加である。その余剰なデータは、例えばデータパリティチェック、または巡回冗長チェック（ＣＲＣ）、または様々なタイプのチェックサムであることが可能である。

本明細書で使用する動的データ完全性検証という用語は、データが操作される際の、すなわちデータが、グラフィック・イメージ処理において要求されるとおりに計算要素によって変更される際の、データ完全性を指すのに使用される。これは、同一のデータに対して同時の計算を行い、各ステップ後に結果を比較する、余剰の計算要素追加によって行われることが可能である。しかし、このアプローチは、多くの追加のハードウェアを要するという点、および計算が正しく機能しなかった箇所を分析し、１つの時点の計算を別の時点の計算と比較するのが困難であるという点で、欠点を有する。

アナログ・データ完全性は、実際的な形で余剰のデータを追加することによって検証することができない。アナログ・データ伝送の十分な検証を得るためのより実際的な方法は、データ相互接続システムの完全性を定期的に検証し、アナログ信号線上のどこかのポイントで信号応答を別個に検証し、最後のステップとして、アナログ信号からの物理的応答を検証することである。これは図１４に示されている。

アナログ源は、バッファ増幅器１４０４を備えたデジタル−アナログ変換器１４０２であると想定されたい。アナログ出力は、ポイント１４０６に接続された測定デバイスによって監視される。測定デバイスは、選択スイッチ１４１０によって、いくつかの信号源の１つに接続されたアナログ−デジタル変換器１４０８であることが可能である。信号は、空間光変調チップ１４１２であることが可能な信号出力先にさらに転送される。信号を監視するための手段１４１６が、信号出力先１４１４の可能な限り近くで、信号に接続される。信号出力先が集積回路である場合、この監視は好ましくは回路内部に組み込まれなければならない。信号を監視するための手段１４１６は、監視デバイスに接続される出力信号を有するべきであり、この出力信号は、アナログ信号が信号出力先に接続されているかどうかを判定するのに使用されることができる。この監視は、典型的には、アナログ信号が既知の状態に設定されることができるときに定期的に行われるが、継続的監視を可能にする他の構成もまた可能である。１４１６からの信号を監視するための手段は、いくつかのアナログ入力信号およびデジタル入力信号によって共有されることが可能である。

図１５は、入力１５２２、１５２４、１５２６がスイッチ１５２３、１５３４、１５３６を介して信号レール１５２８に接続されることが可能な構成を示している。入力は既知の状態に設定されることが可能であり、監視デバイス１５３８はその時点で１つの入力に接続されて、入力信号が意図する信号レベルを有することを検証することができる。入力は、アナログ信号とデジタル信号の両方であることが可能であり、信号の数は、任意の数であることが可能である。

別の構成が、図１６に示されている。入力信号１６４２、１６４４、１６４６が検出デバイス１６５２、１６５４、１６５６に接続され、デバイス１６５２、１６５４、１６５６は、信号が既知の信号間隔内にあるかどうかを検出することができるように、検出閾値を有している。一構成では、検出デバイスは、信号が閾値を超えている場合にあるバイナリ値を与え、入力信号が閾値より低い場合に反対のバイナリ値を与える比較器である。検出器からのバイナリ出力は、排他的論理和（ＸＯＲ）ゲート１６５８、１６６０を介して共通の監視信号１６６２に接続され、信号１６６２は監視デバイス１６６４に接続される。相互接続完全性が試験されるべき場合、入力セットは、各信号レベルがバイナリ信号条件のいずれかを検出器に出力させる２つの信号範囲のいずれかに入っている既知の状態に初期に設定する。バイナリ信号は、排他的論理和ゲートを介して計算されて、結果の信号１６６２になる。入力信号の１つだけを反対の信号範囲に変更することにより、出力信号は反対の状態に変わるはずである。一度に１つの入力を変更することにより、すべての入力が試験されることが可能である。検出間隔に関する閾値は、各入力に関して個別であることが可能であり、したがって任意の数の信号、およびアナログ入力とデジタル入力の任意の組み合わせが、試験されることが可能である。

図１６の排他的論理和ゲートは、ＡＮＤゲート、ＯＲゲート、またはその他の論理演算子など、他の論理演算子で置き換えることが可能である。定義された入力セットのすべてを試験するための最低条件は、既知の出力レベルをもたらす入力信号レベルの１つの組み合わせが存在すること、ならびに任意の入力を反対の信号範囲内の値に変更して、出力がその反対の値に変わるようにすることである。

（高いサンプリング速度でアナログ・データを転送する方法）
サンプリングするアナログ・データ・リンクを介して高い速度でアナログ・データを転送することは困難である。図１７は、アナログ信号が、時刻ｔ０にレベルＵａからレベルＵｂに変更され、次に、時刻ｔ２にサンプリングされるシステムを示す。実際的な実施では、信号源、信号伝送線、および信号出力先インピーダンスはともに、信号出力先入力において、時刻関数Ｕｘ＝ｆ（ｔ）に従う信号遷移を生じる。意図する値Ｕｂに到達するのに要求される時間ｔ２は、要件を超える可能性がある。要求される電圧をより高速に伝達する１つのやり方は、電圧Ｕｃを出力し、次に、時刻ｔ１に電圧をサンプリングすることである。その場合、Ｕｃは、電圧が、時刻ｔ１において電圧Ｕｂに正確に達しているような形で選択されなければならない。最も単純なシステムでは、信号遷移関数は、指数関数的である。時刻ｔ１における電圧は、ｔ＞＞ｔ２における最終値の既定の数分の１である。既定の定数Ｋは０から１までの範囲内にあり、指数関数の時定数によって決まる。信号線が初期値Ｕａを有する場合に時刻ｔ１に出力先にアナログ値Ｕｂを伝達するために、出力は、ＵａからＵｃ＝Ｕａ＋（Ｕｂ−Ｕａ）／Ｋに変化させられる。伝達関数は指数関数的ではなく、対応する補償が依然行われることが可能であるが、補償関数はより複雑である。電圧Ｕｃは、信号伝達関数としてデジタルで計算されることが可能であり、電圧ＵａおよびＵｂは、電圧Ｕｃに対応するデータがＤＡＣに伝達される前に知られている。

（一部の特定の実施例）
本発明は、本方法を実施するようになされた方法またはデバイスとして実施されることが可能である。この方法は、デジタル信号またはアナログ信号の見地から見られることが可能である。特許請求の範囲に記載の方法を実施するようになされたデバイスは、ＦＰＧＡ、準カスタムＡＳＩＣ、またはカスタムＡＳＩＣ ＩＣに実装されることが可能な低レベルのデジタル・コンポーネントから構築される。

一実施例は、個々のＳＬＭ要素を駆動するアナログ電圧の生成の後、ＳＬＭチップへの非常に大量のデータ・ストリームにおけるエラーを検出する方法である。この方法は、個々のＳＬＭ要素を駆動するように生成されるアナログ電圧セットに関する合計値（すなわち要約値）を予測する１または複数の予測診断値を受け取ることを含む。この方法は、ＳＬＭチップ内で、個々のＳＬＭ要素を駆動するのに使用されているアナログ電圧セットを合計（すなわち要約）した１または複数の実際の診断値を生成することをさらに含む。またこの方法は、予測値と実際の診断値とを比較して、その比較に対応する信号を生成することも含む。比較は、実際の診断値の生成中、または生成後に行われることが可能である。比較は、実際の診断値の生成中に行われる場合、格納済みの、または事前生成された予測診断値に対して行われることが可能である。格納済みの実際の診断値が予測診断値と比較される場合、比較は、ＳＬＭがパターンを生成するのに使用されていない時にＳＬＭを利用したジョブ内の時間スライス中に進められることができ、あるいは比較は、ＳＬＭを利用したジョブの合間に行われることが可能である。

この方法の１つの観点は、生成が、検出器に交替で結合されるアナログ電圧のいくつかの源の間の切り替えをさらに含むことである。

前述の実施例のいずれにも適用可能な、この方法の別の観点は、２レベル検出または多レベル検出がアナログ電圧に適用されることが可能なことである。検出コンポーネントは、サンプル・アナログ電圧を使用して、実際の応答を判定するように較正されることが可能である。

前述した諸方法、またはそれらの方法の諸観点のいずれも、デバイスにおいて実施されることが可能である。

別の方法実施例は、合計値関数（すなわち要約値関数）を使用して、非常に大量のデータ・ストリームにおけるエラーを検出する方法である。この方法は、データ・ストリームをセグメントの行と列に分割してセグメントの行と列に関する合計値を予測する予測診断値を計算することを含む。データ・ストリームをＳＬＭに伝送するデータ・パスの動作中、この方法は、セグメントの行と列に関する値を合計する実際の診断値を計算することを含む。またこの方法は、実際の行と列の合計診断値と、予測された行と列の合計診断値とを比較して、実際の診断値と予測診断値との間に矛盾が存在する場合に、行と列の合計診断値から矛盾を生じさせているセグメントを特定することをさらに含む。

この方法の１つの観点は、合計値関数が線形関数であることも、非線形関数であることも可能なことである。線形合計値関数の場合、行合計診断値にわたって線形合計値関数を合計すること（または繰り返し適用すること）が、列合計診断値にわたって線形合計値関数を合計すること（または繰り返し適用すること）と等しくなるはずであり、あるいは／さらに、診断値の諸部分がそれぞれ行および列の中のセグメントに対応する。非線形合計値関数の場合、中間行合計診断値にわたって非線形合計値関数を合計すること（または繰り返し適用すること）が、列合計診断値にわたって非線形合計値関数を合計すること（または繰り返し適用すること）と等しくならないはずである。

比較のタイミングまたは機構に関連する、前述の諸方法の諸観点が、一般に、この方法と組み合わせられることが可能である。

さらなる方法実施例は、ＳＬＭの多数の個々のマイクロミラーを制御する電荷を高速に装荷する方法である。この方法は、ＳＬＭにおける個別のマイクロミラーの向きを制御する特定の電圧レベルまたは電荷レベルを選択すること、および個別のミラーに対応する制御線にアナログ電圧を印加することを含み、制御線上のアナログ電圧は、長い時間にわたって、選択された特定の電圧レベルまたは電荷レベルを超える、所定の電圧蓄積パターンまたは電荷蓄積パターンを有する。この方法は、長い時間よりも早期の所定の時刻に、蓄積された電圧または電荷を利用することをさらに含み、所定の時刻は、蓄積された電圧または電荷が、個別のマイクロミラーの向きを制御する選択された特定の電圧に相当する時点である。

この方法の１つの観点は、所定の時刻に制御線上で、蓄積された電圧をサンプリングすることをさらに含む。この方法の代替の観点は、制御線に結合されたキャパシタの中に電荷を蓄積させ、所定の時刻に電荷蓄積を停止させることを含む。

前述した諸方法、またはそれらの方法の諸観点のいずれも、説明された諸方法を実行するようになされた論理およびリソースを含むデバイスにおいて実施されることが可能である。

本発明は、以上に詳細を述べた好ましい実施態様および例を参照して開示されているが、それらの実施例は、限定することではなく、例示することを意図していることを理解されたい。当業者には、変更および組み合わせが、直ちに思い浮かべられることが企図されており、それらの変更および組み合わせは、本発明の趣旨、および添付の特許請求の範囲に含まれる。

我々は、請求する権利は特許請求の範囲に記載の通りである。

データ・セットのセクションまたはウインドウへの細分を示す図である。 データ・セットのセクションまたはウインドウへの細分の階層を示す図である。 特定のサブウインドウが、特定の実行コンポーネントに関連付けられている図である。 サブウインドウの行と列にわたる凝縮値の累算を示す図である。 矛盾が存在する場合、行と列にわたって累算されたそれらのマトリックスをどのように使用して、エラーを探し出すことができるかを示す図である。 凝縮の線形性が、行と列にわたる凝縮を比較するのに活用される図である。 複数のステップにおいてサブウインドウ内のデータを処理すること、およびそれらのステップに対するインタフェースにおいて、凝縮値の表現を記録することを含む、より複雑な処理システムにおいて示す図である。 このアプローチは、線形の凝縮と非線形（例えばＣＲＣ）の凝縮の両方を使用することによって拡張されることが可能である図である。 ゴースト・システムを含む、完全性の全体または部分的なチェックを円滑にする代替の構成を示す図である。 ゴースト・チャネルを含む、完全性の全体または部分的なチェックを円滑にする代替の構成を示す図である。 ジョブの合間の時間またはジョブ中の空いている時間を使用した、完全性の全体または部分的なチェックを円滑にする代替の構成を示す図である。 ジョブの合間の時間またはジョブ中の空いている時間を使用した、完全性の全体または部分的なチェックを円滑にする代替の構成を示す図である。 ジョブの合間の時間またはジョブ中の空いている時間を使用した、完全性の全体または部分的なチェックを円滑にする代替の構成を示す図である。 アナログ信号線上のどこかのポイントで信号応答を検証することを示す図である。 複数の入力が、スイッチを介して信号レールに接続されることが可能な構成を示す図である。 複数の入力信号が、複数の検出デバイスに接続された図である。 アナログ信号が、時刻ｔ０にレベルＵａからレベルＵｂに変更され、次いで時刻ｔ１または時刻ｔ２にサンプリングされるべきシステムを示す図である。

Claims (19)

1. 個々のＳＬＭ要素を駆動するアナログ電圧の生成の後に、ＳＬＭチップへの非常に大量のデータ・ストリーム内のエラーを検出する方法であって、
   前記個々のＳＬＭ要素を駆動するために生成されるアナログ電圧セットに関する要約値を予測する１つまたは複数の予測診断値を受け取るステップと、
   前記個々のＳＬＭ要素を駆動するために使用されている前記アナログ電圧セットを要約する１つまたは複数の実際の診断値を前記ＳＬＭチップ内で生成するステップと、
   前記予測診断値と前記実際の診断値とを比較するステップと、
   前記比較に対応した信号を生成するステップと
   を含む方法。
2. 前記比較ステップは、前記実際の診断値が生成されると同時に行われる請求項１に記載の方法。
3. 前記比較ステップは、格納された実際の診断値に対して行われる請求項１に記載の方法。
4. 前記生成ステップは、検出器に交互に結合される前記アナログ電圧のいくつかの電圧源の間で切り替えを行うことをさらに含む請求項１に記載の方法。
5. 前記生成ステップは、前記アナログ電圧の２階層検出をさらに含む請求項１に記載の方法。
6. 前記アナログ電圧セットから実際の診断値を生成するために使用される２階層検出コンポーネントが、サンプル・アナログ電圧に対するそれらの実際の応答を決定するように較正される請求項５に記載の方法。
7. 前記生成ステップは、前記アナログ電圧の多階層検出をさらに含む請求項１に記載の方法。
8. 前記アナログ電圧セットから実際の診断値を生成するために使用される多階層検出コンポーネントが、サンプル・アナログ電圧に対するそれらの実際の応答を決定するように較正される請求項５に記載の方法。
9. 要約値関数を使用して非常に大量のデータ・ストリーム内のエラーを検出する方法であって、
   前記データ・ストリームをセグメントの行と列に分割するステップと、
   前記セグメントの前記行と前記列に関する要約値を予測する予測診断値を計算するステップと、
   ＳＬＭに前記データ・ストリームを伝送するデータ・パスの動作中に、前記セグメントの前記行と前記列に関する値を要約する実際の診断値を計算するステップと、
   前記実際の行と列の要約診断値と前記予測された行と列の要約診断値とを比較するステップと、
   前記実際の診断値と前記予測診断値の間に矛盾が存在する場合、前記行と列の要約診断値から、前記矛盾を生じさせているセグメントを特定するステップと
   を含む方法。
10. 前記予測診断値は、前記行要約診断値を合計することが前記列要約診断値を合計することと等しくなるように、線形要約値関数によってもたらされる請求項９に記載の方法。
11. 前記予測診断値は、前記診断値の諸部分が前記それぞれの行および列の中のセグメントに対応するように、線形要約値関数によってもたらされる請求項９に記載の方法。
12. 前記予測診断値は、前記行要約診断値を合計することが前記列要約診断値を合計することと等しくならないように、非線形要約値関数によってもたらされる請求項９に記載の方法。
13. 前記比較ステップは、前記実際の診断値が生成されると同時に行われる請求項９に記載の方法。
14. 前記予測診断値は、余剰コンポーネントによって前記実際の診断値と同時に生成される請求項１３に記載の方法。
15. 前記予測診断値は、前記実際の診断値を生成することに先立って生成される請求項１３に記載の方法。
16. 前記比較ステップは、格納された実際の診断値に対して行われる請求項９に記載の方法。
17. ＳＬＭの多数の個々のマイクロミラーを制御する電荷を高速に装荷する方法であって、
    前記ＳＬＭにおける個別のマイクロミラーの向きを制御する特定の電圧または電荷レベルを選択するステップと、
    前記個別のミラーに対応する制御線にアナログ電圧を印加するステップであって、前記制御線上の前記アナログ電圧は、長い時間にわたって前記選択された特定の電圧または電荷レベルを超えるであろう所定の電圧または電荷の蓄積パターンを有している印加ステップと、
    前記長い時間よりも早期の所定の時刻に蓄積された電圧または電荷を利用するステップであって、前記所定の時刻は、前記蓄積された電圧または電荷が、前記個別のマイクロミラーの向きを制御する前記選択された特定の電圧に相当しているステップと
    を含む方法。
18. 利用ステップは、前記所定の時刻に前記制御線上で、前記蓄積された電圧をサンプリングすることをさらに含む請求項１７に記載の方法。
19. 利用ステップは、前記制御線に結合されたキャパシタの中に電荷を蓄積させ、前記所定の時刻に前記電荷蓄積を停止させることをさらに含む請求項１７に記載の方法。

Images