JP2007517322A - プロセッサにおける同時物理スレッド数からの論理スレッド数のデカップリング - Google Patents
プロセッサにおける同時物理スレッド数からの論理スレッド数のデカップリング Download PDFInfo
- Publication number
- JP2007517322A JP2007517322A JP2006547293A JP2006547293A JP2007517322A JP 2007517322 A JP2007517322 A JP 2007517322A JP 2006547293 A JP2006547293 A JP 2006547293A JP 2006547293 A JP2006547293 A JP 2006547293A JP 2007517322 A JP2007517322 A JP 2007517322A
- Authority
- JP
- Japan
- Prior art keywords
- thread
- logical
- state
- threads
- triggering event
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007726 management method Methods 0.000 claims abstract 34
- 238000000034 method Methods 0.000 claims description 19
- 238000012545 processing Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 8
- 238000013507 mapping Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims 2
- 230000000717 retained effect Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/485—Task life-cycle, e.g. stopping, restarting, resuming execution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3854—Instruction completion, e.g. retiring, committing or graduating
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Debugging And Monitoring (AREA)
- Advance Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
Claims (36)
- 複数の論理スレッドを、複数の同時物理スレッドによりサポートするスレッドの管理方法。
- ウエイト状態、アクティブ状態、ドレイン状態、及びストール状態のうちの1つにおいて、複数の論理スレッドの各々を維持する請求項1に記載のスレッドの管理方法。
- 前記アクティブ状態において、第一の論理スレッドを維持するスレッドの管理方法であって、物理スレッドの次期命令ポインタに対し、第一の論理スレッドに関連したマクロ命令をマッピングし、トリガリングイベントを処理するプロセッサを監視し、また、前記トリガリングイベントが現れるまで、前記アクティブ状態において、前記第一の論理スレッドを保持する請求項2に記載のスレッドの管理方法。
- 前記トリガリングイベントが現れた場合、前記マッピングを中断し、前記第一の論理スレッドを前記ドレイン状態に切り替える請求項3に記載のスレッドの管理方法。
- 前記トリガリングイベントは、メモリ時間待ちイベント、スリープ要求、及びスレッド優先度イベントの少なくともいずれか1つを含む請求項3に記載のスレッドの管理方法。
- 第一の論理スレッドが、前記ドレイン状態にて維持されるスレッドの管理方法であって、割り込み可能なポイントに対する前記第一の論理スレッドを監視し、前記割り込み可能なポイントが現れるまで、前記第一の論理スレッドを前記ドレイン状態に保持する請求項2に記載のスレッドの管理方法。
- 前記割り込み可能なポイントが現れた場合に、前記第一の論理スレッドを、前記ストールスレッドに切り替える請求項6に記載のスレッドの管理方法。
- 前記割り込み可能なポイントが、前記第一の論理スレッドにおけるマクロ命令の終わり、または、前記第一の論理スレッドに関連する最後のマイクロ操作のリタイアメントのいずれかに相当する請求項6に記載のスレッドの管理方法。
- 第一の論理スレッドが、前記ストール状態において維持されるスレッドの管理方法であって、トリガリングイベントの処理を監視し、前記トリガリングイベントが無くなるまで、前記第一の論理スレッドを前記ストール状態に保持する請求項2に記載のスレッドの管理方法。
- 前記トリガリングイベントが無くなった場合に、前記第一論理スレッドを、前記ウエイト状態に切り替える請求項9に記載のスレッドの管理方法。
- 前記トリガリングイベントよりも高い優先順位を有する他のイベントが信号化される場合に、前記第一の論理スレッドを待ち状態に切り替える請求項9に記載のスレッドの管理方法。
- 前記トリガリングイベントが、メモリ時間待ちイベント、スリープ要求、及びスレッド優先イベントの少なくともいずれか1つを含む請求項9に記載のスレッドの管理方法。
- 第一のスレッドが前記ウエイト状態に保持されるスレッドの管理方法であって、利用可能な物理スレッドに対する複数の同時物理スレッドを監視し、前記利用可能な物理スレッドが現れるまで、前記ウェイト状態において前記第一の論理スレッドを保持する請求項2に記載のスレッドの管理方法。
- 前記利用可能な物理スレッドが現れた場合に、前記第一論理スレッドを前記アクティブスレッドに切り替える請求項13に記載のスレッドの管理方法。
- 論理管理テーブルにおけるスレッド情報、状態を認識するスレッド情報、1つ以上のトリガリングイベント、及び複数の論理スレッドの各々に対するリニア命令ポイントをさらに含む請求項1に記載のスレッドの管理方法。
- 前記スレッド情報は、複数の論理スレッドの各々に対し、リソース要求プロフィールをさらに含む請求項15に記載のスレッドの管理方法。
- 前記複数の論理スレッドの数は、前記複数の同時物理スレッドの数よりも多い請求項1に記載のスレッドの管理方法。
- 前記複数の論理スレッドの数は、前記複数の同時物理スレッドの数よりも少ない請求項1に記載のスレッドの管理方法。
- 複数の論理スレッドを、複数の同時物理スレッドによりサポートする方法であり、
物理スレッドの次期命令ポインタに対し、第一の論理スレッドに関連したマクロ命令をマッピングし、
第一の時間にてトリガリングイベントを処理するプロセッサを監視し、
前記トリガリングイベントが現れるまで、アクティブ状態において第一の論理スレッドを保持し、
前記トリガリングイベントが有る場合に、前記マッピングを中断し、前記第一の論理スレッドをドレイン状態に切り替え、
割り込み可能なポイントに対する第一の論理スレッドを監視し、
割り込み可能なポイントが現れるまで、前記第一の論理スレッドを前記ドレイン状態に保持し、
前記割り込み可能なポイントが現れた場合に、前記第一の論理スレッドをストール状態に切り替え、
第二の時間にてトリガリングイベントを処理するプロセッサを監視し、
前記トリガリングイベントが無くなるまで、前記第一の論理スレッドをストール状態に保持し、
前記トリガリングイベントが無い場合に、前記第一の論理スレッドをウエイト状態に切り替え、
利用可能な物理スレッドに対する前記複数の同時物理スレッドを監視し、
前記利用可能なスレッドが現れるまで、前記第一の論理スレッドをウエイト状態において保持し、また、
前記利用可能なスレッドが現れた場合に、前記論理スレッドを前記アクティブ状態に切り替える論理レッドのサポート方法。 - 前記トリガリングイベントは、メモリ時間待ちイベント、スリープ要求、及びスレッド優先度イベントの少なくともいずれか1つを含む請求項19に記載の論理スレッドのサポート方法。
- 前記割り込み可能なポイントが、前記第一の論理スレッドにおけるマクロ命令の終わり、または、第一の論理スレッドに関連する最後のマイクロ操作のリタイアメントのいずれかに相当する請求項19に記載の論理スレッドのサポート方法。
- 論理管理テーブルにおけるスレッド情報、状態を認識するスレッド情報、1つ以上のトリガリングイベント、及び複数の論理スレッドの各々に対するリニア命令ポインタをさらに含む請求項19に記載の論理スレッドのサポート方法。
- ウエイト状態、アクティブ状態、ドレイン状態、及びストール状態のいずれか1つにおいて、複数の論理スレッドの各々を維持することにより、複数の論理スレッドを、複数の同時論理スレッドでサポートするステートマシンを含むスレッドの管理アーキテクチャ。
- 前記ステートマシンが、物理スレッドの次期命令ポインタに対し、第一の論理スレッドに関連したマクロ命令をマッピングし、トリガリングイベントを処理するプロセッサを監視し、また、前記トリガリングイベントが現れるまで、アクティブ状態において第一の論理スレッドを保持する請求項23に記載のスレッドの管理アーキテクチャ。
- 前記ステートマシンが、割り込み可能な第一の論理スレッドを監視し、前記割り込みポイントが現れるまで、前記第一理スレッドを前記ドレイン状態に保持する請求項23に記載のスレッドの管理アーキテクチャ。
- 前記ステートマシンは、トリガリングイベントを処理するプロセッサを監視し、前記トリガリングイベントが無くなるまで、前記第一の論理スレッドを前記ストール状態に保持することを特徴とする請求項23に記載のスレッドの管理アーキテクチャ。
- ハードウェアシーケンサをさらに含み、前記ハードウェアシーケンサは、利用可能な物理スレッドに対する複数の同時物理スレッドを監視し、前記ステートマシンは、前記物理スレッドが現れるまで、前記第一の論理スレッドを、ウエイト状態に保持する請求項23に記載のスレッドの管理アーキテクチャ。
- マクロ命令を保存するランダムアクセスメモリ、前記メモリにカップリングされたシステムバス、及びシステムにカップリングされ、前記マクロ命令を取り出すプロセッサを含み、前記プロセッサは、ウェイト状態、アクティブ状態、ドレイン状態、及びストール状態のいずれか1つにおける複数の論理スレッドのそれぞれを維持することにより、前記マクロ命令に対応する複数の論理スレッドを、複数の同時物理スレッドでサポートするステートマシンを有するスレッド管理アーキテクチャを含むことを特徴とするコンピュータシステム。
- 前記ステートマシンは、物理スレッドの次期命令ポインタに対し、第一の論理スレッドに関連したマクロ命令をマッピングし、トリガリングイベントを処理するプロセッサを監視し、また、前記トリガリングイベントが現れるまで、アクティブ状態において第一の論理スレッドを保持することを特徴とする請求項28に記載のコンピュータシステム。
- 前記ステートマシンが、割り込み可能な第一の論理スレッドを監視し、前記割り込みポイントが現れるまで、前記第一論理スレッドを前記ドレイン状態に保持することを特徴とする請求項28に記載のコンピュータシステム。
- 前記ステートマシンが、トリガリングイベントを処理するプロセッサを監視し、前記トリガリングイベントが無くなるまで、第一の論理スレッドを前記ストール状態に保持することを特徴とする請求項28に記載のコンピュータシステム。
- 前記スレッド管理アーキテクチャは、ハードウェアシーケンサをさらに含み、前記ハードウェアシーケンサは、利用可能な物理スレッドに対する複数の同時物理スレッドを監視し、前記ステートマシンは、前記物理スレッドが現れるまで、前記第一論理スレッドを、ウエイト状態に保持することを特徴とする請求項28に記載のコンピュータシステム。
- スレッド情報、状態を識別するスレッド情報、1つ以上のトリガリングイベント、及び前記複数の論理スレッドの各々に対するリニア命令ポインタを有するスレッド管理テーブルをさらに含む請求項28に記載のコンピュータシステム。
- 前記スレッド情報は、前記複数の論理スレッドの各々に対するリソース要求プロフィールを認識すること請求項33に記載のコンピュータシステム。
- 前記複数の論理スレッドの数は、前記複数の同時物理スレッドの数よりも多い請求項28に記載のコンピュータシステム。
- 前記複数の論理スレッドの数は、前記複数の同時物理スレッドの数よりも少ない請求項28に記載のコンピュータシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/745,527 US7797683B2 (en) | 2003-12-29 | 2003-12-29 | Decoupling the number of logical threads from the number of simultaneous physical threads in a processor |
PCT/US2004/043036 WO2006057647A2 (en) | 2003-12-29 | 2004-12-20 | Decoupling the number of logical threads from the number of simultaneous physical threads in a processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007517322A true JP2007517322A (ja) | 2007-06-28 |
JP4599365B2 JP4599365B2 (ja) | 2010-12-15 |
Family
ID=34886484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006547293A Expired - Fee Related JP4599365B2 (ja) | 2003-12-29 | 2004-12-20 | プロセッサにおける同時物理スレッド数からの論理スレッド数のデカップリング |
Country Status (6)
Country | Link |
---|---|
US (1) | US7797683B2 (ja) |
JP (1) | JP4599365B2 (ja) |
KR (1) | KR100856144B1 (ja) |
CN (2) | CN1926514B (ja) |
DE (2) | DE112004003142A5 (ja) |
WO (1) | WO2006057647A2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7765547B2 (en) * | 2004-11-24 | 2010-07-27 | Maxim Integrated Products, Inc. | Hardware multithreading systems with state registers having thread profiling data |
US7793291B2 (en) * | 2004-12-22 | 2010-09-07 | International Business Machines Corporation | Thermal management of a multi-processor computer system |
US7454596B2 (en) * | 2006-06-29 | 2008-11-18 | Intel Corporation | Method and apparatus for partitioned pipelined fetching of multiple execution threads |
US9146745B2 (en) * | 2006-06-29 | 2015-09-29 | Intel Corporation | Method and apparatus for partitioned pipelined execution of multiple execution threads |
US7698540B2 (en) * | 2006-10-31 | 2010-04-13 | Hewlett-Packard Development Company, L.P. | Dynamic hardware multithreading and partitioned hardware multithreading |
US9032254B2 (en) | 2008-10-29 | 2015-05-12 | Aternity Information Systems Ltd. | Real time monitoring of computer for determining speed and energy consumption of various processes |
US8307246B2 (en) * | 2008-10-29 | 2012-11-06 | Aternity Information Systems Ltd. | Real time monitoring of computer for determining speed of various processes |
US8487909B2 (en) * | 2011-07-27 | 2013-07-16 | Cypress Semiconductor Corporation | Method and apparatus for parallel scanning and data processing for touch sense arrays |
US9542236B2 (en) | 2011-12-29 | 2017-01-10 | Oracle International Corporation | Efficiency sequencer for multiple concurrently-executing threads of execution |
US9715411B2 (en) | 2014-02-05 | 2017-07-25 | International Business Machines Corporation | Techniques for mapping logical threads to physical threads in a simultaneous multithreading data processing system |
US9213569B2 (en) * | 2014-03-27 | 2015-12-15 | International Business Machines Corporation | Exiting multiple threads in a computer |
US9898351B2 (en) * | 2015-12-24 | 2018-02-20 | Intel Corporation | Method and apparatus for user-level thread synchronization with a monitor and MWAIT architecture |
CN106325512A (zh) * | 2016-08-24 | 2017-01-11 | 韩龙潇 | 一种使用状态下监测周围环境的终端 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05181670A (ja) * | 1992-01-06 | 1993-07-23 | Fujitsu Ltd | マイクロプログラム方式計算機 |
JPH08227364A (ja) * | 1994-12-20 | 1996-09-03 | Nec Corp | 順序付きマルチスレッド実行方法とその実行装置 |
WO2001042914A1 (en) * | 1999-12-09 | 2001-06-14 | Intel Corporation | Method and apparatus for processing an event occurrence within a multithreaded processor |
US20030018680A1 (en) * | 2001-07-18 | 2003-01-23 | Lino Iglesias | Smart internetworking operating system for low computational power microprocessors |
JP2003241980A (ja) * | 2002-02-06 | 2003-08-29 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・コンピュータ・システムのためのスレッド・ディスパッチ機構及び方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2078315A1 (en) * | 1991-09-20 | 1993-03-21 | Christopher L. Reeve | Parallel processing apparatus and method for utilizing tiling |
US5442797A (en) * | 1991-12-04 | 1995-08-15 | Casavant; Thomas L. | Latency tolerant risc-based multiple processor with event driven locality managers resulting from variable tagging |
JP2991598B2 (ja) * | 1993-09-09 | 1999-12-20 | 富士通株式会社 | Lsi設計装置及びlsi設計方法 |
US5913925A (en) * | 1996-12-16 | 1999-06-22 | International Business Machines Corporation | Method and system for constructing a program including out-of-order threads and processor and method for executing threads out-of-order |
US6192514B1 (en) * | 1997-02-19 | 2001-02-20 | Unisys Corporation | Multicomputer system |
US5999734A (en) * | 1997-10-21 | 1999-12-07 | Ftl Systems, Inc. | Compiler-oriented apparatus for parallel compilation, simulation and execution of computer programs and hardware models |
US7085670B2 (en) * | 1998-02-17 | 2006-08-01 | National Instruments Corporation | Reconfigurable measurement system utilizing a programmable hardware element and fixed hardware resources |
US6557064B1 (en) * | 1999-02-19 | 2003-04-29 | Hewlett-Packard Development Company | Set up time adjust |
US6708269B1 (en) * | 1999-12-30 | 2004-03-16 | Intel Corporation | Method and apparatus for multi-mode fencing in a microprocessor system |
US7103586B2 (en) * | 2001-03-16 | 2006-09-05 | Gravic, Inc. | Collision avoidance in database replication systems |
US7127561B2 (en) * | 2001-12-31 | 2006-10-24 | Intel Corporation | Coherency techniques for suspending execution of a thread until a specified memory access occurs |
US7155708B2 (en) * | 2002-10-31 | 2006-12-26 | Src Computers, Inc. | Debugging and performance profiling using control-dataflow graph representations with reconfigurable hardware emulation |
-
2003
- 2003-12-29 US US10/745,527 patent/US7797683B2/en not_active Expired - Fee Related
-
2004
- 2004-12-20 DE DE112004003142T patent/DE112004003142A5/de not_active Ceased
- 2004-12-20 WO PCT/US2004/043036 patent/WO2006057647A2/en active Application Filing
- 2004-12-20 CN CN2004800394192A patent/CN1926514B/zh not_active Expired - Fee Related
- 2004-12-20 KR KR1020067012966A patent/KR100856144B1/ko not_active IP Right Cessation
- 2004-12-20 DE DE112004002505T patent/DE112004002505T5/de not_active Withdrawn
- 2004-12-20 CN CN2011101002621A patent/CN102193828B/zh not_active Expired - Fee Related
- 2004-12-20 JP JP2006547293A patent/JP4599365B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05181670A (ja) * | 1992-01-06 | 1993-07-23 | Fujitsu Ltd | マイクロプログラム方式計算機 |
JPH08227364A (ja) * | 1994-12-20 | 1996-09-03 | Nec Corp | 順序付きマルチスレッド実行方法とその実行装置 |
WO2001042914A1 (en) * | 1999-12-09 | 2001-06-14 | Intel Corporation | Method and apparatus for processing an event occurrence within a multithreaded processor |
US20030018680A1 (en) * | 2001-07-18 | 2003-01-23 | Lino Iglesias | Smart internetworking operating system for low computational power microprocessors |
JP2003241980A (ja) * | 2002-02-06 | 2003-08-29 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・コンピュータ・システムのためのスレッド・ディスパッチ機構及び方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112004003142A5 (de) | 2013-03-21 |
WO2006057647A3 (en) | 2006-07-20 |
US20050193278A1 (en) | 2005-09-01 |
US7797683B2 (en) | 2010-09-14 |
WO2006057647A2 (en) | 2006-06-01 |
KR100856144B1 (ko) | 2008-09-03 |
JP4599365B2 (ja) | 2010-12-15 |
DE112004002505T5 (de) | 2006-11-23 |
CN102193828A (zh) | 2011-09-21 |
KR20060111626A (ko) | 2006-10-27 |
CN102193828B (zh) | 2013-06-12 |
CN1926514A (zh) | 2007-03-07 |
CN1926514B (zh) | 2011-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4610593B2 (ja) | デュアルスレッドプロセッサ | |
JP4837305B2 (ja) | マイクロプロセッサ及びマイクロプロセッサの制御方法 | |
US8291431B2 (en) | Dependent instruction thread scheduling | |
US8756605B2 (en) | Method and apparatus for scheduling multiple threads for execution in a shared microprocessor pipeline | |
US7290261B2 (en) | Method and logical apparatus for rename register reallocation in a simultaneous multi-threaded (SMT) processor | |
JP5263844B2 (ja) | パイプラインプロセッサにおける長い待ち時間命令の処理 | |
JP3919764B2 (ja) | 例外条件を解消するために同時マルチスレッド・プロセッサでディスパッチ・フラッシュを使用する方法 | |
JP4599365B2 (ja) | プロセッサにおける同時物理スレッド数からの論理スレッド数のデカップリング | |
US20080046689A1 (en) | Method and apparatus for cooperative multithreading | |
WO2015024452A1 (zh) | 一种分支预测方法及相关装置 | |
US20120284720A1 (en) | Hardware assisted scheduling in computer system | |
WO2011155097A1 (ja) | 命令発行制御装置及び方法 | |
US20170315806A1 (en) | Method for managing software threads dependent on condition variables | |
WO1994016385A1 (en) | System and method for assigning tags to instructions to control instruction execution | |
JP2004518183A (ja) | マルチスレッド・システムにおける命令のフェッチとディスパッチ | |
EP2159691B1 (en) | Simultaneous multithreaded instruction completion controller | |
US20150370568A1 (en) | Integrated circuit processor and method of operating a integrated circuit processor | |
JP3981238B2 (ja) | 情報処理装置 | |
JP5316407B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
JP2002014868A (ja) | メモリ参照動作検出機構を有するマイクロプロセッサおよびコンパイル方法 | |
JP2007286990A (ja) | キャッシュメモリ装置及びそれに用いるキャッシュメモリ制御方法並びにそのプログラム | |
JP2006139495A (ja) | 演算処理装置 | |
US20040128488A1 (en) | Strand switching algorithm to avoid strand starvation | |
JP2006195705A (ja) | プロセッサ | |
CN118170439A (zh) | 异常处理方法及装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090904 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091013 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100112 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100119 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100212 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100219 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100412 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |