JPH08227364A

JPH08227364A - 順序付きマルチスレッド実行方法とその実行装置

Info

Publication number: JPH08227364A
Application number: JP7041538A
Authority: JP
Inventors: Masato Motomura; 真人本村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1994-12-20
Filing date: 1995-03-01
Publication date: 1996-09-03
Anticipated expiration: 2016-11-26
Also published as: JP3231571B2; US5815727A; GB2296355A; GB9526033D0

Abstract

(57)【要約】【目的】並列プロセッサシステム上のプログラムの並
列実行に関して、効率の良いマルチスレッド実行方法を
提供する。【構成】並列プロセッサ１００は複数のプロセッサ１
１０と順序付きマルチスレッド実行装置１２０とメモリ
１３０とで構成し、実行装置１２０は、スレッド記述子
記憶装置１４０とスレッド記述子順序付け装置１５０と
で構成する。実行装置１２０は、記憶装置１４０に格納
されたスレッド記述子１４１をプロセッサへ送出するこ
とでスレッド２１０の実行をプロセッサへ指示する。ス
レッド記述子順序付け装置１５０は、記述子１４１が記
憶装置１４０内に仮想スレッド番号２１１に従って位置
方向に並べられるようにするとともに、プロセッサ１１
０に記述子１４１を送出する際に、当該プロセッサ１１
０で待ち状態にある全てのスレッドの仮想スレッド番号
２１１よりも送出する記述子１４１の番号２１１の方が
小さいようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はプロセッサシステムに関
し、特に複数のプロセッサ上で一つのプログラムの並列
処理を行なう並列プロセッサシステムに関する。

【０００２】

【従来の技術】複数のプロセッサから構成される並列プ
ロセッサシステムにおいて、一つのプログラムを並列に
実行することにより高性能化を実現するプログラム並列
実行方法の一つとしてマルチスレッド実行方法が知られ
ている。

【０００３】マルチスレッド実行方法においては、一つ
のプログラムはフォーク動作により複数の並列実行可能
なスレッドに分割される。複数のスレッド間では同期動
作が行なわれ、これにより、並列に実行されるスレッド
間のデータ依存性が保証される。このようなプログラム
をマルチスレッド化されたプログラムと呼ぶ。マルチス
レッド化されたプログラムは、複数のプロセッサ上でス
レッド毎に並列に実行される。スレッドの実行状態に
は、少なくとも実行中状態、実行可能状態、待ち状態の
３つの状態がある。あるプロセッサ上で実行中状態にあ
るスレッドからフォークされて、まだ任意のプロセッサ
上で実行を開始されていないスレッドは実行可能状態の
スレッドと呼ばれる。マルチスレッド実行方法の大きな
特徴は、あるスレッドが一つのプロセッサ上で実行中に
待ち状態に入った時に、代わりに別のスレッドを実行す
ることである。ここで待ち状態に入る原因としては、他
のプロセッサの所有するメモリのデータを読もうとする
場合や同期動作の失敗などがある。待ち状態から回復し
たスレッドは同じプロセッサ上で再度実行状態にうつさ
れる。このように待ち状態のスレッドは再実行されるプ
ロセッサが決められているので、当該プロセッサ上の待
ち状態スレッドと呼ぶ。ここで、一つ一つのスレッドに
はアクティベーションレコードと呼ばれるメモリ領域が
１対１に付随する。このアクティベーションレコードは
スレッドが使用する局所的な変数や、他のスレッドから
受けとった引数、あるいは他のスレッドへ送る引数など
を記憶する領域である。アクティベーションレコード
は、スレッドの起動の際に確保され、スレッドの終了の
際に解放される。

【０００４】マルチスレッド実行方法を説明した代表的
な文献としては、ＢｅｎＬｅｅａｎｄＡ．Ｒ．Ｈｕ
ｒｓｏｎ，“ＤａｔａｆｌｏｗＡｒｃｈｉｔｅｃｔｕ
ｒｅｓａｎｄＭｕｌｔｉｔｈｒｅａｄｉｎｇ”，Ｃ
ｏｍｐｕｔｅｒ，Ｖｏｌ．２７，Ｎｏ．８，ｐａｇｅｓ
２７−３９，Ａｕｇｕｓｔ１９９４，ＩＥＥＥＣｏ
ｍｐｕｔｅｒＳｏｃｉｅｔｙやＲｉｓｈｉｙｕｒ
Ｓ．Ｎｉｋｈｉｌ．“Ｃｉｄ：ＡＰａｒａｌｌｅ
ｌ，Ｓｈａｒｅｄ−ｍｅｍｏｒｙＣｆｏｒＤｉｓｔ
ｒｉｂｕｔｅｄ−ｍｅｍｏｒｙＭａｃｈｉｎｅｓ”，
Ｐｒｏｃｅｅｄｉｎｇｓｏｆ７ｔｈＡｎｎｕａｌ
ＷｏｒｋｓｈｏｐｏｎＬａｎｇｕａｇｅｓａｎ
ｄＣｏｍｐｌｉｅｒｓｆｏｒＰａｒａｌｌｅｌ
Ｃｏｍｐｕｔｉｎｇ，Ｉｔｈａｃａ，ＮＹ，Ｓｐｒｉｎ
ｇｅｒ−Ｖｅｒｌａｇ．などがある。

【０００５】

【発明が解決しようとする課題】従来のマルチスレッド
実行方法における問題点はアクティベーションレコード
の管理のコストが大きいことである。

【０００６】一般に良く知られているように、あるプロ
グラムを逐次実行する場合においても、プログラムを構
成する各関数毎にアクティベーションレコードが与えら
れる。しかしながら、良く知られているように、この際
のアクティベーションレコードの管理はスタックを用い
て行なうことが可能である。すなわち、各関数の最初に
スタックポインタの加算を行なって自分のアクティベー
ションレコード分のメモリ領域をスタックから確保し、
各手続きの最後の部分でスタックポインタの減算を行な
って、確保したメモリ領域を解放する。このように、逐
次実行においては、アクティベーションレコードの確保
／解放はスタックを用いた非常に簡単なものであり、当
該関数のコードの中に記載されることが可能であった
（インラインスタック管理と呼ばれる）。このように逐
次実行の際のアクティベーションレコードの管理が簡単
であったのは、最後に実行を始めた関数が常に最初に実
行を終了する、ＬＩＦＯ（ＬａｓｔＩｎＦａｓｔ
Ｏｕｔ）順序が常に守られているからである。

【０００７】これに対し、従来のマルチスレッド実行方
法においては、アクティベーションレコードを確保した
順番とこれを解放する順番は、一般的にいって何ら制限
されていない。これはスレッドの開始の順番と終了の順
番が関連付けられていないためである。よって、アクテ
ィベーションレコードの確保と解放はスタックではな
く、より複雑なデータ構造を用いて管理される必要があ
る。ここで、一般にこのようなメモリ管理に用いられる
のはヒープであるが、ヒープによるメモリ管理はスタッ
クよりも負荷が大きく、スタックを用いる場合のように
コード中に直接埋め込むことは不可能であり、専用のラ
イブラリを呼び出して処理を行なう必要が生じる。一例
をあげると、ヒープによるメモリ管理ライブラリを呼び
出すと、数１０命令程度を要するのに対し、スタックに
よりコード中に埋め込まれたメモリ管理の場合は２、３
命令程度で管理を行なうことが出来る。

【０００８】このように、従来のマルチスレッド実行方
法では、アクティベーションレコードの管理コストが大
き過ぎるという問題があった。本発明の目的は、このよ
うな問題を解決し、実行時のオーバーヘッドが少ない、
効率的なマルチスレッド実行方法と実行装置を提供する
ことにある。

【０００９】

【課題を解決するための手段】本発明は、複数のプロセ
ッサから構成される並列プロセッサシステムにおいて、
複数のスレッドから構成される一つのプログラムをスレ
ッド毎に並列に実行するプログラム実行方法であって、
スレッドの状態として少なくとも、実行中状態、実行可
能状態、待ち状態の３つの状態を有し、あるプロセッサ
上で実行中状態のスレッドからフォーク動作により実行
可能状態のスレッドを生成し、実行可能状態のスレッド
を他のプロセッサ上で実行し、同期動作によりこれら並
列に実行される複数のスレッド間のデータ依存性を保証
し、あるプロセッサ上で実行中状態のスレッドが当該実
行を中断して待ち状態になる場合に、他の実行可能状態
のスレッドを替わりに実行し、待ち状態になった当該ス
レッドは同一のプロセッサ上で後で再実行されるマルチ
スレッド実行方法において、前記プログラムに対して一
つの逐次実行パスを定め、この逐次実行パスに沿った前
記プログラムの逐次的な実行におけるスレッドの終了順
序としてスレッドの仮想スレッド番号を定義し、前記プ
ログラム中の全ての同期動作が前記仮想スレッド番号の
小さいスレッドから大きいスレッドへ向かってのみ前記
同期動作を行なうように前記プログラムを構築し、この
ようにして構築された前記プログラムを前記スレッド毎
に並列に実行することを特徴とする順序付きマルチスレ
ッド実行方法である。

【００１０】また、本発明は全てのフォーク動作を逐次
的な関数呼びだし動作に置き換えることによりプログラ
ムに対する逐次実行パスを得ることを特徴とする。

【００１１】また、本発明は一つのプロセッサに着目し
た時に、実行中状態のスレッドの仮想スレッド番号が、
当該プロセッサ上で待ち状態にある全てのスレッドの仮
想スレッド番号よりも小さくなるように、前記スレッド
の前記プロセッサ上での実行順序を制御することを特徴
とする。

【００１２】また、本発明はスレッドが使用するアクテ
ィベーションレコード領域をスタックを用いて管理する
ことを特徴とする。

【００１３】また、本発明は並列プロセッサシステムを
構成する複数のプロセッサ間で共有される順序付きマル
チスレッド実行装置であって、スレッド記述子記憶装置
を有し、このスレッショルド記述子記憶装置は複数個の
スレッド記述子スロットを一列に並べて構成され、この
スレッド記述子スロットはスレッドの実行に必要な情報
を保持するスレッド記述子を格納する機能を持つこと
と、前記スレッド記述子記憶装置において、前記スレッ
ド記述子スロットが実行可能状態のスレッドのスレッド
記述子か、もしくは待ち状態のスレッドのスレッド記述
子を格納することと、複数のスレッド記述子スロットに
格納された複数のスレッド記述子に関して、それぞれの
スレッド記述子に対応する仮想スレッド番号の大小関係
に応じて、より小さな仮想スレッド番号に対応付けられ
たスレッド記述子がより下のスレッド記述子スロットに
格納されるように、スレッド記述子記憶装置内で各スレ
ッド記述子を一方向順序に並べて保持することと、を特
徴とする前記順序付きマルチスレッド実行方法を実現す
る順序付きマルチスレッド実行装置である。

【００１４】また本発明の順序付きマルチスレッド実行
装置は複数のプロセッサに対してそれぞれのスレッド記
述子ポインタを記憶し、このスレッド記述子ポインタ
は、当該プロセッサ上で実行状態にあるスレッドが、仮
想スレッド番号による一方向順序において、スレッド記
述子記憶装置内のどのスレッド記述子スロット位置に相
当するかを示すことを特徴とする。

【００１５】また本発明は、あるプロセッサ上で実行中
のスレッドがフォーク動作を行なった際に、当該実行可
能状態のスレッドに対応するスレッド記述子を、スレッ
ド記述子ポインタの値を用いて指示されるスレッド記述
子スロットに挿入することを特徴とする順序付きマルチ
スレッド実行装置の制御方法である。

【００１６】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際に、スレッド記述子記
憶装置内で、当該プロセッサに対応するスレッド記述子
ポインタを用いて指示されるスレッド記述子スロットよ
り下の位置の複数のスレッド記述子スロットに記憶され
た複数のスレッド記述子の中で、前記実行可能状態にあ
る複数のスレッド記述子のうちの一つを選択し、当該プ
ロセッサに当該スレッド記述子を送出するとともに、待
ち状態になったスレッドのスレッド記述子を、当該プロ
セッサに対応するスレッド記述子ポインタの値を用いて
指示されるスレッド記述子スロットへ挿入することを特
徴とする順序付きマルチスレッド実行装置の制御方法で
ある。

【００１７】また本発明は、あるプロセッサ上で実行中
のスレッドが終了した際に、スレッド記述子記憶装置内
に記憶された複数のスレッド記述子の中で、当該プロセ
ッサで前記待ち状態にあるスレッド記述子の中で最も下
に位置するスレッド記述子と、それより下に位置する複
数のスレッド記述子であって、他のプロセッサ上で待ち
状態にあるスレッド記述子以外のスレッド記述子との中
から一つのスレッド記述子を選択し、当該スレッド記述
子を当該プロセッサに送出することを特徴とする順序付
きマルチスレッド実行装置の制御方法である。

【００１８】また本発明は、複数のプロセッサに対し
て、これらのプロセッサ上で実行状態にある複数のスレ
ッドの間の仮想スレッド番号の相対的な大小関係に基づ
く順序関係を示すプロセッサ間順序関係情報を記憶し、
複数のプロセッサに関するスレッド記述子ポインタが同
じ前記スレッド記述子スロットを指示する場合に、前記
プロセッサ間順序関係情報を用いて、当該複数のプロセ
ッサ上で前記実行中状態にある複数のスレッド間の仮想
スレッド番号に基づく順序関係を判断することを特徴と
する順序付きマルチスレッド実行装置である。

【００１９】また本発明は、スレッド記述子記憶装置内
のスレッド記述子スロットの数を越えるスレッド記述子
がフォーク動作により生成された際に、前記フォーク動
作を行なったプロセッサに当該スレッド記述子に対応す
るスレッドを逐次的に実行させることを特徴とする順序
付きマルチスレッド実行装置の制御方法である。

【００２０】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際もしくは終了した際
に、当該プロセッサに次に実行するスレッドを指示する
ためにスレッド記述子記憶装置からスレッド記述子を送
出するにあたって、送出可能な複数のスレッド記述子の
内、対応する仮想スレッド番号が最も小さなスレッド記
述子を選択することを特徴とする順序付きマルチスレッ
ド実行装置の制御方法である。

【００２１】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際もしくは終了した際
に、当該プロセッサに次に実行するスレッドを指示する
ためにスレッド記述子記憶装置からスレッド記述子を送
出するにあたって、送出可能な複数のスレッド記述子の
内、対応する仮想スレッド番号が最も大きなスレッド記
述子を選択することを特徴とする順序付きマルチスレッ
ド実行装置の制御方法である。

【００２２】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際もしくは終了した際
に、当該プロセッサに次に実行するスレッドを指示する
ためにスレッド記述子記憶装置からスレッド記述子を送
出するにあたって、送出可能な複数のスレッド記述子の
なかに前記待ち状態のスレッドのスレッド記述子が含ま
れている場合は、当該スレッド記述子を選択し、それ以
外の場合は対応する仮想スレッド番号が最も小さなスレ
ッド記述子を選択することを特徴とする順序付きマルチ
スレッド実行装置の制御方法である。

【００２３】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際もしくは終了した際
に、当該プロセッサに次に実行するスレッドを指示する
ためにスレッド記述子記憶装置からスレッド記述子を送
出するにあたって、送出可能な複数のスレッド記述子の
なかに前記待ち状態のスレッドに対するスレッド記述子
が含まれている場合は、対応する仮想スレッド番号が最
も小さなスレッド記述子を選択し、それ以外の場合は対
応する仮想スレッド番号が最も大きなスレッド記述子を
選択することを特徴とする順序付きマルチスレッド実行
装置の制御方法である。

【００２４】また本発明は、あるプロセッサ上で実行中
のスレッドが待ち状態になった際もしくは終了した際
に、当該プロセッサに次に実行するスレッドを指示する
ためにスレッド記述子記憶装置からスレッド記述子を送
出するにあたって、スレッド記述子記憶装置内に存在す
る待ち状態のスレッドに対するスレッド記述子の数と実
行可能状態のスレッドに対するスレッド記述子の数を比
較し、当該の比較結果により、送出可能な複数のスレッ
ド記述子の内のどのスレッド記述子を選択するかを動的
に定めることを特徴とする順序付きマルチスレッド実行
装置の制御方法である。

【００２５】また本発明は、あるプロセッサ上で実行中
の前記スレッドが待ち状態になった際もしくは終了した
際に、当該プロセッサに次に実行するスレッドを指示す
るためにスレッド記述子記憶装置からスレッド記述子を
送出するにあたって、スレッド記述子記憶装置内に存在
する待ち状態のスレッドに対するスレッド記述子の数と
実行可能状態のスレッドに対するスレッド記述子の数を
比較し、待ち状態スレッドに対するスレッド記述子の方
が多い場合は送出可能な複数のスレッド記述子の内、対
応する仮想スレッド番号が最も小さなスレッド記述子を
選択し、実行可能状態のスレッドに対するスレッド記述
子の数が多い場合は、対応する仮想スレッド番号が最も
大きなスレッド記述子を選択することを特徴とする順序
付きマルチスレッド実行装置の制御方法である。

【００２６】また、本発明はスレッド記述子スロットに
付随させて送出可能フラグスロットを設け、上述の順序
付きマルチスレッド実行装置の制御方法により送出可能
と判断されたスレッド記述子の中で、更にこの送出可能
フラグスロットに送出可能フラグがセットされたスレッ
ド記述子スロットに格納されたスレッド記述子のみを送
出可能と限定し、これらの限定された送出可能な複数の
スレッド記述子の中から一つを選択し、当該プロセッサ
に当該スレッド記述子を送出することを特徴とする順序
付きマルチスレッド実行装置である。

【００２７】また、本発明は実行可能状態スレッド記述
子送出可能化装置を有し、この実行可能状態スレッド記
述子送出可能化装置は、ある一つのスレッドからフォー
クされてスレッド記述子記憶装置に格納されている実行
可能状態のスレッド記述子の中で、最も先にフォークさ
れたスレッド記述子に対して、対応する送出可能フラグ
スロットに送出可能フラグをセットするように働くこと
を特徴とするマルチスレッド実行装置である。

【００２８】また、本発明は複数のプロセッサに対して
それぞれのスレッドスイッチフラグを記憶し、このスレ
ッドスイッチフラグは、当該プロセッサ上で実行中状態
にあるスレッドが、その実行開始後にスレッドをフォー
クしていない場合にのみセットされていることを特徴と
する実行可能状態スレッド記述子送出可能化装置であ
る。

【００２９】また、本発明は待ち状態スレッド記述子送
出可能化装置を有し、この待ち状態スレッド記述子送出
可能化装置は、前記スレッド記述子記憶装置に格納され
ている待ち状態のスレッド記述子の中で、同期待ちが成
立したスレッド記述子に対して、対応する送出可能フラ
グスロットに送出可能フラグをセットするように働くこ
とを特徴とする順序付きマルチスレッド実行装置であ
る。

【００３０】また、本発明は同期バッファを有し、この
同期バッファは同期待ちがまだ成立していない待ち状態
スレッド記述子とこれに対応する同期待ちのアドレスの
対を一組にして、これらの組を複数個格納し、これらの
格納された同期待ちのアドレスを用いて、同期付き書き
込み時に、待ち状態のスレッド記述子の同期待ちが成立
したかどうかを検査することを特徴とする待ち状態スレ
ッド記述子送出可能化装置である。

【００３１】また、本発明は限定された送出可能なスレ
ッド記述子の内、最も上位または最も下位に位置するス
レッド記述子を送出することを特徴とする順序付きマル
チスレッド実行装置の制御方法である。

【００３２】

【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の順序付きマルチスレッド実行方法を
実現する並列プロセッサシステムの第１の実施例のブロ
ック図を示したものである。

【００３３】図１において並列プロセッサシステム１０
０は任意台数のプロセッサ１１０とこれらのプロセッサ
で共有された順序付きマルチスレッド実行装置１２０
と、同じくこれらのプロセッサで共有されたメモリ装置
１３０とから構成されている。ここで、メモリ装置１３
０はプロセッサ１１０毎に個別に用意されてもよい。順
序付きマルチスレッド実行装置１２０は内部にスレッド
記述子記憶装置１４０とスレッド記述子順序付け装置１
５０とを有している。順序付きマルチスレッド実行装置
１２０と各プロセッサ１１０はスレッド記述子転送線１
１１と要求伝達線１１２を介して双方向に接続されてい
る。プロセッサ１１０があるスレッドを実行中に他のス
レッドをフォークした場合、フォーク要求が要求伝達線
１１２を、スレッド記述子１４１がスレッド記述子転送
線１１１をそれぞれ介して順序付きマルチスレッド実行
装置１２０に送られる。送られた実行可能状態のスレッ
ドのスレッド記述子１４１はスレッド記述子順序付け装
置１５０の指示にしたがい、スレッド記述子記憶装置１
４０の適当な位置に記憶される。あるプロセッサが新し
いスレッドの実行を開始する際は、要求伝達線１１２を
介して新しい実行可能なスレッドのスレッド記述子１４
１を順序付きマルチスレッド実行装置１２０に要求し、
この要求に応えてスレッド記述子順序付け装置１５０の
指示に従ってスレッド記述子記憶装置１４０の適当な位
置からスレッド記述子１４１がスレッド記述子転送線１
１１を介して順序付きマルチスレッド実行装置１２０よ
り当該プロセッサに転送される。ここでスレッド記述子
１４１とは、あるスレッドの実行を開始するために必要
な情報が記載されたものであり、一般的には、そのスレ
ッドの開始命令アドレスとそのスレッドの使用する引
数、あるいはその引数へのポインタから構成される。

【００３４】図１において、あるスレッドがプロセッサ
１１０上で待ち状態に入った場合は、このプロセッサは
上記の方法により、順序付きマルチスレッド実行装置１
２０に新しい実行可能状態のスレッドを要求し、受けと
ったスレッド記述子１４１に応じた新しいスレッドの実
行を開始する。あるスレッドがプロセッサ１１０上で終
了した場合は、このプロセッサ１１０は、上記の方法に
より、順序付きマルチスレッド実行装置１２０に新しい
実行可能なスレッドを要求し、受けとったスレッド記述
子１４１に応じた新しいスレッドの実行を開始するか、
もしくは、当該プロセッサ１１０上で待ち状態にあるス
レッドの再実行を行なう。

【００３５】図２は図１の実施例の並列プロセッサシス
テム１００で実行されるマルチスレッド化された一つの
プログラム例を示す説明図であり、この実施例における
プログラムの構造を単純な例を用いて模式的に示してい
る。図２において、一つのプログラム２５０は複数のス
レッド２１０から構成されており、スレッド２１０の生
成はフォーク動作２０１により行なわれている。複数の
スレッド２１０間で共有変数２２０が共有されており、
この共有変数２２０上で同期動作２０２を行なう。共有
変数２２０に向かう同期動作２０２は共有変数２２０へ
の同期付き書き込み、共有変数２２０から出る同期動作
２０２は共有変数２２０の同期付き読みだしを意味して
おり、同期付き書き込みが同期付き読みだしより先に行
なわれていれば同期成功、そうでなければ同期ミスであ
る。

【００３６】本発明による順序付きマルチスレッド実行
方法においては、まず、このようなマルチスレッド化さ
れた一つのプログラム２５０に対して、一つの逐次実行
パスを定義するとともに、この逐次実行パスに沿った当
該プログラム２５０の逐次実行におけるスレッドの終了
順序として仮想スレッド番号を定義することをその基本
としている。更に、本発明による順序付きマルチスレッ
ド実行方法は、このようにして定義された仮想スレッド
番号に関して、プログラム２５０に存在する全ての同期
動作２０２が、必ず仮想スレッド番号の小さいスレッド
から大きいスレッドへ向かってのみ行われるようにプロ
グラム２５０を構成することを第１の特徴としている。

【００３７】このような逐次実行パスを得るための本発
明による順序付きマルチスレッド実行方法の一つの実施
例として、図２においては、スレッド２１０のフォーク
動作２０１を逐次的な関数呼びだしに置き換えることに
より得られる一本の実行パスとして逐次実行パスを定義
し、この逐次実行パスに沿って各スレッド２１０が終了
する順番を各スレッド２１０毎に１から６までの番号と
して与えている。このようにして与えられた番号を仮想
スレッド番号２１１と呼ぶことにする。すなわち、言い
替えると、図２の実施例では、フォーク動作２０１が発
生した時点で、当該スレッド２１０の実行を中断し、フ
ォーク先のスレッド２１０の実行を開始することを繰り
返すことで、逐次実行パスを得ている。このようにして
逐次実行パスを得ることは本発明による順序付きマルチ
スレッド実行の第２の特徴をなすものであるが、その他
に逐次実行パスを得るための方法の実施例としては、ス
レッド２１０の実行が終了した時点で、そのスレッド２
１０からフォークされたスレッド２１０を順に処理する
ことで逐次的実行パスを得る方法などがある。

【００３８】図２の実施例において例として示されたプ
ログラム２５０は、本発明による順序付きマルチスレッ
ド実行方法の第１の特徴であるところのマルチスレッド
化されたプログラムに対する要求に従って、必ず仮想ス
レッド番号の小さい方から大きい方へ向かって同期動作
２０２が行われるように構成されている。これにより、
第２の特徴の逐次実行パス生成方法により得られた逐次
実行パスに沿ってプログラム２５０の逐次実行を行った
場合、当該の逐次実行に際して同期ミスが絶対に発生し
ない構造を有していることになる。

【００３９】本発明による順序付きマルチスレッド実行
方法の第３の特徴は、あるプロセッサ１１０上で実行中
のスレッド２１０の仮想スレッド番号２１１が、当該プ
ロセッサ１１０上で待ち状態にある全てのスレッド２１
０の仮想スレッド番号２１１よりも小さくなるように任
意のプロセッサ上でのスレッドの実行可能なスレッドを
選択することにある。より具体的には、図１および図２
の実施例において、あるプロセッサ１１０上で実行中の
あるスレッド２１０が待ち状態に入った場合には、当該
プロセッサ１１０が順序付きマルチスレッド実行装置１
２０に新しい実行可能なスレッド２１０を要求し、順序
付きマルチスレッド実行装置１２０が、当該プロセッサ
１１０で待ち状態にある全てのスレッド２１０の仮想ス
レッド番号２１１よりも小さな仮想スレッド番号２１１
を持つ実行可能状態のスレッド２１０に対応する複数の
スレッド記述子１４１の中から一つを選択して送出する
ことと、あるプロセッサ１１０上で実行中のスレッド２
１０が終了した場合には、同様に、当該プロセッサ１１
０が順序付きマルチスレッド実行装置１２０に新しい実
行可能なスレッド２１０を要求し、順序付きマルチスレ
ッド実行装置１２０が、当該プロセッサ１１０で待ち状
態にある全てのスレッド２１０の仮想スレッド番号２１
１よりも小さな仮想スレッド番号２１１を持つ実行可能
状態のスレッド２１０に対応する複数のスレッド記述子
１４１の中から一つを選択して送出するか、もしくは当
該プロセッサ１１０上で待ち状態にあるスレッド２１０
の中で最も小さな仮想スレッド番号２１１をもつスレッ
ドを選択して当該プロセッサ１１０が再実行を開始する
ことを特徴としている。

【００４０】図３は本発明に基づく順序付きマルチスレ
ッド実行方法における第３の特徴である実行可能なスレ
ッド２１０の選択方法の実施例を示した説明図である。
図３で使用している番号は仮想スレッド番号２１１であ
り、これらの仮想スレッド番号２１１は図２で示したマ
ルチスレッド化されたプログラム２５０の例に対応する
ものである。また、図３において待ち状態スレッド３２
０および実行中スレッド３３０は、いずれもある一つの
プロセッサ１１０上でそのような状態にあるスレッド２
１０を示している。

【００４１】図３の一番上の行では、実行可能なスレッ
ド２１０の仮想スレッド番号２１１が３と２、待ち状態
のスレッド２１０はなし、実行中のスレッド２１０の仮
想スレッド番号２１１は４である。この状態で、実行中
の仮想スレッド番号２１１が４のスレッド２１０が待ち
状態に入ったとする。この時、実行可能な二つのスレッ
ド２１０の仮想スレッド番号２１１は４よりも小さいの
でどちらとも選択可能である。ここでは、次の行に示し
たように、仮想スレッド番号２１１が３のスレッド２１
０を選択したものとする。

【００４２】更に、このスレッド２１０が待ち状態にな
ると、実行可能なスレッド２１０の仮想スレッド番号２
１１の値２は当該スレッド２１０の当該の値３よりも小
さいので選択可能であり、次の行に示したように、当該
プロセッサ１１０は仮想スレッド番号２１１が２のスレ
ッド２１０を実行し、当該プロセッサ１１０上で待ち状
態のスレッド２１０の仮想スレッド番号２１１は４と３
ということになる。

【００４３】次に、実行中の仮想スレッド番号２１１が
２のスレッド２１０が実行を終了したものとする。この
場合、上記のように、当該プロセッサ１１０は順序付き
マルチスレッド実行装置１２０に新たなスレッド記述子
１４１の送出を要求するか、もしくは待ち状態にあるス
レッド２１０の再実行を行なう。ここでは、実行可能な
スレッド２１０は存在しないので、待ち状態のスレッド
２１０の再実行を行なう。再実行に際しては、上記の本
発明の順序付きマルチスレッド実行方法の第３の特徴に
従い、待ち状態のスレッド２１０の中で最も仮想スレッ
ド番号が小さいものを選択する。この例においては、選
択されるのは仮想スレッド番号２１１が３のスレッド２
１０である。このスレッドの実行が最後まで終了する
と、次に仮想スレッド番号２１１が４のスレッド２１０
が実行される。

【００４４】以上図３を用いて説明したように、本発明
の順序付きマルチスレッド実行方法においては、仮想ス
レッド番号２１１を用いて、一つのプロセッサ１１０上
で実行されるスレッド２１０を制御することにより、実
行中のスレッド２１０が当該プロセッサ１１０中で待ち
状態にある全てのスレッド１１０よりも小さな仮想スレ
ッド番号２１１を持つようにしている。このような実行
方法によれば、図２の例を用いて示した、本発明の順序
付きマルチスレッド実行方法の第１の特徴である、プロ
グラム２５０に対する要求により、一つのプロセッサ１
１０上で実行されたスレッド２１０間に限れば、必ず同
期ミスなしでスレッド２１０の実行可能なことが分か
る。

【００４５】図４は図３の実施例における一つのプロセ
ッサ１１０上で実行されたスレッド毎に付随するアクテ
ィベーションレコードの生存期間を軸に沿って示した説
明図である。図４に示されたように、本発明の順序付き
マルチスレッド実行方法によれば、アクティベーション
レコードの確保と解放は、ＬＩＦＯ順序に従って行なわ
れる。従って、本発明に基づく順序付きマルチスレッド
実行方法では、第４の特徴として、スタックを用いてア
クティベーションフレームを行なう。

【００４６】図５は図１の実施例における順序付きマル
チスレッド実行装置１２０の一実施例の内部構成を示す
ブロック図である。順序付きマルチスレッド実行装置１
２０は、並列プロセッサシステム１００において、以上
説明した順序付きマルチスレッド実行方法を実現する装
置である。図５において順序付きマルチスレッド実行装
置１２０は、スレッド記述子記憶装置１４０とスレッド
記述子順序付け装置１５０と、プロセッサインタフェー
ス５１０とから構成され、スレッド記述子記憶装置１４
０は複数のスレッド記述子スロット５４１とデコーダ５
４２とスレッド記述子監視装置５４３とから構成されて
いる。プロセッサインタフェース５１０は、各プロセッ
サ１１０とスレッド記述子転送線１１１と要求伝達線１
１２を介して結ばれており、スレッド記述子記憶装置１
４０とはスレッド記述子転送線５１３およびプロセッサ
番号転送線５１４、スレッド記述子順序付け装置１５０
とは要求伝達線５１１とプロセッサ番号転送線５１２を
介して接続されている。スレッド記述子順序付け装置１
５０とスレッド記述子記憶装置１４０内のデコーダ５４
２はスレッド記述子指定線５５１を介して接続されてい
る。またスレッド記述子順序付け装置１５０とスレッド
記述子記憶装置１４０内のスレッド記述子監視装置５４
３はスレッド記述子スロット指定線５４６を介して接続
されている。

【００４７】図５において、スレッド記述子記憶装置１
４０の第１の特徴は、スレッド記述子スロット５４１に
実行可能状態のスレッド２１０のスレッド記述子１４１
だけではなく、待ち状態のスレッド２１０のスレッド記
述状態１４１をも格納する点である。ここで待ち状態の
スレッド２１０のスレッド記述子１４１は、少なくと
も、実行を再開する際に使用する命令のアドレスと実行
を行なっていたプロセッサ１１０のプロセッサ番号とを
含んでいる。

【００４８】スレッド記述子記憶装置１４０の第２の特
徴は、複数のスレッド記述子スロット５４１に格納され
た複数のスレッド記述子１４１が、仮想スレッド番号２
１１順に一方向に並べられて保持されていることであ
る。ここでは、便宜上、図５において下の方に位置する
スレッド記述子スロット５４１により小さな仮想スレッ
ド番号２１１を持つスレッド記述子１４１を保持するこ
とにするが、これは逆でも構わない。本発明では、図に
おける上下に関わらず、より小さな仮想スレッド番号２
１１を持つスレッド記述子１４１を記憶するように定め
た方向を「下」と呼ぶことにする。

【００４９】このように仮想スレッド番号２１１に従っ
てスレッド記述子１４１をスレッド記述子記憶装置１４
０内で一方向に並べて保持しておくことにより、本発明
による順序付きマルチスレッド実行方法を実現すること
が可能となる。

【００５０】図６は図５の実施例の順序付きマルチスレ
ッド実行装置１２０において、スレッド記述子１４１を
仮想スレッド番号２１１に従って並べて保持することを
可能とするスレッド記述子順序付け装置１５０の第１の
実施例の内部構成を示したブロック図である。

【００５１】図６において、スレッド記述子順序付け装
置１５０は、プロセッサ１１０にそれぞれ対応し、プロ
セッサ１１０の台数分だけ用意されたスレッド記述子ポ
インタ６１０とスレッド実行制御装置６２０とから構成
されている。ここであるプロセッサ１１０に対応するス
レッド記述子ポインタ６１０の値がｎであったとする。
ｎは０からＮ−１までの整数であり、ここでＮはスレッ
ド記述子スロット５４１の総数である。この場合、スレ
ッド記述子ポインタ６１０の値は、当該のプロセッサ１
１０で実行状態にあるスレッド２１０の仮想スレッド番
号２１１は、ｎ番目のスレッド記述子スロット５４１内
のスレッド記述子１４１の仮想スレッド番号２１１より
は小さく、ｎ−１番目のスレッド記述子スロット５４１
内のスレッド記述子１４１の仮想スレッド番号２１１よ
りは大きいことを示している。ｎの値が０の時は、当該
のスレッド２１０が最も小さい仮想スレッド番号２１１
を持つことを示している。ｎ番目のスレッド記述子スロ
ットにスレッド記述子１４１が存在しない場合は、当該
のスレッド２１０が現在存在するスレッド２１０の中で
最も大きい仮想スレッド番号２１１を持つことを示して
いる。

【００５２】このように、スレッド記述子順序付け装置
１５０は、任意のプロセッサ１１０で現在実行中のスレ
ッド２１０と、スレッド記述子記憶装置１４０内に記憶
された複数のスレッド記述子１４１との仮想スレッド番
号２１１の大小関係を常に把握している。以下に説明す
るように、図５および図６に示した順序付きマルチスレ
ッド実行装置１２０とその中のスレッド記述子順序付け
装置１５０を用いて、スレッド２１０のフォーク動作が
あった際、スレッド２１０が待ち状態になった際、およ
びスレッド２１０が終了した際のそれぞれの場合に、ス
レッド記述子記憶装置１４０内にスレッド記述子１４１
を仮想スレッド番号２１１に従って並べ、本発明の順序
付きマルチスレッド実行方法を実現することが可能とな
る。以下、これらの際の本発明の順序付きマルチスレッ
ド実行装置の制御方法について、具体的な実施例を説明
する。

【００５３】図５と図６を用いて、スレッド２１０のフ
ォーク２０１があった時の順序付きマルチスレッド実行
装置１２０の制御方法について、その実施例を説明す
る。まず、要求伝達線５１１からフォーク要求が伝達さ
れ、プロセッサ番号転送線５１２からどのプロセッサ１
１０からフォーク要求があったかが示されると、スレッ
ド実行制御装置６２０は、全てのスレッド記述子ポイン
タ６１０を読みだし、要求元のプロセッサ１１０に対応
する記述子ポインタ６１０の値をスレッド記述子スロッ
ト指定線５５１を介して、スレッド記述子記憶装置１４
０内のデコーダ５４２へ伝達する。ここで、当該のスレ
ッド記述子ポインタ６１０の値は、仮想スレッド番号２
１１順に従うと、どのスレッド記述子スロット５４１へ
フォークされたスレッド記述子１４１を挿入すればよい
かを示している。スレッド記述子１４１はスレッド記述
子転送線５１３を介して与えられ、デコーダ５４２の指
定するスレッド記述子スロット５４１へ挿入される。そ
れより上の位置のスレッド記述子スロット５４１に記憶
されたスレッド記述子１４１はひとつずつ上へシフトさ
れる。一方、スレッド実行制御装置６２０では、フォー
ク動作２０１を行なったプロセッサ１１０に対応するス
レッド記述子ポインタ６１０の値それ自身と、それより
大きなスレッド記述子ポインタ６１０の値とが全て１加
算され、加算結果がそれぞれの新しい値としてスレッド
記述子ポインタ６１０に書き込まれる。

【００５４】図７は上に説明した制御方法の実施例に基
づき、フォーク動作２０１時の順序付きマルチスレッド
実行装置１２０の制御方法を簡単な例を用いて説明した
図である。同図ではプロセッサ１１０が４台、スレッド
記述子スロット５４１が１０個ある場合を示しており、
フォーク動作２０１によるスレッド記述子スロット５４
１とスレッド記述子ポインタ６１０の変化を示してい
る。スレッド記述子ポインタ６１０の上に添えられた値
はプロセッサ番号、スレッド記述子スロット５４１の横
に添えられた値は下から数えたスレッド記述子スロット
５４１の番号である。スレッド記述子ポインタ６１０の
中の値は当該ポインタ６１０が指すスレッド記述子スロ
ット５４１の番号を指し、スロット５４１の中のアルフ
ァベットはスレッド記述子１４０を表し、違ったアルフ
ァベットは違ったスレッド記述子１４１を意味してい
る。ここで、図７に示したように、プロセッサ（２）で
フォーク動作２０１が行なわれたとする。この場合、対
応するスレッド記述子１４１は、プロセッサ（２）に対
応するスレッド記述子ポインタ（２）の値に従って、３
番のスレッド記述子スロット（３）に挿入され、それよ
り上のスレッド記述子１４１は一つずつ上へシフトされ
る。ここで挿入されたスレッド記述子１４１はスレッド
記述子（ｈ）である。また、同図に示したように、プロ
セッサ（２）のスレッド記述子ポインタと、それより上
を指すプロセッサ（０）とプロセッサ（１）のスレッド
記述子ポインタがそれぞれ１加算される。プロセッサ
（２）のスレッド記述子ポインタの値が増えるのは、次
にプロセッサ（２）で現在実行中のスレッド２１０から
フォーク動作２０１でスレッド２１０が生成された場
合、ここで示したフォーク動作２０１で生成されたスレ
ッド２１０よりも仮想スレッド番号２１１が一つ大きく
なるはずだからである。このようにして、本実施例の制
御方法により、フォーク動作２０１が行なわれた時に、
フォークされたスレッド記述子１４１をスレッド記述子
記憶装置１４０内で仮想スレッド番号２１１順に正しく
一方向に並べて保持することが可能となる。

【００５５】次に図５および図６を用いて、あるプロセ
ッサ１１０上で実行中のスレッド２１０が待ち状態にな
った場合の本発明による順序付きマルチスレッド実行装
置１２０の制御方法について、その実施例を説明する。
この場合の動作は以下の二つのステップに分けられる。

【００５６】第１のステップではまずスレッド記述子要
求が要求伝達線５１１を介して伝達され、これとともに
プロセッサ番号転送線５１２からどのプロセッサ１１０
から要求があったかが示される。スレッド実行制御装置
６２０は、全てのスレッド記述子ポインタ６１０を読み
だし、要求元のプロセッサ１１０に対応するスレッド記
述子ポインタ６１０の値をスレッド記述子スロット指定
線５４６を介してスレッド記述子監視装置５４３へ送
る。この監視装置５４３は、送られてきたスレッド記述
子ポインタ６１０の値が指すスレッド記述子スロット５
４１よりも下に位置するスレッド記述子スロット５４１
の中で、その中に記憶されたスレッド記述子１４１が実
行可能状態にあるものの中から、一つのスレッド記述子
スロット５４１を選びだし、このスレッド記述子スロッ
ト５４１へのポインタをスレッド記述子スロット指定線
５４６を介して送り返す。選び出されたスレッド記述子
１４１はスレッド記述子転送線５１３を介して送出され
る。読み出された記述子スロット５４１より上に位置す
るスレッド記述子スロット５４１の記憶内容は一つずつ
下へシフトされる。ここで、要求元のプロセッサ１１０
に対するスレッド記述子ポインタ６１０は、スレッド実
行制御装置６２０により、先ほどスレッド記述子監視装
置５４３から受けとったスレッド記述子へのポインタに
書き換えられる。また、このようにして得た新しいスレ
ッド記述子ポインタ６１０の値よりも大きい値を持つス
レッド記述子ポインタ６１０の値は、スレッド実行制御
装置６２０により、１ずつ減算されて、それぞれのスレ
ッド記述子ポインタ６１０へ書き戻される。

【００５７】第２のステップでは、スレッド２１０が待
ち状態に入ったプロセッサ１１０から、スレッド２１０
のスレッド記述子２１４が送られてくる。このスレッド
記述子２１４は第１のステップで書き換えられる前の当
該プロセッサ１１０に対する古いスレッド記述子ポイン
タ６１０の値で指定されるスレッド記述子スロット５４
１より一つ下の位置のスレッド記述子スロット５４１に
挿入される。これに従って、上記のフォーク動作２０１
の場合の制御方法と同様に、このようにして挿入された
スレッド記述子スロット５４１より上のスレッド記述子
スロット５４１の記憶内容は一つずつ上へシフトされ
る。これに併せてスレッド記述子ポインタ６１０の値も
挿入されたスレッド記述子スロット５４１よりも上に位
置するスレッド記述子スロット５４１を指すものが１ず
つ加算される。

【００５８】図８は上に説明した制御方法の実施例に基
づき、あるプロセッサ１１０が待ち状態に入った時の順
序付きマルチスレッド実行装置１２０の制御方法を図７
と同様な簡単な例と同様の方法を用いて説明した説明図
である。但し、図８においてスレッド記述子１４１を表
すアルファベットに番号が添えられてあるものは、その
番号で指定されるプロセッサ１１０上で待ち状態にある
スレッド２１０に対するスレッド記述子１４１であるこ
とを意味している。まず、第１のステップではプロセッ
サ（０）で実行中のスレッド２１０が待ち状態に入る。
上の説明に従い、スレッド記述子スロット（５）よりも
下の位置のスレッド記述子スロットに記憶されたスレッ
ド記述子１４１でかつ他のプロセッサ１１０上で待ち状
態にないスレッド記述子１４１が一つ選ばれて、スレッ
ド記述子記憶装置１４０から送出される。ここではスレ
ッド記述子スロット（０）内に格納されていたスレッド
記述子（ａ）が送出されるものとする。これに従って、
当該スレッド記述子スロット（０）より上のスレッド記
述子スロット５４１の記憶内容は一つずつ下にシフトさ
れる。プロセッサ（０）に対すスレッド記述子ポインタ
（０）の値は送出したスレッド記述子１４１を格納して
いたスレッド記述子スロット５４１の値、すなわち０に
書き換えられる。更に、このようにして書き換えられた
スレッド記述子ポインタ（０）より大きなスレッド記述
子ポインタ６１０の値は１ずつ減算される。続いて第２
のステップでは、プロセッサ（０）から待ち状態に入っ
たスレッド２１０のスレッド記述子（ｈ：０）が送られ
てくる。このスレッド記述子１４１は、プロセッサ
（０）の古いスレッド記述子ポインタ６１０よりも一つ
下の位置のスレッド記述子スロット５４１に格納され
る。これに従って、このスレッド記述子スロット５４１
よりも上のスレッド記述子スロット５４１の記憶内容は
一つずつ上へシフトされ、同じく、当該のスレッド記述
子スロット（４）より上を指すスレッド記述子ポインタ
６１０の値も１加算される。

【００５９】以上のような動作により、プロセッサ１１
０で実行中のスレッド２１０が待ち状態に入った場合、
当該の待ち状態スレッド２１０よりも必ず仮想スレッド
番号２１１の小さなスレッド２１０の実行を開始するこ
とを保証することができる。また、待ち状態に入ったス
レッド２１０のスレッド記述子１４１は、以上の制御方
法の実施例により、仮想スレッド番号２１１に従って、
スレッド記述子記憶装置１４０内の正しい位置に格納さ
れる。ここで、プロセッサ１１０が待ち状態に入った時
に、上記の方法の第１のステップで送出すべきスレッド
記述子１４１が見つからない場合は、当該の待ち状態に
入ったスレッド２１０は、待ち状態に入った原因が回復
するか、あるいは送出可能なスレッド記述子１４１が他
のプロセッサ１１０から順序付きマルチスレッド実行装
置１２０にフォーク動作２０１により生成されるかのど
ちからが起きるまで、そのまま当該のプロセッサ１１０
上で待ち状態を続ける。

【００６０】次に図５および図６を用いて、あるプロセ
ッサ１１０上で実行中のスレッド２１０が終了した場合
の順序付きマルチスレッド実行装置の制御方法につい
て、その実施例を説明する。この場合、まずスレッド記
述子要求が要求伝達線５１１を介して伝達され、これと
ともにプロセッサ番号転送線５１２からどのプロセッサ
１１０から要求があったかが示される。スレッド実行制
御装置６２０は、全てのスレッド記述子ポインタ６１０
を読みだす。スレッド記述子監視装置５４３は、要求元
のプロセッサ１１０の番号をプロセッサ番号転送線５１
４を介して受けとり、まず当該プロセッサ１１０上で待
ち状態にあるスレッド２１０のスレッド記述子１４１の
中でもっとも下に位置するスレッド記述子１４１を記憶
するスレッド記述子スロット５４１を捜し出す。このよ
うにして捜し出されたスレッド記述子スロット５４１
と、それよりも下のスレッド記述子スロット５４１の中
に記憶されたスレッド記述子１４１の中で、他のプロセ
ッサ１１０で待ち状態にあるスレッド２１０に対応する
スレッド記述子１４１以外を捜し出し、その中から一つ
のスレッド記述子スロット５４１を選びだし、このスレ
ッド記述子スロット５４１へのポインタをスレッド記述
子スロット指定線５４６を介して送る。選び出されたス
レッド記述子１４１はスレッド記述子転送線５１３を介
して送出される。スレッド記述子１４１が送出されたス
レッド記述子スロット５４１とそれより上のスレッド記
述子スロット５４１の記憶内容は一つずつ下へシフトさ
れる。ここで、スレッド実行制御装置６２０により、要
求元のプロセッサ１１０に対するスレッド記述子ポイン
タ６１０は先ほどスレッド記述子監視装置５４３から受
けとったスレッド記述子スロットへのポインタに書き換
えられる。また、スレッド実行制御装置６２０により、
このようにして得られた新しいスレッド記述子ポインタ
６１０の値よりも大きい値を持つスレッド記述子ポイン
タ６１０の値が１減算される。

【００６１】図９は上に説明した制御方法の実施例に基
づき、あるプロセッサ１１０がスレッド２１０を終了し
た時の順序付きマルチスレッド実行装置１２０の制御方
法を図８と同様な簡単な例と同様の記法を用いて説明し
た図である。

【００６２】まず、プロセッサ（３）で実行中のスレッ
ド２１０が実行を終了する。上の説明に従い、プロセッ
サ（３）上で待ち状態にあるスレッド記述子１４１の中
で最も下に位置するスレッド記述子１４１を格納するス
レッド記述子スロット５４１が捜し出され、このスレッ
ド記述子スロット５４１とそれ以下のスレッド記述子ス
ロット５４１の中で、格納されたスレッド記述子１４１
が他のプロセッサ上で待ち状態にないものが一つ選ば
れ、スレッド記述子記憶装置１４０から送出される。こ
こではスレッド記述子スロット（２）内に格納されてい
たスレッド記述子（ｃ）が送出されるものとする。これ
に従って、これより上のスレッド記述子スロット５４１
の記憶内容は一つずつ下にシフトされる。プロセッサ
（３）に対するスレッド記述子ポインタ６１０の値は送
出したスレッド記述子１４１を格納していたスレッド記
述子スロット５４１の値、すなわち２に書き換えられ
る。更に、このスレッド記述子ポインタより大きなスレ
ッド記述子ポインタ６１０の値は１ずつ減算される。

【００６３】以上のような動作により、プロセッサ１１
０はスロット２１０の実行を終了した際に、必ず、当該
プロセッサ１１０上で待ち状態にあるどのスレッド２１
０よりも仮想スレッド番号２１１の小さなスレッド２１
０の実行を開始することを保証することができる。ここ
で、当該プロセッサ１１０上で待ち状態にあるスレッド
２１０に対するスレッド記述子１４１が見つからない場
合は、その代わりに、最も上に位置するスレッド記述子
１４１を格納するスレッド記述子スロット１４１を捜し
出し、これを代わりに用いて上に説明した方法で、スレ
ッド記述子１４１の選択を行なう。また、プロセッサ１
１０がスロット２１０の実行を終了した際に、上記の方
法により送出すべきスレッド記述子１４１が見つからな
い場合は、当該プロセッサは送出可能なスレッド記述子
１４１が他のプロセッサ１１０から順序付きマルチスレ
ッド実行装置１２０にフォーク２０１されるまでスレッ
ド２１０の実行を休止する。

【００６４】以上説明を行なった、プロセッサ１１０上
で実行中のスレッド２１０が待ち状態に入った時もしく
は終了した時の本発明の順序付きマルチスレッド実行装
置の制御方法の実施例において、スレッド記述子１４１
をスレッド記述子記憶装置１４０から送出し、当該プロ
セッサ１１０に対するスレッド記述子ポインタ６１０を
送出されたスレッド記述子１４１が格納されていたスレ
ッド記述子スロット５４１に書き換えた際に、複数のス
レッド記述子ポインタ６１０が同じスレッド記述子スロ
ット５４１を指す場合が生じる。このような場合の例
は、図８もしくは図９の実施例の説明図において現れて
いる。このように同じスレッド記述子スロット５４１を
複数のスレッド記述子ポインタ６１０が指している場合
において、当該の複数のプロセッサ１１０の内の一つで
フォーク動作２０１が行なわれた場合、上に説明したフ
ォーク動作２０１があった時の順序付きマルチスレッド
実行装置の制御方法の実施例のみでは、スレッド記述子
ポインタ６１０の値を正しく設定することが出来ない。
これは、実際には複数のプロセッサ１１０で実行中状態
にあるスレッド２１０には実際には仮想スレッド番号２
１１に従った順序関係があるにもかかわらず、スレッド
記述子ポインタ６１０が同じスレッド記述子スロット５
４１を指しているからである。

【００６５】図１０は、このような場合にも仮想スレッ
ド番号２１１に従って正しくスレッド記述子１４１をス
レッド記述子記憶装置１４０内で並べることを可能とす
る、順序付きマルチスレッド実行装置１２０内のスレッ
ド記述子順序付け装置１５０の第２の実施例を示したも
のである。

【００６６】図１０において、スレッド記述子順序付け
装置１５０は、プロセッサ１１０にそれぞれ対応し、プ
ロセッサ１１０の台数分だけ用意されたスレッド記述子
ポインタ６１０と、同じくプロセッサ１１０にそれぞれ
対応し、プロセッサ１１０の台数分だけ用意されたプロ
セッサ間順序関係情報１０１０と、スレッド記述子ポイ
ンタ管理装置１０２０と、セレクタ１０３０から構成さ
れている。スレッド記述子ポインタ６１０の働きは図６
の実施例に基づくものと同一である。セレクタ１０３０
は、動作に応じて、複数のスレッド記述子ポインタ６１
０とスレッド記述子スロット指定線５４６を介して送ら
れてきたスレッド記述子スロット５４１へのポインタの
いずれかを選択してデコーダ５４２へ伝える働きを持
つ。あるスレッド記述子１４１があるスレッド記述子ス
ロット５４１から送出される場合、そのスレッド記述子
スロット５４１へのポインタはスレッド記述子スロット
指定線５４６を介してスレッド記述子ポインタ管理装置
１０２０へ送られる。このポインタの値と、当該プロセ
ッサ１１０以外の全てのプロセッサ１１０に対するスレ
ッド記述子ポインタ６１０の値とを一斉に大小比較し、
これらの値の大小関係に基づきプロセッサ間順序関係情
報１０１０を定める。ここで、大小比較においてスレッ
ド記述子スロット指定線５４６を介して送られてきたポ
インタの値とあるスレッド記述子ポインタ６１０の値が
等しい場合には、常にスレッド記述子ポインタ６１０の
値の方が小さいとみなす。また、プロセッサ間順序関係
情報１０１０は、大小比較において小さい側のプロセッ
サ１１０に対するプロセッサ間順序関係情報１０１０に
小さい値を与えるものとする。プロセッサ間順序関係情
報１０１０を用い、複数のスレッド記述子ポインタ６１
０の値が同じ場合は、順序関係情報１０１０の値が小さ
い方をスレッド記述子ポインタ６１０が下を指している
と判断することにより、このような場合にも正しくスレ
ッド記述子ポインタ間の大小関係を維持することができ
る。上に説明した本発明によるフォーク動作２０１時、
スレッド２１０が待ち状態になった時、およびスレッド
２１０が終了した時の本発明による順序付きマルチスレ
ッド実行装置の実施例において、スレッド記述子ポイン
タ６１０が同じ値を持つ場合は、プロセッサ間順序関係
情報１０１０により当該のスレッド記述子ポインタ６１
０の大小関係を含め、スレッド記述子ポインタ６１０を
１加算もしくは減算する際に、この大小関係までを含め
てスレッド記述子ポインタ６１０の大小関係を判断する
ことで、仮想スレッド番号２１１に従った正しい順序づ
けを行なうことが可能となる。

【００６７】本発明によるスレッド２１０のフォーク動
作２０１時の順序付きマルチスレッド実行装置１２０の
制御方法において、スレッド記述子記憶装置１４０内の
スレッド記述子スロット５４１の数よりも多い数のスレ
ッド記述子１４１が存在する場合、スレッド記述子記憶
装置１４０からあふれたスレッド記述子１４１の順序付
けをどのように行なうかが問題となる。そこで本発明に
よる順序付けマルチスレッド実行装置１２０の制御方法
は、スレッド記述子記憶装置１４０内のスレッド記述子
スロット５４１の数を越えるスレッド記述子１４１がプ
ロセッサ１１０かフォークされた場合には、当該プロセ
ッサ１１０上で当該スレッド記述子１４１に対応するス
レッド２１０を逐次的に実行させる制御方法を特徴とし
ている。このため、図５および図６もしくは図１０にお
いて、フォーク要求が伝えられるとスレッド記述子順序
付け装置１５０はスレッド記述子ポインタ６１０の値を
調べ、この中で最大のスレッド記述子ポインタ６１０の
値がスレッド記述子スロット５４１の総数と等しくなっ
ていないかどうかをチェックする。もし等しい場合は、
スレッド記述子スロット５４１は全てスレッド記述子１
４１を格納しているので、フォーク要求を拒絶すること
を当該プロセッサ１１０に要求伝達線５１１および要求
伝達線１１２を介して伝える。当該プロセッサ１１０
は、拒絶された場合、フォークしたスレッド記述子１４
１を用いて、自分自身で当該スレッドの実行を行なう。

【００６８】あるプロセッサ１１０上で実行中のスレッ
ド２１０が待ち状態に入った時もしくは終了した時の順
序付きマルチスレッド実行装置１２０の制御において
は、これまで説明したように、送出可能なスレッド記述
子１４１が複数個存在する。図１１は、このような複数
個存在するスレッド記述子１４１から一つのスレッド記
述子１４１を実際に選択して送出するための順序付きマ
ルチスレッド実行装置の制御方法の４つの実施例を説明
した図である。図１１（ａ）から（ｄ）は、それぞれ、
スレッド記述子記憶装置１４０内の複数のスレッド記述
子スロット５４１を示し、その中でも複数の送出可能な
スレッド記述子１４１を含むスレッド記述子スロット５
４１を斜線がけで示している。また図１１（ｃ）と
（ｄ）においては、送出可能なスレッド記述子１４１の
中に待ち状態にあるスレッド２１０のスレッド記述子１
４１が入っている場合とそうでない場合を区別して示
し、待ち状態にあるスレッド２１０のスレッド記述子１
４１を含むスレッド記述子スロット５４１を編目がけで
示している。

【００６９】図１１（ａ）においては、送出可能なスレ
ッド記述子１４１の中で最も下に位置するもの、すなわ
ち仮想スレッド番号２１１が最も小さいものを常に選択
して実行することを特徴としている。

【００７０】図１１（ｂ）における本発明による順序付
きマルチスレッド実行装置の制御方法の実施例において
は、送出可能なスレッド記述子１４１の中で最も上に位
置するもの、すなわち仮想スレッド番号２１１が最も大
きいものを常に選択して実行することを特徴としてい
る。

【００７１】図１１（ｃ）における本発明による順序付
きマルチスレッド実行装置の制御方法の実施例において
は、送出可能なスレッド記述子１４１の中に待ち状態に
あるスレッド記述子１４１が含まれる場合は最も上に位
置するもの、すなわち仮想スレッド番号２１１が最も大
きいものを常に選択して実行し、それ以外の場合は、送
出可能なスレッド記述子１４１の中で最も下に位置する
もの、すなわち仮想スレッド番号２１１が最も小さいも
のを常に選択して実行することを特徴としている。待ち
状態にあるスレッド記述子１４１が存在する場合は、そ
れは常に最も上に存在するので、この実施例において
は、待ち状態にあるスレッド記述子１４１が存在する場
合は常にこれを送出することになる。

【００７２】図１１（ｄ）における本発明による順序付
きマルチスレッド実行装置の制御方法の実施例において
は、送出可能なスレッド記述子１４１の中に待ち状態に
あるスレッド記述子１４１が含まれる場合は最も下に位
置するもの、すなわち仮想スレッド番号２１１が最も小
さいものを常に選択して実行し、それ以外の場合は、送
出可能なスレッド記述子１４１の中で最も上に位置する
もの、すなわち仮想スレッド番号２１１が最も大きいも
のを常に選択して実行することを特徴としている。待ち
状態にあるスレッド記述子１４１が存在する場合は、そ
れは常に最も上に存在するので、この実施例において
は、待ち状態にあるスレッド記述子１４１が存在する場
合はこれは最後に実行されることになる。

【００７３】図１２は、更に複数個の送出可能なスレッ
ド記述子１４１から一つのスレッド記述子１４１を選択
して送出するための順序付きマルチスレッド実行装置の
制御方法の別の２つの実施例を説明するための図であ
る。図１２において、スレッド記述子スロット５４１内
にスレッド記述子１４１が含まれない場合は空白、待ち
状態のスレッド２１０のスレッド記述子１４１を含む場
合は斜線がけ、実行可能状態のスレッド２１０のスレッ
ド記述子１４１を含む場合は縦線がけでそれぞれのスレ
ッド記述子スロット５４１が示されている。ここで、本
実施例の特徴的な制御方法は、待ち状態のスレッド２１
０と実行可能状態のスレッド２１０のそれぞれのスレッ
ド記述子１４１を含むスレッド記述子スロット５４１の
数を比較し、それにより、動的にどのスレッド記述子ス
ロット５４１に含まれるスレッド記述子１４１を選択す
るかを定めることである。より具体的な実施例は、待ち
状態のスレッド２１０のスレッド記述子１４１が多い場
合は、図１１（ａ）に示したように最も下に位置するス
レッド記述子１４１を選択し、実行可能状態のスレッド
２１０のスレッド記述子１４１が多い場合は、図１１
（ｂ）に示したように最も上に位置するスレッド記述子
１４１を選択して実行することを特徴とするものであ
る。

【００７４】図１３は本発明の順序付きマルチスレッド
実行装置１２０の第２の実施例の内部構成を示すブロッ
ク図である。図５に示した第１の実施例に比べて、新た
に送出可能フラグスロット１３４１が付け加えられてい
る点が異なっている。送出可能フラグスロット１３４１
は、各スレッド記述子スロット５４１に対応して設けら
れている。図１１および図１２に関連して説明したよう
に、本発明による順序付きマルチスレッド実行方法にお
いては、実行可能状態あるいは待ち状態のスレッド記述
子１４１を送出する際に、送出可能なスレッド記述子１
４１が複数存在し、その中から一つを選択して送出す
る。本実施例では、図８および図９に関連して説明した
方法で送出可能と判断されたスレッド記述子１４１の中
で、更に、実際に送出可能なスレッド記述子１４１を、
送出可能フラグスロット１３４１に送出可能フラグがセ
ットされたスレッド記述子１４１のみに限定し、この限
定されたスレッド記述子１４１の中から一つを選択して
送出することを特徴としている。

【００７５】図１４は、図１３の実施例において、実行
可能なスレッド記述子１４１に関して、その送出可能フ
ラグスロット１３４１の設定を行なうためのスレッド記
述子順序付け装置１５０の実施例を示したブロック構成
図である。このスレッド記述子順序付け装置１５０は、
図６に示したスレッド記述子順序付け装置１５０の実施
例に実行可能状態スレッド記述子送出可能化装置１４２
０を加えた構成である。この実行可能状態スレッド記述
子送出可能化装置１４２０は、スレッド記述子スロット
５４１に記憶された実行可能なスレッド記述子１４１に
対して、そのスレッド記述子１４１があるスレッドから
最初にフォークされたスレッド記述子１４１である場合
のみ、対応する送出可能フラグスロット１３４１に送出
可能フラグをセットするように働く。なお、以下で「フ
ラグをセット／リセットする」と述べる時は、必ずしも
その時点以前に当該のフラグがリセット／セットされて
いたことを意味しない。

【００７６】図１４の実施例において、実行可能状態ス
レッド記述子送出可能化装置１４２０は、スレッドスイ
ッチフラグ１４１０を有することにより、以上のような
働きを実現している。スレッドスイッチフラグ１４１０
は、各プロセッサに対して一つずつ用意されており、あ
るスレッドがあるプロセッサ上で実行を開始した時にそ
のプロセッサに対応するスレッドスイッチフラグ１４１
０がセットされる。ここでスレッド２１０が実行を開始
する場合とは、実行可能なスレッド記述子１４１もしく
は待ち状態のスレッド記述子１４１があるプロセッサに
送出されて対応するスレッドの実行が始まる場合と、逐
次的にスレッドが起動された場合とを含んでいる。ある
プロセッサがスレッドの実行を開始したことは、要求伝
達線５１１とプロセッサ番号転送線５１２によりスレッ
ド実行制御装置６２０に通知され、これに従いスレッド
実行制御装置６２０が当該のスレッドスイッチフラグ１
４１０をセットする。次に、あるプロセッサ上で実行中
のスレッドが別のスレッドをフォークすると、そのプロ
セッサに対応するスレッドスイッチフラグ１４１０がリ
セットされる。フォークは、上の場合と同様に、要求伝
達線５１１とプロセッサ番号転送線５１２によりスレッ
ド実行制御装置６２０に通知され、これに従いスレッド
実行制御装置６２０が当該のスレッドスイッチフラグ１
４１０をリセットする。

【００７７】フォークがあった場合は、以上のようなス
レッドスイッチフラグ１４１０を用いて、スレッド実行
制御装置６２０が送出可能フラグスロット１３４１の制
御を行なう。このために、スレッド記述子スロット指定
線５５１は、スレッド記述子スロット５４１を指定する
のみでなく、送出可能フラグスロット１３４１をセット
するかリセットするかの情報も含んでいる。より具体的
には、フォークがあった際、フォーク元のプロセッサの
スレッドスイッチフラグ１４１０がセットされていれ
ば、指定されたスレッド記述子スロット５４１に付随す
る送出可能フラグスロット１３４１に送出可能フラグを
セットする。逆に、スレッドスイッチフラグ１４１０が
リセットされていれば、指定されたスレッド記述子スロ
ット５４１に付随する送出可能フラグスロット１３４１
の送出可能フラグをリセットする。このようにして、ス
レッド記述子１４１がフォークされた際に、そのスレッ
ド記述子１４１があるスレッド２１０が実行を開始して
から最初にフォーク２０１されたものである時のみ送出
可能フラグがセットされることになる。

【００７８】一方、実行可能なスレッド記述子１４１が
送出された場合、送出されたスレッド記述子１４１が格
納されていたスレッド記述子スロット５４１より上に位
置するスレッド記述子スロット５４１の記憶内容は一つ
ずつ下へシフトされる。この場合、対応する送出可能フ
ラグスロット１３４１の記憶内容も同様に一つずつ下へ
シフトされる。但し、送出されたスレッド記述子１４１
が格納されていたスレッド記述子スロット５４１より一
つ上に位置していたスレッド記述子スロット５４１に付
随する送出可能フラグスロット１３４１の記憶内容は、
自動的に送出可能フラグをセットされた上で一つ下へシ
フトされる。このような動作は、スレッド記述子監視装
置５４３により行なわれる。これにより、その時点でス
レッド記述子記憶装置１４０に格納されていて、ある一
つのスレッドからフォーク２０１された実行可能状態の
スレッド記述子１４１の内で、最も先にフォークされた
スレッド記述子１４１が送出可能フラグをセットされる
ことになる。

【００７９】なお、この実施例においては、待ち状態に
あるスレッド記述子１４１に関しては、常に送出可能フ
ラグをセットしておく。すなわち、待ち状態のスレッド
記述子がスレッド記述子スロット５４１に挿入される際
は、対応する送出可能フラグスロット１３４１に送出可
能フラグをセットする。

【００８０】図１５は本発明の順序付きマルチスレッド
実行装置１２０の第３の実施例の内部構成を示すブロッ
ク図である。図１３に示した第２の実施例に比べて、新
たにスレッド記述子順序付け装置１５０がプロセッサイ
ンタフェース５１０とスレッド記述子転送線１５１３で
結ばれている点と、同じくスレッド記述子順序付け装置
１５０とスレッド記述子監視装置５４３がスレッド記述
子転送線１５４３で結ばれている点が異なっている。こ
れらの新たな装置間接続は、待ち状態にあるスレッド記
述子１４１に関して、同期動作２０２が成功しているか
ミスしているかの状況に応じて送出可能フラグをセット
するために必要とされる。

【００８１】図１６は、図１５の第３の実施例におい
て、送出可能フラグスロット１３４１の設定を行なうた
めのスレッド記述子順序付け装置１５０の実施例を示し
たブロック構成図である。図１６において、スレッド記
述子順序付け装置１５０は、図１４に示した実施例に待
ち状態スレッド記述子送出可能化装置１６１０を加えた
構成を有している。待ち状態スレッド記述子送出可能化
装置１６１０は、スレッド記述子スロット５４１に記憶
された待ち状態のスレッド記述子１４１に対して、その
スレッド記述子１４１が待ち状態になる原因となった同
期動作２０２の同期条件が成立したとみなされる場合に
のみ、対応する送出可能フラグスロット１３４１に送出
可能フラグをセットするように働く。

【００８２】図１６において、待ち状態スレッド記述子
送出可能化装置１６１０は、要求伝達線５１１とスレッ
ド記述子転送線１５１３を入力として受け、スレッド記
述子転送線１５４３を出力として持つ。要求伝達線５１
１は、同期動作２０２（図２）が行なわれた時に、その
同期動作の動作の種類と、同期を行なう共有変数２２０
のメモリ上のアドレスを待ち状態スレッド記述子送出可
能化装置１６１０へ通知する。同期付き読みだしが行な
われる場合、同期ミスが起こると、既に説明したように
実行中のスレッドは待ち状態となり、対応するスレッド
記述子１４１がスレッドスロット記述子スロット５４１
に格納される。この際、対応する送出可能フラグスロッ
ト１３４１の送出可能フラグはリセットされるものとす
る。この時、待ち状態スレッド記述子送出可能化装置１
６１０は、要求伝達線５１１から通知される同期ミスを
起こした同期待ちアドレスと、スレッド記述子転送線１
５１３から通知される待ち状態のスレッド記述子１４１
とを一組にして格納する。同期付き書き込みが行なわれ
る場合、指定された共有変数２２０のアドレスが同期待
ちアドレスとして待ち状態スレッド記述子送出可能化装
置１６１０に格納されている時は、その同期待ちアドレ
スと組になって格納されている待ち状態のスレッド記述
子１４１がスレッド記述子転送線１５４３を介してスレ
ッド記述子監視装置５４３に送られる。スレッド記述子
監視装置５４３は、そのスレッド記述子１４１をスレッ
ド記述子スロット５４１の中から探しだし、対応する送
出可能フラグスロット１３４１に送出可能フラグをセッ
トする。これにより、同期が既に成功した待ち状態のス
レッド記述子１４１のみを送出可能にすることが出来
る。

【００８３】図１７は、図１６における待ち状態スレッ
ド記述子送出可能化装置１６１０のより具体的な実施例
を示したブロック構成図である。待ち状態スレッド記述
子送出可能化装置１６１０は、同期バッファ１７１０、
比較器１７２０、レジスタ１７３０、制御装置１７４０
から構成されている。同期バッファ１７１０は複数の同
期待ちアドレススロット１７１１とそれに対応する複数
のスレッド記述子スロット１７１２および複数の有効フ
ラグスロット１７１３から構成される。上に概略説明し
たような待ち状態スレッド記述子送出可能化装置１６１
０の動作は、同期バッファ１７１０を同期待ちアドレス
をアクセスキーとし、スレッド記述子１４１をデータと
する。一般に良く知られたキャッシュメモリの構成をと
ることで実現される。図１７の実施例ではダイレクトマ
ップのキャッシュメモリとして同期バッファ１７１０を
構成した場合の例を示しているが、当然ながらセットア
ソシアティブやフルアソシアティブの構成も可能であ
る。

【００８４】図１７において、要求伝達線５１１を介し
て指定された同期動作２０２用の共有変数２２０のアド
レス内の一部がデコーダ１７１４へ与えられどのスロッ
トを選択するかを決定する。その他の部分は、同期付き
読み出しでかつ同期ミスの場合は同期待ちアドレススロ
ット１７１１へ、同期付き書き込みの場合は比較器１７
２０へそれぞれ与えられる。同期動作２０２の種類は制
御装置１７４０へ与えられ、それに応じて待ち状態スレ
ッド記述子送出可能化装置１６１０の動作が制御信号１
７４１により制御される。有効フラグスロット１７１３
は、有効なデータが保持されている時にのみ有効フラグ
がセットされる。

【００８５】同期付き読み出しで同期ミスの場合、同期
待ちアドレスで一意に指定されるそれぞれのスロット
へ、同期待ちアドレス、スレッド記述子１４１が格納さ
れ、有効フラグスロット１７１３に有効フラグをセット
する。この際、有効フラグが既にセットされていた場
合、スレッド記述子スロット１７１２に格納されたスレ
ッド記述子１４１はそのスレッド記述子スロット１７１
２から追い出され、レジスタ１７３０とスレッド記述子
転送線１５４３を介してスレッド記述子監視装置５４３
へ送られる。また、同期付き書き込みの場合、同期待ち
アドレスで一意に指定されるそれぞれのスロットから同
期待ちアドレスとスレッド記述子１４１をそれぞれ比較
器１７２０とレジスタ１７３０へ読み出す。ここで対応
する有効フラグスロット１７１３に有効フラグがセット
されているならば、比較器１７２０で与えられた同期待
ちアドレスと読み出された同期待ちアドレスの比較を行
ない、同期が成功するかどうかを確認する。同期が成功
する場合は、当該の有効フラグスロット１７１３の有効
フラグをリセットすると共に読み出されたスレッド記述
子１４１をスレッド記述子転送線１５４３を介してスレ
ッド記述子監視装置５４３に転送する。一方、同期が成
功しない場合もしくは有効フラグがセットされていない
場合は、同期バッファ１７１０の内部状態に何ら変化が
起きないようにする。以上のように、スレッド記述子１
４１がスレッド記述子監視装置５４３に転送されると、
スレッド記述子１４１がスレッド記述子スロット１７１
２から追い出された場合も含めて、既に述べたように、
スレッド記述子監視装置５４３は対応するスレッド記述
子１４１をスレッド記述子スロット５４１から探しだ
し、送出可能フラグスロット１３４１に送出可能フラグ
をセットする。ここで、スレッド記述子１４１がスレッ
ド記述子スロット１７１２から追い出された場合も含め
て送出可能フラグをセットすることで、この場合も同期
待ちが成立した場合と同じ扱いをされることになる。こ
のようにすることで同期バッファ１７１０から追い出さ
れた場合に、その後の同期待ちも成立を考慮する必要が
なくなるので、処理を簡単化することが出来る。

【００８６】以上、二つの実施例により本発明による送
出可能フラグの設定方法を説明した。これらの送出可能
フラグにより限定された送出可能なスレッド記述子１４
１に関しては、いずれをも選択して送出することが可能
である。本発明におけるこの選択方法の実施例は、送出
可能なスレッド記述子１４１の内、最も上位に位置する
スレッド記述子１４１を送出する方法と、送出可能なス
レッド記述子１４１の内、最も下位に位置するスレッド
記述子１４１を送出する方法の二つである。

【００８７】なお、以上説明してきた本発明の実施例に
おいて、スレッド記述子監視装置５４３は、例えば、各
スレッド記述子スロットに対してそれぞれ比較器を設
け、入力されたプロセッサ番号やスレッド記述子１４１
とスレッド記述子スロット５４１に格納されたプロセッ
サ番号やスレッド記述子１４１とを並列に比較すること
で実現される。このような構成においてはスレッド記述
子記憶装置１４０は一般に連想メモリ、あるいは内容ア
ドレスメモリ（ＣｏｎｔｅｎｔＡｄｄｒｅｓｓａｂｌ
ｅＭｅｍｏｒｙ）と呼ばれる装置の構成を有すること
になる。

【００８８】以上説明したものはあくまでも実施例であ
り、特許請求の範囲を何ら狭めるものではない。以下に
簡単に幾つかのその他の実施例を述べるように、請求項
の要件を満たす多くの実施例の構成が可能である。

【００８９】図５に示したスレッド記述子記憶装置１４
０ではスレッド記述子スロット５４１を物理的に一列に
並べ、物理的な位置関係でスレッド記述子スロット５４
１内に格納されたスレッド記述子１４１どうしの仮想ス
レッド番号２１１に基づく順序関係を表すように構成さ
れている。他の実施例としては、格納されたスレッド記
述子１４１どうしの順序関係に応じて複数のスレッド記
述子スロット５４１間をポインタで結ぶことにより、同
様の機能を実現する実施例があげられる。

【００９０】図６に示したスレッド記述子順序付け装置
の第１の実施例では、スレッド記述子ポインタ６１０に
より、直接的に、各プロセッサ１１０で実行されている
スレッド２１０がどのスレッド記述子スロット５４１に
対応するかを記憶している。他の実施例としては、この
実施例の場合よりも一つ下のスレッド記述子スロット５
４１をスレッド記述子ポインタ６１０が指すようにする
場合があげられる。あるいは、スレッド記述子ポインタ
６１０が他のスレッド記述子ポインタ６１０との相対的
な位置関係を示し、どのスレッド記述子スロット５４１
に対応するかは加算により求める実施例などもあげられ
る。

【００９１】本発明による順序付きマルチスレッド実行
装置の制御方法において、フォーク動作２０１時、スレ
ッド２１０が待ち状態になった時、スレッド２１０が終
了した時の、制御方法の実施例内の各動作は、最終的に
得られるスレッド記述子スロット５４１内のスレッド記
述子１１４の配置とスレッド記述子ポインタ６１０の値
が同じであれば、任意に入れ替えられることが出来る。
例えば、スレッド２１０が待ち状態になった場合に、最
初に待ち状態になった当該のスレッド２１０のスレッド
記述子１１４をスレッド記述子記憶装置に格納し、その
後、新しいスレッド記述子１１４を送出するようにする
ことも可能である。

【００９２】図１０に示したスレッド記述子順序付け装
置の第２の実施例では、プロセッサ間順序関係情報１０
１０をプロセッサ１１０間の相対的な順序関係情報とし
て示している。このような実施例の代わりに、一つのス
レッド記述子スロット５４１を指すスレッド記述子ポイ
ンタ６１０の値をプロセッサ１１０の台数分用意し、ス
レッド記述子ポインタの値自体の大きさでプロセッサ間
順序関係情報を表す実施例もあげられる。

【００９３】また、図１４と図１６において示したスレ
ッド記述子順序付け装置１５０の第３、第４の実施例
は、図６のスレッド記述子順序付け装置１５０の第１の
実施例をベースにしているが、図１０のスレッド記述子
順序付け装置１５０の第２の実施例をベースにした構成
も可能である。

【００９４】

【発明の効果】以上説明してきたように、本発明によ
り、実行中のオーバーヘッドが少ないマルチスレッド実
行方法を実現することが可能となった。ここで、オーバ
ーヘッドが少なくなるのは、主にスレッドの使用するア
クティベーションフレームをスタックを用いて管理でき
るようになったからである。これにより、逐次実行方法
の場合と同様に、オーバーヘッドの少ないインラインス
タック管理を行なうことができる。

【００９５】更に、従来のマルチスレッド実行方法で
は、待ち状態の要因が解決したことをトリガーとして、
待ち状態のスレッドを再開する実行方法を用いていた。
このような実行方法では、待ち状態の要因が解決したか
どうかを調べる手段と、調べた結果により待ち状態のス
レッドの実行を開始させる手段とを用意する必要があ
る。一般にこれらの手段には複雑なハードウェアが必要
となるという問題があった。本発明の順序付けマルチス
レッド実行方法では、待ち状態のスレッドは、待ち状態
が解決したかどうかに関わらず、順序付きマルチスレッ
ド実行装置の判断により再実行される。このため、ハー
ドウェアを非常に簡単化することが可能となる。

【００９６】本発明による順序付きマルチスレッド実行
装置は、各プロセッサで実行中のスレッドと、スレッド
記述子記憶装置内に格納されたスレッド記述子の全てに
関して、逐次実行パスに基づく順序関係、すなわち仮想
スレッド番号に基づく大小関係を管理している。この管
理に基づき、本発明の順序付きマルチスレッド実行方法
を実現している。ここで、実施例の説明において明らか
になったように、これらのスレッド間の順序関係の管理
を行なうためのハードウェアのコストは軽いものであ
り、極めて効率良く本発明の順序付きマルチスレッド実
行方法を実現することが可能となった。

【００９７】また、本発明の制御方法は、一時に存在で
きる実行可能状態と待ち状態のスレッドの総数をスレッ
ド記述子記憶装置内の記憶容量で制限することを特徴と
している。この特徴は、上記のハードウェアのコストの
低減に大きく寄与しており、また、スレッド記述子記憶
装置がオーバーフローした時の管理コストなどを削除す
ることもできる。

【００９８】更に、本発明の制御方法における送出可能
な複数のスレッド記述子から一つのスレッド記述子を選
ぶ際の選択方法は、非常に単純であり、簡単にハードウ
ェアにより実現できる。

【００９９】特に、送出可能フラグを用い、実行可能状
態のスレッド記述子に関してはある一つのスレッドから
フォークされたものの内で最も先にフォークされたもの
を送出可能とし、また待ち状態のスレッド記述子に関し
ては同期が成功したものを送出可能とすることで、スレ
ッド記述子の選択方法を更にプログラムの処理効率が良
いものにすることが出来る。これは、１）同じスレッドからフォークされたスレッドの中で、
最も先にフォークされたスレッドから処理を始める方が
実行効率が良い。なぜならば逐次実行パスに沿った逐次
処理は、フォークされた順番に沿って行なわれるからで
ある。

【０１００】２）待ち状態にあるスレッドに関しては、
同期が成功していないスレッドを再実行しても再度同期
ミスを起こすので無駄が生じる。既に同期が成功してい
る待ち状態のスレッドのみ選択的に実行することにより
実行効率が上がる。などの理由による。本発明による実
施例で示した方法は、簡単なハードウェアでこれらの機
能を近似的に実現しており、高い実行効率を実現でき
る。なお、ここで「近似的に」と述べたのは、１）あるスレッドが一旦待ち状態に入り再実行を始めた
場合、待ち状態の前にスレッドをフォークしていたかど
うかが再実行後には考慮されない。従って再実行後に最
初にフォークされたスレッド記述子は送出可能フラグが
セットされ送出可能と判断される。

【０１０１】２）同期バッファからスレッド記述子が追
い出された場合は、同期が成立していないにも関わら
ず、送出可能フラグがセットされ、送出可能と判断され
る。の２つの点を意味している。これにより、送出可能
フラグがセットされる場合の限定範囲が上に述べた条件
よりも広くなるが、ハードウェアが簡単化できるという
効果を有する。

【図面の簡単な説明】

【図１】本発明による順序付きマルチスレッド実行方法
を実現する並列プロセッサシステムの一実施例のブロッ
ク構成図である。

【図２】本発明による順序付きマルチスレッド実行方法
に基づくマルチスレッド化されたプログラムの一例を示
した説明図である。

【図３】図２の例における本発明に基づく順序付きマル
チスレッド実行方法を示した説明図である。

【図４】図３の例における各スレッドに付随するアクテ
ィベーションレコードの生存期間を示した説明図であ
る。

【図５】本発明による順序付きマルチスレッド実行装置
の一実施例のブロック構成図である。

【図６】図５の実施例におけるスレッド記述子順序付け
装置の第１の実施例のブロック構成図である。

【図７】本発明による順序付きマルチスレッド実行装置
のフォーク動作時の制御方法を示した説明図である。

【図８】本発明による順序付けマルチスレッド実行装置
のスレッドが待ち状態になった時の制御方法を示した説
明図である。

【図９】本発明による順序付けマルチスレッド実行装置
のスレッドが終了した時の制御方法を示した説明図であ
る。

【図１０】本発明による順序付きマルチスレッド実行装
置におけるスレッド記述子順序付け装置の第２の実施例
のブロック構成図である。

【図１１】本発明による順序付きマルチスレッド実行装
置において送出可能な複数のスレッド記述子の中から一
つを選ぶ際の制御方法を示した説明図である。

【図１２】本発明による順序付きマルチスレッド実行装
置において送出可能な複数のスレッド記述子の中から一
つを選ぶ際の制御方法を示した説明図である。

【図１３】本発明による順序付きマルチスレッド実行装
置の第２の実施例のブロック構成図である。

【図１４】本発明によるスレッド記述子順序付け装置の
第３の実施例のブロック構成図である。

【図１５】本発明による順序付きマルチスレッド実行装
置の第３の実施例のブロック構成図である。

【図１６】本発明によるスレッド記述子順序付け装置の
第４の実施例のブロック構成図である。

【図１７】本発明による待ち状態スレッド記述子送出可
能化装置１６１０の実施例を示すブロック構成図であ
る。

【符号の説明】

１００並列プロセッサシステム１１０プロセッサ１１１、５１３、１５４３スレッド記述子転送線１１２、５１１要求伝達線１２０順序付きマルチスレッド実行装置１３０メモリ装置１４０スレッド記述子記憶装置１４１スレッド記述子１５０スレッド記述子順序付け装置２０１フォーク動作２０２同期動作２１０スレッド２１１仮想スレッド番号２２０共有変数３１０実行可能スレッド３２０待ち状態スレッド３３０実行中スレッド４１０アクティベーションレコードの生存期間５１０プロセッサインタフェース５１２、５１４プロセッサ番号転送線５４１、１７１２スレッド記述子スロット５４２、１７１４デコーダ５４３スレッド記述子監視装置５４６、５５１スレッド記述子スロット指定線６１０スレッド記述子ポインタ６２０スレッド実行制御装置１０１０プロセッサ間順序関係装置１０２０スレッド記述子ポインタ監視装置１０３０セレクタ１３４１送出可能フラグスロット１４１０スレッドスイッチフラグ１４２０実行可能状態スレッド記述子送出可能化装置１６１０待ち状態スレッド記述子送出可能化装置１７１０同期バッファ１７１１同期待ちアドレススロット１７１３有効フラグスロット１７２０比較器１７３０レジスタ１７４０制御装置１７４１制御信号

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサから構成される並列プロ
セッサシステムにおいて、複数のスレッドから構成され
る一つのプログラムをスレッド毎に並列に実行するプロ
グラム実行方法であって、スレッドの状態として少なくとも、実行中状態、実行可
能状態、待ち状態の３つの状態を有し、あるプロセッサ
上で実行中状態のスレッドからフォーク動作により実行
可能状態のスレッドを生成し、実行可能状態のスレッド
を他のプロセッサ上で実行し、同期動作によりこれら並
列に実行される複数のスレッド間のデータ依存性を保証
し、あるプロセッサ上で実行中状態のスレッドが当該実
行を中断して待ち状態になる場合に、他の実行可能状態
のスレッドを替わりに実行し、待ち状態になった当該ス
レッドは同一のプロセッサ上で後で再実行されるマルチ
スレッド実行方法において、前記プログラムに対して一つの逐次実行パスを定め、こ
の逐次実行パスに沿った前記プログラムの逐次的な実行
におけるスレッドの終了順序としてスレッドの仮想スレ
ッド番号を定義し、前記プログラム中の全ての同期動作が前記仮想スレッド
番号の小さいスレッドから大きいスレッドへ向かっての
み前記同期動作を行なうように前記プログラムを構築
し、このようにして構築された前記プログラムを前記スレッ
ド毎に並列に実行することを特徴とする順序付きマルチ
スレッド実行方法。
【請求項２】全てのフォーク動作を逐次的な関数呼びだ
し動作に置き換えることによりプログラムに対する逐次
実行パスを得ることを特徴とする請求項１記載の順序付
きマルチスレッド実行方法。
【請求項３】一つのプロセッサに着目した時に、実行中
状態のスレッドの仮想スレッド番号が、当該プロセッサ
上で待ち状態にある全てのスレッドの仮想スレッド番号
よりも小さくなるように、前記スレッドの前記プロセッ
サ上での実行順序を制御することを特徴とする請求項１
記載の順序付きマルチスレッド実行方法。
【請求項４】スレッドが使用するアクティベーションレ
コード領域をスタックを用いて管理することを特徴とす
る請求項１記載の順序付きマルチスレッド実行方法。
【請求項５】並列プロセッサシステムを構成する複数の
プロセッサ間で共有される順序付きマルチスレッド実行
装置であって、スレッド記述子記憶装置を有し、このス
レッド記述子記憶装置は複数個のスレッド記述子スロッ
トを一列に並べて構成され、このスレッド記述子スロッ
トはスレッドの実行に必要な情報を保持するスレッド記
述子を格納する機能を持つことと、前記スレッド記述子記憶装置において、前記スレッド記
述子スロットが実行可能状態のスレッドのスレッド記述
子か、もしくは待ち状態のスレッドのスレッド記述子を
格納することと、複数のスレッド記述子スロットに格納された複数のスレ
ッド記述子に関して、それぞれのスレッド記述子に対応
する仮想スレッド番号の大小関係に応じて、より小さな
仮想スレッド番号に対応付けられたスレッド記述子がよ
り下のスレッド記述子スロットに格納されるように、ス
レッド記述子記憶装置内で各スレッド記述子を一方向順
序に並べて保持することと、を特徴とする順序付きマル
チスレッド実行装置。
【請求項６】複数のプロセッサに対してそれぞれのスレ
ッド記述子ポインタを記憶し、このスレッド記述子ポイ
ンタは、当該プロセッサ上で実行状態にあるスレッド
が、仮想スレッド番号による一方向順序において、スレ
ッド記述子記憶装置内のどのスレッド記述子スロット位
置に相当するかを示すことを特徴とする請求項５記載の
順序付きマルチスレッド実行装置。
【請求項７】あるプロセッサ上で実行中のスレッドがフ
ォーク動作を行なった際に、当該実行可能状態のスレッ
ドに対応するスレッド記述子を、スレッド記述子ポイン
タの値を用いて指示されるスレッド記述子スロットに挿
入することを特徴とする請求項６記載の順序付きマルチ
スレッド実行装置の制御方法。
【請求項８】あるプロセッサ上で実行中のスレッドが待
ち状態になった際に、スレッド記述子記憶装置内で、当
該プロセッサに対応するスレッド記述子ポインタを用い
て指示されるスレッド記述子スロットより下の位置の複
数のスレッド記述子スロットに記憶された複数のスレッ
ド記述子の中で、前記実行可能状態にある複数のスレッ
ド記述子を送出可能と定義し、これら送出可能なスレッ
ド記述子のうちの一つを選択し、当該プロセッサに当該
スレッド記述子を送出するとともに、待ち状態になった
スレッドのスレッド記述子を、当該プロセッサに対応す
るスレッド記述子ポインタの値を用いて指示されるスレ
ッド記述子スロットへ挿入することを特徴とする請求項
６記載の順序付きマルチスレッド実行装置の制御方法。
【請求項９】あるプロセッサ上で実行中のスレッドが終
了した際に、スレッド記述子記憶装置内に記憶された複
数のスレッド記述子の中で、当該プロセッサで前記待ち
状態にあるスレッド記述子の中で最も下に位置するスレ
ッド記述子と、それより下に位置する複数のスレッド記
述子であって、他のプロセッサ上で待ち状態にあるスレ
ッド記述子以外のスレッド記述子とを送出可能と定義
し、これら送出可能なスレッド記述子の中から一つのス
レッド記述子を選択し、当該スレッド記述子を当該プロ
セッサに送出することを特徴とする請求項６記載の順序
付きマルチスレッド実行装置の制御方法。
【請求項１０】複数のプロセッサに対して、これらのプ
ロセッサ上で実行中状態にある複数のスレッドの間の仮
想スレッド番号の相対的な大小関係に基づく順序関係を
示すプロセッサ間順序関係情報を記憶し、複数のプロセ
ッサに関するスレッド記述子ポインタが同じ前記スレッ
ド記述子スロットを指示する場合に、前記プロセッサ間
順序関係情報を用いて、当該複数のプロセッサ上で前記
実行中状態にある複数のスレッド間の仮想スレッド番号
に基づく順序関係を判断することを特徴とする請求項６
記載の順序付きマルチスレッド実行装置。
【請求項１１】スレッド記述子記憶装置内のスレッド記
述子スロットの数を越えるスレッド記述子がフォーク動
作により生成された際に、前記フォーク動作を行なった
プロセッサに当該スレッド記述子に対応するスレッドを
逐次的に実行させることを特徴とする請求項５または６
記載の順序付きマルチスレッド実行装置の制御方法。
【請求項１２】あるプロセッサ上で実行中のスレッドが
待ち状態になった際もしくは終了した際に、当該プロセ
ッサに次に実行するスレッドを指示するためにスレッド
記述子記憶装置からスレッド記述子を送出するにあたっ
て、送出可能な複数のスレッド記述子の内、対応する仮
想スレッド番号が最も小さなスレッド記述子を選択する
ことを特徴とする請求項８または９記載の順序付きマル
チスレッド実行装置の制御方法。
【請求項１３】あるプロセッサ上で実行中のスレッドが
待ち状態になった際もしくは終了した際に、当該プロセ
ッサに次に実行するスレッドを指示するためにスレッド
記述子記憶装置からスレッド記述子を送出するにあたっ
て、送出可能な複数のスレッド記述子の内、対応する仮
想スレッド番号が最も大きなスレッド記述子を選択する
ことを特徴とする請求項８または９記載の順序付きマル
チスレッド実行装置の制御方法。
【請求項１４】あるプロセッサ上で実行中のスレッドが
待ち状態になった際もしくは終了した際に、当該プロセ
ッサに次に実行するスレッドを指示するためにスレッド
記述子記憶装置からスレッド記述子を送出するにあたっ
て、送出可能な複数のスレッド記述子のなかに前記待ち
状態のスレッドのスレッド記述子が含まれている場合
は、当該スレッド記述子を選択し、それ以外の場合は対
応する仮想スレッド番号が最も小さなスレッド記述子を
選択することを特徴とする請求項８または９記載の順序
付きマルチスレッド実行装置の制御方法。
【請求項１５】あるプロセッサ上で実行中のスレッドが
待ち状態になった際もしくは終了した際に、当該プロセ
ッサに次に実行するスレッドを指示するためにスレッド
記述子記憶装置からスレッド記述子を送出するにあたっ
て、送出可能な複数のスレッド記述子のなかに前記待ち
状態のスレッドに対するスレッド記述子が含まれている
場合は、対応する仮想スレッド番号が最も小さなスレッ
ド記述子を選択し、それ以外の場合は対応する仮想スレ
ッド番号が最も大きなスレッド記述子を選択することを
特徴とする請求項８または９記載の順序付きマルチスレ
ッド実行装置の制御方法。
【請求項１６】あるプロセッサ上で実行中の前記スレッ
ドが待ち状態になった際もしくは終了した際に、当該プ
ロセッサに次に実行するスレッドを指示するためにスレ
ッド記述子記憶装置からスレッド記述子を送出するにあ
たって、スレッド記述子記憶装置内に存在する待ち状態
のスレッドに対するスレッド記述子の数と実行可能状態
のスレッドに対するスレッド記述子の数を比較し、当該
の比較結果により、送出可能な複数のスレッド記述子の
内のどのスレッド記述子を選択するかを動的に定めるこ
とを特徴とする請求項８または９記載の順序付きマルチ
スレッド実行装置の制御方法。
【請求項１７】あるプロセッサ上で実行中の前記スレッ
ドが待ち状態になった際もしくは終了した際に、当該プ
ロセッサに次に実行するスレッドを指示するためにスレ
ッド記述子記憶装置からスレッド記述子を送出するにあ
たって、スレッド記述子記憶装置内に存在する待ち状態
のスレッドに対するスレッド記述子の数と実行可能状態
のスレッドに対するスレッド記述子の数を比較し、待ち
状態スレッドに対するスレッド記述子の方が多い場合は
送出可能な複数のスレッド記述子の内、対応する仮想ス
レッド番号が最も小さなスレッド記述子を選択し、実行
可能状態のスレッドに対するスレッド記述子の数が多い
場合は、対応する仮想スレッド番号が最も大きなスレッ
ド記述子を選択することを特徴とする請求項１６記載の
順序付きマルチスレッド実行装置の制御方法。
【請求項１８】前記スレッド記述子スロットに付随させ
て送出可能フラグスロットを設け、あるプロセッサ上で実行中のスレッドが待ち状態になっ
た際に、スレッド記述子記憶装置内で、当該プロセッサ
に対応するスレッド記述子ポインタを用いて指示される
スレッド記述子スロットより下の位置の複数のスレッド
記述子スロットに記憶された複数のスレッド記述子の中
で、前記実行可能状態にある複数のスレッド記述子を送
出可能と判断し、あるいは、あるプロセッサ上で実行中のスレッドが終了した際に、
スレッド記述子記憶装置内に記憶された複数のスレッド
記述子の中で、当該プロセッサで前記待ち状態にあるス
レッド記述子の中で最も下に位置するスレッド記述子
と、それより下に位置する複数のスレッド記述子であっ
て、他のプロセッサ上で待ち状態にあるスレッド記述子
以外のスレッド記述子と、を送出可能と判断し、送出可能と判断されたスレッド記述子の中で、更にこの
送出可能フラグスロットに送出可能フラグがセットされ
たスレッド記述子スロットに格納されたスレッド記述子
のみを送出可能と限定し、これらの限定された送出可能
な複数のスレッド記述子の中から一つを選択し、当該プ
ロセッサに当該スレッド記述子を送出することを特徴と
する請求項５の順序付きマルチスレッド実行装置。
【請求項１９】実行可能状態スレッド記述子送出可能化
装置を有し、この装置は、ある一つのスレッドからフォ
ークされて前記スレッド記述子記憶装置に格納されてい
る実行可能状態のスレッド記述子の中で、最も先にフォ
ークされたスレッド記述子に対して、対応する送出可能
フラグスロットに送出可能フラグをセットするように働
くことを特徴とする請求項１８記載の順序付きマルチス
レッド実行装置。
【請求項２０】複数のプロセッサに対してそれぞれのス
レッドスイッチフラグを記憶し、このスレッドスイッチ
フラグは、当該プロセッサ上で実行中状態にあるスレッ
ドが、その実行開始後にスレッドをフォークしていない
場合にのみセットされていることを特徴とする請求項１
９記載の実行可能状態スレッド記述子送出可能化装置。
【請求項２１】待ち状態スレッド記述子送出可能化装置
を有し、この待ち状態スレッド記述子送出可能化装置
は、前記スレッド記述子記憶装置に格納されている待ち
状態のスレッド記述子の中で、同期待ちが成立したスレ
ッド記述子に対して、対応する送出可能フラグスロット
に送出可能フラグをセットするように働くことを特徴と
する請求項１８記載の順序付きマルチスレッド実行装
置。
【請求項２２】同期バッファを有し、この同期バッファ
は同期待ちがまだ成立していない待ち状態スレッド記述
子とこれに対応する同期待ちのアドレスの対を一組にし
て、これらの組を複数個格納し、これらの格納された同
期待ちのアドレスを用いて、同期付き書き込み時に、待
ち状態のスレッド記述子の同期待ちが成立したかどうか
を検査することを特徴とする請求項２１記載の待ち状態
スレッド記述子送出可能化装置。
【請求項２３】限定された送出可能なスレッド記述子の
内、最も上位または最も下位に位置するスレッド記述子
を送出することを特徴とする請求項１８記載の順序付き
マルチスレッド実行装置。