JP2007505406A - 温度に敏感なメモリに適応可能なキャッシュアルゴリズム - Google Patents

温度に敏感なメモリに適応可能なキャッシュアルゴリズム Download PDF

Info

Publication number
JP2007505406A
JP2007505406A JP2006526338A JP2006526338A JP2007505406A JP 2007505406 A JP2007505406 A JP 2007505406A JP 2006526338 A JP2006526338 A JP 2006526338A JP 2006526338 A JP2006526338 A JP 2006526338A JP 2007505406 A JP2007505406 A JP 2007505406A
Authority
JP
Japan
Prior art keywords
temperature
cache
cache memory
memory
instructions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006526338A
Other languages
English (en)
Other versions
JP3990439B2 (ja
Inventor
クールソン、リチャード
リート、ブライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2007505406A publication Critical patent/JP2007505406A/ja
Application granted granted Critical
Publication of JP3990439B2 publication Critical patent/JP3990439B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Pens And Brushes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一実施形態では、ポリマー強誘電性メモリのような温度に敏感なメモリが、ディスクキャッシュメモリとして使用される。
温度がシャットダウンを起こしそうになるとメモリはライトバックからライトスルーキャッシュメモリに遷移する。
その場合、システムは重要なデータを損失することのないシャットダウンへの準備が完了する。

Description

この発明は、一般的に、高温環境に敏感な電子メモリに関する。
多くの場合、電子メモリは高温の動作環境に置かれる場合がある。例えば、ノートブック又はモバイルパーソナルコンピュータにおいて高い温度に直面する場合がある。いくつかのタイプのメモリは、高い温度において正しく機能しなくなる。
ポリマー強誘電性メモリは、電極ペアの間にポリマが用いられる。ポリマー強誘電性メモリは、高温において電圧ベースの擾乱を受ける場合がある。高温では、ポリマー強誘電性メモリは、正しく機能するためにその動作が低速になる場合がある。
高い温度において速度が低下する傾向は、ポリマー強誘電性メモリ又は他の温度に敏感なメモリに依存するシステムの動作を難しくする。システムの他の部分は高温状態を意識しない場合があるので、システムの他の部分ではデータ転送速度の低下が予期されない場合がある。したがって、予期されないスピード低下は、例えばキャッシング用途のこれらのメモリに依存するプロセッサベースのシステムにおいて、予期されない問題をひき起こす場合がある。
したがって、プロセッサベースのシステムを温度に敏感なメモリに適合させる方法が必要となる。
この発明の一実施形態の概要図である。 この発明の一実施形態におけるキャッシュドライバの状態図である。 この発明の一実施形態のためのフローチャートである。
図１を参照すると、プロセッサベースシステム１０は、任意の従来のプロセッサベースのシステムであり、バッテリ電力で動作するモバイルシステムを含む。モバイルシステムの例は、ラップトップコンピュータ、携帯情報端末、デジタルカメラ、移動電話を含む。しかしながら、この発明は、広い範囲のプロセッサベースシステムに適用することができる。
システム１０は、一アーキテクチャにおいてメモリコントロールハブ１６に結合されたプロセッサ１２を含んでよい。そして、ハブ１６は、当該アーキテクチャにおいて入出力コントロールハブ１８に結合されてよい。入出力コントロールハブ１８は、ディスクドライブ２０及びキャッシュメモリ２２に結合されてよい。キャッシュメモリ２２は温度に敏感であってよい。例えば、温度に敏感なキャッシュメモリは、ポリマー強誘電性メモリ又はフラッシュメモリであってよい。
この発明の一実施形態では、メモリ２２は温度センサ２４を含んでよい。一実施形態では、温度センサ２４はメモリ２２上に形成された又はメモリ２２内に組み込まれたシリコンダイオードであってよい。
図１には特定のアーキテクチャが示されているが、この発明は特定のアーキテクチャに依存しない。したがって、他の実施形態では、広く様々な他のプロセッサベースアーキテクチャが利用され得る。
プロセッサ１２は、プロセッサ１２で実行されるキャッシュドライバ１４を記憶するストレージ１４を有してよい。キャッシュドライバ１４は、プロセッサベースシステム１０を、キャッシュメモリ２２の変動、特に温度敏感性に適合させる。例えば、一実施形態では、温度が上昇してメモリ２２が低速なデータ転送速度を持つとき、キャッシュドライバ１４はシステムが適合できるようにしてよい。ドライバ１４自身は、検出された温度を考慮したキャッシュの現在のデータ速度情報に基づいて、どのデータをキャッシュし及びキャッシュしないかに関するより最適な決定をするよう適合してよい。
ドライバ１４がキャッシュメモリ２２に要求する度に、１つの状態コードが返却される。この状態コードは、動作が成功したか失敗したか、誤り訂正が施されたか否か、どのくらい施されたか、及びキャッシュの温度環境を含む。
図２には、ノーマルオペレーションは状態２６で示される。ノーマルオペレーションでは、メモリ２２はライトバックキャッシュであってよい。ライトバックキャッシュでは、キャッシュ内のデータへの変更は、ディスクドライブ２０又は他のキャッシュソースとそのキャッシュとは同時にコピーされない。ライトスルーキャッシュでは、それらの変更は同時に書き込みが開始する。しかし、ディスクドライブははるかに低速なのでオペレーションには長い時間を必要とし、したがってパフォーマンスは低下する。
システム１０は、例えば、スロットル温度レンジと呼ばれる高い温度環境にキャッシュメモリ２２がさらされたとき、ノーマルオペレーション状態２６から低速オペレーション状態２８に遷移する。一実施形態では、温度センサ２４は高温の環境に直面したことを検出してよい。キャッシュメモリ２２がポリマー強誘電性メモリである一実施形態では、この高温又はスロットル温度環境は６０から６８０℃の温度範囲であってよい。
このスロットル温度レンジにおいては、キャッシュメモリ２２は、そのデータ転送速度を低下させない場合、電圧擾乱にさらされる。電圧擾乱は、データが不正に書き込まれる電圧である。存在する場合には、状態２８での低速オペレーションにメモリ２２の使用が適合される。例えば、一実施形態では、キャッシュドライバ１４は、メモリ２２が現在サポートすることができる速度より高いデータ転送速度を必要とする場合があるプリフェッチ又は他の推論的なデータ取得のようなオペレーションを回避してよい。また、メモリ２２におけるコントロールロジックのタイミングが減速されてよい。
システムは、低速オペレーション状態２８から、突然のシャットダウンに対するオペレーションセーフ状態３０に遷移してよい。これは温度が一層より高くなったときに生じる。ポリマー強誘電性メモリであるキャッシュメモリ２２を用いる一実施形態では、状態３０は８０から８５℃の臨界温度で生じる。
状態３０では、システム１０は、ライトスルーキャッシュアルゴリズムに切り替わり、ダーティキャッシュライン（すなわち、システムメモリに書き込まれていないキャッシュライン）はフラッシュされる。システム１０は、キャッシュメモリ２２の上限温度又はシャットオフ温度に近いかもしれない。したがって、キャッシュドライバ１４のソフトウェア又はその等価なハードウェアが、データの保全性を損なうことなく、いつでもシャットオフできるようアルゴリズムを変更する。ドライバ１４は、キャッシュにダーティデータが存在しないようにすべく、ライトバックキャッシュよりライトスルーキャッシュとしてメモリ２２を動作させてよい。
キャッシュシャットダウン状態３２への次の遷移は、キャッシュメモリ２２がポリマー強誘電性メモリである一実施形態では、約８５℃のシャットオフ温度で生じる。この遷移では、キャッシュラインは無効にされ、キャッシュメモリ２２はシャットオフされる。
それからシステム１０は、低い又は臨界温度レンジを待ってヒステリシス状態３４となる。他にも、システムは、低速キャッシュオペレーションで再開する前に、リブート／再開するまで待ってよい。システム１０は、キャッシュ状態を初期化し、キャッシュの使用を開始し、低スピードアルゴリズムを使用することによって、ヒステリシス状態３４から低速キャッシュオペレーション状態２８に戻る。低速オペレーション状態２８においては、温度が低下すると、システム１０はフルスピードオペレーションのアルゴリズムに適合させてよく、最終的に、Ｆで示されるように、ノーマル温度レンジでのノーマルオペレーション状態２６に戻る。
複数の遷移は、システム１０のオペレーションを適切にコントロールするキャッシュドライバ１４に温度情報を提供する温度センサ２４によってサポートされてよい。例えば遷移Ａでは、温度センサ２４は、キャッシュドライバ１４を介してスロットル温度レンジを知らせてよい。遷移Ｂは、臨界温度レンジに応じて開始され、遷移Ｃはシャットオフ温度の検出に応じて指示されてよい。遷移Ｄは、臨界温度の状態指示の結果であってよい。遷移Ｅは、スロットル温度レンジの状態指示の結果であってよく、トランジションＦはノーマル温度レンジの状態指示の結果であってよい。
温度センサ２４によって検知された温度が上昇しているとき、キャッシュメモリ２２はライトスルーキャッシュに切り替わる。そして、もし温度がさらに上昇してキャッシュメモリ２２のシャットダウンが必要となった場合、データの保全性を損なうことなくそれが行われる。キャッシュメモリ２２は、キャッシュ内にダーティデータのないシャットダウンセーフモードで動作する。シャットダウンまで温度が上昇する前にダーティデータを書き込むためのマージンを許容するために、臨界レンジはシャットダウン温度の十分下方に設定される。
温度がシャットダウン温度に到達すると、キャッシュメモリはもはや使用されない。クラッシュしてリカバリした場合にキャッシュメモリ２２の内容が無効であることが明らかとなるよう、キャッシュメモリ２２の内容は無効にされる。いくつかの実施形態では、低温になると２つの選択肢が存在する。１つの選択肢では、システム１０は、キャッシュメモリ２２を再びスタートアップするリブート又は再開を待ってよい。他方では、システム１０は、温度が臨界温度より下になるまで待ってよい。どちらの場合でもキャッシュメモリ２２は再び初期化され、空の状態から開始されてよい。
図３を参照すると、一実施形態において、ダイヤモンド３６で示されるように、まずキャッシュドライバ１４は、スロットル温度が超えられたか否かを判断すべくチェックする。その場合、ブロック３８に示されるように、キャッシュメモリ２２、キャッシュドライバ１４、又はシステム１０の他のコンポーネントのいずれかの動作は、キャッシュメモリ２２の低速オペレーションに適合すべく変更される。
次に、ダイヤモンド４０でのチェックは、臨界温度が超えられたか否かを判断する。その場合、ブロック４２に示されるように、キャッシュメモリ２２はライトスルーキャッシュとしての動作に切り替わる。また、ブロック４４に示されるように、ダーティラインはフラッシュされる。
そして、ダイヤモンド４６で決定されるように、ドライバ１４はシャットオフ温度の発生をモニタする。それが検出された場合、ブロック４８で示されるように、キャッシュメモリ２２はシャットダウンされる。そして、図２に示されるように、メモリ２２はヒステリシス状態３４を経て低速オペレーション状態２８に戻り、ノーマルオペレーションに戻る。
このように、動作レンジが現実の使用において経験される可能性のある温度より小さい場合に、温度への敏感性にもかかわらず、いくつかのメモリが例えばディスクキャッシュ目的のキャッシュメモリとして使用され得る。そのようなケースの１つでは、キャッシュメモリ２２は、ディスクドライブ２０から読み取った情報をキャッシュするディスクキャッシュとして利用される。
この発明は、限られた数の実施形態に関連して説明されたが、当業者はそれからの様々な変更及び変形を理解することができる。この現発明の真の主旨及び範囲に属するそのような変更及び変形の全てを添付のクレームがカバーするということが意図されている。

Claims (45)

  1. キャッシュメモリの温度をモニタする段階と、
    温度状態の検出に応じて、前記キャッシュメモリをライトバックキャッシュからライトスルーキャッシュに遷移させる段階と
    を備える方法。
  2. ポリマー強誘電性キャッシュメモリの前記温度をモニタする段階
    を有する請求項１に記載の方法。
  3. 前記メモリを使用するシステムのオペレーションを第１温度において適合させ、より高い第２温度の検出に応じて、前記キャッシュをライトバックキャッシュからライトスルーキャッシュに遷移させる段階
    を有する請求項１に記載の方法。
  4. 前記第１温度において前記システムのオペレーションを減速する段階
    を有する請求項３に記載の方法。
  5. 前記第１温度においてプリフェッチを低減する段階
    を有する請求項３に記載の方法。
  6. 前記第１温度の検出に基づいて、キャッシュされるデータを適合させる段階
    を有する請求項３に記載の方法。
  7. 前記第２温度より上の温度において前記キャッシュメモリをシャットオフする段階
    を有する請求項３に記載の方法。
  8. 前記第２温度より低い温度をモニタする段階
    を有する請求項７に記載の方法。
  9. 低い温度を検出すると前記キャッシュメモリのオペレーションを再開する段階
    を有する請求項８に記載の方法。
  10. 複数のキャッシュオペレーションを再開する前にパワーサイクルを待つ段階
    を有する請求項８に記載の方法。
  11. 前記キャッシュメモリをシャットオフして前記キャッシュメモリ内のキャッシュラインを無効にする段階
    を有する請求項７に記載の方法。
  12. ソースメモリにライトスルーされていない前記キャッシュメモリ内のキャッシュラインをフラッシュする段階
    を有する請求項１に記載の方法。
  13. 複数の命令を記憶しているメディアを備える製品であって、前記複数の命令は、実行された場合に、プロセッサベースのシステムに、
    キャッシュメモリの温度をモニタし、
    温度状態の検出に応じて、前記キャッシュメモリをライトバックキャッシュからライトスルーキャッシュメモリに遷移させることを可能にする
    製品。
  14. 実行された場合に、プロセッサベースのシステムに、ポリマー強誘電性キャッシュメモリの温度をモニタすることを可能にする複数の命令
    をさらに記憶する請求項１３に記載の製品。
  15. 実行された場合に、プロセッサベースのシステムに、前記メモリを使用するシステムのオペレーションを第１温度において適合させ、より高い第２温度の検出に応じて、前記キャッシュをライトバックキャッシュからライトスルーキャッシュに遷移させることを可能にする複数の命令
    をさらに記憶する請求項１３に記載の製品。
  16. 実行された場合に、プロセッサベースのシステムに、前記第２温度より上の温度において前記キャッシュメモリをシャットオフすることを可能にする複数の命令
    をさらに記憶する請求項１３に記載の製品。
  17. 実行された場合に、プロセッサベースのシステムに、ソースメモリにライトスルーされていない前記キャッシュメモリ内のキャッシュラインをフラッシュすることを可能にする複数の命令
    をさらに記憶する請求項１３に記載の製品。
  18. 実行された場合に、プロセッサベースのシステムに、前記第２温度より低い温度をモニタすることを可能にする複数の命令
    をさらに記憶する請求項１７に記載の製品。
  19. 実行された場合に、プロセッサベースのシステムに、低い温度を検出すると前記キャッシュメモリのオペレーションを再開することを可能にする複数の命令
    をさらに記憶する請求項１８に記載の製品。
  20. 実行された場合に、プロセッサベースのシステムに、複数のキャッシュオペレーションを再開する前にパワーサイクルを待つことを可能にする複数の命令
    をさらに記憶する請求項１８に記載の製品。
  21. 実行された場合に、プロセッサベースのシステムに、キャッシュをシャットオフして全てのキャッシュラインを無効にすることを可能にする複数の命令
    をさらに記憶する請求項１６に記載の製品。
  22. 実行された場合に、プロセッサベースのシステムに、高い第１温度において前記キャッシュメモリをライトバックキャッシュからライトスルーキャッシュメモリに遷移させ、前記第１温度より低い第２温度において低速の前記キャッシュメモリに適合させることを可能にする複数の命令
    をさらに記憶する請求項１３に記載の製品。
  23. 実行された場合に、プロセッサベースのシステムに、前記第２温度においてオペレーションの速度を低下することを可能にする複数の命令
    をさらに記憶する請求項２２に記載の製品。
  24. 実行された場合に、プロセッサベースのシステムに、前記第２温度においてプリフェッチを低減することを可能にする複数の命令
    をさらに記憶する請求項２２に記載の製品。
  25. 実行された場合に、プロセッサベースのシステムに、前記第２温度の検出に基づいてデータのキャッシングを適合させる複数の命令
    をさらに記憶する請求項２２に記載の製品。
  26. プロセッサと、
    前記プロセッサに結合されたディスクドライブと、
    前記プロセッサに結合されたキャッシュメモリと、
    前記キャッシュメモリの温度をモニタして、温度状態の検出に応じて、キャッシュメモリをライトバックキャッシュからライトスルーキャッシュメモリに遷移させるキャッシュドライバを記憶するストレージと
    を備えるプロセッサベースのシステム。
  27. 前記キャッシュメモリはポリマー強誘電性キャッシュメモリである
    請求項２６に記載のシステム。
  28. 前記キャッシュメモリはフラッシュメモリである
    請求項２６に記載のシステム。
  29. 前記ストレージは、
    ダーティラインがフラッシュされることを可能にする複数の命令
    を記憶する請求項２６に記載のシステム。
  30. 前記ストレージは、
    第１温度においてシステムが低速オペレーションに適合し、より高い第２温度においてライトスルーキャッシュメモリに切り替わり、さらにより高い温度においては、キャッシュラインを無効にして、前記キャッシュメモリをシャットオフする複数の命令
    を記憶する請求項２６に記載のシステム。
  31. 前記ストレージは、
    前記キャッシュメモリがフルスピードオペレーションに戻ることを可能にする複数の命令
    をさらに記憶する請求項３０に記載のシステム。
  32. 前記ストレージは、
    システムが、温度状態に応じて前記キャッシュメモリをシャットオフした後、キャッシュオペレーションを再開する低速温度レンジを待つことを可能にする複数の命令
    をさらに記憶する請求項３０に記載のシステム。
  33. 前記ストレージは、
    キャッシュ状態に応じて前記キャッシュメモリをシャットオフした後、第１段階において最初に低速オペレーションを再開して、その後にノーマルオペレーションを再開することによって、システムが複数のキャッシュオペレーションを再開することを可能にする複数の命令
    をさらに記憶する請求項３０に記載のシステム。
  34. 前記キャッシュメモリは温度センサを含む
    請求項２６に記載のシステム。
  35. 温度指示を受け取り、前記温度指示に応じてキャッシュメモリをライトバックキャッシュからライトスルーキャッシュに遷移させる信号を発生させるコンポーネント
    を備える回路。
  36. 前記コンポーネントは、前記キャッシュメモリの温度に影響されるオペレーションに適合すべく、システムのオペレーションを変更する
    請求項３５に記載の回路。
  37. 前記コンポーネントは、前記メモリからの温度指示に応じて、前記システムのキャッシュオペレーションを適合させる
    請求項３６に記載の回路。
  38. 前記コンポーネントは、温度指示に応じて前記キャッシュをシャットオフする
    請求項３６に記載の回路。
  39. 前記コンポーネントは、前記キャッシュメモリ内のキャッシュラインを無効にする
    請求項３８に記載の回路。
  40. キャッシュメモリを有する
    請求項３５に記載の回路。
  41. ポリマー強誘電性メモリを有する
    請求項４０に記載の回路。
  42. 前記キャッシュメモリは温度センサを有する
    請求項４０に記載の回路。
  43. ポリマー強誘電性メモリアレイと、
    温度センサと
    を備える集積回路。
  44. 前記アレイはキャッシュメモリである
    請求項４３に記載の集積回路。
  45. 前記アレイはディスクキャッシュメモリである
    請求項４４に記載の集積回路。
JP2006526338A 2003-09-11 2004-09-10 温度に敏感なメモリに適応可能なキャッシュアルゴリズム Expired - Fee Related JP3990439B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/660,310 US7233880B2 (en) 2003-09-11 2003-09-11 Adaptive cache algorithm for temperature sensitive memory
PCT/US2004/029686 WO2005026965A1 (en) 2003-09-11 2004-09-10 Adaptive cache algorithm for temperature sensitive memory

Publications (2)

Publication Number Publication Date
JP2007505406A true JP2007505406A (ja) 2007-03-08
JP3990439B2 JP3990439B2 (ja) 2007-10-10

Family

ID=34273636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006526338A Expired - Fee Related JP3990439B2 (ja) 2003-09-11 2004-09-10 温度に敏感なメモリに適応可能なキャッシュアルゴリズム

Country Status (9)

Country Link
US (2) US7233880B2 (ja)
EP (1) EP1668514B1 (ja)
JP (1) JP3990439B2 (ja)
KR (1) KR100824476B1 (ja)
CN (1) CN100573475C (ja)
AT (1) ATE352065T1 (ja)
DE (1) DE602004004414T2 (ja)
MY (1) MY138458A (ja)
WO (1) WO2005026965A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009134716A (ja) * 2007-11-28 2009-06-18 Internatl Business Mach Corp <Ibm> マルチプロセッサ・データ処理システムにおいて共有キャッシュ・ラインを与える方法、コンピュータ読み取り可能な記録媒体及びマルチプロセッサ・データ処理システム
KR100916550B1 (ko) 2007-10-08 2009-09-14 고려대학교 산학협력단 악의적인 코드에 의한 명령어 캐쉬메모리의 손상 방지 방법
JP2009217603A (ja) * 2008-03-11 2009-09-24 Toshiba Corp メモリシステム
JP2012518229A (ja) * 2009-02-13 2012-08-09 マイクロン テクノロジー， インク． メモリプリフェッチシステムおよび方法
US8612677B1 (en) 2012-07-26 2013-12-17 Kabushiki Kaisha Toshiba Memory system and method of writing data in a memory system
US8683139B2 (en) 2006-10-31 2014-03-25 Hewlett-Packard Development Company, L.P. Cache and method for cache bypass functionality
US8706950B2 (en) 2008-03-01 2014-04-22 Kabushiki Kaisha Toshiba Memory system

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004102389A1 (ja) * 2003-05-16 2004-11-25 Fujitsu Limited 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7467280B2 (en) * 2006-07-05 2008-12-16 International Business Machines Corporation Method for reconfiguring cache memory based on at least analysis of heat generated during runtime, at least by associating an access bit with a cache line and associating a granularity bit with a cache line in level-2 cache
US8782667B2 (en) * 2010-12-27 2014-07-15 International Business Machines Corporation Weather adaptive environmentally hardened appliances
US8719531B2 (en) * 2011-06-14 2014-05-06 Western Digital Technologies, Inc. System and method for performing data retention that incorporates environmental conditions
US20130080679A1 (en) * 2011-09-26 2013-03-28 Lsi Corporation System and method for optimizing thermal management for a storage controller cache
US9151845B2 (en) * 2012-01-05 2015-10-06 Cambridge Silicon Radio Limited Reverse frequency and time aiding
US9584617B2 (en) * 2013-12-31 2017-02-28 Successfactors, Inc. Allocating cache request in distributed cache system based upon cache object and marker identifying mission critical data
US9740426B2 (en) 2014-09-19 2017-08-22 Lenovo (Singapore) Pte. Ltd. Drive array policy control
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
US10013194B1 (en) * 2017-06-02 2018-07-03 Western Digital Technologies, Inc. Handling thermal shutdown for memory devices
US10572388B2 (en) * 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
KR20190064033A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10929062B2 (en) 2018-11-07 2021-02-23 International Business Machines Corporation Gradually throttling memory due to dynamic thermal conditions
KR20210066631A (ko) 2019-11-28 2021-06-07 삼성전자주식회사 메모리에 데이터를 기입하기 위한 장치 및 방법
CN113707192B (zh) * 2021-09-01 2023-02-28 合肥兆芯电子有限公司 存储器温控调频方法及存储器温控调频系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5155843A (en) * 1990-06-29 1992-10-13 Digital Equipment Corporation Error transition mode for multi-processor system
US5524212A (en) * 1992-04-27 1996-06-04 University Of Washington Multiprocessor system with write generate method for updating cache
US5664149A (en) * 1992-11-13 1997-09-02 Cyrix Corporation Coherency for write-back cache in a system designed for write-through cache using an export/invalidate protocol
US5539345A (en) 1992-12-30 1996-07-23 Digital Equipment Corporation Phase detector apparatus
JPH07130080A (ja) * 1993-11-02 1995-05-19 Olympus Optical Co Ltd 情報記録装置
US5737748A (en) * 1995-03-15 1998-04-07 Texas Instruments Incorporated Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory
US5608892A (en) * 1995-06-09 1997-03-04 Alantec Corporation Active cache for a microprocessor
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5815648A (en) * 1995-11-14 1998-09-29 Eccs, Inc. Apparatus and method for changing the cache mode dynamically in a storage array system
US5761705A (en) * 1996-04-04 1998-06-02 Symbios, Inc. Methods and structure for maintaining cache consistency in a RAID controller having redundant caches
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US6029006A (en) * 1996-12-23 2000-02-22 Motorola, Inc. Data processor with circuit for regulating instruction throughput while powered and method of operation
US5974438A (en) * 1996-12-31 1999-10-26 Compaq Computer Corporation Scoreboard for cached multi-thread processes
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US6088799A (en) * 1997-12-11 2000-07-11 International Business Machines Corporation Security method and system for persistent storage and communications on computer network systems and computer network systems employing the same
US5996289A (en) * 1998-04-23 1999-12-07 Building Materials Corporation Of America Soffit vent
US6470289B1 (en) * 1999-08-05 2002-10-22 Compaq Information Technologies Group, L.P. Independently controlling passive and active cooling in a computer system
US6438647B1 (en) * 2000-06-23 2002-08-20 International Business Machines Corporation Method and apparatus for providing battery-backed immediate write back cache for an array of disk drives in a computer system
EP1182552A3 (en) 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
US6725342B1 (en) * 2000-09-26 2004-04-20 Intel Corporation Non-volatile mass storage cache coherency apparatus
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
US6662136B2 (en) * 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6970985B2 (en) * 2002-07-09 2005-11-29 Bluerisc Inc. Statically speculative memory accessing
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683139B2 (en) 2006-10-31 2014-03-25 Hewlett-Packard Development Company, L.P. Cache and method for cache bypass functionality
US9405696B2 (en) 2006-10-31 2016-08-02 Hewlett Packard Enterprise Development Lp Cache and method for cache bypass functionality
KR100916550B1 (ko) 2007-10-08 2009-09-14 고려대학교 산학협력단 악의적인 코드에 의한 명령어 캐쉬메모리의 손상 방지 방법
JP2009134716A (ja) * 2007-11-28 2009-06-18 Internatl Business Mach Corp <Ibm> マルチプロセッサ・データ処理システムにおいて共有キャッシュ・ラインを与える方法、コンピュータ読み取り可能な記録媒体及びマルチプロセッサ・データ処理システム
US9201717B2 (en) 2008-03-01 2015-12-01 Kabushiki Kaisha Toshiba Memory system
US12032831B2 (en) 2008-03-01 2024-07-09 Kioxia Corporation Memory system
US11409442B2 (en) 2008-03-01 2022-08-09 Kioxia Corporation Memory system
US10901625B2 (en) 2008-03-01 2021-01-26 Toshiba Memory Corporation Memory system
US8706950B2 (en) 2008-03-01 2014-04-22 Kabushiki Kaisha Toshiba Memory system
JP4643671B2 (ja) * 2008-03-11 2011-03-02 株式会社東芝 メモリシステム
JP2009217603A (ja) * 2008-03-11 2009-09-24 Toshiba Corp メモリシステム
JP2015079524A (ja) * 2009-02-13 2015-04-23 マイクロン テクノロジー， インク． メモリシステムおよび方法
US8990508B2 (en) 2009-02-13 2015-03-24 Micron Technology, Inc. Memory prefetch systems and methods
JP2012518229A (ja) * 2009-02-13 2012-08-09 マイクロン テクノロジー， インク． メモリプリフェッチシステムおよび方法
US8612677B1 (en) 2012-07-26 2013-12-17 Kabushiki Kaisha Toshiba Memory system and method of writing data in a memory system

Also Published As

Publication number Publication date
KR20060063979A (ko) 2006-06-12
US7233880B2 (en) 2007-06-19
MY138458A (en) 2009-06-30
DE602004004414D1 (de) 2007-03-08
EP1668514A1 (en) 2006-06-14
CN100573475C (zh) 2009-12-23
ATE352065T1 (de) 2007-02-15
US20050060126A1 (en) 2005-03-17
DE602004004414T2 (de) 2007-08-23
JP3990439B2 (ja) 2007-10-10
WO2005026965A1 (en) 2005-03-24
CN1849593A (zh) 2006-10-18
EP1668514B1 (en) 2007-01-17
US20060122805A1 (en) 2006-06-08
KR100824476B1 (ko) 2008-04-22

Similar Documents

Publication Publication Date Title
JP3990439B2 (ja) 温度に敏感なメモリに適応可能なキャッシュアルゴリズム
KR101749466B1 (ko) 비휘발성 메모리에 대한 데이터의 이벤트 트리거링된 저장
US5931951A (en) Computer system for preventing cache malfunction by invalidating the cache during a period of switching to normal operation mode from power saving mode
EP0803817B1 (en) A computer system having cache prefetching capability based on CPU request types
US9852060B2 (en) Storage class memory (SCM) memory mode cache system
KR950010826B1 (ko) 계산기시스템으로 동작하는 소프트웨어를 중단, 재개하기 위한 장치
JP4057114B2 (ja) キャッシュを有するデータ処理システムおよびそのための方法
US6795896B1 (en) Methods and apparatuses for reducing leakage power consumption in a processor
TWI407300B (zh) 電源管理控制器與方法
US20070038850A1 (en) System boot and resume time reduction method
US20070156954A1 (en) Method and apparatus to maintain data integrity in disk cache memory during and after periods of cache inaccessiblity
US5537656A (en) Method and apparatus for a microprocessor to enter and exit a reduced power consumption state
US8806140B1 (en) Dynamic memory module switching with read prefetch caching
US20070124542A1 (en) Method and system to control write caches to reduce risk of data loss
KR101298171B1 (ko) 메모리 시스템 및 그 관리 방법
JP2003216493A (ja) キャッシュメモリのエラー保護方法
JP3192664B2 (ja) キャッシュメモリシステムおよびキャッシュメモリコントローラ
JPH10105461A (ja) 処理装置及びルックアサイド・キャッシュをスヌープする改善された装置及び方法
US10776214B1 (en) System protecting data stored on NVDIMM devices after BIOS update
US11061692B2 (en) Low latency boot from zero-power state
US5813035A (en) Microprocessor employing a technique for restoration of an aborted cycle following a snoop writeback operation
JPH02151950A (ja) キャッシュメモリコントローラ
KR20130086329A (ko) 메모리 시스템 및 그 관리 방법
JPS62271030A (ja) メモリアクセス方式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070719

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100727

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110727

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120727

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130727

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees