KR20060063979A - 온도 민감형 메모리용 적응형 캐시 알고리즘 - Google Patents

온도 민감형 메모리용 적응형 캐시 알고리즘 Download PDF

Info

Publication number
KR20060063979A
KR20060063979A KR1020067006347A KR20067006347A KR20060063979A KR 20060063979 A KR20060063979 A KR 20060063979A KR 1020067006347 A KR1020067006347 A KR 1020067006347A KR 20067006347 A KR20067006347 A KR 20067006347A KR 20060063979 A KR20060063979 A KR 20060063979A
Authority
KR
South Korea
Prior art keywords
temperature
cache
cache memory
memory
processor
Prior art date
Application number
KR1020067006347A
Other languages
English (en)
Other versions
KR100824476B1 (ko
Inventor
리차드 콜슨
브라이언 리테
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20060063979A publication Critical patent/KR20060063979A/ko
Application granted granted Critical
Publication of KR100824476B1 publication Critical patent/KR100824476B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0804—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with main memory updating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Pens And Brushes (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

강유전성 폴리머 메모리와 같은 온도 민감형 메모리가 일 실시예에서 디스크 캐시 메모리로서 이용될 수 있다. 온도가 셧다운에 임박하기 시작하면, 메모리는 후 기입에서 연속 기입 캐시 메모리로 전환될 수 있다. 이러한 경우에, 시스템은 중요 데이터의 손실없이 셧다운을 준비한다.
온도 민감형 메모리, 캐시 메모리, 후 기입 캐시, 연속 기입 캐시, 강유전성 폴리머 메모리

Description

온도 민감형 메모리용 적응형 캐시 알고리즘{ADAPTIVE CACHE ALGORITHM FOR TEMPERATURE SENSITIVE MEMORY}
본 발명은 일반적으로 고온 환경에 민감할 수 있는 전자 메모리에 관한 것이다.
많은 경우에, 전자 메모리는 보다 고온의 동작 환경에 노출될 수 있다. 예를 들어, 노트북 또는 모바일 개인용 컴퓨터 내에서 온도가 상승될 수 있다. 몇몇 타입의 메모리는 상승된 온도에서 정확하게 기능하지 못할 수 있다.
강유전성 폴리머 메모리는 한쌍의 전극 사이에 폴리머를 사용한다. 강유전성 폴리머 메모리는 보다 고온에서 전압 기반의 교란을 겪을 수 있다. 보다 고온에서, 강유전성 폴리머 메모리는 정확하게 기능하기 위하여 그 동작을 늦출 수 있다.
상승된 온도에서 속도를 감소시키는 경향은 강유전성 폴리머 메모리 또는 다른 온도 민감형 메모리에 의존하는 시스템의 동작을 복잡하게 할 수 있다. 시스템의 남은 부분이 보다 고온 조건을 인식할 수 없기 때문에 시스템의 남은 부분이 보다 느린 데이터 전송률을 예측할 수 없다. 따라서, 예측하지 못한 속도 감소는 예를 들어 캐싱의 경우 이들 메모리에 의존하는 프로세서 기반 시스템에서 예측하지 못한 문제점을 야기할 수 있다.
따라서, 프로세서 기반 시스템을 온도 민감형 메모리에 적응시키는 방법이 필요하다.
도 1은 본 발명의 일 실시예의 개략도.
도 2는 본 발명의 일 실시예에 따른 캐시 드라이버에 대한 상태도.
도 3은 본 발명의 일 실시예의 흐름도.
도 1에서, 프로세서 기반 시스템(10)은 배터리 전원으로 동작하는 모바일 시스템을 포함하는, 임의의 종래 기술의 프로세서 기반 시스템일 수 있다. 모바일 시스템의 예는 랩탑 컴퓨터, 개인 정보 단말기(PDA), 디지털 카메라, 및 셀룰러폰을 포함한다. 그러나, 본 발명은 임의의 광범위한 프로세서 기반 시스템에 적용가능할 수 있다.
시스템(10)은 한 아키텍쳐에서 메모리 제어 허브(16)에 연결되는 프로세서(12)를 포함할 수 있다. 허브(16)는 상기 아키텍쳐에서 차례로 입/출력 제어 허브(18)에 연결될 수 있다. 입/출력 제어 허브(18)는 디스크 드라이브(20)와 캐시 메모리(22)에 연결될 수 있다. 캐시 메모리(22)는 온도에 민감할 수 있다. 예를 들어, 온도 민감형 캐시 메모리는 강유전성 폴리머 메모리 또는 플래시 메모리일 수 있다.
메모리(22)는 본 발명의 일 실시예에서 온도 센서(24)를 포함할 수 있다. 온도 센서(24)는 일 실시예에서 메모리(22) 상에 형성되거나 또는 메모리(22) 내에 집적된 실리콘 다이오드일 수 있다.
도 1에 특정 아키텍쳐가 도시되었으나, 본 발명은 특정 아키텍쳐에 의존하지 않는다. 따라서, 다양한 다른 프로세서 기반 아키텍쳐가 다른 실시예들에서 이용될 수 있다.
프로세서(12)는 프로세서(12) 상에서 실행하는 캐시 드라이버(14)를 저장하는 저장소(14)를 포함할 수 있다. 캐시 드라이버(14)는 프로세서 기반 시스템(10)을 다양한 캐시 메모리(22)에, 그리고 특히 그 온도 민감성에 적응시킨다. 예를 들어, 일 실시예에서, 온도가 상승할 때, 메모리(22)는 보다 느린 데이터 전송률을 갖고, 캐시 드라이버(14)는 시스템을 적응시키도록 할 수 있다. 드라이버(14) 자체는 검지된 온도의 관점에서 캐시의 현재 데이터 전송률에 대한 지식에 기초하여 어떤 데이터를 캐시할지 안할지에 대한 보다 최적의 결정을 하도록 적응시킬 수 있다.
드라이버(14)가 캐시 메모리(22)에 요청할 때마다, 상태 코드(status code)가 반환된다. 이 상태 코드는 동작이 성공했는지 또는 실패했는지의 여부, 에러 정정이 적용되었는지의 여부, 얼마나 많이 적용되었는지, 및 캐시의 온도 환경을 포함한다.
도 2에서, 정상 동작은 상태(26)로 표시된다. 정상 동작에서, 메모리(22)는 후 기입 캐시(write-back cache)일 수 있다. 후 기입 캐시에서, 캐시내의 데이터 에 대한 수정은 디스크 드라이브(20) 또는 다른 캐시 소스와 캐시에 동시에 복사되지 않는다. 연속 기입 캐시(write-through cache)에서 이들 변화는 동시에 기입되기 시작할 수 있지만, 디스크 드라이브는 훨씬 느리기 때문에, 그 동작은 보다 오래 걸리고, 따라서 성능이 저하된다.
시스템(10)은 예를 들어 캐시 메모리(22)가 스로틀 온도 범위(throttle temperature range)라고 불리는 상승된 온도 환경에 노출되는 경우에 정상 동작 상태(26)에서 감소된 속도 동작 상태(28)로 전환한다. 일 실시예에서, 온도 센서(24)는 보다 고온 환경을 만난 것을 검지할 수 있다. 이러한 보다 고온 또는 스로틀 온도 환경은 캐시 메모리(22)가 강유전성 폴리머 메모리인 실시예에서 60 내지 80 ℃ 범위의 온도일 수 있다.
이 스로틀 온도 범위에서, 캐시 메모리(22)는 데이터 전송률을 감소시키지 않는다면 전압 교란에 노출될 것이다. 전압 교란은 데이터가 부정확하게 기입되게 하는 전압이다. 메모리(22)의 사용은 상태(28)에서 만약 있다면 감소된 속도 동작을 위하여 조정될 수 있다. 예를 들어, 일 실시예에서, 캐시 드라이버(14)는 캐시 메모리(22)가 현재 지원할 수 있는 것보다 높은 데이터 전송률을 필요로 할 수 있는 사전 인출(pre-fetching) 또는 다른 추론적(speculative) 데이터 획득과 같은 동작을 회피할 수 있다. 또한, 메모리(22) 상의 제어 로직의 타이밍이 늦춰질 수 있다.
감소된 속도 동작 상태(28)로부터 시스템은 갑작스런 셧다운 상태(30)에 대하여 안전한 동작으로 전환할 수 있다. 이는 온도가 훨씬 많이 상승되는 경우에 일어날 수 있다. 일 실시예에서, 강유전성 폴리머 메모리인 캐시 메모리(22)를 이용하면 상태(30)는 80 내지 85℃의 임계 온도에 접하게 될 수 있다.
상태(30)에서, 시스템(10)은 연속 기입 캐싱 알고리즘(write-through caching algorithm)으로 전환하고 더티 캐시 라인(dirty cache line; 즉, 시스템 메모리에 기입되지 않은 캐시 라인들)은 플러시된다(flushed). 시스템(10)은 캐시 메모리(22)의 상위 온도 또는 차단 온도(shut-off temperature)에 가까울 수 있다. 따라서, 캐시 드라이버(14) 소프트웨어 또는 그 하드웨어 균등물은 알고리즘을 변경하여 데이터 무결성(data integrity)을 손상시키지않고 임의의 시간에 차단될 수 있다. 드라이버(14)는 메모리(22)가 후 기입 캐시보다는 오히려 연속 기입 캐시로서 동작하도록 하여 캐시 내에 더티 데이터가 없게 될 수 있다.
캐시 셧다운 상태(32)로의 다음 전환은 캐시 메모리(22)가 강유전성 폴리머 메모리인 실시예에서 약 85℃의 차단 온도에서 일어날 수 있다. 이 전환에서, 캐시 라인은 무효화될 수 있고 캐시 메모리(22)는 차단될 수 있다.
이후 시스템(10)은 상태(34)에서 히스테리시스를 도입하는 감소된 또는 임계 온도 범위를 대기한다. 대안적으로, 시스템은 감소된 속도 캐시 동작을 재개하기 전에 재시동/재개까지 대기할 수 있다. 히스테리시스 상태(34)로부터, 시스템(10)은 캐시 상태를 초기화하고, 캐시 사용을 개시하고, 감소된 속도 알고리즘을 이용하여 감소된 속도 동작 상태(28)로 다시 전환할 수 있다. 감소된 속도 동작 상태(28)에서, 시스템(10)은 감소된 온도에 의해 최고 속도 동작에 대한 알고리즘을, F로 표시되는 바와 같이, 결국 되돌아가는, 정상 온도 범위에서의 정상 동작 상태 (26)로 조정할 수 있다.
전환은 시스템(10)의 동작을 적절하게 제어하도록 온도 정보를 캐시 드라이버(14)에 제공하는 온도 센서(24)에 의해 자극될 수 있다. 예를 들어, 전환 A에서, 온도 센서(24)는 캐시 드라이버(14)를 통해 스로틀 온도 범위를 나타낼 수 있다. 전환 B는 임계 온도 범위에 응답하여 개시될 수 있고 전환 C는 차단 온도의 검지에 응답하여 나타내어질 수 있다. 전환 D는 임계 온도의 상태 표시의 결과일 수 있다. 전환 E는 스로틀 온도 범위의 상태 표시의 결과일 수 있으며, 전환 F는 정상 온도 범위의 상태 표시의 결과일 수 있다.
온도 센서(24)에 의해 감지되는 온도가 상승하는 경우 캐시 메모리(22)는 연속 기입 캐시로 전환되고, 온도가 더 상승하고 캐시 메모리(22) 차단이 필요하면, 데이터 무결성 손실없이 차단이 이루어질 수 있다. 캐시 메모리(22)는 캐시에서 더티 데이터없이 셧다운 안전 모드로 동작한다. 임계 범위는 셧다운 온도에서 충분히 아래로 설정되어 온도가 상승하여 셧다운되기 전에 더티 데이터를 기입하기 위한 마진을 허용한다.
온도가 셧다운 온도에 도달하면, 캐시 메모리(22)는 더이상 사용되지 않는다. 캐시 메모리(22)의 컨텐츠가 무효화되어, 고장 및 복구의 경우에 캐시 메모리(22)의 컨텐츠는 분명히 무효이다. 온도가 냉각됨에 따라 몇몇 실시예에서 2가지 선택이 있다. 한 선택에서, 시스템(10)은 캐시 메모리(22)를 다시 시작하기 위하여 재시동 또는 재개까지 대기할 수 있다. 대안적으로, 시스템(10)은 온도가 임계 온도 아래가 될 때까지 대기할 수 있다. 어느 한 경우에서, 캐시 메모리(22)는 다 시 초기화되고 비어있는 상태에서 시작될 수 있다.
도 3에서, 일 실시예의 캐시 드라이버(14)는 판단 기호(36)에서 표시된 바와 같이 스로틀 온도를 초과하였는지의 여부를 판단하도록 초기에 확인할 수 있다. 만약 스로틀 온도를 초과하였다면, 캐시 메모리(22), 캐시 드라이버(14), 또는 시스템(10)의 다른 구성요소의 동작이 블록(38)에 표시된 바와 같이 캐시 메모리(22)의 보다 느린 속도 동작에 적응하도록 수정될 수 있다.
다음으로, 판단 기호(40)에서 임계 온도를 초과하였는지의 여부가 판단된다. 만약 임계 온도를 초과하였다면, 캐시 메모리(22)는 블록(42)에 표시된 바와 같이 연속 기입 캐시로서 동작하도록 전환될 수 있다. 또한, 임의의 더티 라인이 블록(44)에서 표시된 바와 같이 플러시될 수 있다.
이후, 드라이버(14)는 판단 기호(46)에서 판단된 바와 같이 차단 온도의 발생을 모니터한다. 만약 차단 온도가 검지되면, 캐시 메모리(22)는 블록(48)에 표시된 바와 같이 셧다운될 수 있다. 이후에, 메모리(22)는 도 2에 나타낸 바와 같이 히스테리시스 상태(34)를 통해 감소된 속도 동작 상태(28)로 전환되고, 다시 정상 동작으로 전환될 수 있다.
따라서, 온도 민감성에도 불구하고, 몇몇 메모리는 예를 들어 동작 범위가 실제 생활 사용에서 겪게 되는 가능한 온도보다 적을 때, 디스크 캐싱을 위하여 캐시 메모리로서 이용될 수 있다. 이러한 경우에, 캐시 메모리(22)는 디스크 드라이브(20)에서 판독된 정보를 캐시하는 디스크 캐시로서 이용될 수 있다.
본 발명은 한정된 수의 실시예들에 대하여 설명하고 있지만, 본 기술분야의 당업자라면 이들로부터의 많은 수정 및 변경을 인식할 것이다. 첨부된 특허청구범위는 모든 이러한 수정 및 변경을 본 발명의 진정한 사상 및 범위 내에 있는 것으로 포함한다.

Claims (45)

  1. 캐시 메모리의 온도를 모니터링하는 단계; 및
    온도 상태의 검지에 응답하여, 상기 캐시 메모리를 후 기입 캐시(write-back cache)에서 연속 기입 캐시(write-through cache)로 전환하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    강유전성 폴리머 캐시 메모리의 온도를 모니터링하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    제1 온도에서 상기 메모리를 이용하여 시스템의 동작을 조정하는 단계, 및 보다 높은 제2 온도의 검지에 응답하여, 상기 캐시를 후 기입 캐시에서 연속 기입 캐시로 전환하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    상기 제1 온도에서 상기 시스템의 동작을 늦추는 단계를 포함하는 방법.
  5. 제3항에 있어서,
    상기 제1 온도에서 사전 인출(pre-fetching)을 감소시키는 단계를 포함하는 방법.
  6. 제3항에 있어서,
    상기 제1 온도의 검지에 기초하여 어떤 데이터가 캐시될지를 조정하는 단계를 포함하는 방법.
  7. 제3항에 있어서,
    상기 제2 온도보다 높은 온도에서 상기 캐시 메모리를 차단하는 단계를 포함하는 방법.
  8. 제7항에 있어서,
    상기 제2 온도보다 낮은 온도를 모니터링하는 단계를 포함하는 방법.
  9. 제8항에 있어서,
    보다 낮은 온도를 검지할 때 상기 캐시 메모리의 동작을 재개하는 단계를 포함하는 방법.
  10. 제8항에 있어서,
    캐시 동작들을 재개하기 전에 전력 사이클(power cycle)을 대기하는 단계를 포함하는 방법.
  11. 제7항에 있어서,
    상기 캐시 메모리를 차단하는 단계 및 상기 캐시 메모리에서 캐시 라인들을 무효화하는 단계를 포함하는 방법.
  12. 제1항에 있어서,
    소스 메모리에 연속 기입(write through)되지 않은 상기 캐시 메모리의 캐시 라인을 플러시하는(flushing) 단계를 포함하는 방법.
  13. 실행되는 경우, 프로세서 기반 시스템이,
    캐시 메모리의 온도를 모니터링하고;
    온도 상태의 검지에 응답하여, 상기 캐시 메모리를 후 기입 캐시 메모리에서 연속 기입 캐시 메모리로 전환하도록 하는 명령어들을 저장하는 매체를 포함하는 물품(article).
  14. 제13항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 강유전성 폴리머 캐시 메모리의 온도를 모니터링하도록 하는 명령어들을 더 저장하는 물품.
  15. 제13항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 제1 온도에서 상기 메모리를 이용하는 시스템의 동작을 조정하고, 보다 높은 제2 온도의 검지에 응답하여, 상기 캐시 메모리를 후 기입 캐시에서 연속 기입 캐시로 전환하도록 하는 명령어들을 더 저장하는 물품.
  16. 제13항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 제2 온도보다 높은 온도에서 상기 캐시 메모리를 차단하도록 하는 명령어들을 더 저장하는 물품.
  17. 제13항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 소스 메모리에 연속 기입되지 않은 상기 캐시 메모리의 캐시 라인을 플러시하도록 하는 명령어들을 더 저장하는 물품.
  18. 제17항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 제2 온도보다 낮은 온도를 모니터링하도록 하는 명령어들을 더 저장하는 물품.
  19. 제18항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 보다 낮은 온도를 검지할 때 상기 캐시 메모리의 동작을 재개하도록 하는 명령어들을 더 저장하는 물품.
  20. 제18항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 캐시 동작을 재개하기 전에 전력 사이클을 대기하도록 하는 명령어들을 더 저장하는 물품.
  21. 제16항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 캐시를 차단하고 모든 상기 캐시 라인들을 무효화하도록 하는 명령어들을 더 저장하는 물품.
  22. 제13항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 제1의 보다 고온에서 상기 캐시 메모리를 후 기입 캐시 메모리에서 연속 기입 캐시 메모리로 전환하고, 상기 제1 온도보다 낮은 제2 온도에서 상기 캐시 메모리를 보다 느린 속도에 대해 조정하도록 하는 명령어들을 더 저장하는 물품.
  23. 제22항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 제2 온도에서 동작의 속도를 감소시키도록 하는 명령어들을 더 저장하는 물품.
  24. 제22항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 제2 온도에서 사전 인출을 감소시키도록 하는 명령어들을 더 저장하는 물품.
  25. 제22항에 있어서,
    실행되는 경우, 프로세서 기반 시스템이 상기 제2 온도의 검지에 기초하여 데이터의 캐싱을 조절하도록 하는 명령어들을 더 저장하는 물품.
  26. 프로세서 기반 시스템으로서,
    프로세서;
    상기 프로세서에 연결되는 디스크 드라이브;
    상기 프로세서에 연결되는 캐시 메모리; 및
    상기 캐시 메모리의 온도를 모니터링하고, 온도 상태의 검지에 응답하여, 상기 캐시 메모리를 후 기입 캐시 메모리에서 연속 기입 캐시 메모리로 전환하는 캐시 드라이버를 저장하는 저장소
    를 포함하는 프로세서 기반 시스템.
  27. 제26항에 있어서,
    상기 캐시 메모리는 강유전성 폴리머 캐시 메모리인 프로세서 기반 시스템.
  28. 제26항에 있어서,
    상기 캐시 메모리는 플래시 메모리인 프로세서 기반 시스템.
  29. 제26항에 있어서,
    상기 저장소는 더티 라인(dirty line)들이 플러시되도록 하는 명령어들을 저장하는 프로세서 기반 시스템.
  30. 제26항에 있어서,
    상기 저장소는, 상기 시스템을 제1 온도에서 감소된 속도 동작에 대해 조정하고, 제2의 보다 고온에서 연속 기입 캐시 메모리로 전환하고, 보다 고온에서 캐시 라인들을 무효화하고 상기 캐시 메모리를 차단하도록 하는 명령어들을 저장하는 프로세서 기반 시스템.
  31. 제30항에 있어서,
    상기 저장소는 상기 캐시 메모리가 최고 속도 동작으로 복귀하도록 하는 명령어들을 더 저장하는 프로세서 기반 시스템.
  32. 제30항에 있어서,
    상기 저장소는, 온도 상태에 응답하여 상기 캐시 메모리를 차단한 후에 상기 시스템이 캐시 동작을 재개하기 위한 감소된 속도 온도 범위를 대기하도록 하는 명령어들을 저장하는 프로세서 기반 시스템.
  33. 제30항에 있어서,
    상기 저장소는, 캐시 상태에 응답하여 상기 캐시 메모리를 차단한 후에 제1 단계에서 감소된 속도 동작을 초기에 재개하고 이후에 정상 동작을 재개함으로써 상기 시스템이 캐시 동작을 재개하도록 하는 명령어들을 저장하는 프로세서 기반 시스템.
  34. 제26항에 있어서,
    상기 캐시 메모리는 온도 센서를 포함하는 프로세서 기반 시스템.
  35. 캐시 메모리의 온도 표시를 수신하고 상기 온도 표시에 응답하여 상기 캐시 메모리를 후 기입 캐시에서 연속 기입 캐시로 전환하는 신호를 생성하는 구성요소를 포함하는 회로.
  36. 제35항에 있어서,
    상기 구성요소는 상기 캐시 메모리의 동작에 영향을 미치는 온도에 대하여 조절하도록 시스템의 동작을 변경하는 회로.
  37. 제36항에 있어서,
    상기 구성요소는 상기 메모리로부터의 온도 표시에 응답하여 상기 시스템의 캐싱 동작을 조절하는 회로.
  38. 제36항에 있어서,
    상기 구성요소는 온도 표시에 응답하여 상기 캐시를 차단하는 회로.
  39. 제38항에 있어서,
    상기 구성요소는 상기 캐시 메모리의 캐시 라인을 무효화하는 회로.
  40. 제35항에 있어서,
    캐시 메모리를 포함하는 회로.
  41. 제40항에 있어서,
    강유전성 폴리머 메모리를 포함하는 회로.
  42. 제40항에 있어서,
    상기 캐시 메모리는 온도 센서를 포함하는 회로.
  43. 집적 회로에 있어서,
    강유전성 폴리머 메모리 어레이; 및
    온도 센서를 포함하는 집적 회로.
  44. 제43항에 있어서,
    상기 어레이는 캐시 메모리인 집적 회로.
  45. 제44항에 있어서,
    상기 어레이는 디스크 캐시 메모리인 집적 회로.
KR1020067006347A 2003-09-11 2004-09-10 온도 민감형 메모리용 적응형 캐시 알고리즘 KR100824476B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/660,310 2003-09-11
US10/660,310 US7233880B2 (en) 2003-09-11 2003-09-11 Adaptive cache algorithm for temperature sensitive memory

Publications (2)

Publication Number Publication Date
KR20060063979A true KR20060063979A (ko) 2006-06-12
KR100824476B1 KR100824476B1 (ko) 2008-04-22

Family

ID=34273636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067006347A KR100824476B1 (ko) 2003-09-11 2004-09-10 온도 민감형 메모리용 적응형 캐시 알고리즘

Country Status (9)

Country Link
US (2) US7233880B2 (ko)
EP (1) EP1668514B1 (ko)
JP (1) JP3990439B2 (ko)
KR (1) KR100824476B1 (ko)
CN (1) CN100573475C (ko)
AT (1) ATE352065T1 (ko)
DE (1) DE602004004414T2 (ko)
MY (1) MY138458A (ko)
WO (1) WO2005026965A1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4166757B2 (ja) * 2003-05-16 2008-10-15 富士通株式会社 初期設定装置、初期設定方法、初期設定プログラムおよび情報処理装置
US7467280B2 (en) * 2006-07-05 2008-12-16 International Business Machines Corporation Method for reconfiguring cache memory based on at least analysis of heat generated during runtime, at least by associating an access bit with a cache line and associating a granularity bit with a cache line in level-2 cache
US8683139B2 (en) * 2006-10-31 2014-03-25 Hewlett-Packard Development Company, L.P. Cache and method for cache bypass functionality
KR100916550B1 (ko) 2007-10-08 2009-09-14 고려대학교 산학협력단 악의적인 코드에 의한 명령어 캐쉬메모리의 손상 방지 방법
US20090138220A1 (en) * 2007-11-28 2009-05-28 Bell Jr Robert H Power-aware line intervention for a multiprocessor directory-based coherency protocol
JP4643671B2 (ja) * 2008-03-11 2011-03-02 株式会社東芝 メモリシステム
US8706950B2 (en) 2008-03-01 2014-04-22 Kabushiki Kaisha Toshiba Memory system
US8364901B2 (en) * 2009-02-13 2013-01-29 Micron Technology, Inc. Memory prefetch systems and methods
US8782667B2 (en) * 2010-12-27 2014-07-15 International Business Machines Corporation Weather adaptive environmentally hardened appliances
US8719531B2 (en) * 2011-06-14 2014-05-06 Western Digital Technologies, Inc. System and method for performing data retention that incorporates environmental conditions
US20130080679A1 (en) * 2011-09-26 2013-03-28 Lsi Corporation System and method for optimizing thermal management for a storage controller cache
US9151845B2 (en) * 2012-01-05 2015-10-06 Cambridge Silicon Radio Limited Reverse frequency and time aiding
JP5787840B2 (ja) 2012-07-26 2015-09-30 株式会社東芝 記憶システムおよび記憶システムのデータ書き込み方法
US9584617B2 (en) * 2013-12-31 2017-02-28 Successfactors, Inc. Allocating cache request in distributed cache system based upon cache object and marker identifying mission critical data
US9740426B2 (en) 2014-09-19 2017-08-22 Lenovo (Singapore) Pte. Ltd. Drive array policy control
TWI637268B (zh) * 2017-03-22 2018-10-01 慧榮科技股份有限公司 主機裝置與資料傳輸速率控制方法
US10013194B1 (en) * 2017-06-02 2018-07-03 Western Digital Technologies, Inc. Handling thermal shutdown for memory devices
US10572388B2 (en) * 2017-08-30 2020-02-25 Micron Technology, Inc. Managed NVM adaptive cache management
KR20190064033A (ko) * 2017-11-30 2019-06-10 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US10929062B2 (en) 2018-11-07 2021-02-23 International Business Machines Corporation Gradually throttling memory due to dynamic thermal conditions
KR20210066631A (ko) 2019-11-28 2021-06-07 삼성전자주식회사 메모리에 데이터를 기입하기 위한 장치 및 방법
CN113707192B (zh) * 2021-09-01 2023-02-28 合肥兆芯电子有限公司 存储器温控调频方法及存储器温控调频系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091846A (en) * 1986-10-03 1992-02-25 Intergraph Corporation Cache providing caching/non-caching write-through and copyback modes for virtual addresses and including bus snooping to maintain coherency
US5155843A (en) * 1990-06-29 1992-10-13 Digital Equipment Corporation Error transition mode for multi-processor system
US5524212A (en) * 1992-04-27 1996-06-04 University Of Washington Multiprocessor system with write generate method for updating cache
EP0600626A1 (en) * 1992-11-13 1994-06-08 Cyrix Corporation Coherency for write-back cache in a system designed for write-through cache
US5539345A (en) 1992-12-30 1996-07-23 Digital Equipment Corporation Phase detector apparatus
JPH07130080A (ja) * 1993-11-02 1995-05-19 Olympus Optical Co Ltd 情報記録装置
US5737748A (en) * 1995-03-15 1998-04-07 Texas Instruments Incorporated Microprocessor unit having a first level write-through cache memory and a smaller second-level write-back cache memory
US5608892A (en) * 1995-06-09 1997-03-04 Alantec Corporation Active cache for a microprocessor
US5719800A (en) * 1995-06-30 1998-02-17 Intel Corporation Performance throttling to reduce IC power consumption
US5815648A (en) * 1995-11-14 1998-09-29 Eccs, Inc. Apparatus and method for changing the cache mode dynamically in a storage array system
US5761705A (en) * 1996-04-04 1998-06-02 Symbios, Inc. Methods and structure for maintaining cache consistency in a RAID controller having redundant caches
US5870616A (en) * 1996-10-04 1999-02-09 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US6029006A (en) * 1996-12-23 2000-02-22 Motorola, Inc. Data processor with circuit for regulating instruction throughput while powered and method of operation
US5974438A (en) * 1996-12-31 1999-10-26 Compaq Computer Corporation Scoreboard for cached multi-thread processes
US5956289A (en) * 1997-06-17 1999-09-21 Micron Technology, Inc. Clock signal from an adjustable oscillator for an integrated circuit
US6088799A (en) * 1997-12-11 2000-07-11 International Business Machines Corporation Security method and system for persistent storage and communications on computer network systems and computer network systems employing the same
US5996289A (en) * 1998-04-23 1999-12-07 Building Materials Corporation Of America Soffit vent
US6470289B1 (en) * 1999-08-05 2002-10-22 Compaq Information Technologies Group, L.P. Independently controlling passive and active cooling in a computer system
US6438647B1 (en) * 2000-06-23 2002-08-20 International Business Machines Corporation Method and apparatus for providing battery-backed immediate write back cache for an array of disk drives in a computer system
EP1182552A3 (en) 2000-08-21 2003-10-01 Texas Instruments France Dynamic hardware configuration for energy management systems using task attributes
US6725342B1 (en) * 2000-09-26 2004-04-20 Intel Corporation Non-volatile mass storage cache coherency apparatus
US6564288B2 (en) * 2000-11-30 2003-05-13 Hewlett-Packard Company Memory controller with temperature sensors
US6662136B2 (en) * 2001-04-10 2003-12-09 International Business Machines Corporation Digital temperature sensor (DTS) system to monitor temperature in a memory subsystem
US6970985B2 (en) * 2002-07-09 2005-11-29 Bluerisc Inc. Statically speculative memory accessing
NO317905B1 (no) * 2002-09-11 2004-12-27 Thin Film Electronics Asa Fremgangsmate for a operere ferroelektrisk eller elektret minneinnretning og en innretning av denne art
US7428644B2 (en) * 2003-06-20 2008-09-23 Micron Technology, Inc. System and method for selective memory module power management

Also Published As

Publication number Publication date
KR100824476B1 (ko) 2008-04-22
WO2005026965A1 (en) 2005-03-24
US20060122805A1 (en) 2006-06-08
US20050060126A1 (en) 2005-03-17
JP2007505406A (ja) 2007-03-08
DE602004004414T2 (de) 2007-08-23
ATE352065T1 (de) 2007-02-15
JP3990439B2 (ja) 2007-10-10
US7233880B2 (en) 2007-06-19
DE602004004414D1 (de) 2007-03-08
EP1668514A1 (en) 2006-06-14
EP1668514B1 (en) 2007-01-17
MY138458A (en) 2009-06-30
CN1849593A (zh) 2006-10-18
CN100573475C (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
KR100824476B1 (ko) 온도 민감형 메모리용 적응형 캐시 알고리즘
KR950010826B1 (ko) 계산기시스템으로 동작하는 소프트웨어를 중단, 재개하기 위한 장치
KR101844206B1 (ko) 자가-리프레시 절전 모드를 갖는 솔리드 스테이트 드라이브
KR100492041B1 (ko) 캐시를구비한데이터처리시스템및그방법
JP5060487B2 (ja) ダイナミックメモリサイジングのレイテンシを最適化する方法、システムおよびプログラム
US8108615B2 (en) Prefetching controller using a counter
KR101749466B1 (ko) 비휘발성 메모리에 대한 데이터의 이벤트 트리거링된 저장
US8347141B2 (en) Method and apparatus to maintain data integrity in disk cache memory during and after periods of cache inaccessibility
JP4619437B2 (ja) 温度に基づく適応周波数境界制御
US8656112B2 (en) Checkpointed tag prefetcher
KR101506675B1 (ko) 보조 전원 장치를 갖는 사용자 장치
EP2972808A1 (en) System and method for predicting and improving boot-up sequence
WO2007024435A2 (en) Dynamic memory sizing for power reduction
KR102515417B1 (ko) 캐시 메모리 장치 및 그것의 동작 방법
JP2010049701A (ja) ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス
EP1579460A2 (en) Various methods and apparatuses to track failing memory locations to enable implementations for invalidating repeatedly failing memory locations
CN112631829B (zh) 用于存储器阵列的印迹恢复的方法及存储器系统
US7899992B2 (en) Cache circuit and control circuits of a cache memory
JP2002007210A (ja) デジタルデータ処理システム、それに使用される集積回路キャッシュメモリ装置およびキャッシュメモリの動作方法
US20060280002A1 (en) Memory system having fast and slow data reading mechanisms
KR101298171B1 (ko) 메모리 시스템 및 그 관리 방법
USRE50205E1 (en) Computing system with adaptive back-up mechanism and method of operation thereof
JPH02151950A (ja) キャッシュメモリコントローラ
JPH10143296A (ja) 演算処理装置の動作検出方法
KR20130086329A (ko) 메모리 시스템 및 그 관리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee