JP2007501483A - トラック/ホールド回路 - Google Patents
トラック/ホールド回路 Download PDFInfo
- Publication number
- JP2007501483A JP2007501483A JP2006522459A JP2006522459A JP2007501483A JP 2007501483 A JP2007501483 A JP 2007501483A JP 2006522459 A JP2006522459 A JP 2006522459A JP 2006522459 A JP2006522459 A JP 2006522459A JP 2007501483 A JP2007501483 A JP 2007501483A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- track
- bootstrap
- hold circuit
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
- Dc-Dc Converters (AREA)
- Radar Systems Or Details Thereof (AREA)
- Communication Control (AREA)
- Vehicle Body Suspensions (AREA)
Abstract
スイッチ(10)とキャパシタ(12)を備えるトラック/ホールド回路である。第1のブートストラップスイッチ(14a)は、その入力として、クロック信号clkin及び入力信号Vinを有する。第1のブートストラップスイッチ(14a)から出力されるクロック信号clkbootは、スイッチ(10)のゲートに印加される。第1のブートストラップスイッチ(14a)は、電流源(20)という形のレベルシフト手段及びバッファ手段(30)を介して、当該回路の入力Vinと出力Vsとの間に接続されている。第2のブートストラップスイッチ(14b)が設けられており、第2のブートストラップスイッチ(14b)は、その入力として、クロック信号clkin及び入力信号Vinを有する。第2のブートストラップスイッチ(14b)から出力される逆位相クロック信号clknbootは、スイッチ(10)のいずれかの側に接続されている2つのダミースイッチ(16)のゲートに印加される。
Description
本発明は、トラック/ホールド回路に関し、特に、アナログデジタル変換器内で使用するためのトラック/ホールド回路に関する。
高速アナログデジタル変換器(ADC’s)は、多くの画像システム、映像システム、及びデジタル通信システムの全般的性能に関して重要な役割を果たしており、多くの様々なアーキテクチャを利用して順調に開発が進められている。
図1を参照すると、スイッチ10及びキャパシタ12からなるシンプルなトラック/ホールド(T/H)回路が図示されている。スイッチ10は、1つ又は2つ以上のMOSトランジスタを使用して実現可能であり、当該回路のトラックモード(キャパシタ中の電荷が入力信号をトラックする)の間には閉じられており、当該回路のホールドモードの間には開いている。以下のような事実を含め、この構成に関しては多くの不都合が存在する。すなわち、スイッチ10のRon及びスイッチングオフの間のキャパシタ12への電荷注入は、入力信号に依存しており、そのため、明らかに望ましくないオフセット及び歪みを引き起こす。
図2を参照するに、この問題に対する解決策として知られているのが、クロックclkとスイッチ10のゲートとの間にブートストラップ回路14を設けることである。ブートストラップ回路14は付加入力端子を有しており、ブートストラップされたクロック信号clkbootが、ブートストラップスイッチ14から出力されて、スイッチ10のゲートに印加される。このようにして、スイッチ10のゲートに送出されるクロック信号は、入力信号に依存することになり、Vclkboot_high=Vin+VDDとなる。ここで、スイッチ10の駆動電圧Vsは、常にVDDと等しく、従って、Vinには依存しない。その結果、オフセットは依然として残るものの、歪みは抑えられる。
図3を参照するに、これに対する解決策としてよく知られているのが、ダミースイッチ16を使用することであり、当該ダミースイッチ16が本来のスイッチ10の逆位相でクロック制御され、その結果スイッチ10の電荷注入が補償され、オフセットが抑制されることになる。図示されているように、第1のブートストラップスイッチ14aは、ブートストラップされたクロック信号を、スイッチ10のゲートに供給し、第2のブートストラップスイッチ14bは、ブートストラップされた逆位相クロック信号を、ダミースイッチ16のゲートに供給する。
しかしながら、トラック/ホールド回路がホールドモードのときには、ダミースイッチ16上のクロックは、ハイであり、入力信号に依存する。これは、ダミースイッチ16のゲートキャパシタンスを介してサンプルキャパシタ12にクロストークを与え、当該クロストークは、再び歪みをもたらす。更に、広いバンド幅及び低い歪みを達成するためには、スイッチ10のVgsは、スイッチ10のRonを最小化するよう、最大でなければならない。しかしながら、図3の構成において、VgsはたったVDD−0.5Vである。
米国特許6525574号は、入力信号をサンプルホールドするサンプルホールド回路について説明しており、前記回路は、前記信号をホールドする負荷キャパシタと、前記負荷キャパシタのチャージング(充電)を制御するスイッチと、前記スイッチの動作を制御するブースト回路と、を含んでいる。前記ブースト回路は、増大した電圧を前記スイッチのゲートに供給し、前記スイッチのサイズの増大及び前記スイッチのオン抵抗の実効的な低下を回避する。それにより、前記スイッチ上の閾値電圧の変動が補償される。また、サンプリングスイッチの実効的なオン抵抗がほぼ一定に保たれ、その結果、サンプル信号の歪みが最小化される。
我々は、改善された装置を発明した。
当該発明によれば、入力信号及び出力信号と、ブートストラップスイッチとを有するトラック/ホールド回路であって、前記ブートストラップスイッチが、その入力として、クロック信号及び入力信号を有し、前記入力信号が、レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されており、前記ブートストラップスイッチの前記入力信号が、前記回路の前記出力信号を含む(comprises)ことを特徴とするトラック/ホールド回路が提供される。
当該発明によれば、入力信号及び出力信号と、ブートストラップスイッチとを有するトラック/ホールド回路であって、前記ブートストラップスイッチが、その入力として、クロック信号及び入力信号を有し、前記入力信号が、レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されており、前記ブートストラップスイッチの前記入力信号が、前記回路の前記出力信号を含む(comprises)ことを特徴とするトラック/ホールド回路が提供される。
好適には、前記トラック/ホールド回路は、2つ又は3つ以上のブートストラップスイッチを含み、個々の前記ブートストラップスイッチの前記入力信号は、前記レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されている。
例示的な一実施形態では、前記バッファ手段は、MOSトランジスタ、好適にはPMOSトランジスタ、を備えるようにしてもよい。
好適な実施形態では、前記トラック/ホールド回路は、キャパシタを備え、前記入力信号は、スイッチを介して、前記キャパシタに接続されており、前記スイッチは、前記回路のトラックモードの間には閉じられており、前記回路のホールドモードの間には開いている。好ましくは、1つ又は2つ以上のダミースイッチを設け、前記1つ又は2つ以上のダミースイッチが、前記入力信号を前記キャパシタに接続する前記スイッチの逆位相でクロック制御される(clocked)、ようにすることもできる。好適には、前記入力信号は、前記ブートストラップスイッチを介して、前記ダミースイッチに接続されており、前記ブートストラップスイッチは、付加入力として、逆位相クロック信号を有する。
また、当該発明によれば、上記の文中で規定されているようなトラック/ホールド回路を含むアナログデジタル変換器が提供される。
本発明のこれらの及びその他の側面は、以下に記載の実施形態から明らかになり、以下に記載の実施形態を参照することで明確になる。
以下、本発明の実施形態は、単なる例として、添付の図面を参照しつつ説明されることになる。
図5を参照するに、当該発明の例示的な一実施形態によるトラック/ホールド回路は、前述のように、スイッチ10とキャパシタ12とを備えている。第1のブートストラップスイッチ14aは、その入力として、クロック信号clkと、入力信号Vsとを有しており、当該入力信号Vsは、トラックされてホールドされた入力信号Vinのレベルシフトされたバージョンである。第1のブートストラップスイッチ14aから出力されるクロック信号clkbootは、スイッチ10のゲートに印加され、ここでVin+Vddと等しくなり、Vlevelshift相当のレベルシフトが、電流源20という形の手段及びバッファ手段30で実施される。ここで、スイッチの10の駆動電圧Vgsは、Vdd+Vlevelshift=Vdd+0.5Vとなるが、これは図3の装置におけるそれよりも高い。
第2のブートストラップスイッチ14bが設けられており、第2のブートストラップスイッチ14bは、その入力として、逆位相クロック信号clkと、レベルシフト入力信号Vsとを有している。第2のブートストラップスイッチ14bから出力される逆位相クロック信号clknbootは、スイッチ10のいずれかの側に接続されている2つのダミースイッチ16のゲートに印加される。留意されたいのは、ホールドモードではVsは一定であり、よって、図3の装置の場合とは異なり、サンプルキャパシタ12へのクロストークは起こらないということである。
ブートスプラットスイッチにはいくつかの異なる構成が存在し、その中の1つが、図4に図示されている。その他のブートストラップ技術の実装形態は、当該技術分野ではよく知られており、本発明はこの観点に限定されるものではない。
図5に図示されているトラック/ホールド回路は、例えば8ビットアナログデジタル変換器への入力として使用可能であり、当該変換器の内部で、当該回路は、最大500MHzに至るまで良好な性能を発揮することが可能であり、それにより、本発明の広いバンド幅及び低い歪みが立証されることになる。
留意されるべきは、上述の実施形態は、本発明を限定しているというよりはむしろ説明している、ということであり、且つ、当業者は、添付の特許請求の範囲により規定される本発明の領域から離れることなく、多くの代替的な実施形態を設計することができる、ということである。特許請求の範囲において、括弧内に記載の参照符号は、特許請求の範囲を限定するように解釈されるべきではない。単語「備える、含む(comprising)」及び「備える、含む(comprises)」等は、全体として請求項又は明細書中で列挙されている要素・ステップ以外の要素・ステップを排除するものではない。1つの要素(an element)についての単数形の言及は、2つ以上の当該要素(such elements)についての複数形の言及を排除するものではなく、逆も同様である。本発明は、いくつかの別個の要素を備えるハードウェア手段と、適切にプログラムされたコンピュータ手段により実施されるようにしてもよい。いくつかの手段を列挙している装置請求項において、それらの手段の内のいくつかは、1つの同じハードウェアにより具体化されるようにしてもよい。単に特定の複数の手段が互いに異なる従属請求項において説明されているという事実は、これらの手段の組み合わせが有用ではないということを意味するものではない。
Claims (9)
- 入力信号及び出力信号と、ブートストラップスイッチとを有するトラック/ホールド回路であって、
前記ブートストラップスイッチは、その入力として、クロック信号及び入力信号を有し、
前記入力信号は、レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されており、
前記ブートストラップスイッチの前記入力信号が、前記回路の前記出力信号を含むことを特徴とするトラック/ホールド回路。 - 2つ又は3つ以上のブートストラップスイッチを含み、個々の前記ブートストラップスイッチの前記入力信号は、前記レベルシフト手段及びバッファ手段を介して、前記回路の前記出力信号に接続されている、請求項1に記載のトラック/ホールド回路。
- 前記バッファ手段は、MOSトランジスタを備える、請求項1又は2に記載のトラック/ホールド回路。
- 前記MOSトランジスタは、PMOSトランジスタである、請求項3に記載のトラック/ホールド回路。
- 更に、キャパシタを備え、前記入力信号は、スイッチを介して、前記キャパシタに接続されており、前記スイッチは、前記回路のトラックモードの間には閉じられており、前記回路のホールドモードの間には開いている、請求項1乃至4のいずれか1項に記載のトラック/ホールド回路。
- 更に、1つ又は2つ以上のダミースイッチを備え、前記1つ又は2つ以上のダミースイッチは、前記入力信号を前記キャパシタに接続している前記スイッチの逆位相でクロック制御される、請求項5に記載のトラック/ホールド回路。
- 前記入力信号は、ブートストラップスイッチを介して、前記ダミースイッチに接続されており、前記ブートストラップスイッチは、付加入力として、逆位相クロック信号を有する、請求項6に記載のトラック/ホールド回路。
- 請求項1乃至7のいずれか1項に記載のトラック/ホールド回路を含むアナログデジタル変換器。
- 請求項8に記載のアナログデジタル変換器を含む集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03102417 | 2003-08-04 | ||
PCT/IB2004/051314 WO2005013284A1 (en) | 2003-08-04 | 2004-07-28 | Track-and-hold circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007501483A true JP2007501483A (ja) | 2007-01-25 |
Family
ID=34112490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006522459A Pending JP2007501483A (ja) | 2003-08-04 | 2004-07-28 | トラック/ホールド回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20060192546A1 (ja) |
EP (1) | EP1654737B1 (ja) |
JP (1) | JP2007501483A (ja) |
KR (1) | KR20060054418A (ja) |
CN (1) | CN1830037B (ja) |
AT (1) | ATE482453T1 (ja) |
DE (1) | DE602004029258D1 (ja) |
WO (1) | WO2005013284A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
US8471596B2 (en) | 2006-06-02 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
JP2013535943A (ja) * | 2010-08-17 | 2013-09-12 | 日本テキサス・インスツルメンツ株式会社 | 調整可能な帯域幅を備えたトラックアンドホールドアーキテクチャ |
JP2013225838A (ja) * | 2012-03-23 | 2013-10-31 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
JP2013229850A (ja) * | 2012-03-28 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
JP2014022414A (ja) * | 2012-07-12 | 2014-02-03 | Mitsumi Electric Co Ltd | 半導体集積回路 |
JP2014064434A (ja) * | 2012-09-24 | 2014-04-10 | Sharp Corp | サンプルホールド回路およびスイッチング電源回路 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2871630B1 (fr) * | 2004-06-11 | 2007-02-09 | Commissariat Energie Atomique | Procede de commande d'un interrupteur analogique |
KR100693819B1 (ko) | 2005-07-14 | 2007-03-12 | 삼성전자주식회사 | 트랙 앤 홀드 회로 및 트랙 앤 홀드 방법 |
EP1821313A1 (en) | 2006-02-17 | 2007-08-22 | Sicon Semiconductor AB | Track and hold circuit |
JP5069950B2 (ja) * | 2006-06-02 | 2012-11-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
US8502594B2 (en) * | 2008-12-31 | 2013-08-06 | Linear Technology Corporation | Bootstrap transistor circuit |
US8344795B2 (en) | 2011-01-20 | 2013-01-01 | International Business Machines Corporation | Self-calibrated, broadband, tunable, active filter with unity gain cells for multi-standard and/or multiband channel selection |
US8350738B2 (en) | 2011-01-20 | 2013-01-08 | International Business Machines Corporation | Track and hold amplifiers and digital calibration for analog-to-digital converters |
US8674863B2 (en) * | 2011-06-07 | 2014-03-18 | Microchip Technology Incorporated | Distributed bootstrap switch |
US8593181B2 (en) * | 2011-08-04 | 2013-11-26 | Analog Devices, Inc. | Input switches in sampling circuits |
EP2634774B1 (en) | 2012-02-28 | 2019-09-18 | Nxp B.V. | Track and hold circuit and method |
EP2893641B1 (en) * | 2012-09-07 | 2021-12-15 | Analog Devices International Unlimited Company | Analog to digital converter including a pre-charge circuit |
CN102882526A (zh) * | 2012-10-23 | 2013-01-16 | 四川和芯微电子股份有限公司 | Adc采样电路 |
US10128771B2 (en) * | 2016-08-17 | 2018-11-13 | Texas Instruments Incorporated | Powering electricity meter circuit front end with coreless PCB transformer |
KR102088669B1 (ko) | 2018-09-21 | 2020-03-13 | 연세대학교 산학협력단 | Rf 선형 기술을 적용하는 고속의 트랙 및 홀드 장치 |
KR102600334B1 (ko) | 2018-12-17 | 2023-11-10 | 삼성전자주식회사 | 부트스트랩 회로 및 이를 이용한 샘플링 회로 |
EP4106198A1 (en) * | 2021-06-18 | 2022-12-21 | Socionext Inc. | Sampling switch circuits |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5097345U (ja) * | 1973-12-31 | 1975-08-14 | ||
JPS51137212U (ja) * | 1975-04-28 | 1976-11-05 | ||
JPS6112639Y2 (ja) * | 1980-10-22 | 1986-04-19 | ||
JPS61230522A (ja) * | 1985-04-05 | 1986-10-14 | Nec Corp | サンプルホ−ルド回路 |
JPS6368199U (ja) * | 1986-10-21 | 1988-05-09 | ||
JPH02302999A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | サンプルホールド回路 |
JPH07262789A (ja) * | 1994-03-18 | 1995-10-13 | Nec Corp | サンプル・ホールド回路 |
JP2000134097A (ja) * | 1998-10-22 | 2000-05-12 | Haruo Kobayashi | トラックホールド回路及びトラックホールド回路用バッファ回路 |
JP2001110195A (ja) * | 1999-10-08 | 2001-04-20 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
US20020084808A1 (en) * | 2000-12-28 | 2002-07-04 | Intel Corporation | Low charge-dump transistor switch |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5350952A (en) * | 1992-07-06 | 1994-09-27 | Hughes Aircraft Company | Sample and hold circuit with push-pull output charging current |
GB9218987D0 (en) * | 1992-09-08 | 1992-10-21 | Fujitsu Ltd | Voltage storage circuits |
US6329848B1 (en) * | 2000-04-27 | 2001-12-11 | Maxim Integrated Products, Inc. | Sample and hold circuits and methods |
-
2004
- 2004-07-28 KR KR1020067002310A patent/KR20060054418A/ko not_active Application Discontinuation
- 2004-07-28 DE DE602004029258T patent/DE602004029258D1/de not_active Expired - Lifetime
- 2004-07-28 WO PCT/IB2004/051314 patent/WO2005013284A1/en active Application Filing
- 2004-07-28 JP JP2006522459A patent/JP2007501483A/ja active Pending
- 2004-07-28 EP EP04744667A patent/EP1654737B1/en not_active Expired - Lifetime
- 2004-07-28 AT AT04744667T patent/ATE482453T1/de not_active IP Right Cessation
- 2004-07-28 US US10/566,763 patent/US20060192546A1/en not_active Abandoned
- 2004-07-28 CN CN2004800221526A patent/CN1830037B/zh not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5097345U (ja) * | 1973-12-31 | 1975-08-14 | ||
JPS51137212U (ja) * | 1975-04-28 | 1976-11-05 | ||
JPS6112639Y2 (ja) * | 1980-10-22 | 1986-04-19 | ||
JPS61230522A (ja) * | 1985-04-05 | 1986-10-14 | Nec Corp | サンプルホ−ルド回路 |
JPS6368199U (ja) * | 1986-10-21 | 1988-05-09 | ||
JPH02302999A (ja) * | 1989-05-16 | 1990-12-14 | Mitsubishi Electric Corp | サンプルホールド回路 |
JPH07262789A (ja) * | 1994-03-18 | 1995-10-13 | Nec Corp | サンプル・ホールド回路 |
JP2000134097A (ja) * | 1998-10-22 | 2000-05-12 | Haruo Kobayashi | トラックホールド回路及びトラックホールド回路用バッファ回路 |
JP2001110195A (ja) * | 1999-10-08 | 2001-04-20 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
US20020084808A1 (en) * | 2000-12-28 | 2002-07-04 | Intel Corporation | Low charge-dump transistor switch |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8471596B2 (en) | 2006-06-02 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus having the same |
JP2011147247A (ja) * | 2010-01-13 | 2011-07-28 | Oki Semiconductor Co Ltd | ブートストラップ回路及び集積回路 |
JP2013535943A (ja) * | 2010-08-17 | 2013-09-12 | 日本テキサス・インスツルメンツ株式会社 | 調整可能な帯域幅を備えたトラックアンドホールドアーキテクチャ |
JP2013225838A (ja) * | 2012-03-23 | 2013-10-31 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
JP2013229850A (ja) * | 2012-03-28 | 2013-11-07 | Asahi Kasei Electronics Co Ltd | ブートストラップスイッチ回路 |
JP2014022414A (ja) * | 2012-07-12 | 2014-02-03 | Mitsumi Electric Co Ltd | 半導体集積回路 |
JP2014064434A (ja) * | 2012-09-24 | 2014-04-10 | Sharp Corp | サンプルホールド回路およびスイッチング電源回路 |
Also Published As
Publication number | Publication date |
---|---|
EP1654737A1 (en) | 2006-05-10 |
US20060192546A1 (en) | 2006-08-31 |
CN1830037A (zh) | 2006-09-06 |
ATE482453T1 (de) | 2010-10-15 |
KR20060054418A (ko) | 2006-05-22 |
CN1830037B (zh) | 2011-04-13 |
EP1654737B1 (en) | 2010-09-22 |
DE602004029258D1 (de) | 2010-11-04 |
WO2005013284A1 (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007501483A (ja) | トラック/ホールド回路 | |
US6323697B1 (en) | Low distortion sample and hold circuit | |
US6118326A (en) | Two-phase bootstrapped CMOS switch drive technique and circuit | |
US7453291B2 (en) | Switch linearized track and hold circuit for switch linearization | |
US7385427B2 (en) | Sample-and-hold circuits having reduced channel conductance variation and methods of operation thereof | |
JPH10312698A (ja) | Mosサンプル・アンド・ホールド回路 | |
US6992509B2 (en) | Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements | |
US10461725B2 (en) | Voltage comparator, voltage comparison method of the same, and reset method of the same | |
JP2005333465A (ja) | サンプリングスイッチ | |
US5945872A (en) | Two-phase boosted CMOS switch drive technique and circuit | |
JP2009527164A (ja) | トラックホールド回路 | |
US7279940B1 (en) | Switched-capacitor circuit with time-shifted switching scheme | |
US7015729B1 (en) | Apparatus and method for sample-and-hold with boosted holding switch | |
US9261541B2 (en) | Sampling device and circuit having a single voltage supply | |
US20140043092A1 (en) | Input switches in sampling circuits | |
US6518901B2 (en) | Boosted switch device for a sampler of an analog/digital converter, and operating method thereof | |
US7119585B2 (en) | Sample and hold circuit based on an ultra linear switch | |
US20050219102A1 (en) | Analog switch circuit and sample-and-hold circuit including the same | |
JP2591066B2 (ja) | アナログスイッチ回路 | |
US20060202722A1 (en) | Sample-and-hold circuits | |
JP2000134097A (ja) | トラックホールド回路及びトラックホールド回路用バッファ回路 | |
US20090201280A1 (en) | Image display system | |
WO2009153921A1 (ja) | アナログスイッチ | |
JP2004129276A (ja) | トラックアンドホールド回路 | |
US11689200B2 (en) | Sampling switch circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070726 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101130 |