JP2007334061A - 液晶パネル駆動回路及び液晶表示装置 - Google Patents

液晶パネル駆動回路及び液晶表示装置 Download PDF

Info

Publication number
JP2007334061A
JP2007334061A JP2006166705A JP2006166705A JP2007334061A JP 2007334061 A JP2007334061 A JP 2007334061A JP 2006166705 A JP2006166705 A JP 2006166705A JP 2006166705 A JP2006166705 A JP 2006166705A JP 2007334061 A JP2007334061 A JP 2007334061A
Authority
JP
Japan
Prior art keywords
circuit
voltage
video signal
adjustment
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006166705A
Other languages
English (en)
Inventor
Yashiro Fujimoto
矢城 藤本
Hisahide Kodama
尚英 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006166705A priority Critical patent/JP2007334061A/ja
Publication of JP2007334061A publication Critical patent/JP2007334061A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】温度状態によって線形性が崩れてしまい、液晶パネルに実際に表示したいものとは異なる色彩の映像が表示されることを抑制すること。
【解決手段】デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部20を備えた液晶パネル駆動回路7において、映像信号生成部20の電圧シフト量及び電圧増幅率を調整する調整部30を備え、調整部30は、基準デジタルデータを出力する基準データ出力回路36と、基準電圧を生成する基準電圧生成回路31と、基準デジタルデータを映像信号生成部20に入力したときにこの映像信号生成部20から出力される電圧と基準電圧とを比較する比較回路32と、比較回路32の比較結果に応じて、映像信号生成部20の電圧シフト量及び電圧増幅率を調整する調整回路33とを備えた。
【選択図】図2

Description

本発明は、液晶パネル駆動回路及び液晶表示装置に関する。詳細には、デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を有する液晶パネル駆動回路及び液晶表示装置に関する。
液晶表示装置は、各種電子機回路等の表示装置として広く使用されている。例えば、パーソナルコンピュータ、デジタルカメラ、プロジェクタなどである。
この液晶表示装置は、液晶パネルと、この液晶パネルを駆動する液晶パネル駆動回路を有している。液晶パネル駆動回路は、入力されるデジタルデータをアナログ映像信号に変換して、液晶パネルに入力することによって、液晶パネルに映像(画像)を表示する(例えば、特許文献1参照)。
ここで従来の液晶パネル駆動回路の構成を図面を参照して説明する。図10は従来の液晶パネル駆動回路を説明するための図である。
図10に示すように、従来の液晶パネル駆動回路100は、入力されるデジタルデータSig10をD/A変換するD/A変換回路121と、D/A変換回路121から出力される信号Sig11の電圧レベルをVbだけシフトするレベルシフト回路122と、レベルシフト回路122から出力される信号Sig12を電圧増幅(増幅率A)する増幅回路123とを有しており、デジタルデータとして入力されるデジタル映像信号からアナログ映像信号を生成する。
この液晶パネル駆動回路100において、入力されるデジタルデータに対する出力信号レベルはできるだけ線形出力とすることが望ましい。
ところが、液晶パネル駆動回路100における製造時のばらつきにより線形性が崩れ、理想の出力レベルからずれが生じてしまう。線形性に影響するばらつきとしては、例えば、回路を構成しているMOSトランジスタの基準サイズにおける電圧−電流の関係を表す係数であるβのばらつき、しきい電圧VTのばらつき、製造時の露光等に起因したL(長さ),W(幅)のばらつき、更には容量C、抵抗Rのばらつき等がある。
このように線形性が崩れた状態で、液晶パネル駆動回路100によってアナログ映像信号を生成し、液晶パネルへ出力すると、液晶パネルに実際に表示したいものとは異なる色彩の映像が表示されることになる。
そこで、従来の液晶パネル駆動回路100においては、図10に示すように、ゲイン調整(Gain Trimming)回路134、オフセット調整(Offset Trimming)回路135とを設けており、液晶パネル駆動回路100の製造時に、これらの回路に調整値を設定することによって、液晶パネル駆動回路100の線形性を向上させている。なお、この調整値の設定は、ゲイン調整回路134及びオフセット調整回路135に配置されたヒューズ等を切断することにより行われる。
ゲイン調整回路134及びオフセット調整回路135へそれぞれ設定する調整値は、製造工程において検査装置によって決定される。すなわち、検査装置は、テストデータを液晶パネル駆動回路100へ入力し、その出力結果に基づいてその調整値を決定する。
ここで、液晶パネル駆動回路100における出力範囲内の全ての信号レベルを調整することは困難であるため、出力電圧範囲内のある任意の出力レベル(出力電圧範囲内のセンター電圧Vc)及び出力振幅A・Va(ゲイン)を理想の電圧値に調整する方法を用いている。
すなわち、検査装置から所定のテストデータを液晶パネル駆動回路100へ入力し、その出力結果からセンター電圧Vc及び出力振幅A・Vaが所定の値になるような調整値を検査装置により決定し、ゲイン調整回路134及びオフセット調整回路135に設定するのである。
特開2005−321745号公報
上述のように、従来の液晶パネル駆動回路は、製造工程でゲイン調整及びオフセット調整することにより、製造上のばらつきの影響を抑制し、線形性を向上させている。
しかし、上記係数βやしきい電圧VTなどのパラメータは、温度特性などの環境に依存する特性を有している。従って、周囲温度の変化や液晶パネル駆動回路自身の発熱などにより出力レベルがずれてしまう。
従来の液晶パネル駆動回路は、製造時にのみゲイン調整及びオフセット調整を行っているため、実際の使用時に温度状態によって線形性が崩れてしまうと、液晶パネルに実際に表示したいものとは異なる色彩の映像が表示されるという課題がある。
また、ヒューズ等を配置したトリミング回路を必要とするため回路規模が大きくなり、液晶パネル駆動回路を半導体で構成する場合、チップ面積が増大することになるという課題もある。
本発明の解決しようとする課題は以上の如くであり、かかる課題を解決するために、請求項1に記載の発明は、デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を備えた液晶パネル駆動回路において、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備え、前記調整部は、基準デジタルデータを出力する基準データ出力回路と、基準電圧を生成する基準電圧生成回路と、前記基準デジタルデータを前記映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と前記基準電圧とを比較する比較回路と、前記比較回路の比較結果に応じて、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路とを備えたことを特徴とする。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記映像信号生成部は、前記デジタルデータをD/A変換するD/A変換回路と、前記D/A変換回路から出力される信号の電圧レベルをシフトするレベルシフト回路と、前記レベルシフト回路から出力される信号を電圧増幅する増幅回路と、を備えており、前記基準データ出力回路は、前記基準デジタルデータとして、第1基準デジタルデータと第2基準デジタルデータとを前記D/A変換回路へ出力するものであり、前記基準電圧生成回路は、前記基準電圧として、第1基準電圧と第2基準電圧とを生成するものであり、前記比較回路は、前記第1基準デジタルデータを前記D/A変換回路に入力したときに前記増幅回路から出力される電圧と前記第1基準電圧とを比較する第1比較回路と、前記第2基準デジタルデータを前記D/A変換回路に入力したときに前記増幅回路から出力される電圧と前記第2基準電圧とを比較する第2比較回路と、を備えており、前記調整回路は、前記第1比較回路の比較結果に応じて、前記レベルシフト回路の電圧シフト量又は前記増幅回路のオフセット電圧を調整し、前記第2比較回路の比較結果に応じて、前記D/A変換回路の電圧増幅率又は前記増幅回路の電圧増幅率を調整することを特徴とする。
また、請求項3に記載の発明は、請求項2に記載の発明において、前記基準データ出力回路は、前記第1基準デジタルデータ及び前記第2基準デジタルデータとして、それぞれ所定値だけ異なる複数のデジタルデータを出力するものであり、前記調整回路は、前記複数の第1基準デジタルデータをそれぞれ前記D/A変換回路に入力したときに、前記増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整し、前記複数の第2基準デジタルデータをそれぞれ前記D/A変換回路に入力したときに、前記増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整することを特徴とする。
また、請求項4に記載の発明は、請求項1〜3のいずれか1項に記載の発明において、前記調整回路は、前記映像信号生成部がアナログ映像信号を生成していない期間に、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整することを特徴とする。
また、請求項5に記載の発明は、請求項1〜4のいずれか1項に記載の発明において、前記基準電圧生成回路が生成する基準電圧は、前記アナログ映像信号を出力する液晶パネルの特性に応じて設定されることを特徴とする。
また、請求項6に記載の発明は、デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を備えた液晶表示装置において、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備え、前記調整部は、基準デジタルデータを出力する基準データ出力回路と、基準電圧を生成する基準電圧生成回路と、前記基準デジタルデータを前記映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と前記基準電圧とを比較する比較回路と、前記比較回路の比較結果に応じて、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路とを備えたことを特徴とする。
請求項1,6に記載の発明によれば、映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備え、調整部は、基準デジタルデータを出力する基準データ出力回路と、基準電圧を生成する基準電圧生成回路と、基準デジタルデータを映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と基準電圧とを比較する比較回路と、比較回路の比較結果に応じて、映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路とを備えたので、映像信号生成部の温度が変化した場合であっても、その線形性を保つことができ、精度よくアナログ映像信号を生成することができる。また、調整部を内部に有するため、製造工程で検査装置を用いる必要がない。
また、請求項2に記載の発明によれば、電圧シフト量調整のための基準信号及び基準デジタルデータと、電圧増幅率調整のための基準信号及び基準デジタルデータとをそれぞれ別個に設けることとしたので、電圧シフト量調整及び電圧増幅率調整をすることが容易となる。
また、請求項3に記載の発明によれば、複数の基準デジタルデータをそれぞれD/A変換回路に入力したときに、増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整するので、調整部での調整をヒステリシスを持たせて行うことができ、出力するアナログ映像信号の精度を向上させることができる。すなわち、調整部での調整が行われるたびに調整値が上がったり下がったりすることがなく、映像信号生成部から出力するアナログ映像信号の精度を向上させることができる。
また、請求項4に記載の発明によれば、調整回路は、映像信号生成部がアナログ映像信号を生成していない期間に、映像信号生成部の電圧シフト量及び電圧増幅率を調整するので、液晶パネル駆動回路における通常動作に影響を与えることなく、映像信号生成部の調整を行うことができる。
また、請求項5に記載の発明によれば、基準電圧生成回路が生成する基準電圧は、アナログ映像信号を出力する液晶パネルの特性に応じて設定されるので、液晶パネルの特性上わずかな電圧変動で顕著に映像が変化するポイントを基準電圧とすることで、特に液晶パネルの表示に影響する電圧範囲の線形性を向上させることができ、効率よくかつ精度よく映像信号生成部の調整を行うことができる。
本実施の形態の液晶パネル駆動回路(LCDドライバ)及び液晶表示装置は、デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を備えている。
映像信号生成部は、入力されるデジタルデータに基づいて、液晶パネルに供給するアナログ映像信号を生成するものであり、デジタルデータをD/A変換するD/A変換回路(DAC)と、D/A変換回路から出力される信号の電圧レベルをシフトするレベルシフト回路と、レベルシフト回路から出力される信号を電圧増幅する増幅回路とを備えている。
ここで、液晶パネルとは、液晶表示装置の表示部分を意味し、液晶、液晶を挟むガラス板、バックライト、偏光板などから構成されている。液晶パネルには、反透過型液晶パネル(transreflective liquid crystal)、透過型液晶パネル(transmissive liquid crystal)などがある。
本実施の形態の液晶パネル駆動回路及び液晶表示装置は、映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備えている。
しかも、この調整部は、基準デジタルデータを出力する基準データ出力回路と、基準電圧を生成する基準電圧生成回路と、基準デジタルデータを映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と基準電圧とを比較する比較回路と、比較回路の比較結果に応じて、映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路とを備えている。
このように構成されているため、映像信号生成部の温度が変化した場合であっても、その線形性を保つことができ、精度よくアナログ映像信号を生成することができる。また、調整部を内部に有するため、製造工程で検査装置を用いる必要がない。
また、基準データ出力回路は、基準デジタルデータとして、第1基準デジタルデータと第2基準デジタルデータとをD/A変換回路へ出力する。基準電圧生成回路は、基準電圧として、第1基準電圧と第2基準電圧とを生成する。比較回路は、第1基準デジタルデータをD/A変換回路に入力したときに増幅回路から出力される電圧と第1基準電圧とを比較する第1比較回路と、第2基準デジタルデータをD/A変換回路に入力したときに前記増幅回路から出力される電圧と第2基準電圧とを比較する第2比較回路とを備えている。
しかも、調整回路は、第1比較回路の比較結果に応じて、レベルシフト回路の電圧シフト量又は増幅回路のオフセット電圧を調整し、第2比較回路の比較結果に応じて、D/A変換回路の電圧増幅率又は増幅回路の電圧増幅率を調整するようにしている。
このように、電圧シフト量調整のための基準信号及び基準デジタルデータと、電圧増幅率調整のための基準信号及び基準デジタルデータとをそれぞれ別個に設けることとしたので、電圧シフト量調整及び電圧増幅率調整をすることが容易となる。
また、基準データ出力回路は、第1基準デジタルデータ及び前記第2基準デジタルデータとして、それぞれ所定値だけ異なる複数のデジタルデータを出力する。
しかも、調整回路は、これらの複数の第1基準デジタルデータをそれぞれD/A変換回路に入力したときに、増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整し、これらの複数の第2基準デジタルデータをそれぞれD/A変換回路に入力したときに、増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整する。
従って、調整部での調整をヒステリシスを持たせて行うことができ、出力するアナログ映像信号の精度を向上させることができる。すなわち、調整部での調整が行われるたびに調整値が上がったり下がったりすることがなく、映像信号生成部から出力するアナログ映像信号の精度を向上させることができる。
また、調整回路は、映像信号生成部がアナログ映像信号を生成していない期間に、映像信号生成部の電圧シフト量及び電圧増幅率を調整する。
従って、液晶パネル駆動回路或いは液晶表示装置における通常動作に影響を与えることなく、映像信号生成部の調整を行うことができる。
また、基準電圧生成回路が生成する基準電圧は、アナログ映像信号を出力する液晶パネルの特性に応じて設定される。
従って、液晶パネルの特性上わずかな電圧変動で顕著に映像が変化するポイントを基準電圧とすることで、特に液晶パネルの表示に影響する電圧範囲の線形性を向上させることができ、効率よくかつ精度よく映像信号生成部の調整を行うことができる。
以下において図面に基づいて本発明の実施形態を詳説する。図1は本発明の一実施形態に係る液晶表示装置を備えたデジタルスチルカメラの全体的な構成を示したブロック図である。なお、本発明は液晶パネル駆動回路及びそれを備えた液晶表示装置に適用することができるものであり、デジタルスチルカメラに限らず、プロジェクタ、ノートパソコンなど様々な液晶表示装置を有する機器に適用することができる。
図1に示すように、本実施形態におけるデジタルスチルカメラ1は、被写体を撮像し、撮像データを出力する撮像部2と、被写体を瞬間的に照射してフラッシュ撮影を可能とするストロボ部3と、デジタルスチルカメラ1による撮像や撮像した映像を表示させるための操作キーなどが配置された入力部4と、撮像部2によって取得された撮像データなどを記憶する記憶部5と、後述の液晶パネル8に撮像部2等から出力される撮像データに応じた映像を表示させるために、この撮像データをデジタル映像信号に変換する信号処理部6と、信号処理部6から出力されるデジタル映像信号を、液晶パネル8を駆動可能なアナログ映像信号に変換する液晶パネル駆動回路7と、液晶パネル8と、デジタルスチルカメラ1全体を制御する制御部9と、システムバス10とを備えている。なお、信号処理部6,液晶パネル駆動回路7,液晶パネル8及び制御部9などが本発明の液晶表示装置に相当する。
ここで、本実施形態におけるデジタルスチルカメラ1の特徴部分である液晶パネル駆動回路7について、その構成及び動作を図面を参照して具体的に説明する。図2は図1における液晶パネル駆動回路の全体構成を示すブロック図である。
図2に示すように、液晶パネル駆動回路7は、デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部20と、映像信号生成部20の電圧シフト量及び電圧増幅率を調整する調整部30とを備えている。なお、この液晶パネル駆動回路7は、半導体チップ内に構成される。
映像信号生成部20は、デジタルデータをD/A変換するD/A変換回路21と、D/A変換回路21から出力される信号Sig1の電圧レベルをシフトするレベルシフト回路22と、レベルシフト回路22から出力される信号Sig2を電圧増幅し、アナログ映像信号Sig3として出力する増幅回路23とを備えている。
そして、信号処理部6から出力されるデジタル映像信号は、映像信号生成部20のD/A変換回路21に入力されると、D/A変換され、電圧レベルのシフトが施された後、電圧増幅が行われ、アナログ映像信号として映像信号生成部20の増幅回路23から出力される。
調整部30は、基準電圧生成回路31と、比較回路32と、調整回路33と、ゲイン調整(Gain Trimming)回路34と、オフセット調整(Offset Trimming)回路35と、基準データ出力回路36とを備えている。
基準電圧生成回路31は、基準電圧として、第1基準電圧V1と第2基準電圧V2とを生成し、比較回路32へ出力する。
この第1基準電圧V1及び第2基準電圧V2は、アナログ映像信号Sig3を出力する液晶パネル8の特性に応じて設定される。特に、液晶パネル8の特性上わずかな電圧変動で顕著に映像が変化するポイントを第1基準電圧V1及び第2基準電圧V2とすることで、液晶パネル8の表示に影響する電圧範囲の線形性を向上させることができ、効率よくかつ精度よく映像信号生成部20の調整を行うことができる。
基準データ出力回路36は、基準デジタルデータとして、第1基準デジタルデータD1と第2基準デジタルデータD2とをそれぞれD/A変換回路21へ出力する。
比較回路32は、第1基準デジタルデータD1をD/A変換回路21に入力したときに増幅回路から出力される電圧と第1基準電圧V1とを比較する第1比較回路と、第2基準デジタルデータD2をD/A変換回路21に入力したときに増幅回路23から出力される電圧と第2基準電圧V2とを比較する第2比較回路とを備えている。
なお、第1比較回路と第2比較回路とは別個の比較回路でもよく、同一の比較回路でもよい。同一の比較回路とする場合には、例えば、後述する図3のような構成とすることができる。
調整回路33は、第1比較回路の比較結果に応じて、増幅回路23のオフセット電圧を調整する。増幅回路23のオフセット電圧の調整は、調整回路33からオフセット調整回路35へ制御信号を出力することによって行われる。オフセット調整回路35は、調整回路33からの制御信号に基づき、増幅回路23のオフセット電圧を制御する。
なお、第1比較回路の比較結果に応じて、増幅回路23のオフセット電圧を調整するのではなく、第1比較回路の比較結果に応じて、レベルシフト回路22の電圧シフト量を調整するようにしてもよい。
また、同様にして、調整回路33は、第2比較回路の比較結果に応じて、D/A変換回路21の電圧増幅率又は増幅回路23の電圧増幅率を調整する。D/A変換回路21の電圧増幅率又は増幅回路23の電圧増幅率の調整は、調整回路33からゲイン調整回路34へ制御信号を出力することによって行われる。
以上のように構成された液晶パネル駆動回路7において、第1基準電圧V1及び第2基準電圧V2にそれぞれ対応する第1基準デジタルデータD1と第2基準デジタルデータとを基準データ出力回路36から出力する。
基準データ出力回路36により出力した第1基準デジタルデータD1と第2基準デジタルデータD2をそれぞれ映像信号生成部20に入力し、その出力と第1基準電圧V1及び第2基準電圧V2とをそれぞれ比較し、その結果を調整回路33へ送りこれらが一致しているか否かが判定される。
映像信号生成部20の出力レベルが第1基準電圧V1及び第2基準電圧V2に一致している場合はそのままの状態を保持する。すなわち、調整部30は映像信号生成部20の調整を行わない。
一方、映像信号生成部20の出力レベルが第1基準電圧V1及び第2基準電圧V2に一致していない場合は、調整部30は、ゲイン調整回路34やオフセット調整回路35を制御することによる映像信号生成部20の調整を、それらが一致するまで繰り返し行う。そして、調整が終了すると、その状態が保持される。
なお、ゲイン調整回路34やオフセット調整回路35の調整の刻み幅を細かく設定すれば調整精度を上げることができる。
また、映像信号生成部20に対する調整制御を液晶パネル8に映像を表示させている期間に行うことにより、周囲温度等の環境状態が変化したときであっても、その変化に敏感に追従させて映像信号生成部20の調整を行うことができる。例えば、Vブランキング期間やHブランキング期間を上記調整期間とすることで映像に影響することなく断続的な調整が可能となる
以上のように液晶パネル駆動回路7が構成されているため、製造上のばらつきや周囲温度などの環境が変化した場合であっても、映像信号生成部20の出力変動を吸収することができる。従って、様々なばらつき要因(β、VT、L/W、容量C、抵抗R、温度)に対して任意の出力レベルを安定させることができる。
このように、映像信号生成部20の線形性を精度を保つことができ、従って、精度よくアナログ映像信号を生成することができる。また、調整部30を内部に有するため、製造工程で検査装置を用いる必要がない。また、トリミング回路の追加の必要がないためチップ面積の縮小が実現できる。
本実施の形態における液晶パネル駆動回路7について、更に詳細に、図面を参照して説明する。図3は図1における液晶パネル駆動回路7の具体的構成を示す図である。
上述においては、一つのアナログ映像信号の生成について説明したが、本実施形態における液晶パネル駆動回路7は、R(赤),G(緑),B(青)の3色のアナログ映像信号を生成するものである。
従って、図3に示すように、D/A変換回路21は、R用のD/A変換回路21a、G用のD/A変換回路21b、B用のD/A変換回路21cから構成され、レベルシフト回路22は、R用のレベルシフト回路22a、G用のレベルシフト回路22b、B用のレベルシフト回路22cから構成され、増幅回路23は、R用の増幅回路23a、G用の増幅回路23b、B用の増幅回路23cから構成される。
調整部30は、RGB出力選択回路60と、V1/V2選択回路61と、コンパレータ回路62とを有している。
RGB出力選択回路60は、R用の増幅回路23aの出力ROUT、G用の増幅回路23bの出力GOUT、及びB用の増幅回路23cの出力BOUTのうち、いずれか一つの出力を選択して、コンパレータ回路62の非反転入力端子(+)に入力する。
V1/V2選択回路61は、基準電圧生成回路31から出力される第1基準電圧V1と第2基準電圧V2のいずれか一方の基準電圧を選択して、コンパレータ回路62の反転入力端子(-)に入力する。
コンパレータ回路62には、RGB出力選択回路60によって選択された出力と、V1/V2選択回路61によって選択された基準電圧とが入力され、コンパレータ回路62はそれらを比較した結果を出力する。
調整回路33には、基準電圧選択信号生成器70と、JK型フリップフロップ71,72と、調整値選択回路73と、演算回路76と、ラッチクロック生成器77と、RGB選択信号生成器78と、WRITE選択信号生成器79と、LOAD選択信号生成器80とが備えられている。
基準電圧選択信号生成器70は、V1/V2選択回路61を制御し、第1基準電圧V1又は第2基準電圧V2のいずれかを選択させて、コンパレータ回路62に出力させる。
JK型フリップフロップ71,72は、比較回路32から出力される比較結果を連続して2つ保持するものであり、このように保持された比較結果は、調整値選択回路73に出力される。例えば、第1基準電圧V1に関する調整を行うときには、第1基準デジタルデータD1として所定値だけ異なる2つのデジタルデータに対する第1基準電圧V1との比較結果がそれぞれ保持される。また、第2基準電圧V2に関する調整を行うときには、第2基準デジタルデータD2として所定値だけ異なる2つのデジタルデータに対する第2基準電圧V2との比較結果がそれぞれ保持される。
調整値選択回路73は、排他的論理和(EOR)回路74と、論理積(AND)回路75とから構成される。
排他的論理和回路74には、JK型フリップフロップ71の非反転出力と、JK型フリップフロップ72の非反転出力とが入力される。また、論理積回路75には、JK型フリップフロップ71の反転出力と、JK型フリップフロップ72の反転出力とが入力される。
従って、この調整値選択回路73は、JK型フリップフロップ71,72に保持された比較結果が共にHighレベルの信号のときには、排他的論理和回路74及び論理積回路75からLowレベルの信号が出力される。また、JK型フリップフロップ71,72に保持された比較結果が共にLowレベルの信号のときには、排他的論理和回路74からLowレベルの信号が出力され、論理積回路75からはHighレベルの信号が出力される。また、JK型フリップフロップ71,72に保持された比較結果が異なるレベルであるときには、排他的論理和回路74からHighレベルの信号が出力され、論理積回路75からLowレベル又はHighレベルの信号が出力される。
演算回路76は、調整値選択回路73から出力される信号により動作する。すなわち、排他的論理和回路74からLowレベルの信号が出力され、論理積回路75からはLowレベルの信号が出力されたとき、後述のゲイン調整回路34の調整値やオフセット調整回路35の調整値を一刻み下げる。また、排他的論理和回路74からLowレベルの信号が出力され、論理積回路75からはHighレベルの信号が出力されたとき、後述のゲイン調整回路34の調整値又はオフセット調整回路35の調整値を一刻み上げる。
一方、排他的論理和回路74からHighレベルの信号が出力されている状態においては、上述のゲイン調整回路34の調整値又はオフセット調整回路35の調整値の変更は行わない。
ラッチクロック生成器77は、JK型フリップフロップ71,72へのクロックを供給する回路であり、JK型フリップフロップ71,72は、ラッチクロック生成器77から供給されるクロックに同期して動作する。
RGB選択信号生成器78は、R用の増幅回路23aの出力ROUT、G用の増幅回路23bの出力GOUT、及びB用の増幅回路23cの出力BOUTのうち、いずれか一つの出力を選択するための制御信号をRGB出力選択回路60に出力する。
WRITE選択信号生成器79は、ゲイン調整回路34のゲイン調整値やオフセット調整回路35のオフセット調整値を制御するための信号を演算回路76から出力するタイミングを生成する。
ゲイン調整回路34は、演算回路76から出力されるゲイン調整値を取り込むためのラッチ回路51a〜51cと、各ラッチ回路51a〜51cで取り込まれたゲイン調整値をそれぞれD/A変換するゲイン調整用D/A回路50a〜50cとを有しており、演算回路76から出力されるゲイン調整値に基づいて、各D/A変換回路21a〜21cのゲイン量を制御する。
オフセット調整回路35は、演算回路76から出力されるオフセット調整値を取り込むためのラッチ回路53a〜53cと、各ラッチ回路53a〜53cで取り込まれたゲイン調整値をそれぞれD/A変換するオフセット調整用D/A回路52a〜52cとを有しており、演算回路76から出力されるオフセット調整値に基づいて、各増幅回路23a〜23cのオフセット量(言い換えれば、電圧シフト量)を制御する。
ここで、ゲイン調整回路34及びオフセット調整回路35では、上述のようにデジタル制御が行われる。従って、アナログ制御に比べ制御及び出力精度を上げることが比較的容易にできる。すなわち、アナログ制御方式では実現の難しい数mVオーダーで後述する高精度ヒステリシスを実現でき、その範囲内に所望の出力電圧値を収めることができるのである。
LOAD選択信号生成器80は、ゲイン調整回路34のゲイン調整値やオフセット調整回路35のオフセット調整値を演算回路76から入力するタイミングを生成するものであり、演算回路76は、各ラッチ回路51a〜51c,53a〜53cに保持されたゲイン調整値やオフセット調整値を取り込み、調整値選択回路73から出力される情報と加算する。これにより、別個に記憶手段を設けることなく、ゲイン調整値やオフセット調整値の増減が可能となる。
以上のように構成された液晶パネル駆動回路7について、その動作を図面を参照して具体的に説明する。図4及び図5は液晶パネル駆動回路7の動作フローチャートである。
図4に示すように、液晶パネル駆動回路7に電源電圧が供給されると、映像信号生成部20の電圧シフト量及び電圧増幅率の調整処理が調整部30によって行われる(ステップS10)。この調整処理が終了すると、ステップS11の処理に移行する。
ステップS11において、調整部30によって、映像信号生成部20の電圧シフト量及び電圧増幅率の調整処理が完了したか否かが判定される。
この処理において、調整処理が完了したと判定すると(ステップS11:Yes)、ステップS12,S13の処理に移行し、調整処理が完了していないと判定すると(ステップS11:No)、ステップS10の処理を繰り返し行う。
ステップS12,S13において、調整部30は、液晶パネル8へのアナログ映像信号が一時的に入力されないブランキング期間か否かを判定する(ステップS12,S13)。ブランキング期間としては、V(垂直)ブランキング期間やH(水平)ブランキング期間などがある。
液晶パネル8への書き込みの状態がHブランキング期間又はVブランキング期間であると判定すると(ステップS12:Yes、ステップS13:Yes)、映像信号生成部20の電圧シフト量及び電圧増幅率の調整処理が調整部30によって行われる(ステップS14)。この調整処理が終了すると、ステップS12の処理に移行する。
以上のように、本実施形態における液晶パネル駆動回路7は、初期動作時や初期設定時に映像信号生成部20の電圧シフト量及び電圧増幅率の調整処理を行い、その後、液晶パネル8に映像を表示させている期間においても、そのブランキング期間等に映像信号生成部20の電圧シフト量及び電圧増幅率の調整処理を行うようにしている。
従って、液晶パネル駆動回路7における通常動作に影響を与えることなく、映像信号生成部20の調整を行うことができる。
次に、ステップS10及びステップS14の調整処理について図5を参照して具体的に説明する。
図5に示すように、調整部30は、まずゲイン調整回路34とオフセット調整回路35に初期値データを入力する。すなわち、各ラッチ回路53a〜53cにオフセット調整値の初期値データをそれぞれ第1基準デジタルデータD1として設定し、各ラッチ回路51a〜51cにゲイン調整値の初期値データをそれぞれ第2基準デジタルデータD2として設定する。演算回路76にはこれらの初期値データが記憶されており、演算回路76から各ラッチ回路51a〜51c,53a〜53cへそれぞれ初期値データが設定される(ステップS20)。
次に、調整部30は、基準データ出力回路36から第1基準デジタルデータD1よりも一刻み小さいデータ(D1―1)を出力させ、各D/A変換回路21a〜21cにそれぞれ入力して(ステップS21)、次の処理であるステップS22の処理に移行する。なお、色ごとに第1基準デジタルデータD1の値を異ならせるようにしてもよい。
ステップS22において、調整部30では、基準電圧選択信号生成器70によって第1基準電圧V1を選択する制御信号(基準電圧セレクト信号)をV1/V2選択回路61に出力して、コンパレータ回路62の反転入力端子に第1基準電圧V1を入力し、ステップS23の処理に移行する。
ステップS23において、調整部30では、RGB選択信号生成器78によって、増幅回路23a〜23cの出力ROUT,GOUT,BOUTのうち一つを選択する制御信号(RGBセレクト信号)をRGB出力選択回路60に出力してコンパレータ回路62の非反転入力端子にRGB選択信号生成器78によって選択した増幅回路の出力を入力し、ステップS24の処理に移行する。
ステップS24において、調整部30では、ステップS23で選択した増幅回路の出力と第1基準電圧V1をコンパレータ回路62によって比較する。この比較結果は、JK型フリップフロップ71に出力され、JK型フリップフロップ71によって保持される(ステップS25)。
次に、調整部30は、基準データ出力回路36から第1基準デジタルデータD1よりも一刻み大きいデータ(D1+1)を出力させ、各D/A変換回路21a〜21cにそれぞれ入力して(ステップS26)、ステップS28の処理に移行する。
ステップS28において、調整部30では、ステップS23で選択した増幅回路の出力と第1基準電圧V1をコンパレータ回路62によって比較し、次のステップS29の処理に移行する。
ステップS29において、V1データ(D1−1)を入力時の比較結果と、V1データ(D1+1)を入力時の比較結果とに基づいて、オフセット調整回路35の調整を行う。この調整は、JK型フリップフロップ71,72、調整値選択回路73等により、図6に示すが如き特性となる。すなわち、ステップS24,S28の比較結果がいずれも第1基準電圧の方が大きい時には、オフセット調整回路35の調整値を一刻み上げる。また、ステップS24,S28の比較結果がいずれも第1基準電圧の方が小さい時には、オフセット調整回路35の調整値を一刻み下げる。ステップS24,S28の比較結果が異なる場合には、オフセット調整回路35の調整値の変更は行わない。
次いで、調整部30は、ステップS23で全ての増幅回路の出力を選択したか否かを判定する(ステップS30)。
この処理において、ステップS23で全ての増幅回路の出力を選択したと判定すると(ステップS30:Yes)、ステップS32の処理に移行し、ステップS23で全ての増幅回路の出力を選択していないと判定すると(ステップS30:No)、ステップS21からの処理を行う。
ステップS32において、基準データ出力回路36から第2基準デジタルデータD2よりも一刻み大きいデータ(D2+1)を出力させ、各D/A変換回路21a〜21cにそれぞれ入力して、次の処理であるステップS33の処理に移行する。なお、色ごとに第2基準デジタルデータD2の値を異ならせるようにしてもよい。
ステップS33において、調整部30では、基準電圧選択信号生成器70によって第2基準電圧V2を選択する制御信号(基準電圧セレクト信号)をV1/V2選択回路61に出力して、コンパレータ回路62の反転入力端子に第1基準電圧V2を入力し、ステップS34の処理に移行する。
ステップS34において、調整部30では、RGB選択信号生成器78によって、増幅回路23a〜23cの出力ROUT,GOUT,BOUTのうち一つを選択する制御信号(RGBセレクト信号)をRGB出力選択回路60に出力してコンパレータ回路62の非反転入力端子にRGB選択信号生成器78によって選択した増幅回路の出力を入力し、ステップS35の処理に移行する。
ステップS35において、調整部30では、ステップS34で選択した増幅回路の出力と第2基準電圧V2をコンパレータ回路62によって比較する。この比較結果は、JK型フリップフロップ71に出力され、JK型フリップフロップ71によって保持される(ステップS36)。
次に、調整部30は、基準データ出力回路36から第2基準デジタルデータD2よりも一刻み小さいデータ(D2−1)を出力させ、各D/A変換回路21a〜21cにそれぞれ入力して(ステップS37)、次の処理であるステップS40の処理に移行する。
ステップS40において、調整部30では、ステップS34で選択した増幅回路の出力と第2基準電圧V2をコンパレータ回路62によって比較し、次のステップS41の処理に移行する。
ステップS41において、V2データ(D2−1)を入力時の比較結果と、V2データ(D2+1)を入力時の比較結果とに基づいて、ゲイン調整回路34の調整を行う。この調整は、図6に示すが如き特性となる。すなわち、ステップS35,S40の比較結果がいずれも第2基準電圧の方が大きい時には、ゲイン調整回路34の調整値を一刻み上げる。また、ステップS35,S40の比較結果がいずれも第2基準電圧の方が小さい時には、ゲイン調整回路34の調整値を一刻み下げる。ステップS35,S40の比較結果が異なる場合には、ゲイン調整回路34の調整値の変更は行わない。
次いで、調整部30は、ステップS23で全ての増幅回路の出力を選択したか否かを判定する(ステップS42)。
この処理において、ステップS34で全ての増幅回路の出力を選択したと判定すると(ステップS42:Yes)、調整処理に移行し、ステップS34で全ての増幅回路の出力を選択していないと判定すると(ステップS42:No)、ステップS32からの処理を行う。
なお、本実施形態においては、理解を容易にするために、液晶パネル駆動回路7は、RGBの3つ一組のアナログ映像信号を出力するものを例にして説明したが、複数組(複数のチャンネル)のアナログ映像信号を出力するものについても当然に適用することができる。
このように、本実施形態における液晶パネル駆動回路7においては、実際に調整したいデータ(D)から上下に一刻みずつずらしたデータ(D±1)を入力する。このとき、映像信号生成部20から出力される電圧と基準電圧(例えば、第1基準電圧V1)とを比較し、その両方の出力電圧が基準電圧よりも低ければ調整値を増加させ、高ければ減少させ、図7,8に示すように、最終的に基準電圧値がD+1を入力した際の出力電圧より低く、D−1を入力した際の出力電圧より高いと判定された時点で調整が完了することになる。
従って、映像信号生成部20の調整後は出力電圧値がずれ、上記判定結果が変化しない限りその調整値が保持されることになる。このように比較電圧(データ(D±1))を2つ設ける(ダブルスレッショルド)ことにより、映像信号生成部20の出力電圧変動を高性能に抑えられることである。
すなわち、比較電圧を一つのみにした場合、このときの映像信号生成部20の出力電圧が基準電圧より高いときには出力電圧が低くなるように、基準電圧より低いときには出力電圧が高くなるように、調整部30によって映像信号生成部20の出力電圧は調整されるが、最終的に出力電圧は基準電圧の上下をいったりきたり(ジッタ)することになる(図9参照)。しかも、このジッタのレベルが大きければ、映像信号生成部20によって生成するアナログ映像信号にこの影響が現れてしまう。
しかし、本実施形態における液晶パネル駆動回路7では、上記ダブルスレッショルド方式を採用しているため、ジッタによる映像信号生成部20の精度劣化を精度よく抑制することができる。
以上、本発明の実施の形態のうちのいくつかを図面に基づいて詳細に説明したが、これらは例示であり、当業者の知識に基づいて種々の変形、改良を施した他の形態で本発明を実施することが可能である。
例えば、本実施形態における液晶パネル駆動回路7では、調整部30をデジタルブロック内で行うものであるが、アナログブロックに記憶回路(ラッチ回路で構成したSRAMを持つ)を持たせる構成としてもよい。
また、電圧シフト量の調整を、レベルシフト回路22或いは増幅回路23で行うのではなく、D/A変換回路21で行うようにしてもよい。また、複数の回路を調整するようにしてもよく、このようにすれば、調整の精度を増すことができる。
本発明の一実施形態に係るデジタルスチルカメラの全体的な構成を示したブロック図である。 図1における液晶パネル駆動回路の全体構成を示すブロック図である。 図1における液晶パネル駆動回路の具体的構成を示す図である。 図1における液晶パネル駆動回路の動作フローチャートである。 図1における液晶パネル駆動回路の動作フローチャートである。 図1における液晶パネル駆動回路の調整テーブルを示す図である。 図1における液晶パネル駆動回路の動作を説明するための図である。 図1における液晶パネル駆動回路の動作を説明するための図である。 図1の液晶パネル駆動回路においてヒステリシス特性を有しない場合の出力電圧を示す図である。 従来の液晶パネル駆動回路の全体構成を示すブロック図である。
符号の説明
1 デジタルスチルカメラ
2 撮像部
3 ストロボ部
4 入力部
5 記憶部
6 信号処理部
7 ドライブ回路
8 液晶パネル(LCDパネル)
9 制御部
10 バス
20 映像信号生成部
21,21a〜21c D/A変換回路(DAC)
22,22a〜22c レベルシフト回路
23,23a〜23c 増幅回路
30 調整部
31 基準電圧生成回路
32 比較回路
33 調整回路
34 ゲイン調整(Gain Trimming)回路
35 オフセット調整(Offset Trimming)回路
50a〜50c ゲイン調整用D/A変換回路
51a〜51c ゲイン調整用ラッチ回路
52a〜52c オフセット調整用D/A変換回路
53a〜53c オフセット調整用ラッチ回路
60 RGB選択回路
61 V1,V2選択回路(基準電圧選択回路)
62 コンパレータ
70 基準データ出力回路
71 第1フリップフロップ回路
72 第2フリップフロップ回路
73 選択回路
74 排他的論理和回路
75 論理積回路
76 ラッチクロック生成回路
77 基準電圧選択信号生成回路
78 RGB選択信号生成回路
79 WRITE信号生成回路
80 LOAD信号生成回路

Claims (6)

  1. デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を備えた液晶パネル駆動回路において、
    前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備え、
    前記調整部は、
    基準デジタルデータを出力する基準データ出力回路と、
    基準電圧を生成する基準電圧生成回路と、
    前記基準デジタルデータを前記映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と前記基準電圧とを比較する比較回路と、
    前記比較回路の比較結果に応じて、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路と、を備えた
    ことを特徴とする液晶パネル駆動回路。
  2. 前記映像信号生成部は、
    前記デジタルデータをD/A変換するD/A変換回路と、
    前記D/A変換回路から出力される信号の電圧レベルをシフトするレベルシフト回路と、
    前記レベルシフト回路から出力される信号を電圧増幅する増幅回路と、を備えており、
    前記基準データ出力回路は、
    前記基準デジタルデータとして、第1基準デジタルデータと第2基準デジタルデータとを前記D/A変換回路へ出力するものであり、
    前記基準電圧生成回路は、
    前記基準電圧として、第1基準電圧と第2基準電圧とを生成するものであり、
    前記比較回路は、
    前記第1基準デジタルデータを前記D/A変換回路に入力したときに前記増幅回路から出力される電圧と前記第1基準電圧とを比較する第1比較回路と、
    前記第2基準デジタルデータを前記D/A変換回路に入力したときに前記増幅回路から出力される電圧と前記第2基準電圧とを比較する第2比較回路と、を備えており、
    前記調整回路は、
    前記第1比較回路の比較結果に応じて、前記レベルシフト回路の電圧シフト量又は前記増幅回路のオフセット電圧を調整し、
    前記第2比較回路の比較結果に応じて、前記D/A変換回路の電圧増幅率又は前記増幅回路の電圧増幅率を調整する
    ことを特徴とする請求項1に記載の液晶パネル駆動回路。
  3. 前記基準データ出力回路は、
    前記第1基準デジタルデータ及び前記第2基準デジタルデータとして、それぞれ所定値だけ異なる複数のデジタルデータを出力するものであり、
    前記調整回路は、
    前記複数の第1基準デジタルデータをそれぞれ前記D/A変換回路に入力したときに、前記増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整し、
    前記複数の第2基準デジタルデータをそれぞれ前記D/A変換回路に入力したときに、前記増幅回路から出力される電圧がいずれの場合も所定範囲内になるように調整する
    ことを特徴とする請求項2に記載の液晶パネル駆動回路。
  4. 前記調整回路は、前記映像信号生成部がアナログ映像信号を生成していない期間に、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整することを特徴とする請求項1〜3のいずれか1項に記載の液晶パネル駆動回路。
  5. 前記基準電圧生成回路が生成する基準電圧は、前記アナログ映像信号を出力する液晶パネルの特性に応じて設定されることを特徴とする請求項1〜4のいずれか1項に記載の液晶パネル駆動回路。
  6. デジタルデータをD/A変換し、電圧レベルをシフトした後、電圧増幅を行ってアナログ映像信号を生成する映像信号生成部を備えた液晶表示装置において、
    前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整部を備え、
    前記調整部は、
    基準デジタルデータを出力する基準データ出力回路と、
    基準電圧を生成する基準電圧生成回路と、
    前記基準デジタルデータを前記映像信号生成部に入力したときにこの映像信号生成部から出力される電圧と前記基準電圧とを比較する比較回路と、
    前記比較回路の比較結果に応じて、前記映像信号生成部の電圧シフト量及び電圧増幅率を調整する調整回路と、を備えた
    ことを特徴とする液晶表示装置。
JP2006166705A 2006-06-15 2006-06-15 液晶パネル駆動回路及び液晶表示装置 Pending JP2007334061A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006166705A JP2007334061A (ja) 2006-06-15 2006-06-15 液晶パネル駆動回路及び液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166705A JP2007334061A (ja) 2006-06-15 2006-06-15 液晶パネル駆動回路及び液晶表示装置

Publications (1)

Publication Number Publication Date
JP2007334061A true JP2007334061A (ja) 2007-12-27

Family

ID=38933589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166705A Pending JP2007334061A (ja) 2006-06-15 2006-06-15 液晶パネル駆動回路及び液晶表示装置

Country Status (1)

Country Link
JP (1) JP2007334061A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038855A1 (ja) * 2014-09-12 2016-03-17 株式会社Joled ソースドライバ回路および表示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118895A (ja) * 1992-10-01 1994-04-28 Fujitsu Ltd 表示装置の映像信号処理回路及びそれを用いた液晶表示装置
JPH0955908A (ja) * 1995-08-10 1997-02-25 Sony Corp 液晶駆動装置
JP2003186457A (ja) * 2001-11-05 2003-07-04 Samsung Electronics Co Ltd 液晶表示装置及びその駆動装置
JP2003234655A (ja) * 2002-02-12 2003-08-22 Rohm Co Ltd D/a変換回路およびこれを用いる有機el駆動回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118895A (ja) * 1992-10-01 1994-04-28 Fujitsu Ltd 表示装置の映像信号処理回路及びそれを用いた液晶表示装置
JPH0955908A (ja) * 1995-08-10 1997-02-25 Sony Corp 液晶駆動装置
JP2003186457A (ja) * 2001-11-05 2003-07-04 Samsung Electronics Co Ltd 液晶表示装置及びその駆動装置
JP2003234655A (ja) * 2002-02-12 2003-08-22 Rohm Co Ltd D/a変換回路およびこれを用いる有機el駆動回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016038855A1 (ja) * 2014-09-12 2016-03-17 株式会社Joled ソースドライバ回路および表示装置
JPWO2016038855A1 (ja) * 2014-09-12 2017-05-25 株式会社Joled ソースドライバ回路および表示装置
US10043454B2 (en) 2014-09-12 2018-08-07 Joled Inc. Source driver circuit, and display device

Similar Documents

Publication Publication Date Title
JP5228278B2 (ja) 画像表示制御装置及びその方法
US20020126106A1 (en) Display device, gamma correction method, and electronic equipment
JP4201193B2 (ja) ガンマ補正回路及びそれを備える表示装置
JP2005084260A (ja) 表示パネルの変換データ決定方法および測定装置
JP4228931B2 (ja) 液晶パネルの駆動装置及び駆動方法並びにこれを用いた液晶プロジェクタ
TWI402815B (zh) 液晶顯示裝置之驅動方法、過驅動補正裝置、過驅動補正裝置之資料製作方法、液晶顯示裝置及電子裝置
JP3780531B2 (ja) 映像信号処理回路、それを用いた映像表示装置及び電子機器並びにディジタル−アナログ変換器の出力調整方法
JP2009230103A (ja) 液晶表示装置、液晶パネル制御装置およびタイミング制御回路
JP2005157321A (ja) 半導体装置および半導体装置の試験方法
JP3952067B2 (ja) 表示装置、電気光学装置の駆動方法及び電子機器
JP4266808B2 (ja) 液晶表示装置の基準電圧発生回路
US10510284B2 (en) Display driver, electro-optic apparatus, electronic device, and control method for display driver
JP4982760B2 (ja) 液晶表示装置
JP2007334061A (ja) 液晶パネル駆動回路及び液晶表示装置
JP5962428B2 (ja) 画像処理装置の調整方法、調整装置、画像処理装置、及び表示モジュール
JP5509587B2 (ja) 電源回路装置及び電子機器
JP6737256B2 (ja) 表示ドライバー、電気光学装置及び電子機器
JP6789831B2 (ja) 階調基準電圧生成回路、液晶表示装置の駆動装置および液晶表示装置
US8194015B1 (en) Reduction of the effect of AVDD power supply variation on gamma reference voltages and the ability to compensate for manufacturing variations
JP2005198248A (ja) モバイルディスプレイモジュール
JP2020095100A (ja) 表示ドライバー、電気光学装置及び電子機器
JP2010066352A (ja) 測定装置、補正データ生成装置、測定方法、補正データ生成方法、および補正データ生成プログラム
JP2015177512A (ja) 回路装置及び電子機器
US8963820B2 (en) Semiconductor device, liquid crystal display and electronic apparatus
JP2006163290A (ja) 画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090213

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20111125

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A02 Decision of refusal

Effective date: 20120515

Free format text: JAPANESE INTERMEDIATE CODE: A02