JP2007317739A - Semiconductor device mounting body - Google Patents
Semiconductor device mounting body Download PDFInfo
- Publication number
- JP2007317739A JP2007317739A JP2006143171A JP2006143171A JP2007317739A JP 2007317739 A JP2007317739 A JP 2007317739A JP 2006143171 A JP2006143171 A JP 2006143171A JP 2006143171 A JP2006143171 A JP 2006143171A JP 2007317739 A JP2007317739 A JP 2007317739A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductor
- semiconductor chip
- wiring
- chassis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、半導体装置の実装体に関し、特にテレビ等のディスプレイ用途に多用されるTCP(テープキャリアパッケージ)型パッケージ半導体装置におけるグランドおよび電源配線のインダクタンス低減に有効な構造に関する。 The present invention relates to a mounting body for a semiconductor device, and more particularly to a structure effective for reducing the inductance of a ground and a power wiring in a TCP (tape carrier package) type package semiconductor device frequently used for display applications such as a television.
近年、TCP型パッケージ半導体装置においては、半導体素子の高集積化に伴い入出力ピン数が著しく増加している。また半導体装置の高速化によって、出力信号の切り替え時間も短くなってきている。出力信号を瞬時に切り替えることによって電源経路に急激な電流変化が生じ、電源経路のインダクタンスの影響で電圧が発生する。そのような切り替えノイズが同時に発生することにより、半導体装置の電源VDDおよびグランドVSSの電位が一時的に変動し、半導体装置が誤動作してしまう恐れがある。 In recent years, in the TCP type package semiconductor device, the number of input / output pins has been remarkably increased with the integration of semiconductor elements. In addition, the switching time of the output signal has been shortened with the increase in the speed of the semiconductor device. When the output signal is switched instantaneously, a sudden current change occurs in the power supply path, and a voltage is generated due to the influence of the inductance of the power supply path. When such switching noise occurs at the same time, the potentials of the power supply VDD and the ground VSS of the semiconductor device may fluctuate temporarily and the semiconductor device may malfunction.
一方、2層以上の導体層を有する半導体装置の場合、TCPテープの表面に導体層を設け、スルーホールを介してビスで金属放熱板に圧着してから、さらにパネルシャーシに接続することによって実効インダクタンスを低減している。同様の短絡ピンを用いたインダクタンス低減の技術は、例えば特許文献1にも記載されている。
On the other hand, in the case of a semiconductor device having two or more conductor layers, it is effective to provide a conductor layer on the surface of the TCP tape, press the metal heat sink with a screw through a through hole, and then connect it to the panel chassis. Inductance is reduced. A technique for reducing inductance using a similar short-circuit pin is also described in
図9は、従来例のTCP型パッケージ半導体装置の平面図である。図10は図9のTCP型パッケージ半導体装置をパネルシャーシ5に取り付けた状態を示す断面図である。断面の位置は、図9のC−C’線で示される位置であるが、TCP型パッケージ半導体装置は、図9に示した状態から上下を反転させた状態で示されている。
FIG. 9 is a plan view of a conventional TCP type package semiconductor device. FIG. 10 is a cross-sectional view showing a state where the TCP type package semiconductor device of FIG. 9 is attached to the
テープキャリア1Bは、テープキャリア基材1f上に導体配線を設け、その一部をソルダーレジスト1c(ドットで示す)で被覆し、アウターリード1a、1bを露出させたものである。テープキャリア基材1fには、第1の孔1g、1hが形成されている。金属放熱板2には、パネルシャーシへの固定用の孔2c、2d、および第2の孔2e、2fが形成されている。テープキャリア1Bには、半導体チップ3が搭載され、貫通ビス4g、4hにより金属放熱板2が取り付けられている。金属放熱板2は、放熱板固定ビス4e、4fによりパネルシャーシ5に固定されている。半導体チップ3は、グリス6を介して金属放熱板2に接している。半導体チップ3のテープキャリア1Bへの実装部分には、封止樹脂(チップコート樹脂)8bが充填されている。粘着テープ9は、テープキャリア1Bに金属放熱板2を固定するために用いられている。
In the
このTCP型半導体装置の製造工程では、リール装架状態でテープキャリア1Bに、半導体チップ3をインナーリードボンダーで接続後、半導体チップ3上に封止樹脂8bを塗布し、この樹脂を硬化後、リール装架状態から半導体装置を必要な外形サイズに打抜く(図示せず)。この際、半導体チップ3内のグランド端子をテープキャリア1Bのインナーリードと接続する。そのインナーリード延長上に設けたランド1i、1jに、第1の孔1g、1hが設けられている。次に、打抜いたテープキャリア1Bの第1の孔1g、1hと金属放熱板2の第2の孔2e、2fを位置合わせし、貫通ビス4g、4hを用いてテープキャリア1Bを金属放熱板2に固定する。貫通ビス4g、4hは同時に、インナーリード延長上に設けたランド1i、1jと金属放熱板2を電気的に導通させるための短絡ビスあるいは導体軸の機能を持つ。このとき、半導体チップ3をグリス6を介して金属放熱板2に押し付け、金属放熱板2とテープキャリア1Bを粘着テープ9も用いて固定する。
In the manufacturing process of this TCP type semiconductor device, after the
次に、この状態で、金属放熱板2の孔2c、2dを貫通させた貫通ビス4e、4fを用いて、パネルシャーシ5に金属放熱板2を固定する。この固定により、半導体チップ3のグランド端子が電気的に接地される。さらに半導体装置を取り付ける向きは必ず、半導体チップ3が金属放熱板2とパネルシャーシ5に囲まれる配置になるように設定する。
ところが、上記のような半導体装置におけるインダクタンスの低減技術では、次のような問題がある。 However, the inductance reduction technique in the semiconductor device as described above has the following problems.
すなわち、TCPテープの表面に導体層を設け、スルーホールと金属放熱板を接続し、金属放熱板を介してパネルシャーシに固定する方法では、部品点数、取り付け工数が多くなり、複雑な構造になってしまう。 That is, the method of providing a conductor layer on the surface of the TCP tape, connecting the through hole and the metal heat sink, and fixing it to the panel chassis via the metal heat sink increases the number of parts and the number of mounting steps, resulting in a complicated structure. End up.
本発明は、電源またはグランド経路におけるインダクタンスを、簡単な構造を用いて効率的に低減することが可能な半導体装置の実装体を提供することを目的とする。 An object of the present invention is to provide a semiconductor device mounting body capable of efficiently reducing inductance in a power supply or ground path using a simple structure.
本発明の半導体装置の実装体は、導体配線が配置されたフレキシブルなベース基材上に、半導体チップが搭載され前記導体配線と接続されて、前記導体配線を通じて前記半導体チップから外部へ信号を出力するように構成された半導体装置が、前記半導体チップの機能が用いられるセット装置の導体シャーシに、前記半導体チップの接地用端子が前記導体シャーシに接地されるように取り付けられた構成を前提とする。 The mounting body of the semiconductor device of the present invention has a semiconductor chip mounted on a flexible base substrate on which conductor wiring is arranged, connected to the conductor wiring, and outputs a signal from the semiconductor chip to the outside through the conductor wiring. It is assumed that the semiconductor device configured as described above is attached to the conductor chassis of the set device in which the function of the semiconductor chip is used so that the grounding terminal of the semiconductor chip is grounded to the conductor chassis. .
上記課題を解決するために、本発明の第1の構成の半導体装置の実装体は、前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、前記半導体装置は金属放熱板を介して前記導体シャーシに結合されるとともに、前記グランド配線が前記金属放熱板に当接するように配置されることにより、前記接地用端子が前記導体配線および前記金属放熱板を介して前記導体シャーシに接地されていることを特徴とする。 In order to solve the above-described problem, in the mounting structure of the semiconductor device according to the first configuration of the present invention, the grounding terminal of the semiconductor chip is connected to a ground wiring in the conductor wiring, and the semiconductor device includes a metal heat sink. And the ground wiring is disposed so as to contact the metal heat sink, so that the ground terminal is connected to the conductor chassis via the conductor wire and the metal heat sink. It is grounded.
また、本発明の第2の構成の半導体装置の実装体は、前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、前記半導体装置は前記グランド配線が前記導体シャーシに当接するように配置されて前記導体シャーシに結合されることにより、前記接地用端子が前記導体配線を介して前記導体シャーシに接地されていることを特徴とする。 In the mounting structure of the semiconductor device according to the second configuration of the present invention, the grounding terminal of the semiconductor chip is connected to a ground wiring in the conductor wiring, and the ground wiring contacts the conductor chassis in the semiconductor device. The grounding terminal is grounded to the conductor chassis via the conductor wiring by being arranged in this manner and coupled to the conductor chassis.
本発明の半導体装置の実装体によれば、導体配線におけるグランド配線を、金属放熱板を介して導体シャーシと電気的に接続し、または直接導体シャーシと電気的に接続することによって、アウターリードを介さずに最短距離で接地でき、半導体装置におけるグランド配線を、部品点数の少ない簡単な構造で低インダクタンス化することが出来る。 According to the mounting body of the semiconductor device of the present invention, the outer leads can be connected by electrically connecting the ground wiring in the conductor wiring to the conductor chassis via the metal heat sink or directly to the conductor chassis. It can be grounded at the shortest distance without intervening, and the ground wiring in the semiconductor device can be reduced in inductance with a simple structure with a small number of components.
また、第1の構成の半導体装置の実装体によれば、金属放熱板面を、導体シャーシ全面に押し当てることが出来るので、半導体チップの急激な温度上昇を抑制し、より安定した放熱特性を確保することが出来る。 Moreover, according to the mounting structure of the semiconductor device having the first configuration, the metal heat radiating plate surface can be pressed against the entire surface of the conductor chassis, so that a rapid increase in temperature of the semiconductor chip can be suppressed and more stable heat dissipation characteristics can be obtained. Can be secured.
本発明の第1の構成の半導体装置の実装体において、前記半導体装置、前記金属放熱板および前記導体シャーシは共通の貫通軸により結合されていることが好ましい。 In the semiconductor device package of the first configuration of the present invention, it is preferable that the semiconductor device, the metal heat sink, and the conductor chassis are coupled by a common through shaft.
また、前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記金属放熱板に当接していることが好ましい。接地用ランドパターン部に金属突起を設けることにより、貫通軸でベース基材を介して導体配線を金属放熱板に押さえつける際、突起が貫通軸による押さえつけトルクを吸収して、より安定した電気的導通をすることができる。それにより、半導体装置におけるグランド電位または電源電位の変動を抑制することが出来る。 Moreover, it is preferable that a metal protrusion is formed on the ground land pattern portion that forms the ground wiring, and the conductor wiring is in contact with the metal heat dissipation plate via the metal protrusion. By providing a metal protrusion on the grounding land pattern for grounding, when the conductor wiring is pressed against the metal heat sink via the base substrate with the penetrating shaft, the protrusion absorbs the pressing torque of the penetrating shaft and more stable electrical conduction Can do. Accordingly, fluctuations in the ground potential or the power supply potential in the semiconductor device can be suppressed.
本発明の第2の構成の半導体装置の実装体において、前記半導体装置と前記導体シャーシは貫通軸により結合されていることが好ましい。 In the mounting structure of the semiconductor device according to the second configuration of the present invention, it is preferable that the semiconductor device and the conductor chassis are coupled by a through shaft.
また、前記グランド配線を形成する接地用ランドパターン部に金属突起が形成され、前記金属突起を介して、前記導体配線が前記導体シャーシに当接していることが好ましい。それによる効果は、上述の第1の構成の半導体装置の実装体の場合と同様である。 Moreover, it is preferable that a metal projection is formed on a grounding land pattern portion that forms the ground wiring, and the conductor wiring is in contact with the conductor chassis via the metal projection. The effect by this is the same as that of the mounting body of the semiconductor device having the first configuration described above.
上記いずれかの構成の半導体装置の実装体において、結合用の前記貫通軸は、ワンタッチ式で脱着が可能な形状を有することが好ましい。 In the semiconductor device mounting body having any one of the above-described structures, it is preferable that the coupling through-shaft has a shape that can be attached and detached in a one-touch manner.
以下、本発明の実施の形態について、図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(実施の形態1)
図1は、本発明の実施の形態1におけるTCP型パッケージ半導体装置の構造を示す平面図であり、短絡ビス(貫通軸)挿入前の状態を示す。図2は、同TCP型パッケージ半導体装置において、短絡ビスすなわち貫通ビス4a、4bを挿入した後の状態を示す平面図である。図2には、図1では金属放熱板2の下に隠れているテープキャリア1Aの構造および2個の半導体チップ3が示される。図3は、同TCP型パッケージ半導体装置に短絡ビスが挿入されパネルシャーシ5に固定された状態を示す断面図である。断面の位置は、図2のA−A’断面であるが、テープキャリア1Aは、図1および図2の状態から上下を反転させた状態で示されている。なお、図9および図10に示したものと同様の要素については同一の参照符号を付して、説明の繰り返しを省略する。
(Embodiment 1)
FIG. 1 is a plan view showing a structure of a TCP type package semiconductor device according to the first embodiment of the present invention, and shows a state before insertion of a short-circuit screw (through shaft). FIG. 2 is a plan view showing a state after short-circuit screws, that is, through
図3に示すように、2個の半導体チップ3は、テープキャリア1Aの表面にフェイスダウン(半導体チップ表面を下向き)でフリップチップ実装されている。テープキャリア1Aと半導体チップ3のギャップ間は、アンダーフィル樹脂(もしくは非導電性ペースト)8が充填され、樹脂コート後硬化されている。このようにして、COF(チップオンフィルム)形態のTCPが形成されている。この状態ではテープキャリアのリール装架状態で形成されているが(図示せず)、このあと図1、図2に示されるように、テープキャリア1Aの必要な領域のみを金型を用いて打ち抜いて半導体装置を完成する。
As shown in FIG. 3, the two
次に、金属放熱板2上の半導体チップ載置位置に放熱グリス6を塗布して、半導体装置の半導体チップ3裏面を金属放熱板2に押し付けながら、同時にテープキャリア1A上の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの位置合わせをし、粘着テープ9を用いてテープキャリア1Aと金属放熱板2を互いに固着させる。さらに、表示パネル(図示せず)と半導体装置のアウターリード1aをアウターリードボンディング後(図示せず)、テープキャリア1の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの貫通孔に貫通ビス4a、4bを通して、導電体であるパネルシャーシ5に半導体装置を固定する。
Next, the
テープキャリア1Aの第1の孔1g、1hの周辺には、半導体チップ3のグランド端子からインナーリードを通じて延びた銅箔1dのランドによりテープキャリアグランド配線が形成されており、テープキャリア配線保護用のソルダーレジスト1cは、そのランド上には塗布されていない。さらに、テープキャリア1Aと金属放熱板2のそれぞれの孔周辺では、粘着テープ9も所定の大きさで開口されており、貫通ビス4a、4bをパネルシャーシ5へ所定のトルクでねじ込むことにより、ビス頭部およびビスワッシャがテープキャリア1Aの裏面を押し、テープキャリア基材1fを介して、テープキャリアグランド配線の銅箔1dが金属放熱板2に押し当てられ、半導体チップ3のグランド端子とパネルシャーシ5が導通する経路を形成する。
Around the
貫通ビス4a、4bにより、貫通ビス部ワッシャおよびテープキャリア基材1fを介してテープキャリアグランド配線の銅箔1dを金属放熱板2に押さえつける時の接触抵抗は、50mmΩ〜100mmΩの範囲を目安に管理する。貫通ビス4a、4bの締め付けトルクやパネルシャーシ5側のボスねじ山形加工状態に応じて、貫通ビス4a、4bとの接触抵抗が変動する可能性があるので、上記管理値を目安に完了状態を制御する。これにより、グランド電流をパネルシャーシ5に効果的に逃がすことが出来る。
The contact resistance when pressing the
以上のとおり、グランド電流の流れる経路は、半導体チップグランド端子からテープキャリアグランド配線を経由し、貫通ビスを通じて直接パネルシャーシへ落ちる経路となる。一方で、テープキャリアグランド配線を介して、アウターリード1bからコネクタもしくはACF実装され基板配線(図示せず)を経由して、外部へ接地し流れるグランド電流もある。前者の方が明らかにグランド電流の流れる経路が短いので、本実施の形態の構成は、不要輻射電磁ノイズを効果的に抑制することが出来る。
As described above, the path through which the ground current flows is a path that falls directly from the semiconductor chip ground terminal to the panel chassis through the through screw through the tape carrier ground wiring. On the other hand, there is also a ground current that flows from the
(実施の形態2)
図4は、本発明の実施の形態2におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図4は、図2におけるA−A’線に沿った位置の断面図である。同図は、短絡ビスすなわち貫通ビス4a、4bを挿入した後の断面を示す。但し、金属放熱板2は取り付けられていない。
(Embodiment 2)
FIG. 4 is a cross-sectional view showing the structure of the TCP type package semiconductor device according to the second embodiment of the present invention. The planar structure of the TCP type package semiconductor device in the present embodiment is the same as that shown in FIGS. 1 and 2, and FIG. 4 is a cross-sectional view taken along the line AA ′ in FIG. . This figure shows a cross section after inserting short-circuit screws, that is, through
本実施の形態において、テープキャリア1Aに半導体チップ3を実装し、半導体装置を個片化するまでの状態は実施の形態1と同様であるが、本実施の形態では、金属放熱板2を半導体装置に取り付けないままで、パネルシャーシ5に直接取り付ける。
In the present embodiment, the state until the
すなわち、個片化した半導体装置のアウターリード1a(図1参照)を、表示パネル(図示せず)にアウターリードボンディング(図示せず)したときに、パネルシャーシ5上の半導体チップ3が載置される位置に、パネルシャーシ5の座繰り5a、5bを設け、放熱グリス6を塗布しておく。半導体チップ3とシャーシ座繰り5a、5bの位置を合わせて、テープキャリア1A裏面から半導体チップ3の載置部を押さえながら、粘着テープ9により半導体装置のテープキャリア1Aの面とパネルシャーシ5を接着させる。次に実施の形態1と同様に、半導体チップ3のグランド端子を引き出したテープキャリア上の孔1g、1hの周辺のランドの銅箔1dとパネルシャーシ5を、実施の形態1と同様に貫通ビス4a、4bを用いて導通させる。
That is, when the
本実施の形態によれば、半導体装置を表示パネルおよびパネルシャーシ5に取り付ける際の工程が複雑になるが、最も単純に、貫通ビス4a、4bを介して接地できる。実施の形態1と同様、貫通ビス4a、4bにより、貫通ビス部ワッシャおよびテープキャリア基材1fを介してテープキャリアグランド配線の銅箔1dをパネルシャーシ5に押さえつける時の接触抵抗は、50mmΩ〜100mΩの範囲で管理する。ここでは、貫通ビス締め付けトルク、パネルシャーシ5側のボスねじ山形加工状態、および貫通ビスの接触抵抗、さらにテープキャリアグランド端子配線が接触するパネルシャーシ5接触面の平坦性などが、接触抵抗を変動する要因になるので、同様に管理する必要がある。
According to the present embodiment, the process for attaching the semiconductor device to the display panel and the
(実施の形態3)
図5は、本発明の実施の形態3におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図5は、図2におけるA−A’線に沿った位置の断面図である。同図は、短絡ビスすなわち貫通ビス4a、4bを挿入した後の断面を示す。
(Embodiment 3)
FIG. 5 is a cross-sectional view showing the structure of the TCP type package semiconductor device according to the third embodiment of the present invention. The planar structure of the TCP type package semiconductor device in the present embodiment is the same as that shown in FIGS. 1 and 2, and FIG. 5 is a cross-sectional view taken along the line AA ′ in FIG. . This figure shows a cross section after inserting short-circuit screws, that is, through
本実施の形態3においては、テープキャリア1Aの第一の孔1g、1hの周辺ランドの銅箔1dに、テープキャリア形成段階で金属突起1eを形成する。金属突起1eは、例えば、特許文献2に記載の方法を使用して形成することができる。
In the third embodiment, the metal protrusion 1e is formed on the
例えば、まず、テープキャリア1Aの配線パターンを形成後、再度感光性フォトレジストを全面に塗布し、第一の孔1g、1h周辺のランド部のみにレジストを開口させて、ランド部の銅箔1dを露出させる(図示せず)。さらにその露出した導体部分に金属めっきを施して、20μm程度の高さの金属突起1eを形成する。
For example, first, after forming the wiring pattern of the
このように作製したテープキャリア1Aを用い、以降、実施の形態1において説明した方法と同様にして、半導体チップ3を実装し、半導体装置と金属放熱板2を接着する。さらに、実施の形態1と同様に、貫通ビス4a、4bでテープキャリア1Aの裏面から押圧することにより、ランド部の銅箔1dが、金属突起1eを介して金属導熱板2に押圧され、また、金属導熱板2がパネルシャーシ5に押圧される。第一の孔1g、1h周辺のランド部の銅箔1dが、金属突起1eを介して金属放熱板2に押圧されるので、面接触ではなく、点、線接触での導通を取ることが出来る。それにより、貫通ビス4a、4bの締め付けトルク、貫通ビスの傾きなどの変動要因を、金属突起1eで吸収させることができる。
Using the
(実施の形態4)
図6は、本発明の実施の形態4におけるTCP型パッケージ半導体装置の構造を示す断面図である。本実施の形態におけるTCP型パッケージ半導体装置の平面構造は、図1および図2に示したものと同様であり、図6は、図2におけるA−A’線に沿った位置の断面図である。同図は、貫通ピン4c、4dを挿入した後の断面を示す。
(Embodiment 4)
FIG. 6 is a cross-sectional view showing the structure of the TCP type package semiconductor device according to the fourth embodiment of the present invention. The planar structure of the TCP type package semiconductor device in the present embodiment is the same as that shown in FIGS. 1 and 2, and FIG. 6 is a cross-sectional view taken along the line AA ′ in FIG. . The figure shows a cross section after inserting the penetration pins 4c and 4d.
本実施の形態では、貫通ピン4c、4dが、上述の実施の形態における貫通ビス4a、4bとは相違する。貫通ピン4c、4dは、主要材料としてプラスチックを用い非導電体である。貫通ピン4c、4dの先端には、差し込んだ後外れないようにするための返り10を同材質で形成する。また、貫通ピン4c、4dの押さえ部分11では、テープキャリア1A側の第1の孔1g、1hの周辺のみがワッシャ状に広くなっている。さらに、ドライバー等を用いずに手で押し込めるように、人差し指太さサイズのフック12が設けられている。
In the present embodiment, the through
貫通ピン4c、4dを用い、実施の形態1で説明した方法と同様に、第1の孔1g、1hに貫通ピン4c、4dを挿入し、テープキャリア1Aの第1の孔1g、1hの周辺の銅箔1dを金属放熱板2に押し付け、導通させる。
Using the through
実施の形態1〜3では、貫通ビスは金属製であるため、貫通ビスの締め付けトルクを数値制御するなどして貫通ビスの接触抵抗値を安定化することが出来る。これに対して、本実施の形態では、貫通ピン4c、4dの引き抜く際の引っ張り強度が、5N〜10Nになるように調整する。また、テープキャリアグランド配線の銅箔1dと金属放熱板2の接触抵抗も、50mmΩ〜100mmΩの範囲で調整する。
In the first to third embodiments, since the through screw is made of metal, the contact resistance value of the through screw can be stabilized by numerically controlling the tightening torque of the through screw. On the other hand, in this Embodiment, it adjusts so that the tensile strength at the time of pulling out the penetration pins 4c and 4d may be set to 5N-10N. The contact resistance between the
以上の実施の形態3、4の説明では、実施の形態1の構成を前提として説明しているが、実施の形態2のように金属放熱板2を用いない構成との組合せも可能である。すなわち、実施の形態2と実施の形態3、実施の形態2と実施の形態4、あるいは実施の形態2、3、4という組合せも可能である。
In the above description of the third and fourth embodiments, the description is based on the configuration of the first embodiment. However, a combination with a configuration that does not use the
(実施の形態5)
図7は、本発明の実施の形態5におけるTCP型パッケージ半導体装置の構造を示す平面図であり、短絡ビス挿入前の状態を示す。なお、金属放熱板2の下に隠れているテープキャリア1Bの構造および2個の半導体チップ3が示される。図8は、同TCP型パッケージ半導体装置に短絡ビスが挿入されパネルシャーシ5に固定された状態を示す断面図である。断面の位置は、図7のB−B’断面であるが、テープキャリア1Bは、図7の状態から上下を反転させた状態で示されている。
(Embodiment 5)
FIG. 7 is a plan view showing a structure of the TCP type package semiconductor device according to the fifth embodiment of the present invention, and shows a state before insertion of the short screw. The structure of the
上述の実施の形態1〜4では、テープキャリア1Aが2層テープキャリアのCOF(チップオンフィルム)構造の場合を例として説明した。これに対して、本実施の形態5では、テープキャリア1Bは、3層テープキャリアであり、テープキャリア基材1fを打抜いたデバイスホール13が形成される。テープキャリア1B上に半導体チップ3を載置する際、フライングインナーリード(図示せず)が半導体チップ3と接続される。
In the above-described first to fourth embodiments, the case where the
本実施の形態においては、2個の半導体チップ3は、テープキャリア1Bの表面にフェイスダウン(半導体チップ表面を下向き)でギャングボンディング実装される。テープキャリア1Bと半導体チップ3の実装部上にチップコート樹脂8bを充填し、硬化させる。この状態では、テープキャリアのリール装架状態で形成されているが(図示せず)、このあと図7に示されるテープキャリア1Bの必要な領域のみを金型を用いて打ち抜いて、半導体装置を完成する。
In the present embodiment, the two
次に、金属放熱板2上の半導体チップ載置位置に放熱グリス6を塗布して、半導体装置の半導体チップ3裏面を金属放熱板2に押し付けながら、同時にテープキャリア1B上の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bの位置合わせをし、粘着テープ9を用いて固着させる。さらに、表示パネル(図示せず)と半導体装置のアウターリード1aをアウターリードボンディング後(図示せず)、テープキャリア1の第1の孔1g、1hと金属放熱板2の第2の孔2a、2bに貫通ビス4a、4bを通して、半導体装置を導電体であるパネルシャーシ5に固定する。
Next, the
テープキャリア1Bの第1の孔1g、1hの周辺には、半導体チップ3のグランド端子からインナーリードを通じて延びた銅箔1dのランドが形成されており、テープキャリア配線保護用のソルダーレジスト1cはランド上には塗布されていない。さらに、粘着テープ9は、テープキャリア1Bと金属放熱板2のそれぞれの孔周辺が所定の大きさで開口されている。したがって、貫通ビス4a、4bをパネルシャーシ5へ所定のトルクでねじ込むことにより、ビス頭部およびビスワッシャがテープキャリア1B裏面を押圧し、テープキャリア基材1fを介して銅箔1dが金属放熱板2に押圧され、半導体チップ3のグランド端子とパネルシャーシ5が導通する経路が形成される。
Around the
貫通ビスにより、貫通ビス部ワッシャおよびテープキャリア基材を介してテープキャリアグランド配線を金属放熱板に押さえつける時の接触抵抗は、実施の形態1〜4と同様に50mmΩ〜100mmΩの範囲を目安に管理する。 The contact resistance when pressing the tape carrier ground wiring against the metal heat sink via the through screw washer and the tape carrier substrate with the through screw is managed within the range of 50 mmΩ to 100 mmΩ as a guideline, as in the first to fourth embodiments. To do.
本実施の形態5の構成も、実施の形態2〜4とそれぞれ、適宜組み合わせて実施することでができる。 The configuration of the fifth embodiment can also be implemented in combination with the second to fourth embodiments as appropriate.
本発明の半導体装置の実装体によれば、半導体装置におけるグランド配線のインダクタンスを大幅に低減することが出来、同時切り替えノイズに強く、放熱効果が良好で、テレビ等のディスプレイ用途に有用である。 According to the semiconductor device package of the present invention, the inductance of the ground wiring in the semiconductor device can be greatly reduced, it is resistant to simultaneous switching noise, has a good heat dissipation effect, and is useful for display applications such as televisions.
1A、1B テープキャリア
1a、1b アウターリード
1c ソルダーレジスト
1d 配線箔
1e 配線上の金属突起
1f テープキャリア基材
1g、1h 第1の孔
1i、1j ランド
2 金属放熱板
2a、2b、2e、2f 第2の孔
2c、2d 孔(パネルシャーシへの固定用)
3 半導体チップ
4a、4b、4g、4h 貫通ビス
4c、4d 貫通ピン
4e、4f 放熱板固定ビス
5 パネルシャーシ
5a、5b シャーシ座繰り
6 グリス
7 金属突起
8a 封止樹脂(非導電ペースト)
8b 封止樹脂(チップコート樹脂)
9 粘着テープ
10 返り
11 押さえ部分
12 フック
13 デバイスホール
1A,
8b Sealing resin (chip coat resin)
9
Claims (7)
前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、
前記半導体装置は金属放熱板を介して前記導体シャーシに結合されるとともに、前記グランド配線が前記金属放熱板に当接するように配置されることにより、前記接地用端子が前記導体配線および前記金属放熱板を介して前記導体シャーシに接地されていることを特徴とする半導体装置の実装体。 On a flexible base substrate on which conductor wiring is arranged, a semiconductor chip is mounted and connected to the conductor wiring, and a semiconductor device configured to output a signal from the semiconductor chip to the outside through the conductor wiring, In the mounting body of the semiconductor device attached to the conductor chassis of the set device where the function of the semiconductor chip is used, so that the grounding terminal of the semiconductor chip is grounded to the conductor chassis,
The grounding terminal of the semiconductor chip is connected to a ground wiring in the conductor wiring;
The semiconductor device is coupled to the conductor chassis via a metal heat radiating plate, and is arranged so that the ground wiring is in contact with the metal heat radiating plate, whereby the ground terminal is connected to the conductor wiring and the metal heat radiating plate. A semiconductor device mounting body, characterized in that it is grounded to the conductor chassis via a plate.
前記半導体チップの前記接地用端子は前記導体配線におけるグランド配線に接続され、
前記半導体装置は前記グランド配線が前記導体シャーシに当接するように配置されて前記導体シャーシに結合されることにより、前記接地用端子が前記導体配線を介して前記導体シャーシに接地されていることを特徴とする半導体装置の実装体。 On a flexible base substrate on which conductor wiring is arranged, a semiconductor chip is mounted and connected to the conductor wiring, and a semiconductor device configured to output a signal from the semiconductor chip to the outside through the conductor wiring, In the mounting body of the semiconductor device attached to the conductor chassis of the set device where the function of the semiconductor chip is used, so that the grounding terminal of the semiconductor chip is grounded to the conductor chassis,
The grounding terminal of the semiconductor chip is connected to a ground wiring in the conductor wiring;
The semiconductor device is arranged so that the ground wiring is in contact with the conductor chassis and coupled to the conductor chassis, so that the grounding terminal is grounded to the conductor chassis via the conductor wiring. A mounted body of a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143171A JP2007317739A (en) | 2006-05-23 | 2006-05-23 | Semiconductor device mounting body |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006143171A JP2007317739A (en) | 2006-05-23 | 2006-05-23 | Semiconductor device mounting body |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007317739A true JP2007317739A (en) | 2007-12-06 |
Family
ID=38851372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006143171A Withdrawn JP2007317739A (en) | 2006-05-23 | 2006-05-23 | Semiconductor device mounting body |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007317739A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017524165A (en) * | 2014-07-24 | 2017-08-24 | テクニカル インスティチュート オブ フィジックス アンド ケミストリー オブ ザ チャイニーズ アカデミー オブ サイエンスィズTechnical Institute Of Physics And Chemistry Of The Chinese Academy Of Sciences | Laser display system |
-
2006
- 2006-05-23 JP JP2006143171A patent/JP2007317739A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017524165A (en) * | 2014-07-24 | 2017-08-24 | テクニカル インスティチュート オブ フィジックス アンド ケミストリー オブ ザ チャイニーズ アカデミー オブ サイエンスィズTechnical Institute Of Physics And Chemistry Of The Chinese Academy Of Sciences | Laser display system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7696614B2 (en) | Driver module structure | |
EP1734800B1 (en) | Technique for manufacturing an overmolded electronic assembly | |
JP6559743B2 (en) | Semiconductor module | |
US20150223318A1 (en) | Multilayer wiring board | |
EP2650916A2 (en) | Substrate device | |
JP2009054860A (en) | Chip-type semiconductor device | |
JP6984257B2 (en) | Electronic device | |
JP2009135391A (en) | Electronic device and method of manufacturing the same | |
KR101369300B1 (en) | Cof package having improved heat dissipation | |
KR20150117459A (en) | Circuit board, method for menufacturing of circuit board, electronic component package and method for menufacturing of electronic component package | |
JP2007317739A (en) | Semiconductor device mounting body | |
JP2011077164A (en) | Semiconductor light-emitting device | |
JP4952365B2 (en) | Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device | |
KR101370445B1 (en) | Cof package having improved heat dissipation | |
KR101480554B1 (en) | Pcb assembly | |
KR20020069675A (en) | Junction method for a flexible printed circuit board | |
JP2001156416A (en) | Connection structure of flexible wiring board | |
KR20050006547A (en) | PCB for fabricating semiconductor package and semiconductor package using the same | |
CN113784529B (en) | Circuit board and manufacturing method thereof | |
KR101369298B1 (en) | Cof package having improved heat dissipation | |
KR101369279B1 (en) | Cof package having improved heat dissipation | |
JP3692810B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
KR100861508B1 (en) | Semiconductor package and manufacturing method thereof | |
KR20050073678A (en) | Method for manufacturing bga type package | |
JP2019208045A (en) | Circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090804 |