JP2007311502A - 回路基板の端子群製造方法 - Google Patents

回路基板の端子群製造方法 Download PDF

Info

Publication number
JP2007311502A
JP2007311502A JP2006138215A JP2006138215A JP2007311502A JP 2007311502 A JP2007311502 A JP 2007311502A JP 2006138215 A JP2006138215 A JP 2006138215A JP 2006138215 A JP2006138215 A JP 2006138215A JP 2007311502 A JP2007311502 A JP 2007311502A
Authority
JP
Japan
Prior art keywords
solder
terminals
connecting portion
terminal group
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006138215A
Other languages
English (en)
Other versions
JP4831819B2 (ja
Inventor
Kazuo Inoue
和夫 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2006138215A priority Critical patent/JP4831819B2/ja
Priority to TW096109872A priority patent/TW200746949A/zh
Priority to CN2007100904082A priority patent/CN101052279B/zh
Publication of JP2007311502A publication Critical patent/JP2007311502A/ja
Application granted granted Critical
Publication of JP4831819B2 publication Critical patent/JP4831819B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】回路基板に設けられた部品実装用の複数個の端子からなる端子群の表面にはんだプリコート層を形成する方法において、狭ピッチの端子に対しても端子群内のそれぞれの端子表面に形成されるはんだプリコート層の厚みを均一化するとともに、それぞれの端子の面積を均等化することで、それぞれの端子にプリコートされるはんだの量を一定にする端子群の製造方法を提供する。
【解決手段】回路基板1の上に相対峙する端子2a,2b相互間をそれぞれ接続する端子と同一材質からなる連結部11が予め形成されており、これら端子群2a,2bの箇所に開口部3aがありかつ開口部3a近傍に位置決めターゲット12を有するカバーレイ3を回路基板1の表面に貼り合わせ、この連結部11を含む端子群2a,2bの表面にはんだ層5を設け、このはんだ層5を加熱溶融してはんだプリコート層6を形成し、然る後に、前記端子2a,2b相互間の不要部分を前記位置決めターゲット12に基づく位置合わせ機構を有する切断手段で切断除去する。
【選択図】図1

Description

本発明は回路基板に設けられた部品実装用の複数個の端子からなる端子群の製造方法に関するものであり、特に、端子群の表面に形成されるはんだプリコート層の厚みを均一化するとともに、それぞれの端子の面積を均等化することで、プリコートされるはんだの量を一定にする端子群製造方法に関するものである。
回路基板に設けられた部品実装用端子に電子部品の接続部を載置してはんだ付けする際に、はんだ付けの作業性を向上させるために、複数の端子からなる端子群に予めはんだプリコート層を形成することが知られている。このはんだプリコート層は、端子群の表面にペースト状はんだを印刷用メタルマスクを用いて印刷し、該ペースト状はんだを加熱溶融(以下フュージングと称する)して形成するか、あるいは、はんだめっき等によってはんだ層を形成し、該はんだ層にフラックスを塗布した後にフュージングすることにより形成される。
ペースト状はんだを印刷してはんだプリコート層を形成する方法では、狭いピッチの端子群の場合、ペースト状はんだのにじみやダレにより、隣接する端子間が繋がってしまうことがある。この状態でフュージングを行うと、はんだが溶融したときに隣接する端子間で均一に分離せず、はんだプリコート層の厚みにばらつきが発生し易い。また、端子周囲を覆うカバーレイの位置ずれによっても、はんだプリコート層の厚みが不均一となることもある。
図18〜図21は、ペースト状はんだを印刷してフュージングを行うまでの過程を示す説明図である。図18は回路基板1の上に相対峙する端子2a,2bが複数組並列して配置された端子群を示し、端子長さ方向(図の左右方向)にカバーレイ3がずれた状態を示している。同図に示す端子2a,2bは端子長さが0.3mmで、カバーレイ3が0.1mmずれた状態で貼り合わせてある。従って、カバーレイ3の開口部3aから露出する左側端子2aの長さが0.2mm、右側端子2bの長さが0.4mmとなり、左右端子面積の差が2倍になってしまう。
この状態では、図19に示すように印刷用メタルマスク4の左側開口部4aがカバーレイ3の上にまで及んでいるため、ペースト状はんだ5を印刷すると、図20に示すようにカバーレイ3の上面にまでペースト状はんだ5が印刷されてしまう。印刷されるペースト状はんだ5の量は、前記開口部4a,4bの大きさで決まるため、カバーレイ3のずれに関係なく同じ量が印刷される。従って、図21に示すようにフュージングを行うと、面積が狭い端子2aでは、はんだプリコート層6aの厚みが厚くなり、逆に面積が広い端子2bでは、はんだプリコート層6bの厚みが薄くなる。この結果、はんだプリコート層6a,6bの厚みが不均一になる。
ここで、カバーレイには、感光性インクを印刷して露光・現像することにより端子部などを形成するタイプのもの、感光性ドライフィルムを貼り合わせて露光・現像するタイプのもの、絶縁性フィルムに開口部を打ち抜いて貼り合わせるものなどがある。この中で、感光性インクまたはドライフィルムタイプのものについては、回路を基準に位置合わせできるので、位置ずれが生じにくいという長所があるが、曲げ応力に対して割れやすいという欠点がある。一方、絶縁フィルムタイプのものは屈曲に対しては割れにくいが、貼り合わせ時に位置ずれしやすいという欠点がある。上述したカバーレイのずれは、特に絶縁フィルムタイプのものを使用するときに顕著となるものである。
ICやコネクター等の部品を実装する際、図22(a)に示すように、はんだプリコート層6の厚みが均等であれば、同図(b)に示すように、部品を上方から圧接しながらはんだを溶融したときに、それぞれの端子2ではんだプリコート層6が均等な厚みとなって、良好な接続が得られる。
これに対して、図23(a)に示すように、はんだプリコート層6の厚みにばらつきがあると、はんだプリコート層6が上方の部品端子に接続している端子2cと、接続していない端子2dが発生する。従って、同図(b)に示すように、部品を上方から圧接しながらはんだを溶融したときに、上下の間隙が広い端子の接続を取ろうとして、部品をさらに押し込む必要があり、はんだプリコート層6の厚みが厚い端子2cでは、はんだがはみ出して隣接の端子とショートする可能性がある。このため、安定した接続を取ることができないという不具合があった。
一般的に、フレキシブル回路基板では、ベース材としてポリイミド等のフィルムを使用することが多く、この場合は温度や湿度によって寸法の収縮が起きる。このため、カバーレイを貼り合わせるときに位置ずれが発生し易く、その結果、端子が露出している面積が大きく変化してしまう。端子面積が小さければ、この影響が非常に大きいものになってしまう。また、フュージング時にも温度や湿度の影響で収縮を起こすことから、形成された回路との位置合わせが不安定になっている。従って、はんだプリコート層の厚みを均一に形成しにくい要因となっている。ここで、一般的にカバーレイを形成するには、必要な部分への絶縁インクの印刷による手法や、予め開口が形成された絶縁フィルムを接着する手法や、感光性の絶縁インクの塗布またはフィルム状の感光性絶縁樹脂のラミネートに続く露光、現像、熱処理による手法などが採用される。
一方、はんだめっきによってはんだ層を形成し、このはんだ層をフュージングしてはんだプリコート層を形成する方法であっても、電流密度分布のばらつきによってワーク内ではんだ層の厚みが不均一となることもあり、前述したペースト状はんだを印刷する方法と同様に、はんだプリコート層の厚みを均一に形成しにくい要因となっている。
部品を押し込まざるを得ないときの、はんだのはみ出しによるショートを防止する方法としては、端子の一部にはんだと融合しないスリット状の領域を形成し、横幅の広い端子部分と、スリット状の領域によって分割された横幅の狭い端子部分とに分けることで、余剰の溶融はんだがスリット状の領域に流れ込むようにしたものが知られている(例えば、特許文献1参照)。
また、回路基板上にはんだ耐熱性を有する感光性樹脂製マスクを設け、該マスクを露光することにより開口部を形成し、この開口部にペースト状はんだを埋め込んでリフローすることにより、接続端子上にはんだプリコート層を形成した後に、前記感光性樹脂製マスクを溶解除去する方法も知られている(例えば、特許文献2参照)。
特許第3496308号公報 特開平10−322007号公報
カバーレイの位置ずれ等から、はんだプリコート層の厚みが均一でない場合、図23に示すように、部品を必要以上に押し込むことになり、はんだがはみ出して隣接の端子とショートする危険がある等、従来は安定した接続を取ることができないという不具合があった。
特許文献1記載の発明は、余剰の溶融はんだがスリット状の領域に流れ込むようにしてあるが、はんだプリコート層の厚みを均等にするようにはなっておらず、逆にスリット状領域を形成することによって端子に狭隘部が生じ、この狭隘部のはんだが薄くなり、厚みがばらつく要因にもなる 。
特許文献2記載の発明は、感光性樹脂製マスクに開口部を設け、ここにペースト状はんだを埋め込んではんだプリコート層を形成した後に、前記感光性樹脂製マスクを除去するので、工数が多くなってコスト高となる。また、はんだプリコート層の厚みをより簡単に均一化することができず、従来は外観検査により厚みを確認して、差が大きい場合には手直しを行っている。このため、品質および作業効率が良好ではなかった。
さらに、カバーレイ貼り合わせの位置ずれによって、端子が露出している面積に変化が生じると、仮に、はんだプリコート層の厚みを均等にすることができても、端子に形成されたはんだプリコート層のはんだの量自体が変化してしまう。この要因も、部品との安定した接続の妨げとなる。
そこで、本発明は、回路基板に設けられた部品実装用の複数個の端子からなる端子群の表面にはんだプリコート層を形成する方法において、狭ピッチの端子に対しても端子群内のそれぞれの端子表面に形成されるはんだプリコート層の厚みを均一化するとともに、それぞれの端子の面積を均等化することで、それぞれの端子にプリコートされるはんだの量を一定にする端子群の製造方法を提供することを目的とする。
本発明は上記目的を達成するために提案されたものであり、
請求項1記載の発明は、
回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、
前記端子群の箇所に開口部があり、この開口部近傍に位置決めターゲットを有するカバーレイを回路基板表面に貼り合わせ、
前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第1の連結部、または該第1の連結部をさらに縦断して連結する第2の連結部が予め形成されており、
この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
然る後に、前記端子相互間の不要部分を、前記位置決めターゲットに基づく位置合わせ機構を有する切断手段で切断除去することを特徴とする、回路基板の端子群製造方法を提供する。
この構成によれば、回路基板に設けられた端子群の相対峙する端子相互間がそれぞれ前記端子と同一材質からなる連結部にて接続され、双方の端子と連結部が一体の平面をなしている。この端子と連結部の表面にペースト状はんだの印刷やはんだめっきを行えば、端子と連結部の表面は段差がなくて一体の平面であるため、この平面にほぼ同一厚みのはんだ層が形成される。このはんだ層をフュージングすれば、それぞれの端子と連結部の平面部全体にはんだが流れ込み、前記平面部全体に亘って、均一厚みのはんだプリコート層が形成される。そして、前記端子群の相対峙する端子相互間の不要部分を切断除去することにより、前記連結部近傍がなくなって、均一厚みのはんだプリコート層を有する端子がそれぞれ離間して端子群が形成される。
この不要部分の切断は、カバーレイに設けられた位置決めターゲットに基づいて切断されるので、仮にカバーレイの貼り合わせで位置ずれが生じた場合でも、そのずれ量分だけ切断箇所も移動するので、端子が露出している面積は一定に保たれる。その結果、それぞれの端子にプリコートされるはんだの量を一定にすることが可能になる。位置決めターゲットは切断箇所近傍に少なくとも2箇所あれば好ましいが、複数の切断箇所が隣接していてこれを一度に切断する場合は、位置決めターゲットを一部省略することもできる。
ここで、切断手段としては、位置決めターゲットに基づく位置合わせ機構を有する手段であれば、特に限定されるものではないが、例えばパンチ打ち抜きや、ルーター加工、炭酸ガスレーザーによるアブレーションなどが挙げられる。
請求項2記載の発明は、
前記位置決めターゲットは、前記カバーレイを打ち抜いた開口部であることを特徴とする、請求項1記載の回路基板の端子群製造方法を提供する。
この構成によれば、カバーレイを打ち抜いた開口部である位置決めターゲット部分は回路基板が露出しているため、カバーレイと色調が違うことで画像認識される。位置決めターゲット部分に端子と同一材質の物質を設けておけば、はんだ層をこの部分にも形成しておきフュージングすると、カバーレイとの色調の違いがより鮮明になるので、画像認識しやすくなるので好ましい。
請求項3記載の発明は、
回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、
前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第1の連結部と、該第1の連結部をさらに縦断して連結する第2の連結部が予め形成されており、
前記第1の連結部と第2の連結部の接続部分近傍に開口部を設け、
この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
然る後に、前記端子相互間の不要部分を、前記接続部分近傍の開口部と、端子とカバーレイの辺縁部を画像認識する位置合わせ機構を有する切断手段で切断除去することを特徴とする、回路基板の端子群製造方法を提供する。
この構成は、カバーレイに設けられる位置決めターゲットが、回路設計の制約などによる要因で設置できない場合に有効な手段である。
この構成によれば、回路基板に設けられた端子群の相対峙する端子相互間がそれぞれ前記端子と同一材質からなる第1の連結部にて接続され、さらに前記第1の連結部を横断するように第2の連結部がやはり前記端子と同一材質のもので形成され、それぞれの端子と連結部が一体の平面をなしている。さらに、前記第1の連結部と第2の連結部の接続部分近傍に開口部を設けている。
この端子と第1の連結部および第2の連結部の表面にペースト状はんだの印刷やはんだめっきを行えば、端子とそれぞれの連結部の表面は段差がなくて一体の平面であるため、この平面にほぼ同一厚みのはんだ層が形成される。このはんだ層をフュージングすれば、それぞれの端子とそれぞれの連結部の平面部全体にはんだが流れ込み、前記平面部全体に亘って、均一厚みのはんだプリコート層が形成される。そして、前記端子群を接続するそれぞれの連結部を含む不要部分を切断除去することにより、均一厚みのはんだプリコート層を有する端子がそれぞれ離間して端子群が形成される。
さらに、この構成だけでは、前記第1の連結部と第2の連結部の接続部分では、はんだプリコート層の厚みが厚くなる傾向にあるので、接続部分に開口部を設けてはんだプリコート層の厚みを制御するものである。不要箇所の切断を打ち抜きで行う場合は、このようにすることで、はんだプリコート層が抜き型に当たらないようにすることができて好ましい。この開口部の面積は、交点全体の面積の10%から80%の面積が適当である。開口部の形状は丸や四角などの多角形でもよい。
そして、前記第1の連結部と第2の連結部の接続部分の開口部と、端子とカバーレイとの辺縁部を画像認識し、カバーレイの境界位置を両端とする中央部を切断除去する。この不要部分の切断は、端子とカバーレイとの辺縁部を画像認識する機構に基づいて切断されるので、仮にカバーレイ貼り合わせでの位置ずれがあっても、そのずれ量分だけ切断箇所も移動するので、端子が露出している面積は一定に保たれる。その結果、それぞれの端子にプリコートされるはんだの量を一定にすることが可能となる。
本発明によれば、カバーレイの回路基板への貼り合わせに位置ずれが発生したとしても影響されることなく、はんだプリコート層をより均一な厚みに形成することが可能となり、さらに、端子が露出している面積は一定に保たれるためにプリコートされるはんだの量を一定にすることが可能となり、実装部品の接続が容易かつ確実に行えるので、回路基板製造における品質ならびに生産効率を大幅に向上させることができる。
以下、本発明に係る回路基板の端子群製造方法について、好適な実施例をあげて説明する。回路基板に設けられた部品実装用の複数個の端子からなる端子群の表面にはんだプリコート層を形成する方法において、狭ピッチの端子に対しても端子群内のそれぞれの端子表面に形成されるはんだプリコート層の厚みを均一化するという目的を達成するために、本発明は前記端子群には相対峙する端子相互間をそれぞれ接続する連結部が予め形成されており、この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、然る後に、前記端子相互間の不要部分を切断除去することにより実現した。
実施例1は、対向する端子相互を接続する第1の連結部が端子と同一材質によって形成されており、端子上にはんだプリコート層を形成後、第1の連結部を含む不要箇所を打ち抜くものである。
図1は、対向する端子2a,2bの相互を接続する第1の連結部11が端子2a,2bと同一材質によって形成されている状態を示し、カバーレイ3の開口部3aの端部から破線までが本来の端子長さを示している。また、同図でカバーレイ開口部3aの上下位置に、位置決めターゲット12が開口として形成されている。
図2は、ペースト状はんだ5を印刷した後の状態を示し、図3は、このときに使用されるペースト状はんだ印刷用メタルマスク4の開口状態を示す。端子2a,2bおよび第1の連結部11の全体にペースト状はんだ5が印刷されるので、カバーレイ3のずれを無視することができ、このため、カバーレイ開口部3aの位置に関係なくペースト状はんだ5を印刷することができる。
ペースト状はんだ5の印刷時に、たとえ印刷用メタルマスク開口部4cがカバーレイ3の上にまではみ出して、カバーレイ3の上面にまで印刷されてしまったとしても、フュージングすることにより、端子2a,2bおよび第1の連結部11の全体にはんだが流れ込むので、一定のはんだ厚みではんだプリコート層6を生産することが可能となる。
図4は、フュージング後の状態を示し、対向する端子2a,2b間を第1の連結部11で繋ぐことにより、カバーレイ3の位置ずれによる端子面積の変化が生じなくなり、一定の厚みのはんだプリコート層6が形成可能となる。
図5は、フュージング後に端子間の第1の連結部11を含む不要箇所を切断除去した状態を示し、この切断除去箇所13は位置決めターゲット12に基づく位置合わせ機構を含む切断手段(図示せず)にて切断除去される。ここで、切断手段としては、位置決めターゲットに基づく位置合わせ機構を有する手段であれば、特に限定されるものではないが、例えばパンチ打ち抜きや、ルーター加工、炭酸ガスレーザーによるアブレーションなどが挙げられる。
図6は位置ずれした状態を示し、カバーレイ3が二点鎖線で示す所望の貼り合わせ位置からずれが生じて、実線で示す位置に貼り合わされたとしても、カバーレイ3に施された位置決めターゲット12も同じずれ量で移動する。この位置決めターゲット12に基づいて切断除去箇所13の座標を決めることにより、前記カバーレイ3の貼り合わせで位置ずれが生じた場合でも、そのずれ量分だけ切断箇所も移動する。
図7は、図6に示したフュージング後の第1の連結部11を含む不要箇所を切断除去した状態を示し、カバーレイ3の貼り合わせで位置ずれがあっても、そのずれ量分だけ切断箇所も移動するため、端子が露出している面積は一定に保たれ、図21に示した従来回路基板のように、はんだプリコート層6の厚みが異なるような不具合が発生せず、それぞれの端子にプリコートされるはんだの量を一定にすることができ、はんだプリコート層6の厚みを均一に形成することが可能である。
なお、前記カバーレイ3に施される位置決めターゲット12は、カバーレイ3を打ち抜いた開口部でよい。この場合、開口部分はその下にある回路基板が露出しているため、カバーレイ3と色調が違うことで画像認識される。位置決めターゲット部分に端子と同一材質の物質を設けておけば、はんだ層をこの部分にも形成しておきフュージングすると、カバーレイとの色調の違いがより鮮明になるので、画像認識しやすくなるので好ましい。
実施例2は、対向する端子だけではなく、隣接する端子相互をも接続する第2の連結部が端子と同一材質によって形成されており、端子上にはんだプリコート層を形成後、第1の連結部と第2の連結部を含む不要箇所を打ち抜くものである。
図8は、端子間相互を第1の連結部11と第2の連結部15が端子と同一材質によって形成されており、端子およびその連結部にペースト状はんだ5を印刷し、フュージングを行った状態を示している。
同図に示すように、対向する端子2a,2bの相互を接続する第1の連結部11が端子2a,2bと同一材質によって形成され、さらに、隣接する端子相互を接続する第2の連結部15が前記端子2a,2bおよび第1の連結部11と同一材質によって形成されており、フュージング時に溶融したはんだが対向または隣接した端子間で移動することから、より均一なはんだプリコート層厚みを形成することが可能となる。
図9は、フュージング後に端子2a,2b間の第1の連結部11および第2の連結部15を含む不要箇所を切断除去した状態を示し、この切断除去箇所13は位置決めターゲット12に基づく位置合わせ機構を含む切断手段(図示せず)にて切断除去される。この場合も実施例1と同様に、端子が露出している面積は一定に保たれ、それぞれの端子2a,2bにプリコートされるはんだ6の量を一定にすることが可能となる。
第2の連結部15の幅は、カバーレイ3の貼り合わせでの位置ずれがあった場合に、そのずれ量分だけ切断箇所が移動したとしても、切断時に残留することがないように設定される。この要件を満たせば、端子2a,2bの幅の30%〜150%までが適当である。
図10は、実施例2の印刷用メタルマスク4を示し、図3のように端子形状に合わせて開口部4cを別々に設ける必要はなく、カバーレイの開口部3aに対応して全体を一括開口した開口部4dとしてもよい。この場合も、フュージング時に接続した回路を経由してはんだが流れるため、一定のはんだ厚みではんだプリコート層6を形成することが可能となる。
前述した実施例2の図8のように、第1の連結部11と第2の連結部15が端子2a,2bと同一材質によって形成されている場合、端子および連結部にペースト状はんだを印刷してフュージングを行うと、連結部の交点部分の面積が大きくなるため、この交点部分のはんだプリコート層6の厚みが厚くなる傾向がある。その場合は、プリコート層6の厚みの厚い部分が打ち抜き型に局部的に当たることになる。実施例3は、連結部の交点部分の材料を一部除去し、この交点部分の面積が大きくならないように、交点部分に除去箇所を形成するものである。
図11は、図8に示した第1の連結部13と第2の連結部15の交点部分に、円形の除去箇所17が形成されており、端部2a,2bおよび第1の連結部11と第2の連結部15にペースト状はんだを印刷し、フュージングを行った状態を示している。
このように、前記交点部分に打ち抜きにて除去箇所17を形成する場合は、交点部分の面積が大きくならないため、はんだ厚みが厚くなることを抑制でき、はんだプリコート層6が局部的に打ち抜き型に当たることを防止できる。前記除去箇所17の面積は、交点全体の面積の10%〜80%の面積が適当であり、また、除去箇所17の形状は丸や四角などの多角形でもよい。
実施例4は、前述した実施例3の図11のように、第1の連結部11と第2の連結部15の交点部分の面積が大きくならないように、交点部分に除去箇所17を形成した場合に、この除去箇所17を含めて画像認識し、カバーレイ3に施した位置決めターゲット12との座標を比較して、カバーレイ3の貼り合わせのずれ量を求めることができるようにしたものである。
図12は、カバーレイ3が図中左側にずれて貼り合わされた状態を示し、カバーレイ3に施した位置決めターゲット12を結ぶ線19と、前記連結部の交点部分に設けた除去箇所17を結ぶ線20との開き量が、図中横方向のずれ量ΔXである。
このずれ量ΔXがしきい値を超えた場合は、端子2a,2b間の不要箇所を切断除去する作業を中止すれば、出荷時の目視検査または電気検査で容易に不良判定ができるので好ましい。同様に、カバーレイ3に施した位置決めターゲット12と、ある特定の連結部の交点部分の材料を除去した箇所を比較して、図中で横方向以外に縦方向や旋回方向のずれ量も検知することが可能である。
実施例5は、複数の切断除去箇所13が隣接している場合に、これらを同時に切断するものである。
図13は、図8に示した端子群が3箇所隣接して配置されており、これら3箇所の端子群の不要箇所を同時に切断除去する例を示している。この場合、カバーレイ3には各端子群すべてに位置決めターゲット12を施してもよいが、図示したように、図中で中央の端子群における位置決めターゲットは省略し、左右にある位置決めターゲット12に基づいて不要箇所の切断を行ってもよい。
実施例6は、図11のように、第1の連結部11と第2の連結部15の交点部分に除去箇所17を形成した状態で、カバーレイ3に位置決めターゲット12を設けられない場合に、カバーレイ3の位置ずれを判定して不要箇所を切断除去するものである。
図14は、位置決めターゲット12が設けられていないカバーレイ3が位置ずれした状態を示し、カバーレイ3が二点鎖線で示す所望の貼り合わせ位置からずれが生じて、実線で示す位置に貼り合わされたとしても、カバーレイの開口部3aの図中左右辺縁部と第1の連結部11と第2の連結部15の交点部分に設けた除去箇所17との間の距離L1およびL2を画像認識により求める。
そして、この距離L1およびL2に基づいて、図15に示すように、カバーレイの開口部3aの図中左右辺縁部と二点鎖線で示す切断除去箇所13の左右辺縁部との間の距離L3およびL4を求め、左右の距離L3とL4が均等になる位置に前記切断除去箇所13を位置決めして切断除去する。
この結果、端子が露出している面積は一定に保たれ、それぞれの端子にプリコートされるはんだの量を一定にすることが可能となる。
これと同様に、図16に示すように、回路基板1に対して旋回方向へカバーレイ3の貼り合わせがずれた場合は、カバーレイの開口部3aの図中左右辺縁部と第1の連結部11と第2の連結部15の交点部分に設けた除去箇所17との間の距離L5およびL6を図中の上下部分で画像認識により求める。
そして、この距離L5およびL6に基づいて、図17に示すように、旋回角度θを中心として、カバーレイの開口部3aの図中左右辺縁部と二点鎖線で示す切断除去箇所13の左右辺縁部との間の距離L7およびL8を求め、左右の距離L7とL8が均等になる位置に前記切断除去箇所13を角度θだけ傾斜させた状態に位置決めして切断除去する。
このずれ量がしきい値を超えた場合は、端子間の前記切断除去箇所13を切断除去する作業を中止すれば、出荷時の目視検査または電気検査で容易に不良判定ができるので好ましい。
このように、本発明によれば、カバーレイの回路基板への貼り合わせに位置ずれが発生したとしても、はんだプリコート層を均一な厚みに形成するとともに、位置決めターゲットに基づく位置合わせで不要部分を切断除去するので、実装部品の接続が容易かつ確実に行えるので、回路基板製造における品質ならびに生産効率を大幅に向上させることができる。
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。
本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例1の製造過程を示す説明図。 本発明に係る実施例2の製造過程を示す説明図。 本発明に係る実施例2の製造過程を示す説明図。 本発明に係る実施例2の製造過程を示す説明図。 本発明に係る実施例3の製造過程を示す説明図。 本発明に係る実施例4の製造過程を示す説明図。 本発明に係る実施例5の製造過程を示す説明図。 本発明に係る実施例6の製造過程を示す説明図。 本発明に係る実施例6の製造過程を示す説明図。 本発明に係る実施例6の製造過程を示す説明図。 本発明に係る実施例6の製造過程を示す説明図。 従来の製造過程での不具合を示す説明図。 従来の製造過程での不具合を示す説明図。 従来の製造過程での不具合示す説明図。 従来の製造過程での不具合示す説明図。 従来の製造過程で実装部品との接続が良好な状態を示す説明図。 従来の製造過程で実装部品との接続が不良な状態を示す説明図。
符号の説明
1 回路基板
2,2a,2b 端子
3 カバーレイ
3a 開口部
4 印刷用メタルマスク
4a,4b,4c,4d 開口部
5 ペースト状はんだ
6,6a,6b はんだプリコート層
11 第1の連結部
12 位置決めターゲット
13 切断除去箇所
15 第2の連結部
17 円形の除去箇所

Claims (3)

  1. 回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、
    前記端子群の箇所に開口部があり、この開口部近傍に位置決めターゲットを有するカバーレイを回路基板表面に貼り合わせ、
    前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第1の連結部、または該第1の連結部をさらに縦断して連結する第2の連結部が予め形成されており、
    この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
    然る後に、前記端子相互間の不要部分を、前記位置決めターゲットに基づく位置合わせ機構を有する切断手段で切断除去することを特徴とする回路基板の端子群製造方法。
  2. 前記位置決めターゲットは、前記カバーレイを打ち抜いた開口部であることを特徴とする請求項1記載の回路基板の端子群製造方法。
  3. 回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、
    前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第1の連結部と、該第1の連結部をさらに縦断して連結する第2の連結部が予め形成されており、
    前記第1の連結部と第2の連結部の接続部分近傍に開口部を設け、
    この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
    然る後に、前記端子相互間の不要部分を、前記接続部分近傍の開口部と、端子とカバーレイの辺縁部を画像認識する位置合わせ機構を有する切断手段で切断除去することを特徴とする回路基板の端子群製造方法。
JP2006138215A 2006-04-07 2006-05-17 回路基板の端子群製造方法 Expired - Fee Related JP4831819B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006138215A JP4831819B2 (ja) 2006-05-17 2006-05-17 回路基板の端子群製造方法
TW096109872A TW200746949A (en) 2006-04-07 2007-03-22 Method of manufacturing terminal set of circuit board
CN2007100904082A CN101052279B (zh) 2006-04-07 2007-04-06 电路基板的端子组制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138215A JP4831819B2 (ja) 2006-05-17 2006-05-17 回路基板の端子群製造方法

Publications (2)

Publication Number Publication Date
JP2007311502A true JP2007311502A (ja) 2007-11-29
JP4831819B2 JP4831819B2 (ja) 2011-12-07

Family

ID=38844099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138215A Expired - Fee Related JP4831819B2 (ja) 2006-04-07 2006-05-17 回路基板の端子群製造方法

Country Status (1)

Country Link
JP (1) JP4831819B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035682A (ja) * 2014-08-04 2016-03-17 株式会社ワコム 位置指示器及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239794A (ja) * 1991-01-23 1992-08-27 Rohm Co Ltd 回路基板の製造方法
JPH08116164A (ja) * 1994-10-18 1996-05-07 Matsushita Electric Ind Co Ltd 半田プリコート基板の製造方法
JP2001319534A (ja) * 2000-05-11 2001-11-16 Mitsubishi Cable Ind Ltd 可撓性フィルムの位置合わせ方法およびそれを用いたフラット配線体の製造方法
JP2004319688A (ja) * 2003-04-15 2004-11-11 Fujikura Ltd カバーレイと銅張積層板の貼り合わせ方法およびその装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239794A (ja) * 1991-01-23 1992-08-27 Rohm Co Ltd 回路基板の製造方法
JPH08116164A (ja) * 1994-10-18 1996-05-07 Matsushita Electric Ind Co Ltd 半田プリコート基板の製造方法
JP2001319534A (ja) * 2000-05-11 2001-11-16 Mitsubishi Cable Ind Ltd 可撓性フィルムの位置合わせ方法およびそれを用いたフラット配線体の製造方法
JP2004319688A (ja) * 2003-04-15 2004-11-11 Fujikura Ltd カバーレイと銅張積層板の貼り合わせ方法およびその装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035682A (ja) * 2014-08-04 2016-03-17 株式会社ワコム 位置指示器及びその製造方法

Also Published As

Publication number Publication date
JP4831819B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
CN102860142B (zh) 印刷电路板边缘连接器
JP3840180B2 (ja) フレキシブルプリント配線板
JP4831819B2 (ja) 回路基板の端子群製造方法
JP4936771B2 (ja) 回路基板の端子群製造方法
JP2007188979A (ja) 基板間接続構造及びプリント配線板
JP2010103295A (ja) 端面スルーホール配線基板の製造方法
JP2009231380A (ja) プリント配線板
JP4676411B2 (ja) プリント配線板の製造方法
EP1272016B1 (en) Resin-molded board
JP2009177005A (ja) 配線回路基板の製造方法
TWI328985B (ja)
JP2008300690A (ja) 表面部品実装方法および表面部品実装用基板
JP5067062B2 (ja) プリント配線板
CN117153631B (zh) 一种熔断体电流保险丝元器件的制备方法
TWI772188B (zh) 多層電路板的穿孔成形方法、多層電路板製造方法、多層電路板及多層電路板製造系統
US20080144300A1 (en) Circuit board and manufacturing method thereof
KR20050029904A (ko) 경-연성 회로기판의 제조방법
JP7292455B1 (ja) 集合基板及び製造方法
JP2005268416A (ja) プリント配線基板およびその製造方法
JP2010161401A (ja) チップ抵抗器およびその製造方法
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板
JP3374777B2 (ja) 2メタルtab及び両面csp、bgaテープ、並びにその製造方法
JP2023182977A (ja) 加熱ヘッドおよびそれを搭載したホットバー接合機
JPH0722223B2 (ja) フレキシブル配線基板の接続装置および接続方法
US5904975A (en) Printed circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110919

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees