JP2007306315A - 電源検出回路 - Google Patents
電源検出回路 Download PDFInfo
- Publication number
- JP2007306315A JP2007306315A JP2006132783A JP2006132783A JP2007306315A JP 2007306315 A JP2007306315 A JP 2007306315A JP 2006132783 A JP2006132783 A JP 2006132783A JP 2006132783 A JP2006132783 A JP 2006132783A JP 2007306315 A JP2007306315 A JP 2007306315A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- terminal
- voltage
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】内部電源電圧VDDが非給電状態の際には、リセット部12に第1端子NPの放電経路が形成され、ラッチ部11がリセット状態となり、第1端子NPの電圧が0(V)とされる。そして電源検出回路10からは、内部電源電圧VDDが非給電状態である旨のハイレベルの出力信号CREFが出力される。内部電源電圧VDDが給電状態の際には、ラッチ部11はセット状態となり、第1端子NPに外部電源電圧VDEが供給される。また、PMOSトランジスタQP4が完全に非導通とされ、第1端子NPの放電経路が遮断される。そして内部電源電圧VDDが給電状態である旨のローレベルの出力信号CREFが出力される。
【選択図】 図2
Description
(付記1) 第1電源電圧と出力端子とを接続する第1PMOSトランジスタを備え、前記第1電源電圧より低電圧の第2電源電圧の給電の有無に応じて前記第1PMOSトランジスタを導通制御する電源検出回路であって、互いに相補の信号レベルを保持する第1および第2端子を備え、給電状態にある前記第2電源電圧の電圧レベルに応じて前記第1端子を前記第1電源電圧にセットするラッチ部と、前記第2電源電圧が接続され、非給電状態の低電圧レベルにある前記第2電源電圧に応じて導通し、前記第1端子の放電経路を形成するリセット部とを備え、前記第1端子は、前記第1PMOSトランジスタのゲート端子に接続されていることを特徴とする電源検出回路。
(付記2) 前記リセット部は、ゲート端子およびドレイン端子が前記第2電源電圧に接続され、ソース端子からドレイン端子に向かって前記放電経路が形成される第2PMOSトランジスタを備えることを特徴とする付記1に記載の電源検出回路。
(付記3) 前記第1端子から前記第2PMOSトランジスタのソース端子への前記放電経路に電圧降圧部を備えることを特徴とする付記2に記載の電源検出回路。
(付記4) 前記電圧降圧部による降圧電圧は、少なくとも、前記第1電源電圧から前記第2電源電圧を減じた電圧であることを特徴とする付記3に記載の電源検出回路。
(付記5) 前記電圧降圧部は、少なくとも一つのダイオード素子を備えることを特徴とする付記3に記載の電源検出回路。
(付記6) 前記第2電源電圧が接続され、給電状態の電圧レベルにある前記第2電源電圧に応じて導通し、前記第2端子の放電経路を形成するセット部を備えることを特徴とする付記1に記載の電源検出回路。
(付記7) 前記セット部は、ゲート端子が前記第2電源電圧に接続される第1NMOSトランジスタを備えることを特徴とする付記6に記載の電源検出回路。
(付記8) 前記ラッチ部は、ソース端子が前記第1電源電圧に接続され、ゲート端子が前記第1端子に、ドレイン端子が前記第2端子に接続されてなる第3PMOSトランジスタと、ソース端子が前記第1電源電圧に接続され、ゲート端子が前記第2端子に、ドレイン端子が前記第1端子に接続されてなる第4PMOSトランジスタとを備えることを特徴とする付記1に記載の電源検出回路。
10 電源検出回路
11 ラッチ部
12 リセット部
13 電圧降圧部
NB 第2端子
NP 第1端子
QN1およびQN2 NMOSトランジスタ
QP1ないしQP4 PMOSトランジスタ
VDD 内部電源電圧
VDE 外部電源電圧
VDR 降圧電圧
VSS 低位基準電圧
Claims (5)
- 第1電源電圧と出力端子とを接続する第1PMOSトランジスタを備え、前記第1電源電圧より低電圧の第2電源電圧の給電の有無に応じて前記第1PMOSトランジスタを導通制御する電源検出回路であって、
互いに相補の信号レベルを保持する第1および第2端子を備え、給電状態にある前記第2電源電圧の電圧レベルに応じて前記第1端子を前記第1電源電圧にセットするラッチ部と、
前記第2電源電圧が接続され、非給電状態の低電圧レベルにある前記第2電源電圧に応じて導通し、前記第1端子の放電経路を形成するリセット部とを備え、
前記第1端子は、前記第1PMOSトランジスタのゲート端子に接続されていることを特徴とする電源検出回路。 - 前記リセット部は、
ゲート端子およびドレイン端子が前記第2電源電圧に接続され、ソース端子からドレイン端子に向かって前記放電経路が形成される第2PMOSトランジスタを備えることを特徴とする請求項1に記載の電源検出回路。 - 前記第1端子から前記第2PMOSトランジスタのソース端子への前記放電経路に電圧降圧部を備えることを特徴とする請求項2に記載の電源検出回路。
- 前記電圧降圧部による降圧電圧は、少なくとも、前記第1電源電圧から前記第2電源電圧を減じた電圧であることを特徴とする請求項3に記載の電源検出回路。
- 前記第2電源電圧が接続され、給電状態の電圧レベルにある前記第2電源電圧に応じて導通し、前記第2端子の放電経路を形成するセット部を備えることを特徴とする請求項1に記載の電源検出回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006132783A JP4799262B2 (ja) | 2006-05-11 | 2006-05-11 | 電源検出回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006132783A JP4799262B2 (ja) | 2006-05-11 | 2006-05-11 | 電源検出回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007306315A true JP2007306315A (ja) | 2007-11-22 |
JP4799262B2 JP4799262B2 (ja) | 2011-10-26 |
Family
ID=38839878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006132783A Expired - Fee Related JP4799262B2 (ja) | 2006-05-11 | 2006-05-11 | 電源検出回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4799262B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102818923A (zh) * | 2012-08-29 | 2012-12-12 | 上海宏力半导体制造有限公司 | 芯片内部电源输出电压测量系统及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619412A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体集積回路、多出力ドライバ及び蛍光表示管モジュール |
JP2001118993A (ja) * | 1999-10-19 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 電源電圧検知回路 |
JP2001127254A (ja) * | 1999-10-28 | 2001-05-11 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2003258621A (ja) * | 2002-02-26 | 2003-09-12 | Nec Microsystems Ltd | インタフェースバッファ |
-
2006
- 2006-05-11 JP JP2006132783A patent/JP4799262B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619412A (ja) * | 1992-07-06 | 1994-01-28 | Seiko Epson Corp | 半導体集積回路、多出力ドライバ及び蛍光表示管モジュール |
JP2001118993A (ja) * | 1999-10-19 | 2001-04-27 | Matsushita Electric Ind Co Ltd | 電源電圧検知回路 |
JP2001127254A (ja) * | 1999-10-28 | 2001-05-11 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2003258621A (ja) * | 2002-02-26 | 2003-09-12 | Nec Microsystems Ltd | インタフェースバッファ |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102818923A (zh) * | 2012-08-29 | 2012-12-12 | 上海宏力半导体制造有限公司 | 芯片内部电源输出电压测量系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4799262B2 (ja) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1840965B1 (en) | Adjustable transistor body bias generation circuitry with latch-up prevention | |
EP1832951B1 (en) | Latch-up prevention circuitry for integrated circuits with transistor body biasing | |
JP4504108B2 (ja) | リセット回路 | |
JP5211889B2 (ja) | 半導体集積回路 | |
JP2010223796A (ja) | 電源電圧検出回路 | |
US7675347B2 (en) | Semiconductor device operating in an active mode and a standby mode | |
US7973593B2 (en) | Reference voltage generation circuit and start-up control method therefor | |
JP6585827B2 (ja) | センサ装置 | |
TW201841161A (zh) | 用於自斷電狀態中之裝置泄放供應電壓之電路 | |
JP2006112906A (ja) | 電圧検出回路 | |
JP2013037617A (ja) | バンドギャップ基準電圧回路及びこれを用いたパワーオンリセット回路 | |
JPWO2015114923A1 (ja) | 半導体集積回路装置 | |
JP4799262B2 (ja) | 電源検出回路 | |
JP2011103607A (ja) | 入力回路 | |
JP2009159121A (ja) | 電子回路装置、回路システム、集積回路装置および電子機器 | |
JP5341426B2 (ja) | 半導体集積回路 | |
JP2006042402A (ja) | 電源制御回路 | |
US9473016B2 (en) | Semiconductor device and power source control method | |
JP2012059815A (ja) | 半導体装置 | |
JP2012143030A (ja) | 電子回路 | |
JP2016143081A (ja) | 降圧電源回路および集積回路 | |
JP2006074210A (ja) | 半導体集積回路装置のリセット回路 | |
KR102521572B1 (ko) | 정전기 방전 회로 및 정전기 방전 제어 시스템 | |
JP5191196B2 (ja) | レベルシフタ回路 | |
JP4149151B2 (ja) | 入出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110512 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4799262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |