JP2007305824A - インダクタンス部品 - Google Patents

インダクタンス部品 Download PDF

Info

Publication number
JP2007305824A
JP2007305824A JP2006133305A JP2006133305A JP2007305824A JP 2007305824 A JP2007305824 A JP 2007305824A JP 2006133305 A JP2006133305 A JP 2006133305A JP 2006133305 A JP2006133305 A JP 2006133305A JP 2007305824 A JP2007305824 A JP 2007305824A
Authority
JP
Japan
Prior art keywords
magnetic
forming portion
sectional drawing
manufacturing process
shows
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006133305A
Other languages
English (en)
Other versions
JP5082293B2 (ja
Inventor
Hitoshi Ishimoto
仁 石本
Shinya Matsutani
伸哉 松谷
Mikio Taoka
幹夫 田岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006133305A priority Critical patent/JP5082293B2/ja
Priority to US11/909,756 priority patent/US8248200B2/en
Priority to CN2007800005291A priority patent/CN101326597B/zh
Priority to PCT/JP2007/055535 priority patent/WO2007119426A1/ja
Publication of JP2007305824A publication Critical patent/JP2007305824A/ja
Application granted granted Critical
Publication of JP5082293B2 publication Critical patent/JP5082293B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】本発明は、端子を有するインダクタンス部品において、そのインダクタンス値を向上させることを目的とする。
【解決手段】そして、この目的を達成するために本発明は、素体5と、この素体5内に形成したコイル6と、このコイル6に電気的に接続された端子7、8とを備え、この端子7、8の少なくとも一部を磁性体7A、8Aにより形成したインダクタンス部品としたものである。
このような構成とすることにより、その透磁率を高めることができ、その結果としてインダクタンス値を向上させることができる。
【選択図】図1

Description

本発明は、例えば携帯電話の電源回路に用いられるインダクタンス部品に関するものである。
従来この種のインダクタンス部品は、図100に示すごとく、シート状の素体1内にはコイル2を形成し、このコイル2には端子3を電気的に接続し、素体1内におけるコイル2の外周方向には磁性外脚部4を形成することによりインダクタンス値を向上させていた。
なお、この出願に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2003−257744号公報
このような従来のインダクタンス部品はインダクタンス値の向上に限界があった。
すなわち、上記従来の構成においては、インダクタンス部品の面積自体が限られているとともに、その素体1内に形成するコイル2の占有面積を確保する必要があるため、素体1内におけるコイル2の外周方向に設けた磁性外脚部4の断面積には限界がある。その結果として、そのインダクタンス値の向上に限界があった。
そこで本発明は、端子を有するインダクタンス部品において、そのインダクタンス値を向上させることを目的とする。
そして、この目的を達成するために本発明は、素体と、この素体内に形成したコイルと、このコイルに電気的に接続された端子とを備え、この端子の少なくとも一部を磁性体により形成したインダクタンス部品としたものである。
本発明のインダクタンス部品は、端子の少なくとも一部を磁性体により構成したため、その透磁率を高めることができ、その結果としてインダクタンス値を向上させることができる。
さらに、本来端子として占有していた面積内において磁性体を設けるため、インダクタンス部品自体の面積を大きくしたり、コイルの占有面積を減らしたりする必要がない。
(実施の形態1)
以下、本発明の実施の形態1におけるインダクタンス部品について図面を参照しながら説明する。
図1において、シート状の素体5内にはコイル6を形成し、このコイル6の最外周部には端子7、8を形成し、コイル6を構成する平面コイル6A、6B間にはビア9を素体5内に形成している。
そして、端子7、8の一部を磁性体からなる磁性体端子7A、8Aにより構成している。
ここで、磁性体端子7A、8Aの材料としては鉄または鉄合金からなる組成の金属磁性材料を用いることが、磁束密度、磁気損失の観点から好ましい。この磁性体端子7A、8Aに鉄合金を用いた場合、鉄の組成比を30質量%以上とすることが望ましい。これは磁性体端子7A、8Aに含まれる鉄の含有量を30質量%以上にすることで、高飽和磁束密度、かつ低保磁力という磁気特性を実現することができるためである。また、ニッケル量を80%付近にすると高透磁率とすることができ、大きなインダクタンス値を得ることができ望ましい。
また、磁性体端子7A、8Aに用いる鉄合金としては、FeNi、FeNiCo、FeCoのうちいずれか一つを含む組成からなる金属磁性材料を用いることが、高磁束密度、低磁気損失の観点からより好ましい。
この磁性体端子7A、8Aの作製には、例えば電気めっき法を使用することができる。
このとき、電気めっき工程に用いるめっき浴にはFeイオンあるいはその他の金属イオンを含有させておく。
なお、めっき浴の各種添加剤として、応力緩和剤、ピット防止剤、錯化剤を入れておくことが好ましい。この応力緩和剤としては例えばサッカリンが挙げられる。サッカリンは、スルホン酸塩を含有する物質であるため、その効果を発揮することができる。このような応力緩和剤を入れることで、磁性体端子7A、8Aを厚く形成してもクラックが発生しない、均一性に優れた磁性体端子7A、8Aを形成することができる。例えば、応力緩和剤としてサッカリンを用いた場合、めっき浴中に0.1〜5g/L含有させておくことでその効果を見ることができるが、電流密度等のめっき条件によって応力緩和作用を発揮する量は変化するので適宜条件設定をすることで制御することが可能である。
また、錯化剤としては、各種金属イオンを安定化するために、アミノ酸、モノカルボン酸、ジカルボン酸、トリカルボン酸をはじめとした有機分子や無機分子を含有させることで金属イオンと安定な錯体を形成することができる。
このようなめっき浴を用いて電解めっき法によって鉄合金膜を形成するが、陽極を分離しためっき装置を用いる、あるいは磁場中でめっきを行う等の工夫をすることにより、磁気特性に優れた鉄合金膜を形成することが可能となる。
ここで、コイル6は一層でも構わないが、本実施の形態においては2層の平面コイル6A、6Bにより構成している。上層の平面コイル6Aを端子7から内周方向へ渦巻状に巻回し、この平面コイル6Aの最内周部と下層の平面コイル6Bの最内周部とをビア9により接続し、この平面コイル6Bを端子8へ向かう方向(外周方向)へ渦巻状に巻回してコイル6を構成している。
ここで、平面コイル6A、6Bは互いに同方向に巻回することが望ましい。これは、平面コイル6Aで発生した磁束と、平面コイル6Bで発生した磁束とを打ち消し合わせることなく、大きなインダクタンス値を実現するためである。
このように、端子7、8の少なくとも一部を磁性体端子7A、8Aにより形成したため、その透磁率を高めることができ、その結果としてインダクタンス値を向上させることができる。
さらに、本来端子7、8として占有していた面積内において磁性体端子7A、8Aを設けるため、インダクタンス部品自体の面積を大きくしたり、コイル6の占有面積を減らしたりする必要がない。
なお、素体5におけるコイル6の内周方向に、磁性体からなる磁性中脚部10を形成することにより、より高いインダクタンス値を得ることができる。
さらに、図2に示すごとく、素体5におけるコイル6の外周方向に、磁性体からなる磁性外脚部11を形成することにより、より高いインダクタンス値を得ることができる。
なお、コイル6は単層でも構わないが、本実施の形態の図1に示すごとく平面コイル6A、6Bを2層以上積層させた構造とすることにより、より大きなインダクタンス値を実現することができ望ましい。
なお、コイル6の断面は方形ではなく円形でもかまわないが、方形の方がコイル断面積を大きくとることができる。その結果として銅損を低減することができるため望ましい。
なお、平面コイル6A、6Bの厚みを10μm以上とすることにより大電流に対応することができ望ましい。
次に、このインダクタンス部品の製造方法について説明する。
まず、図3に示すごとく、シリコン等の基板12を用意する。
次に、図4に示すごとく、この基板12上に、フォトレジストにより絶縁層13を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層13を形成することができる。
その後、図5に示すごとく、絶縁層13の上面全体を露光する。
次に、図6に示すごとく、絶縁層13の上面全体に、フォトレジストにより絶縁層14を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層14を形成することができる。
その後、図7に示すごとく、絶縁層14において磁性体端子形成部14A、磁性中脚部形成部14Bを除いた素体形成部14Cの上面を露光する。ここで、磁性体端子形成部14Aは磁性層14における外周部、磁性中脚部形成部14Bは磁性層14における略中央部に形成している。
次に、図8に示すごとく、図7に示した磁性体端子形成部14A、磁性中脚部形成部14Bを現像により除去する。
その後、図9に示すごとく、絶縁層13及び素体形成部14Cの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体15を形成する。
なお、磁性体15をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である絶縁層13及び素体形成部14Cの露出する表面の形状によらず、均一に磁性体15を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図10に示すごとく、図9に示した磁性体15を上方から研磨し、素体形成部14Cを上面に露出させる。このとき、図7に示した磁性体端子形成部14A、及び磁性中脚部形成部14Bに該当する部分には磁性体15が入り込んでおり、磁性体端子形成部14Aに入り込んだ磁性体15が、図1に示す磁性体端子7A、8Aとなる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部14Cを形成することができる。
その後、図11に示すごとく、磁性体端子7A、8A、磁性体15、素体形成部14Cの上面全体に、フォトレジストにより絶縁層16を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層16を形成することができる。
次に、図12に示すごとく、絶縁層16における端子形成部16A、コイル形成部16B、磁性中脚部形成部16Cを除いた素体形成部16Dの上面を露光する。
その後、図13に示すごとく、図12に示した端子形成部16A、コイル形成部16B、磁性中脚部形成部16Cを現像により除去する。
次に、図14に示すごとく、素体形成部14C、16D、磁性体15、磁性体端子7A、8Aの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより導体17を形成する。
なお、導体17をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部14C、16D、磁性体15、磁性体端子7A、8Aの露出する表面の形状によらず、均一に導体17を形成することができ、且つ製膜スピードが速いといったメリットがある。
その後、図15に示すごとく、図14に示した導体17を上方から研磨し、素体形成部16Dを上面に露出させる。このとき、図12に示した端子形成部16A、コイル形成部16B、磁性中脚部形成部16Cに該当する部分には導体17が入り込んでおり、端子形成部16Aに入り込んだ導体17が図1に示す端子7、8の一部、コイル形成部16Bに入り込んだ導体17が、図1に示す平面コイル6Bとなる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部16Dを形成することができる。
次に、図16に示すごとく、端子7、8、平面コイル6B、導体17、素体形成部16Dの上面全体に、フォトレジストにより絶縁層18を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層18を形成することができる。
その後、図17に示すごとく、絶縁層18における端子形成部18A、磁性中脚部形成部18B、磁性ビア形成部18Cを除いた素体形成部18Dの上面を露光する。
次に、図18に示すごとく、図17に示した端子形成部18A、磁性中脚部形成部18B、磁性ビア形成部18Cを現像により除去する。
その後、図19に示すごとく、図18に示した端子7、8、素体形成部18D、導体17の露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより導体19を形成する。
なお、導体19をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である端子7、8、素体形成部18D、導体17の露出する表面の形状によらず、均一に導体19を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図20に示すごとく、図19に示した導体19を上方から研磨し、素体形成部18Dを上面に露出させる。このとき、図17に示した端子形成部18Aに該当する部分に入り込んだ導体19が、図1に示す端子7、8の一部となり、磁性ビア形成部18Cに該当する部分に入り込んだ導体19が、図1に示すビア9となる。
その後、図21に示すごとく、端子7、8、素体形成部18D、導体19の上面全体に、フォトレジストにより絶縁層20を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層20を形成することができる。
次に、図22に示すごとく、絶縁層20における端子形成部20A、コイル形成部20Bを除いた素体形成部20Cの上面を露光する。
次に、図23に示すごとく、図22に示した端子形成部20A、コイル形成部20Bを現像により除去する。
その後、図24に示すごとく、図23に示した素体形成部18D、20C、端子7、8、導体19の露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより導体21を形成する。
なお、導体21をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部18D、20C、端子7、8、導体19の露出する表面の形状によらず、均一に導体21を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図25に示すごとく、図24に示した導体21を上方から研磨し、素体形成部20Cを上面に露出させる。このとき、図22に示した端子形成部20A、コイル形成部20Bに該当する部分には導体21が入り込んでおり、端子形成部20Aに入り込んだ導体21が、図1に示す端子7、8の一部となり、コイル形成部20Bに入り込んだ導体21が、図1に示す平面コイル6Aとなる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部20Cを形成することができる。
その後、図26に示すごとく、端子7、8、平面コイル6A、導体21、素体形成部20Cの上面全体にフォトレジストにより絶縁層22を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層22を形成することができる。
次に、図27に示すごとく、絶縁層22における端子形成部22A、磁性体中脚部形成部22Bを除いた素体形成部22Cの上面を露光する。
その後、図28に示すごとく、図27に示した端子形成部22A、磁性体中脚部形成部22Bを現像により除去する。
次に、図29に示すごとく、図28に示した素体形成部22C、端子7、8、導体21の露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより磁性体23を形成する。
なお、磁性体23をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部22C、端子7、8、導体21の露出する表面の形状によらず、均一に磁性体23を形成することができ、且つ製膜スピードが速いといったメリットがある。
その後、図30に示すごとく、図29に示した磁性体23を上方から研磨し、素体形成部22Cを上面に露出させる。このとき、図27に示した端子形成部22A、磁性体中脚部形成部22Bに該当する部分には磁性体23が入り込んでおり、端子形成部22Aに入り込んだ磁性体23が図1に示す磁性体端子7A、8Aの一部となる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部22Cを形成することができる。
次に、図31に示すごとく、端子7、8、素体形成部22C、磁性体23の上面全体にフォトレジストにより絶縁層24を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層24を形成することができる。
その後、図32に示すごとく、絶縁層24における磁性中脚部形成部24Aを除いた素体形成部24Bの上面を露光する。
次に、図33に示すごとく、図32に示した磁性中脚部形成部24Aを現像により除去する。
その後、図34に示すごとく、図33に示した磁性体15、23、導体17、19、21をエッチングにより除去し、穴10Aを形成する。
次に、図35に示すごとく、図34で示した穴10Aを磁性中脚部10により充填する。
ここで、磁性中脚部10は、少なくとも磁性体粉末と樹脂の混合物より構成している。磁性体粉末としては、フェライト粉末あるいはFe、Ni、又はCoを主成分とする金属磁性体粉末を用いることができる。
具体的には、MnZnフェライト粉末、NiZnフェライト粉末、MgZnフェライト粉末、六方晶フェライト粉末、ガーネット型フェライト粉末、Fe粉末、Fe−Si系合金粉末、Fe−Si−Al系合金粉末、Fe−Ni系合金粉末、Fe−Co系合金粉末、Fe−Mo−Ni系合金粉末、Fe−Cr−Si系合金粉末、Fe−Si−B系合金粉末等、軟磁気特性を有する磁性体粉末であれば原則的には使用可能であるが、特にFe−Ni系合金粉末、Fe−Co系合金粉末、Fe−Mo−Ni系合金粉末等の飽和磁束密度の高い磁性体粉末を用いることがより望ましい。
磁性体粉末に金属磁性体粉末を用いる場合、その粒子径としては、望ましくは0.5μm以上、100μm以下、より望ましくは2μm以上、30μm以下である。粒径が大きすぎると、高周波での渦電流損失が大きくなってしまい、逆に、粒径が小さくなりすぎると、必要とする樹脂の量が多くなることにより、透磁率が低下してしまうからである。
磁性中脚部10に用いる樹脂としては、結着性のあるものであれば使用可能であるが、結着後の強度や使用時の耐熱性の面から、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂等の熱硬化性樹脂を用いることが望ましい。又、磁性体粉末との分散性、樹脂性能を改善するために、分散剤、可塑剤等を微量添加してもよい。更に、硬化前のペーストの粘性を調整するため、或いは金属磁性体粉末を用いた場合の絶縁性を向上させるために、第3成分を添加することが望ましい。このような第3成分としてはシラン系カップリング材やチタン系カップリング材、チタンアルコキシド、水、ガラス、窒化硼素、タルク、雲母、硫酸バリウム、テトラフルオロエチレン等が挙げられる。
その後、図36に示すごとく、磁性中脚部10、素体形成部24Bの上面全体にフォトレジストにより絶縁層25を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層25を形成することができる。
次に、図37に示すごとく、絶縁層25における磁性中脚部10の上面のみを露光する。
その後、図38に示すごとく、素体形成部24Bの上面に形成した絶縁層25を現像により除去する。
次に、図39に示すごとく、フッ酸処理等により基板12を除去する。
このようにして、端子7、8の一部を磁性体端子7A、8Aにより構成した、インダクタンス値の高いインダクタンス部品を製造することができる。
(実施の形態2)
以下、本発明の実施の形態2におけるインダクタンス部品について図面を参照しながら説明する。
図40において、シート状の素体26内にはコイル27を形成し、このコイル27の最外周部には端子28、29を形成し、コイル27を構成する平面コイル27A、27B間にはビア27Cを素体26内に形成している。
また、素体26内におけるコイル27の上方と下方とにはそれぞれ、磁性体層30A、30B、磁性体層30C、30Dを形成している。
そして、端子28、29の一部を、磁性体からなる磁性体端子28A、29Aにより形成している。
さらに、本実施の形態においては、この端子28、29における磁性体端子28A、29Aを素体26の上面、下面にも形成している。
また、素体26におけるコイル27の内周方向には、磁性体からなる磁性中脚部31を形成している。
ここで、コイル27は一層でも構わないが、本実施の形態においては2層の平面コイル27A、27Bにより構成している。上層の平面コイル27Aを端子28から内周方向へ渦巻状に巻回し、この平面コイル27Aの最内周部と下層の平面コイル27Bの最内周部とをビア27Cにより接続し、この平面コイル27Bを端子29へ向かう方向(外周方向)へ渦巻状に巻回してコイル27を構成している。
ここで、平面コイル27A、27Bは互いに同方向に巻回することが望ましい。これは、平面コイル27Aで発生した磁束と、平面コイル27Bで発生した磁束とが打ち消し合わされることがなく、大きなインダクタンス値を実現することができるためである。
このように、端子28、29の少なくとも一部を磁性体端子28A、29Aにより構成したため、その透磁率を高めることができ、その結果としてインダクタンス値を向上させることができる。
また、磁性体端子28A、29A、及び磁性体層30A、30B、30C、30Dをコイル27の上方、下方に配置することにより、磁性中脚部31から放出された磁束が再び磁性中脚部31に入射してくるまでの経路におけるそのほとんどを、高透磁率が材料のみで構成することができるため、更なるインダクタンス値の向上を得ることができる。
さらに、本来端子28、29として占有していた面積内において磁性体層28A、29Aを設けるため、インダクタンス部品自体の面積を大きくしたり、コイル27の占有面積を減らしたりする必要がない。
さらに、素体26におけるコイル27の外周方向に、磁性体からなる磁性外脚部(図示せず)を形成することにより、より高いインダクタンス値を得ることができる。
なお、コイル27は単層でも構わないが、本実施の形態の図40に示すごとく平面コイル27A、27Bを2層以上積層させた構造とすることにより、より大きなインダクタンス値を実現することができ望ましい。
なお、コイル27の断面は方形ではなく円形でもかまわないが、方形の方がコイル断面積を大きくとることができ、その結果として銅損を低減することができるため望ましい。
なお、平面コイル27A、27Bの厚みを10μm以上とすることにより大電流に対応することができ望ましい。
次に、このインダクタンス部品の製造方法について説明する。
まず、図41に示すごとく、シリコン等の基板32を用意する。
次に、図42に示すごとく、この基板32上に、フォトレジストにより絶縁層33を形成する。
その後、図43に示すごとく、絶縁層33における磁性体端子形成部33Aを除いた素体形成部33Bの上面を露光する。ここで、磁性体端子形成部33Aは絶縁層33における最外周部から内方に距離を持たせて形成している。
次に、図44に示すごとく、図43に示した磁性体端子形成部33Aを現像により除去する。
その後、図45に示すごとく、基板32及び素体形成部33Bの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体34を形成する。
なお、磁性体34をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である基板32及び素体形成部33Bの露出する表面の形状によらず、均一に磁性体34を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図46に示すごとく、図45に示した磁性体34を上方から研磨し、素体形成部33Bを上面に露出させる。このとき、図43に示した磁性体端子形成部33Aに該当する部分には磁性体34が入り込んでおり、これが図40に示す磁性体端子28A、29Aの一部となる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部33Bを形成することができる。
その後、図47に示すごとく、磁性体端子28A、29A、素体形成部33Bの上面全体に、フォトレジストにより絶縁層35を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層35を形成することができる。
次に、図48に示すごとく、絶縁層35における端子形成部35Aを除いた素体形成部35Bの上面を露光する。
その後、図49に示すごとく、端子形成部35A、素体形成部35Bの上面全体に、フォトレジストにより絶縁層36を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層36を形成することができる。
次に、図50に示すごとく、絶縁層36における端子形成部36A、磁性体層形成部36Bを除いた素体形成部36Cの上面を露光する。
その後、図51に示すごとく、図50に示した端子形成部35A、36A、磁性体層形成部36Bを現像により除去する。
次に、図52に示すごとく、図51に示した素体形成部35B、36C、磁性体端子28A、29Aの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体56を形成し、この磁性体56を上方から研磨して、素体形成部36Cを上面に露出させる。このとき、図50に示した端子形成部35A、36A、磁性体層形成部36Bに該当する部分には磁性体56が入り込んでおり、端子形成部35A、36Aに入り込んだ磁性体56が図40に示す磁性体端子28A、29Aの一部、磁性体層形成部36Bに入り込んだ磁性体56が図40に示す磁性体層30Dとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部36Cを形成することができる。
なお、磁性体56をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部35B、36C、磁性体端子28A、29Aの露出する表面の形状によらず、均一に磁性体56を形成することができ、その上、製膜スピードが速いため望ましい。
その後、図53に示すごとく、磁性体層30D、素体形成部36C、磁性体端子28A、29Aの上面全体にフォトレジストにより絶縁層37を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層37を形成することができる。
次に、図54に示すごとく、絶縁層37における端子形成部37Aを除いた素体形成部37Bの上面を露光する。
その後、図55に示すごとく、端子形成部37A、素体形成部37Bの上面全体にフォトレジストにより絶縁層38を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層38を形成することができる。
次に、図56に示すごとく、絶縁層38における端子形成部38A、磁性体層形成部38Bを除いた素体形成部38Cの上面を露光する。
その後、図57に示すごとく、図56に示した端子形成部37A、38A、磁性体層形成部38Bを現像により除去する。
次に、図58に示すごとく、図57に示した素体形成部37B、38C、磁性体端子28A、29Aの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体57を形成し、この磁性体57を上方から研磨して、素体形成部38Cを上面に露出させる。このとき、図56に示した端子形成部37A、38A、磁性体層形成部38Bに該当する部分には磁性体57が入り込んでおり、端子形成部37A、38Aに入り込んだ磁性体57が、図40に示す磁性体端子28A、29Aの一部、磁性体層形成部38Bに入り込んだ磁性体57が、図40に示す磁性体層30Cとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部38Cを形成することができる。
なお、磁性体57をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部37B、38C、磁性体端子28A、29Aの露出する表面の形状によらず、均一に磁性体57を形成することができ、且つ製膜スピードが速いといったメリットがある。
その後、図59に示すごとく、磁性体端子28A、29A、素体形成部38C、磁性体層30Cの上面全体に、フォトレジストにより絶縁層39を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層39を形成することができる。
次に、図60に示すごとく、絶縁層39における端子形成部39Aを除いた素体形成部39Bの上面を露光する。
その後、図61に示すごとく端子形成部39A、素体形成部39Bの上面全体に、フォトレジストにより絶縁層40を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層40を形成することができる。
次に、図62に示すごとく、絶縁層40における端子形成部40A、コイル形成部40B、中脚形成部40Cを除いた素体形成部40Dの上面を露光する。
その後、図63に示すごとく、図62に示した端子形成部40A、コイル形成部40B、中脚形成部40Cを現像により除去する。
次に、図64に示すごとく、図63に示した素体形成部39B、40D、磁性体端子28A、29Aの露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより導体41を形成する。
なお、導体41をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部39B、40D、磁性体端子28A、29Aの露出する表面の形状によらず、均一に導体41を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図65に示すごとく、図64に示した導体41を上方から研磨し、素体形成部40Dを上面に露出させる。このとき、図62に示した端子形成部40A、コイル形成部40B、中脚形成部40Cに該当する部分には導体41が入り込んでおり、端子形成部40Aに入り込んだ導体41が、図40に示す端子28、29の一部となり、コイル形成部40Bに入り込んだ導体41が、図40に示す平面コイル27Bとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部40Dを形成することができる。
その後、図66に示すごとく、図65に示した端子28、29、平面コイル27B、導体41、素体形成部40Dの上面全体に、フォトレジストにより絶縁層42を形成する。
次に、図67に示すごとく、絶縁層42における端子形成部42A、中脚形成部42B、ビア形成部42Cを除く素体形成部42Dの上面全体を露光する。
その後、図68に示すごとく、図67に示した端子形成部42A、中脚形成部42B、ビア形成部42Cを現像により除去する。
次に、図69に示すごとく、図68に示した端子28、29、素体形成部42D、平面コイル27B、導体41の露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより導体43を形成する。
なお、導体43をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である端子28、29、素体形成部42D、平面コイル27B、導体41の露出する表面の形状によらず、均一に導体43を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図70に示すごとく、図69に示した導体43を上方から研磨し、素体形成部42Dを上面に露出させる。このとき、図67に示した端子形成部42Aに該当する部分に入り込んだ導体43が、図40に示す端子28、29の一部となり、磁性ビア形成部42Cに該当する部分に入り込んだ導体43が図40に示すビア27Cとなる。
その後、図71に示すごとく、端子28、29、ビア27C、導体43、素体形成部42Dの上面全体に、フォトレジストにより絶縁層44を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層44を形成することができる。
次に、図72に示すごとく、絶縁層44における端子形成部44A、コイル形成部44B、中脚形成部44Cを除く素体形成部44Dの上面全体を露光する。
その後、図73に示すごとく、図72に示した端子形成部44A、コイル形成部44B、中脚形成部44Cを現像により除去する。
次に、図74に示すごとく、図73に示した端子28、29、素体形成部44D、ビア27C、導体43の露出する表面に無電解めっき等により下地層(図示せず)を形成した後、電気めっきにより導体45を形成する。
なお、導体45をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である端子28、29、素体形成部44D、ビア27C、導体43の露出する表面の形状によらず、均一に導体45を形成することができ、且つ製膜スピードが速いといったメリットがある。
その後、図75に示すごとく、図74に示した導体45を上方から研磨し、素体形成部44Dを上面に露出させる。このとき、図72に示した端子形成部44Aに該当する部分に入り込んだ導体45が、図40に示す端子28、29の一部となり、コイル形成部44Bに該当する部分に入り込んだ導体45が、図40に示す平面コイル27Aとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部44Dを形成することができる。
次に、図76に示すごとく、マスク46を形成する。マスク46は平面コイル27Aから端子28、29までを覆うよう形成し、図72に示した中脚形成部44Cに該当する部分には形成しない。
ここで、マスク46には、例えばマスキングテープ、メタルマスク、剥離レジストなどを用いる。
その後、図77に示すごとく、中脚形成部に入り込んだ導体41、43、45をエッチングにより除去し、穴31Aを形成する。
次に、図78に示すごとく、図77で示した穴31Aを磁性中脚部31により充填する。
ここで、磁性中脚部31は、少なくとも磁性体粉末と樹脂の混合物より構成している。磁性体粉末としては、フェライト粉末あるいはFe、Ni、又はCoを主成分とする金属磁性体粉末を用いることができる。
具体的には、MnZnフェライト粉末、NiZnフェライト粉末、MgZnフェライト粉末、六方晶フェライト粉末、ガーネット型フェライト粉末、Fe粉末、Fe−Si系合金粉末、Fe−Si−Al系合金粉末、Fe−Ni系合金粉末、Fe−Co系合金粉末、Fe−Mo−Ni系合金粉末、Fe−Cr−Si系合金粉末、Fe−Si−B系合金粉末等、軟磁気特性を有する磁性体粉末であれば原則的には使用可能であるが、特にFe−Ni系合金粉末、Fe−Co系合金粉末、Fe−Mo−Ni系合金粉末等の飽和磁束密度の高い磁性体粉末を用いることがより望ましい。
磁性体粉末に金属磁性体粉末を用いる場合、その粒子径としては、望ましくは0.5μm以上、100μm以下、より望ましくは2μm以上、30μm以下である。粒径が大きすぎると、高周波での渦電流損失が大きくなってしまい、逆に、粒径が小さくなりすぎると、必要とする樹脂の量が多くなることにより、透磁率が低下してしまうからである。
磁性中脚部31に用いる樹脂としては、結着性のあるものであれば使用可能であるが、結着後の強度や使用時の耐熱性の面から、エポキシ樹脂、フェノール樹脂、シリコーン樹脂、ポリイミド樹脂等の熱硬化性樹脂を用いることが望ましい。又、磁性体粉末との分散性、樹脂性能を改善するために、分散剤、可塑剤等を微量添加してもよい。更に、硬化前のペーストの粘性を調整するため、或いは金属磁性体粉末を用いた場合の絶縁性を向上させるために、第3成分を添加することが望ましい。このような第3成分としてはシラン系カップリング材やチタン系カップリング材、チタンアルコキシド、水、ガラス、窒化硼素、タルク、雲母、硫酸バリウム、テトラフルオロエチレン等が挙げられる。
その後、図79に示すごとく、マスク46を除去する。マスク46に剥離レジストを用いた場合には、有機酸系やアルカリ系のレジスト剥離液に浸す、あるいは酸素プラズマにて灰化して除去することができる。
次に、図80に示すごとく、端子28、29、平面コイル27A、素体形成部44D、磁性中脚部31の上面全体に、フォトレジストにより絶縁体層47を形成する。
その後、図81に示すごとく、絶縁体層47における、端子形成部47Aを除く素体形成部47Bの上面全体を露光する。
次に、図82に示すごとく、端子形成部47A、素体形成部47Bの上面全体にフォトレジストにより絶縁層48を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層48を形成することができる。
その後、図83に示すごとく、絶縁層48における端子形成部48A、磁性体層形成部48Bを除く素体形成部48Cの上面全体を露光する。
次に、図84に示すごとく、図83に示した端子形成部48A、磁性体層形成部48Bを現像により除去する。
その後、図85に示すごとく、図84に示した素体形成部47B、48C、端子28、29の露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体49を形成し、この磁性体49を上方から研磨して、素体形成部48Cを上面に露出させる。このとき、図83に示した端子形成部47A、48A、磁性体層形成部48Bに該当する部分には磁性体49が入り込んでおり、端子形成部47A、48Aに入り込んだ磁性体49が、図40に示す磁性体端子28A、29Aの一部、磁性体層形成部48Bに入り込んだ磁性体49が、図40に示す磁性体層30Bとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部48Cを形成することができる。
なお、磁性体49をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部47B、48C、端子28、29の露出する表面の形状によらず、均一に磁性体49を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図86に示すごとく、素体形成部48C、磁性体層30B、磁性体端子28A、29Aの上面全体に、フォトレジストにより絶縁層50を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層50を形成することができる。
その後、図87に示すごとく、絶縁層50における端子形成部50Aを除く素体形成部50Bの上面全体を露光する。
次に、図88に示すごとく、端子形成部50A、素体形成部50Bの上面全体に、フォトレジストにより絶縁層51を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層51を形成することができる。
その後、図89に示すごとく、絶縁層51における端子形成部51A、磁性体層形成部51Bを除く素体形成部51Cの上面全体を露光する。
次に、図90に示すごとく、図89に示した端子形成部50A、51A、磁性体層形成部51Bを現像により除去する。
その後、図91に示すごとく、図90に示した素体形成部50B、51C、磁性体端子28A、29Aの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体52を形成し、この磁性体52を上方から研磨して、素体形成部51Cを上面に露出させる。このとき、図89に示した端子形成部51A、50A、磁性体層形成部51Bに該当する部分には磁性体52が入り込んでおり、端子形成部51A、50Aに入り込んだ磁性体52が、図40に示す磁性体端子28A、29Aの一部、磁性体層形成部51Bに入り込んだ磁性体52が、図40に示す磁性体層30Aとなる。研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部51Cを形成することができる。
なお、磁性体52をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である素体形成部50B、51C、磁性体端子28A、29Aの露出する表面の形状によらず、均一に磁性体52を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図92に示すごとく、磁性体端子28A、29A、磁性体層30A、素体形成部51Cの上面全体に、フォトレジストにより絶縁層53を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層53を形成することができる。
その後、図93に示すごとく、絶縁層53における端子形成部53Aを除いた素体形成部53Bの上面全体を露光する。
次に、図94に示すごとく、端子形成部53A、素体形成部53Bの上面全体に、フォトレジストにより絶縁層54を形成する。フォトレジストを用いることにより、平面均一性に優れ、且つ10μm〜20μm程度の薄い絶縁層54を形成することができる。
その後、図95に示すごとく、絶縁層54における端子形成部54Aを除いた素体形成部54Bの上面全体を露光する。ここで、端子形成部54Aは絶縁層54における最外周部から内方に距離を持たせて形成している。
次に、図96に示すごとく、図95に示した端子形成部53A、54Aを現像により除去する。
その後、図97に示すごとく、図96に示した磁性体端子28A、29A、素体形成部53B、54Bの露出する表面全体に下地電極層(図示せず)を無電解めっきなどにより形成し、この下地電極層(図示せず)を給電層として電気めっきにより磁性体55を形成する。
なお、磁性体55をスパッタで形成する場合には、下地電極層(図示せず)が不要となる。ただし、電気めっき法を用いると、被形成体である磁性体端子28A、29A、素体形成部53B、54Bの露出する表面の形状によらず、均一に磁性体55を形成することができ、且つ製膜スピードが速いといったメリットがある。
次に、図98に示すごとく、図97に示した磁性体55を上方から研磨し、素体形成部54Bを上面に露出させる。このとき、図95に示した磁性体端子形成部53A、54Aに該当する部分には磁性体55が入り込んでおり、これが図40に示す磁性体端子28A、29Aの一部となる。この研磨方法としては、切削やCMP法を用いることにより、平坦な素体形成部54Bを形成することができる。
その後、図99に示すごとく、フッ酸処理等により基板32を除去する。
このようにして、端子28、29の一部を磁性体端子28A、29Aにより構成するとともに、素体26内に磁性体層30A、30B、30C、30D及び磁性中脚部31を形成した、インダクタンス値の高いインダクタンス部品を製造することができる。
本発明のインダクタンス部品は、インダクタンス値が高いという特徴を有し、各種電気機器において有用である。
本発明の実施の形態1におけるインダクタンス部品の断面図 本発明の実施の形態1におけるインダクタンス部品の上面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態1におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 本発明の実施の形態2におけるインダクタンス部品の製造工程を示す断面図 従来のインダクタンス部品の上面図
符号の説明
5 素体
6 コイル
7、8 端子
7A、8A 磁性体端子

Claims (1)

  1. 素体と、
    この素体内に形成したコイルと、
    このコイルに電気的に接続された端子とを備え、
    前記端子の少なくとも一部を磁性体により形成したインダクタンス部品。
JP2006133305A 2006-03-24 2006-05-12 インダクタンス部品とその製造方法 Expired - Fee Related JP5082293B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006133305A JP5082293B2 (ja) 2006-05-12 2006-05-12 インダクタンス部品とその製造方法
US11/909,756 US8248200B2 (en) 2006-03-24 2007-03-19 Inductance component
CN2007800005291A CN101326597B (zh) 2006-03-24 2007-03-19 感应器件
PCT/JP2007/055535 WO2007119426A1 (ja) 2006-03-24 2007-03-19 インダクタンス部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006133305A JP5082293B2 (ja) 2006-05-12 2006-05-12 インダクタンス部品とその製造方法

Publications (2)

Publication Number Publication Date
JP2007305824A true JP2007305824A (ja) 2007-11-22
JP5082293B2 JP5082293B2 (ja) 2012-11-28

Family

ID=38839495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006133305A Expired - Fee Related JP5082293B2 (ja) 2006-03-24 2006-05-12 インダクタンス部品とその製造方法

Country Status (1)

Country Link
JP (1) JP5082293B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103044A1 (ja) * 2012-01-06 2013-07-11 株式会社村田製作所 電子部品
JP2013251541A (ja) * 2012-05-31 2013-12-12 Samsung Electro-Mechanics Co Ltd チップインダクタ
US20160093434A1 (en) * 2014-09-30 2016-03-31 Murata Manufacturing Co., Ltd. Manufacturing method for electronic component
JP2020150067A (ja) * 2019-03-12 2020-09-17 味の素株式会社 基板の製造方法
US11735353B2 (en) 2018-02-02 2023-08-22 Murata Manufacturing Co., Ltd. Inductor component and method of manufacturing same
US11791085B2 (en) 2018-07-17 2023-10-17 Murata Manufacturing Co., Ltd. Inductor component

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488608A (ja) * 1990-07-31 1992-03-23 Tdk Corp 電子部品及びその製造方法
JPH0955316A (ja) * 1995-08-17 1997-02-25 Toshiba Corp 平面型磁気素子およびその製造方法
JP2003257744A (ja) * 2002-03-01 2003-09-12 Matsushita Electric Ind Co Ltd 磁性素子及びその製造方法並びにそれを用いた電源モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488608A (ja) * 1990-07-31 1992-03-23 Tdk Corp 電子部品及びその製造方法
JPH0955316A (ja) * 1995-08-17 1997-02-25 Toshiba Corp 平面型磁気素子およびその製造方法
JP2003257744A (ja) * 2002-03-01 2003-09-12 Matsushita Electric Ind Co Ltd 磁性素子及びその製造方法並びにそれを用いた電源モジュール

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2013103044A1 (ja) * 2012-01-06 2015-05-11 株式会社村田製作所 電子部品
WO2013103044A1 (ja) * 2012-01-06 2013-07-11 株式会社村田製作所 電子部品
US9911529B2 (en) 2012-01-06 2018-03-06 Murata Manufacturing Co., Ltd. Electronic component
US9660013B2 (en) 2012-05-31 2017-05-23 Samsung Electro-Mechanics Co., Ltd. Chip inductor
JP2013251541A (ja) * 2012-05-31 2013-12-12 Samsung Electro-Mechanics Co Ltd チップインダクタ
US9472608B2 (en) 2012-05-31 2016-10-18 Samsung Electro-Mechanics Co., Ltd Chip inductor
US20160093434A1 (en) * 2014-09-30 2016-03-31 Murata Manufacturing Co., Ltd. Manufacturing method for electronic component
JP2016072407A (ja) * 2014-09-30 2016-05-09 株式会社村田製作所 電子部品の製造方法
US10115521B2 (en) 2014-09-30 2018-10-30 Murata Manufacturing Co., Ltd. Manufacturing method for electronic component
US11735353B2 (en) 2018-02-02 2023-08-22 Murata Manufacturing Co., Ltd. Inductor component and method of manufacturing same
US11791085B2 (en) 2018-07-17 2023-10-17 Murata Manufacturing Co., Ltd. Inductor component
JP2020150067A (ja) * 2019-03-12 2020-09-17 味の素株式会社 基板の製造方法
JP7423896B2 (ja) 2019-03-12 2024-01-30 味の素株式会社 基板の製造方法

Also Published As

Publication number Publication date
JP5082293B2 (ja) 2012-11-28

Similar Documents

Publication Publication Date Title
US8248200B2 (en) Inductance component
KR101525703B1 (ko) 칩 전자부품 및 그 제조방법
CN110136921A (zh) 电感器部件以及其制造方法
KR101719908B1 (ko) 코일 전자부품 및 그 제조방법
JP5874199B2 (ja) コイル部品及びその製造方法
KR20150108518A (ko) 칩 전자부품 및 그 제조방법
JP2009117546A (ja) 平面コイル及びその製造方法
KR20160099882A (ko) 칩 전자부품 및 그 제조방법
JP2007088134A (ja) チップインダクタ
JP2016225604A (ja) コイル電子部品及びその製造方法
JP5082293B2 (ja) インダクタンス部品とその製造方法
CN107665760B (zh) 电感器
KR20150105787A (ko) 칩 전자부품 및 그 제조방법
KR101681405B1 (ko) 파워 인덕터
JP2008103430A (ja) インダクタ
JP2013135232A (ja) インダクタの製造方法
CN109427468B (zh) 线圈组件
JP2006287093A (ja) インダクタンス部品およびその製造方法
WO2018235550A1 (ja) コイル部品
JP2009021310A (ja) 巻線型電子部品及びその製造方法
TWI622067B (zh) Coil component
JP2007227729A (ja) インダクタンス部品
JP2013045928A (ja) 巻線型インダクタ及びその製造方法
JP2008010695A (ja) インダクタンス部品
US20210090781A1 (en) Inductor component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees