JP2007294496A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】ニッケルシリサイド（ＮｉＳｉ）領域でのニッケルシリサイド凝集反応を抑制し、耐熱性を向上させた半導体装置及びその製造方法を実現する。
【解決手段】ＮチャネルＭＩＳトランジスタのニッケルシリサイド領域に、窒素（Ｎ₂）イオンを注入し、ＰチャネルＭＩＳトランジスタのニッケルシリサイド領域に、二フッ化ホウ素（ＢＦ₂）イオンを注入する。各トランジスタにおいて、窒素イオン及びホウ素イオンがそれぞれ注入されておれば、ニッケルシリサイド凝集反応が抑制される。よって、耐熱性を向上させた半導体装置が得られる。
【選択図】図７

Description

この発明は、ニッケルシリサイド（ＮｉＳｉ）領域を有する半導体装置及びその製造方法に関する。

シリコン基板等に形成されたＭＩＳ（Metal Insulator Semiconductor）トランジスタのゲート電極やソース領域、ドレイン領域には、低抵抗化を目的としてシリサイド領域が設けられる。

このシリサイド領域を形成するための金属材料として、下記特許文献１乃至４に記載のように、Ｎｉ（ニッケル）が採用されることがある。ニッケルシリサイド（ＮｉＳｉ）は、コバルトシリサイド（ＣｏＳｉ）に比べて低温で形成可能であり、トランジスタ特性を飛躍的に向上させることができるからである。

特表２００５−５３９４０２号公報 特開２００４−２９６７７４号公報 特開２００２−１８４７１７号公報 特開平７−３０１０８号公報

ニッケルシリサイド（ＮｉＳｉ）は準安定相であり（ＮｉＳｉ₂が安定相）、耐熱性が不安定であることが知られている。特に、膜厚３０ｎｍ程度の薄膜領域では、さらに耐熱性が著しく劣化し、例えば後工程での追加熱処理時にニッケルシリサイドの凝集が発生して、断線が生じる等の問題があった。

そのため、ニッケルシリサイドの凝集が発生しないよう、後工程での処理温度は摂氏６００度以下に限定されるなど、プロセス上の制限があった。具体的には、例えばＴｉＣｌ₄／ＮＨ₃ソースを用いた熱ＣＶＤ（Chemical Vapor Deposition）によるＴｉＮ形成を、ニッケルシリサイド領域形成後の後工程では行うことができなかった。

この発明は上記の事情に鑑みてなされたもので、ニッケルシリサイド（ＮｉＳｉ）領域でのニッケルシリサイド凝集反応を抑制し、耐熱性を向上させた半導体装置及びその製造方法を実現する。

請求項１に記載の発明は、半導体基板と、前記半導体基板上に形成された第１ゲート絶縁膜、前記第１ゲート絶縁膜上に形成された第１ゲート電極、前記半導体基板表面のうち前記第１ゲート電極を挟む位置に形成されたｎ形ソース領域及びｎ形ドレイン領域、並びに、前記第１ゲート電極、前記ｎ形ソース領域及び前記ｎ形ドレイン領域のうち少なくとも一つの表面に形成された第１ニッケルシリサイド（ＮｉＳｉ）領域を含むＮチャネルＭＩＳ（Metal Insulator Semiconductor）トランジスタと、前記半導体基板上に形成された第２ゲート絶縁膜、前記第２ゲート絶縁膜上に形成された第２ゲート電極、前記半導体基板表面のうち前記第２ゲート電極を挟む位置に形成されたｐ形ソース領域及びｐ形ドレイン領域、並びに、前記第２ゲート電極、前記ｐ形ソース領域及び前記ｐ形ドレイン領域のうち少なくとも一つの表面に形成された第２ニッケルシリサイド（ＮｉＳｉ）領域を含むＰチャネルＭＩＳトランジスタとを備え、前記第１ニッケルシリサイド領域には、窒素（Ｎ₂）イオンが注入され、前記第２ニッケルシリサイド領域には、二フッ化ホウ素（ＢＦ₂）イオンが注入された半導体装置である。

請求項２に記載の発明は、（ａ）半導体基板上に、ＮチャネルＭＩＳトランジスタの第１ゲート絶縁膜及び第１ゲート電極の積層構造、並びに、ＰチャネルＭＩＳトランジスタの第２ゲート絶縁膜及び第２ゲート電極の積層構造を、膜形成技術及びフォトリソグラフィ技術により形成する工程と、（ｂ）ｎ形不純物注入を選択的に行って、前記半導体基板表面のうち前記第１ゲート電極を挟む位置にｎ形拡散領域を形成する工程と、（ｃ）ｐ形不純物注入を選択的に行って、前記半導体基板表面のうち前記第２ゲート電極を挟む位置にｐ形拡散領域を形成する工程と、（ｄ）窒素（Ｎ₂）イオンを、前記ｎ形拡散領域及び前記第１ゲート電極のうち少なくとも一方に選択的に注入する工程と、（ｅ）二フッ化ホウ素（ＢＦ₂）イオンを、前記ｐ形拡散領域及び前記第２ゲート電極のうち少なくとも一方に選択的に注入する工程と、（ｆ）前記工程（ｄ）及び（ｅ）に先立って、または、前記工程（ｄ）及び（ｅ）の後に、前記第１及び第２ゲート電極、前記ｎ形拡散領域、並びに前記ｐ形拡散領域のうち少なくとも一つの表面をニッケルシリサイド化する工程とを備える半導体装置の製造方法である。

請求項１に記載の発明によれば、ＮチャネルＭＩＳトランジスタの第１ニッケルシリサイド（ＮｉＳｉ）領域には、窒素（Ｎ₂）イオンが注入され、ＰチャネルＭＩＳトランジスタの第２ニッケルシリサイド（ＮｉＳｉ）領域には、二フッ化ホウ素（ＢＦ₂）イオンが注入されている。第１ニッケルシリサイド領域に窒素イオンが注入されると、第１ニッケルシリサイド領域でのニッケルシリサイド凝集反応が抑制される。また、第１ニッケルシリサイド領域に、窒素イオンが注入されると、ＮチャネルＭＩＳトランジスタにおけるホットキャリア信頼性に対する改善効果もある。また、第２ニッケルシリサイド領域に二フッ化ホウ素イオンが注入されると、第２ニッケルシリサイド領域でのニッケルシリサイド凝集反応が抑制される。また、第２ニッケルシリサイド領域に二フッ化ホウ素イオンが注入されると、ＰチャネルＭＩＳトランジスタにおけるＮＢＴＩ（Negative Bias Thermal Instability）信頼性に対する改善効果もある。よって、耐熱性を向上させた半導体装置が得られる。

請求項２に記載の発明によれば、窒素（Ｎ₂）イオンを、ｎ形拡散領域及び第１ゲート電極のうち少なくとも一方に選択的に注入する工程と、二フッ化ホウ素（ＢＦ₂）イオンを、ｐ形拡散領域及び第２ゲート電極のうち少なくとも一方に選択的に注入する工程と、第１及び第２ゲート電極、ｎ形拡散領域、並びにｐ形拡散領域のうち少なくとも一つの表面をニッケルシリサイド化する工程とを備える。第１ゲート電極及びｎ形拡散領域に窒素イオンが注入されると、ニッケルシリサイド化した第１ゲート電極及びｎ形拡散領域でのニッケルシリサイド凝集反応が抑制される。また、ｎ形拡散領域に窒素イオンが注入されると、ＮチャネルＭＩＳトランジスタにおけるホットキャリア信頼性に対する改善効果もある。また、第２ゲート電極及びｐ形拡散領域に二フッ化ホウ素イオンが注入されると、ニッケルシリサイド化した第２ゲート電極及びｐ形拡散領域でのニッケルシリサイド凝集反応が抑制される。また、ｐ形拡散領域に二フッ化ホウ素イオンが注入されると、ＰチャネルＭＩＳトランジスタにおけるＮＢＴＩ（Negative Bias Thermal Instability）信頼性に対する改善効果もある。よって、耐熱性を向上させ、かつｎ形／ｐ形ともにトランジスタの信頼性を確保した半導体装置が得られる。

＜実施の形態１＞
本実施の形態は、ＮチャネルＭＩＳ（Metal Insulator（例えばOxide）Semiconductor）トランジスタのニッケルシリサイド（ＮｉＳｉ）領域には、窒素（Ｎ₂）イオンを注入し、ＰチャネルＭＩＳトランジスタのニッケルシリサイド（ＮｉＳｉ）領域には、二フッ化ホウ素（ＢＦ₂）イオンを注入した半導体装置およびその製造方法である。

図１および図２は、本発明を適用可能な半導体装置の断面図および上面図である。なお図１は、図２中の切断線I−Iにおける断面図である。

図１および図２に示されているように、この半導体装置は、シリコン基板等の半導体基板ＳＢと、半導体基板ＳＢ上に形成されたＮチャネルＭＩＳトランジスタＮ１及びＰチャネルＭＩＳトランジスタＰ１を備えている。ＮチャネルＭＩＳトランジスタＮ１は、ゲート絶縁膜ＧＩｎ、ゲート電極ＧＥｎ、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎを有し、ＰチャネルＭＩＳトランジスタＰ１は、ゲート絶縁膜ＧＩｐ、ゲート電極ＧＥｐ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを有する。ＮチャネルＭＩＳトランジスタＮ１及びＰチャネルＭＩＳトランジスタＰ１は、シリコン酸化膜等の素子分離膜ＩＳにより分離されている。

ゲート絶縁膜ＧＩｎ及びＧＩｐはいずれも例えばシリコン酸化膜であり、ゲート電極ＧＥｎ及びＧＥｐはいずれも例えばポリシリコン膜である。ゲート絶縁膜ＧＩｎは半導体基板ＳＢ上に形成され、ゲート電極ＧＥｎはゲート絶縁膜ＧＩｎ上に形成されている。また、ゲート絶縁膜ＧＩｐは半導体基板ＳＢ上に形成され、ゲート電極ＧＥｐはゲート絶縁膜ＧＩｐ上に形成されている。

なお、ゲート絶縁膜ＧＩｎおよびゲート電極ＧＥｎの積層構造の側面、並びに、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎの表面の一部に面して、それぞれシリコン酸化膜等の第１サイドウォール絶縁膜ＳＷ１ｎが形成されている。また、第１サイドウォール絶縁膜ＳＷ１ｎを介しつつ、ゲート絶縁膜ＧＩｎおよびゲート電極ＧＥｎの積層構造の側面、並びに、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎの表面の一部に対向して、それぞれシリコン窒化膜等の第２サイドウォール絶縁膜ＳＷ２ｎが形成されている。

また、ゲート絶縁膜ＧＩｐおよびゲート電極ＧＥｐの積層構造の側面、並びに、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐの表面の一部に面して、それぞれシリコン酸化膜等の第１サイドウォール絶縁膜ＳＷ１ｐが形成されている。また、第１サイドウォール絶縁膜ＳＷ１ｐを介しつつ、ゲート絶縁膜ＧＩｐおよびゲート電極ＧＥｐの積層構造の側面、並びに、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐの表面の一部に対向して、それぞれシリコン窒化膜等の第２サイドウォール絶縁膜ＳＷ２ｐが形成されている。

半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置には、ｎ形ソース領域ＳＥｎ及びｎ形ドレイン領域ＤＥｎが形成されている。また、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置には、ｐ形ソース領域ＳＥｐ及びｐ形ドレイン領域ＤＥｐが形成されている。なお、ｎ形及びｐ形ソース領域ＳＥｎ，ＳＥｐ並びにｎ形及びｐ形ドレイン領域ＤＥｎ，ＤＥｐの外側には素子分離膜ＩＳが形成されている。

また、ゲート電極ＧＥｎの表面、ｎ形ソース領域ＳＥｎの表面およびｎ形ドレイン領域ＤＥｎの表面にはいずれも、それぞれニッケルシリサイド（ＮｉＳｉ）領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎが形成されている。そして、ゲート電極ＧＥｐの表面、ｐ形ソース領域ＳＥｐの表面およびｐ形ドレイン領域ＤＥｐの表面にはいずれも、それぞれニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐが形成されている。

そして、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎにはいずれも、窒素（Ｎ₂）イオンが注入されている。また、ニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐにはいずれも、二フッ化ホウ素（ＢＦ₂）イオンが注入されている。

このように、ＮチャネルＭＩＳトランジスタＮ１のニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎに窒素イオンが注入されておれば、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎでのニッケルシリサイド凝集反応が抑制される。ニッケルシリサイドの結晶粒が熱処理により結晶成長する際には、粒界拡散現象によってシリコンの再結晶化が起こり、ニッケルシリサイド層の切断が発生すると考えられているが、その際に、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎに窒素イオンが注入されておれば、ニッケルシリサイドの粒界拡散現象が抑制され、ニッケルシリサイド凝集反応が抑制されると考えられるからである。よって、従来は使用できなかった摂氏６５０度以上のプロセスを、後工程に用いることができる。

また、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎに窒素イオンが注入されておれば、ＮチャネルＭＩＳトランジスタＮ１におけるホットキャリア信頼性に対する改善効果もある。また、ＰチャネルＭＩＳトランジスタＰ１のニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐに二フッ化ホウ素イオンが注入されておれば、ニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐでのニッケルシリサイド凝集反応がＮチャネルＭＩＳトランジスタＮ１におけると同様に抑制される。また、ニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐに二フッ化ホウ素イオンが注入されておれば、ＰチャネルＭＩＳトランジスタＰ１におけるＮＢＴＩ（Negative Bias Thermal Instability）信頼性に対する改善効果もある。よって、耐熱性を向上させた半導体装置が得られる。

図３〜図９は、本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。以下、各図を用いて本発明の実施の形態に係る半導体装置の製造方法を説明する。

まず、半導体基板上の所定の領域に、トレンチ分離法によりシリコン酸化膜等で素子分離膜ＩＳを形成する。次に、半導体基板ＳＢ上に、例えばゲート絶縁膜を熱酸化とその後のラジカル窒化等の絶縁膜形成技術により形成し、さらにゲート絶縁膜上にポリシリコン膜をＣＶＤ法等の膜形成技術により形成する。そして、ゲート絶縁膜及びポリシリコン膜の積層構造に対してフォトリソグラフィ技術によりパターニングを行い、図３に示すように、半導体基板ＳＢ上に、ＮチャネルＭＩＳトランジスタＮ１のゲート絶縁膜ＧＩｎ及びゲート電極ＧＥｎの積層構造、並びに、ＰチャネルＭＩＳトランジスタＰ１のゲート絶縁膜ＧＩｐ及びゲート電極ＧＥｐの積層構造を形成する。

次に、ｎ形不純物（例えば砒素イオン）の注入を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置にｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎを形成する。また、ｐ形不純物（例えばホウ素イオン）の注入を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置にｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐを形成する。なお、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎおよびｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐはいずれも、ＬＤＤ（Lightly Doped Drain）構造を構成するエクステンション領域として機能する。

次に、半導体基板ＳＢ表面と、ゲート電極ＧＥｎ及びゲート絶縁膜ＧＩｎの積層構造、並びに、ゲート電極ＧＥｐ及びゲート絶縁膜ＧＩｐの積層構造を覆うように、シリコン酸化膜及びシリコン窒化膜の積層膜を形成し、エッチバック法によりその積層膜をパターニングする。これにより、図４に示すように、第１サイドウォール絶縁膜ＳＷ１ｎ，ＳＷ１ｐおよび第２サイドウォール絶縁膜ＳＷ２ｎ，ＳＷ２ｐが形成される。

次に、フォトレジストＲ１を半導体基板ＳＢ上全面に形成し、ＮチャネルＭＩＳトランジスタＮ１の領域が開口し、ＰチャネルＭＩＳトランジスタＰ１の領域が覆われるよう、図５に示すようにフォトレジストＲ１をパターニングする。そして、ｎ形不純物（例えば砒素イオン）の注入ＩＰ１を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置にｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎを形成する。これにより、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎが形成される。

なお、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎの形成に当たっては、例えば砒素イオンを５〜３０［ｋｅＶ］および１×１０¹⁵〜１×１０¹⁶［ｃｍ^-2］の条件下で、あるいは、リンイオンを５〜１５［ｋｅＶ］および１×１０¹⁴〜５×１０¹⁵［ｃｍ^-2］の条件下で、注入すればよい。

次に、フォトレジストＲ１を除去して、新たなフォトレジストＲ２を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図６に示すようにフォトレジストＲ２をパターニングする。そして、ｐ形不純物（例えばホウ素イオン）の注入ＩＰ２を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置にｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐを形成する。これにより、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐが形成される。

なお、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの形成に当たっては、例えばホウ素イオンを０．５〜５［ｋｅＶ］および１×１０¹⁵〜１×１０¹⁶［ｃｍ^-2］の条件下で、注入すればよい。

次に、図示していないが、ｎ形ソース領域ＳＥｎ、ｎ形ドレイン領域ＤＥｎ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを活性化させるため、アニール処理を行う。このアニール処理においては、摂氏９００〜１１００度の処理温度、０〜１５秒程度の処理時間をそれぞれ採用すればよい。

次に、半導体基板ＳＢのうち、シリサイド化を防止すべき部分を覆うためのシリサイド化防止膜（図示せず）を、ＣＶＤ法およびフォトリソグラフィ技術を用いてシリサイド化を防止すべき部分に形成する。

次に、フォトレジストＲ３を半導体基板ＳＢ上全面に形成し、ＮチャネルＭＩＳトランジスタＮ１の領域が開口し、ＰチャネルＭＩＳトランジスタＰ１の領域が覆われるよう、図７に示すようにフォトレジストＲ３をパターニングする。そして、窒素（Ｎ₂）イオンの注入ＩＰ３を、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ及びゲート電極ＧＥｎに選択的に行う。なお、窒素イオンの注入ＩＰ３に当たっては、例えば窒素イオンを３〜１０［ｋｅＶ］（好ましくは５［ｋｅＶ］）および１×１０¹⁴〜１×１０¹⁶［ｃｍ^-2］（好ましくは１×１０¹⁵［ｃｍ^-2］）の条件下で、注入すればよい。

次に、フォトレジストＲ３を除去して、新たなフォトレジストＲ４を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図８に示すようにフォトレジストＲ４をパターニングする。そして、二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐ及びゲート電極ＧＥｐに選択的に行う。なお、二フッ化ホウ素イオンの注入ＩＰ４に当たっては、例えば二フッ化ホウ素イオンを５〜１５［ｋｅＶ］（好ましくは１０［ｋｅＶ］）および１×１０¹⁴〜１×１０¹⁶［ｃｍ^-2］（好ましくは１×１０¹⁵〜４×１０¹⁵［ｃｍ^-2］）もしくは１．５〜５［ｋｅＶ］（好ましくは２．５［ｋｅＶ］）および１×１０¹⁴〜１×１０¹⁵［ｃｍ^-2］（好ましくは５×１０¹⁴［ｃｍ^-2］）の条件下で、注入すればよい。

次に、図９に示すように、ニッケル膜ＢＬを、スパッタ法により例えば５〜１５［ｎｍ］の膜厚に形成する。その後、摂氏２５０〜４００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第１回アニールを行い、ニッケル膜ＢＬとシリコン部分とを反応させ、Ｎｉ₂ＳｉもしくはＮｉＳｉ相を形成する。

次に、半導体基板ＳＢを酸系の溶液（例えば硫酸及び過酸化水素水の混合溶液）に５〜６０分程度浸漬し、ニッケル膜ＢＬのうち未反応の部分を除去する。その後、摂氏４００〜６００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第２回アニールを行い、ゲート電極ＧＥｎ，ＧＥｐ、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ、並びにｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの各表面をニッケルシリサイド化する。これにより、図１におけるニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐが形成される。

本実施の形態に係る半導体装置の製造方法によれば、窒素（Ｎ₂）イオンを、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ及びゲート電極ＧＥｎに選択的に注入する工程と、二フッ化ホウ素（ＢＦ₂）イオンを、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐ及びゲート電極ＧＥｐに選択的に注入する工程と、ゲート電極ＧＥｎ，ＧＥｐ、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ、並びにｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの表面をニッケルシリサイド化する工程とを備える。ゲート電極ＧＥｎ及びｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎに窒素イオンが注入されると、ニッケルシリサイド化したゲート電極ＧＥｎ及びｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎでのニッケルシリサイド凝集反応が抑制される。また、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎに窒素イオンが注入されると、ＮチャネルＭＩＳトランジスタＮ１におけるホットキャリア信頼性に対する改善効果もある。また、ゲート電極ＧＥｐ及びｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐに二フッ化ホウ素イオンが注入されると、ニッケルシリサイド化したゲート電極ＧＥｐ及びｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐでのニッケルシリサイド凝集反応が抑制される。また、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐに二フッ化ホウ素イオンが注入されると、ＰチャネルＭＩＳトランジスタにおけるＮＢＴＩ信頼性に対する改善効果もある。よって、耐熱性を向上させ、かつトランジスタの信頼性をｎ形／ｐ形ともに改善した半導体装置が得られる。

なお、上記においては、ｎ形ソース領域ＳＥｎ、ｎ形ドレイン領域ＤＥｎ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを活性化させるため、アニール処理を行った後に、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を行っているが、上記ソース及びドレイン領域活性化用のアニール処理を行う前に、注入ＩＰ３及びＩＰ４の工程を行っても良い。

＜実施の形態２＞
本実施の形態は、実施の形態１に係る半導体装置の製造方法の変形例であって、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４に先立って、ニッケルシリサイド化工程を行うものである。

図１０及び図１１は、本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。以下、図１０及び図１１と、図３〜図６および図９を用いて本発明の実施の形態に係る半導体装置の製造方法を説明する。

まず、実施の形態１におけると同様に、半導体基板上の所定の領域に素子分離膜ＩＳを形成し、図３に示すように、半導体基板ＳＢ上に、ＮチャネルＭＩＳトランジスタＮ１のゲート絶縁膜ＧＩｎ及びゲート電極ＧＥｎの積層構造、並びに、ＰチャネルＭＩＳトランジスタＰ１のゲート絶縁膜ＧＩｐ及びゲート電極ＧＥｐの積層構造、並びに、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎ、ｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐを形成する。

次に、実施の形態１におけると同様、図４に示すように、第１サイドウォール絶縁膜ＳＷ１ｎ，ＳＷ１ｐおよび第２サイドウォール絶縁膜ＳＷ２ｎ，ＳＷ２ｐを形成し、図５に示すようにフォトレジストＲ１を用いて、ｎ形不純物（例えば砒素イオン）の注入ＩＰ１を選択的に行い、半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置にｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎを形成する。これにより、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎが形成される。

次に、実施の形態１におけると同様に、フォトレジストＲ１を除去して、新たなフォトレジストＲ２を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図６に示すようにフォトレジストＲ２をパターニングする。そして、ｐ形不純物（例えばホウ素イオン）の注入ＩＰ２を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置にｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐを形成する。これにより、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐが形成される。

次に、図示していないが、実施の形態１におけると同様に、ｎ形ソース領域ＳＥｎ、ｎ形ドレイン領域ＤＥｎ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを活性化させるため、アニール処理を行う。

次に、実施の形態１の場合とは異なり、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４に先立って、半導体基板ＳＢのうち、シリサイド化を防止すべき部分を覆うためのシリサイド化防止膜（図示せず）を、ＣＶＤ法およびフォトリソグラフィ技術を用いてシリサイド化を防止すべき部分に形成する。

そして、図９に示すように、ニッケル膜ＢＬを、スパッタ法により例えば５〜１５［ｎｍ］の膜厚に形成する。その後、摂氏２５０〜４００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第１回アニールを行い、ニッケル膜ＢＬとシリコン部分とを反応させ、ＮｉＳｉ_x相を形成する。

次に、半導体基板ＳＢを酸系の溶液（例えば硫酸及び過酸化水素水の混合溶液）に５〜６０分程度浸漬し、ニッケル膜ＢＬのうち未反応の部分を除去する。その後、摂氏４００〜６００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第２回アニールを行い、ゲート電極ＧＥｎ，ＧＥｐ、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ、並びにｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの各表面をニッケルシリサイド化する。これにより、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐが形成される。

次に、フォトレジストＲ３を半導体基板ＳＢ上全面に形成し、ＮチャネルＭＩＳトランジスタＮ１の領域が開口し、ＰチャネルＭＩＳトランジスタＰ１の領域が覆われるよう、図１０に示すようにフォトレジストＲ３をパターニングする。そして、窒素（Ｎ₂）イオンの注入ＩＰ３を、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎに選択的に行う。なお、窒素イオンの注入ＩＰ３に当たっては、実施の形態１と同じ注入条件を採用すればよい。

次に、フォトレジストＲ３を除去して、新たなフォトレジストＲ４を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図１１に示すようにフォトレジストＲ４をパターニングする。そして、二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、ニッケルシリサイド領域ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐに選択的に行う。なお、二フッ化ホウ素イオンの注入ＩＰ４に当たっては、実施の形態１と同じ注入条件を採用すればよい。

本実施の形態に係る半導体装置の製造方法においても、実施の形態１におけると同様の効果がある。

なお、上記においては、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐの完成後に、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を行っているが、ニッケルシリサイド化工程の途中に注入ＩＰ３及びＩＰ４の工程を行っても良い。具体的には、図９のニッケル膜ＢＬのスパッタ形成直後や、第１回アニールを行った直後、その他にもニッケル膜ＢＬの除去直後、等に注入ＩＰ３及びＩＰ４の工程を行っても良い。本願では、これらの各場合も、「窒素イオンの注入ＩＰ３及び二フッ化ホウ素イオンの注入ＩＰ４に先立って、ニッケルシリサイド化工程を行う」ことに該当すると考える。

＜実施の形態３＞
本実施の形態も、実施の形態１に係る半導体装置の製造方法の変形例であって、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、エクステンション領域として機能するｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎおよびｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐの形成後に、行うものである。

図１２及び図１３は、本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。以下、図１２及び図１３と、図３〜図６および図９を用いて本発明の実施の形態に係る半導体装置の製造方法を説明する。

まず、実施の形態１におけると同様に、半導体基板上の所定の領域に素子分離膜ＩＳを形成し、図３に示すように、半導体基板ＳＢ上に、ＮチャネルＭＩＳトランジスタＮ１のゲート絶縁膜ＧＩｎ及びゲート電極ＧＥｎの積層構造、並びに、ＰチャネルＭＩＳトランジスタＰ１のゲート絶縁膜ＧＩｐ及びゲート電極ＧＥｐの積層構造、並びに、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎ、ｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐを形成する。

次に、実施の形態１の場合とは異なり、フォトレジストＲ３を半導体基板ＳＢ上全面に形成し、ＮチャネルＭＩＳトランジスタＮ１の領域が開口し、ＰチャネルＭＩＳトランジスタＰ１の領域が覆われるよう、図１２に示すようにフォトレジストＲ３をパターニングする。そして、窒素（Ｎ₂）イオンの注入ＩＰ３を、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎ及びゲート電極ＧＥｎに選択的に行う。なお、窒素イオンの注入ＩＰ３に当たっては、実施の形態１と同じ注入条件を採用すればよい。

次に、フォトレジストＲ３を除去して、新たなフォトレジストＲ４を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図１３に示すようにフォトレジストＲ４をパターニングする。そして、二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐ及びゲート電極ＧＥｐに選択的に行う。なお、二フッ化ホウ素イオンの注入ＩＰ４に当たっては、実施の形態１と同じ注入条件を採用すればよい。

次に、フォトレジストＲ４を除去して、実施の形態１におけると同様、図４に示すように、第１サイドウォール絶縁膜ＳＷ１ｎ，ＳＷ１ｐおよび第２サイドウォール絶縁膜ＳＷ２ｎ，ＳＷ２ｐを形成し、図５に示すようにフォトレジストＲ１を用いて、ｎ形不純物（例えば砒素イオン）の注入ＩＰ１を選択的に行い、半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置にｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎを形成する。これにより、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎが形成される。

次に、実施の形態１におけると同様に、フォトレジストＲ１を除去して、新たなフォトレジストＲ２を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図６に示すようにフォトレジストＲ２をパターニングする。そして、ｐ形不純物（例えばホウ素イオン）の注入ＩＰ２を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置にｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐを形成する。これにより、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐが形成される。

次に、図示していないが、実施の形態１におけると同様に、ｎ形ソース領域ＳＥｎ、ｎ形ドレイン領域ＤＥｎ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを活性化させるため、アニール処理を行う。

次に、半導体基板ＳＢのうち、シリサイド化を防止すべき部分を覆うためのシリサイド化防止膜（図示せず）を、ＣＶＤ法およびフォトリソグラフィ技術を用いてシリサイド化を防止すべき部分に形成する。

そして、図９に示すように、ニッケル膜ＢＬを、スパッタ法により例えば５〜１５［ｎｍ］の膜厚に形成する。その後、摂氏２５０〜４００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第１回アニールを行い、ニッケル膜ＢＬとシリコン部分とを反応させ、ＮｉＳｉ_x相を形成する。

次に、半導体基板ＳＢを酸系の溶液（例えば硫酸及び過酸化水素水の混合溶液）に５〜６０分程度浸漬し、ニッケル膜ＢＬのうち未反応の部分を除去する。その後、摂氏４００〜６００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第２回アニールを行い、ゲート電極ＧＥｎ，ＧＥｐ、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ、並びにｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの各表面をニッケルシリサイド化する。これにより、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐが形成される。

本実施の形態に係る半導体装置の製造方法においても、実施の形態１におけると同様の効果がある。

なお、上記においては、エクステンション領域として、あるいは、Ｈａｌｏ領域として機能するｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎおよびｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐの形成後に、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を行っているが、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎおよびｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐの形成工程の途中に注入ＩＰ３及びＩＰ４の工程を行っても良い。具体的には、例えばエクステンション領域形成用の注入とＨａｌｏ領域形成用の注入との両方を行う場合、エクステンション領域形成用の注入の後、Ｈａｌｏ領域形成用の注入の前に、注入ＩＰ３およびＩＰ４を行ってもよい。また、エクステンション領域形成用の注入の前に、注入ＩＰ３およびＩＰ４を行ってもよい。

＜実施の形態４＞
本実施の形態も、実施の形態１に係る半導体装置の製造方法の変形例であって、窒素（Ｎ₂）イオンの注入ＩＰ３及び二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、第１サイドウォール絶縁膜ＳＷ１ｎ，ＳＷ１ｐおよび第２サイドウォール絶縁膜ＳＷ２ｎ，ＳＷ２ｐの形成後に、行うものである。

図１４及び図１５は、本発明の実施の形態に係る半導体装置の製造方法の各工程を示す図である。以下、図１４及び図１５と、図３〜図６および図９を用いて本発明の実施の形態に係る半導体装置の製造方法を説明する。

まず、実施の形態１におけると同様に、半導体基板上の所定の領域に素子分離膜ＩＳを形成し、図３に示すように、半導体基板ＳＢ上に、ＮチャネルＭＩＳトランジスタＮ１のゲート絶縁膜ＧＩｎ及びゲート電極ＧＥｎの積層構造、並びに、ＰチャネルＭＩＳトランジスタＰ１のゲート絶縁膜ＧＩｐ及びゲート電極ＧＥｐの積層構造、並びに、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎ、ｐ形拡散領域ＳＥ１ｐ，ＤＥ１ｐを形成する。

次に、実施の形態１におけると同様、図４に示すように、第１サイドウォール絶縁膜ＳＷ１ｎ，ＳＷ１ｐおよび第２サイドウォール絶縁膜ＳＷ２ｎ，ＳＷ２ｐを形成する。

次に、実施の形態１の場合とは異なり、フォトレジストＲ３を半導体基板ＳＢ上全面に形成し、ＮチャネルＭＩＳトランジスタＮ１の領域が開口し、ＰチャネルＭＩＳトランジスタＰ１の領域が覆われるよう、図１４に示すようにフォトレジストＲ３をパターニングする。そして、窒素（Ｎ₂）イオンの注入ＩＰ３を、ｎ形拡散領域ＳＥ１ｎ，ＤＥ１ｎ及びゲート電極ＧＥｎに選択的に行う。なお、窒素イオンの注入ＩＰ３に当たっては、実施の形態１と同じ注入条件を採用すればよい。

次に、フォトレジストＲ３を除去して、新たなフォトレジストＲ４を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図１５に示すようにフォトレジストＲ４をパターニングする。そして、二フッ化ホウ素（ＢＦ₂）イオンの注入ＩＰ４を、ｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐ及びゲート電極ＧＥｐに選択的に行う。なお、二フッ化ホウ素イオンの注入ＩＰ４に当たっては、実施の形態１と同じ注入条件を採用すればよい。

次に、フォトレジストＲ４を除去し、図５に示すようにフォトレジストＲ１を用いて、ｎ形不純物（例えば砒素イオン）の注入ＩＰ１を選択的に行い、半導体基板ＳＢ表面のうちゲート電極ＧＥｎを挟む位置にｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎを形成する。これにより、ｎ形ソース領域ＳＥｎおよびｎ形ドレイン領域ＤＥｎが形成される。

次に、実施の形態１におけると同様に、フォトレジストＲ１を除去して、新たなフォトレジストＲ２を半導体基板ＳＢ上全面に形成し、ＰチャネルＭＩＳトランジスタＰ１の領域が開口し、ＮチャネルＭＩＳトランジスタＮ１の領域が覆われるよう、図６に示すようにフォトレジストＲ２をパターニングする。そして、ｐ形不純物（例えばホウ素イオン）の注入ＩＰ２を選択的に行って、半導体基板ＳＢ表面のうちゲート電極ＧＥｐを挟む位置にｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐを形成する。これにより、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐが形成される。

次に、図示していないが、実施の形態１におけると同様に、ｎ形ソース領域ＳＥｎ、ｎ形ドレイン領域ＤＥｎ、ｐ形ソース領域ＳＥｐおよびｐ形ドレイン領域ＤＥｐを活性化させるため、アニール処理を行う。

次に、半導体基板ＳＢのうち、シリサイド化を防止すべき部分を覆うためのシリサイド化防止膜（図示せず）を、ＣＶＤ法およびフォトリソグラフィ技術を用いてシリサイド化を防止すべき部分に形成する。

そして、図９に示すように、ニッケル膜ＢＬを、スパッタ法により例えば５〜１５［ｎｍ］の膜厚に形成する。その後、摂氏２５０〜４００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第１回アニールを行い、ニッケル膜ＢＬとシリコン部分とを反応させ、ＮｉＳｉ_x相を形成する。

次に、半導体基板ＳＢを酸系の溶液（例えば硫酸及び過酸化水素水の混合溶液）に５〜６０分程度浸漬し、ニッケル膜ＢＬのうち未反応の部分を除去する。その後、摂氏４００〜６００度の処理温度、３０〜９０秒程度の処理時間、窒素雰囲気中で、第２回アニールを行い、ゲート電極ＧＥｎ，ＧＥｐ、ｎ形拡散領域ＳＥ２ｎ，ＤＥ２ｎ、並びにｐ形拡散領域ＳＥ２ｐ，ＤＥ２ｐの各表面をニッケルシリサイド化する。これにより、ニッケルシリサイド領域ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐが形成される。

本実施の形態に係る半導体装置の製造方法においても、実施の形態１におけると同様の効果がある。

実施の形態１に係る半導体装置を示す断面図である。 実施の形態１に係る半導体装置を示す上面図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態１に係る半導体装置の製造方法の一工程を示す図である。 実施の形態２に係る半導体装置の製造方法の一工程を示す図である。 実施の形態２に係る半導体装置の製造方法の一工程を示す図である。 実施の形態３に係る半導体装置の製造方法の一工程を示す図である。 実施の形態３に係る半導体装置の製造方法の一工程を示す図である。 実施の形態４に係る半導体装置の製造方法の一工程を示す図である。 実施の形態４に係る半導体装置の製造方法の一工程を示す図である。

符号の説明

ＳＢ 半導体基板、ＧＥｎ，ＧＥｐ ゲート電極、ＧＩｎ，ＧＩｐ ゲート絶縁膜、ＳＥｎ ｎ形ソース領域、ＤＥｎ ｎ形ドレイン領域、ＳＣｇｎ，ＳＣｓｎ，ＳＣｄｎ，ＳＣｇｐ，ＳＣｓｐ，ＳＣｄｐ ニッケルシリサイド領域。

Claims (2)

1. 半導体基板と、
   前記半導体基板上に形成された第１ゲート絶縁膜、前記第１ゲート絶縁膜上に形成された第１ゲート電極、前記半導体基板表面のうち前記第１ゲート電極を挟む位置に形成されたｎ形ソース領域及びｎ形ドレイン領域、並びに、前記第１ゲート電極、前記ｎ形ソース領域及び前記ｎ形ドレイン領域のうち少なくとも一つの表面に形成された第１ニッケルシリサイド（ＮｉＳｉ）領域を含むＮチャネルＭＩＳ（Metal Insulator Semiconductor）トランジスタと、
   前記半導体基板上に形成された第２ゲート絶縁膜、前記第２ゲート絶縁膜上に形成された第２ゲート電極、前記半導体基板表面のうち前記第２ゲート電極を挟む位置に形成されたｐ形ソース領域及びｐ形ドレイン領域、並びに、前記第２ゲート電極、前記ｐ形ソース領域及び前記ｐ形ドレイン領域のうち少なくとも一つの表面に形成された第２ニッケルシリサイド（ＮｉＳｉ）領域を含むＰチャネルＭＩＳトランジスタと
   を備え、
   前記第１ニッケルシリサイド領域には、窒素（Ｎ₂）イオンが注入され、
   前記第２ニッケルシリサイド領域には、二フッ化ホウ素（ＢＦ₂）イオンが注入された
   半導体装置。
2. （ａ）半導体基板上に、ＮチャネルＭＩＳトランジスタの第１ゲート絶縁膜及び第１ゲート電極の積層構造、並びに、ＰチャネルＭＩＳトランジスタの第２ゲート絶縁膜及び第２ゲート電極の積層構造を、膜形成技術及びフォトリソグラフィ技術により形成する工程と、
   （ｂ）ｎ形不純物注入を選択的に行って、前記半導体基板表面のうち前記第１ゲート電極を挟む位置にｎ形拡散領域を形成する工程と、
   （ｃ）ｐ形不純物注入を選択的に行って、前記半導体基板表面のうち前記第２ゲート電極を挟む位置にｐ形拡散領域を形成する工程と、
   （ｄ）窒素（Ｎ₂）イオンを、前記ｎ形拡散領域及び前記第１ゲート電極のうち少なくとも一方に選択的に注入する工程と、
   （ｅ）二フッ化ホウ素（ＢＦ₂）イオンを、前記ｐ形拡散領域及び前記第２ゲート電極のうち少なくとも一方に選択的に注入する工程と、
   （ｆ）前記工程（ｄ）及び（ｅ）に先立って、または、前記工程（ｄ）及び（ｅ）の後に、前記第１及び第２ゲート電極、前記ｎ形拡散領域、並びに前記ｐ形拡散領域のうち少なくとも一つの表面をニッケルシリサイド化する工程と
   を備える半導体装置の製造方法。
   

Images