JP2007293440A - 不揮発性キャッシュメモリを用いる記憶装置とその制御方法 - Google Patents

不揮発性キャッシュメモリを用いる記憶装置とその制御方法 Download PDF

Info

Publication number
JP2007293440A
JP2007293440A JP2006118226A JP2006118226A JP2007293440A JP 2007293440 A JP2007293440 A JP 2007293440A JP 2006118226 A JP2006118226 A JP 2006118226A JP 2006118226 A JP2006118226 A JP 2006118226A JP 2007293440 A JP2007293440 A JP 2007293440A
Authority
JP
Japan
Prior art keywords
command
write
data
flash memory
hard disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006118226A
Other languages
English (en)
Other versions
JP4836647B2 (ja
Inventor
Kenji Yoshida
賢治 吉田
Koichi Nishide
康一 西出
Yoriharu Takai
頼治 鷹居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006118226A priority Critical patent/JP4836647B2/ja
Priority to US11/785,369 priority patent/US7757041B2/en
Priority to CNA2007101044350A priority patent/CN101059752A/zh
Publication of JP2007293440A publication Critical patent/JP2007293440A/ja
Application granted granted Critical
Publication of JP4836647B2 publication Critical patent/JP4836647B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/08Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/004Error avoidance
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22Employing cache memory using specific memory technology
    • G06F2212/222Non-volatile memory
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】タイプの異なる複数の記憶媒体にデータを保存するコマンドを用意し、重要データの保存ミスを無くすようにし、また使い勝手を向上する。
【解決手段】 ホストインターフェースと、ハードディスクへのインターフェースとなるハードディスクインターフェースと、フラッシュメモリへのインターフェースとなるフラッシュメモリインターフェースと、前記ホストインターフェースから入力されたコマンドの内容を解析するコマンド解析部と、前記コマンド解析部で解析されたコマンドが、複数の媒体にデータを書き込む命令であるライトスルー用の所定コマンドであったとき、前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行するデータ書き込み処理部と、を有する。
【選択図】 図3

Description

この発明は、不揮発性キャッシュメモリを用いる記憶装置とその制御方法に関するものであり、低消費電力、高速書き込み読出しを実現できる装置において、特に重要データの保存ミスを無くすようにしたものである。
近年、半導体記憶媒体であるメモリカードと、磁気記憶媒体であるハードディスクを用いたハードディスク(HD)の両方を搭載できる記憶装置が開発されている(特許文献1参照)。ここでは、例えば外部より取得したメモリカードのデータを磁気記憶媒体であるハードディスク(HD)にバックアップすることができる。また、HDのデータをメモリカードに転送して、取り出すことができる。
また携帯用の記憶装置として、フラッシュメモリを用いたものが開発されている(特許文献2)。ここでは、フラッシュメモリは、消去回数(例えば10万回)が多くなると、エラーが多く発生するために、このような問題を解決しようとしている。例えば特定領域のみの消去回数が多くなるのを抑制するデータ管理方法を提供している。
特開2004−055102公報 特許3407317号公報
上記したようにタイプの異なる複数の記録メディアを利用する装置があるが、それぞれに一長一短がある。メモリカード、フラッシュメモリなどの半導体記録装置では、消費電力も少なく、書き込み速度も速いが、長期で大容量のデータ保存には不向きである。一方、ハードディスクに関しては、長期で大容量のデータ保存には適しているが、低消費電力化、高速でのデータ書き込みには、半導体記憶装置に比べて劣る。
そこで、上記の半導体記憶装置と、ハードディスクとを場合に応じて使い分けることが行なわれる。しかしながら、使用年数や、使用環境によっては、いずれかの記憶媒体に不具合が生じることがある。例えば、半導体記憶装置ではエラーが多くなることがある。このような状態で、半導体記憶装置のみにデータを書き込む動作があると、重要データの保存ミスを生じることがある。
そこでこの発明に係る一実施の形態では、タイプの異なる複数の記憶媒体にデータを保存するコマンドを用意し、重要データの保存ミスを無くすようにした不揮発性キャッシュメモリを用いる記憶装置とその制御方法を提供することを目的とする。
上記の目的を達成するためにこの発明の一面では、ホストインターフェースと、ハードディスクへのインターフェースとなるハードディスクインターフェースと、フラッシュメモリへのインターフェースとなるフラッシュメモリインターフェースと、前記ホストインターフェースから入力されたコマンドの内容を解析するコマンド解析部と、前記コマンド解析部で解析されたコマンドが、複数の媒体にデータを書き込む命令であるライトスルー用の所定コマンドであったとき、前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行するデータ書き込み処理部と、を有する。
上記の手段により、上記所定コマンドを活用することで、データの保存・データ処理の信頼性を向上することができる。
<全体の構成及び機能>
まず図1において、実施形態の全体ブロックの例を説明する。100は、ホスト装置であり、例えば、パーソナルコンピュータに於けるコントロール部である。200は、不揮発性キャッシュメモリを用いる記憶装置である。この記憶装置200は、バッファとして機能するSDRAM201、後述するコントローラなどが搭載された例えば1チップのLSI(大規模集積化回路)202、フラッシュメモリ203、ハードディスク(HD)204を有する。
LSI202は、コントローラ311、ホストインターフェース312、SDRAMインターフェース313、ディスクインターフェース314、フラッシュメモリインターフェース315を有する。なお、このLSI202に、上記のSDRAM201が内蔵されていてもよい。またSDRAMだけでなく、FLASHメモリとSDRAM両方、またはフラッシュメモリのみをLSIに内蔵してもよい。
ホスト装置100は、ホストインターフェース312を介して、コントローラ311にコマンドを与えることができる。またホスト装置100は、ホストインターフェース312を介して、コントローラ311からのデータを受け取ることもできるし、コントローラ311側へデータを転送することもできる。
コントローラ311からのコマンドは、データの書き込み命令、データの読出し命令、データのサイズ指定、データの転送、メモリ、情報の読み取り命令などがある。また、コントローラ311は、ホスト装置100からのコマンドを解釈し、データの書き込み処理、読出し処理、転送処理などを実行する。
コントローラ311は、SDRAMインターフェース313を介して、SDRAM201との間でデータのやり取りを行うことができる。またコントローラ311は、ディスクインターフェース314を介して、HD204との間でデータのやり取りを行うことができる。さらにコントローラ311は、フラッシュメモリインターフェース315を介して、フラッシュメモリ203との間でデータのやり取りを行うことができる。上記したフラッシュメモリ203に格納されるデータは、エラー訂正コードが付加されて格納される。なおECC処理機能を内蔵するFLASHメモリの場合は、LSI側にECC回路は不要である。
またハードディスクに記録されるデータもエラー訂正コードが付加されて格納される。フラッシュメモリへの記録データ、ハードディスクへの記録データに対しては、再生時のエラー訂正が可能なようにECC処理が施される。
上記の装置では、フラッシュメモリインターフェース315、フラッシュメモリ203の部分は、キャッシュとして使用される。
データの書き込み順序、データの読出し順序は、コントローラ311に格納されているソフトウエアに応じて決まる。例えば、ホスト装置100からハードディスク204へ書き込みデータが送られるときは
ホストインターフェース312→コントローラ311→SDRAMインターフェース313→SDRAM201→SDRAMインターフェース313→コントローラ311→ディスクインターフェース314→ハードディスク204の系路でもよく、ホストインターフェース312→コントローラ311→フラッシュメモリインターフェース315→フラッシュメモリ203→フラッシュメモリインターフェース315→コントローラ311→ディスクインターフェース314→ハードディスク204の系路でもよい。また、ホストインターフェース312→コントローラ311→フラッシュメモリインターフェース315→フラッシュメモリ203→フラッシュメモリインターフェース315→コントローラ311→SDRAMインターフェース313→SDRAM201→SDRAMインターフェース313→コントローラ311→ディスクインターフェース314→ハードディスク204の系路でもよい。また各インターフェースを介してホスト装置→コントローラ311→SDRAM→コントローラ311→フラッシュメモリ203→コントローラ311→HD204の系路でもよい。
また、ハードディスク204からホスト装置100側へデータが読み出されるときは、ディスクインターフェース314→コントローラ311→SDRAMインターフェース313→SDRAM201→SDRAMインターフェース313→コントローラ311→ホストインターフェース312→ホスト装置、でも良く、ディスクインターフェース314→コントローラ311→フラッシュメモリインターフェース315→フラッシュメモリ203→フラッシュメモリインターフェース315→コントローラ311→ホストインターフェース312→ホスト装置でもよい。さらには、ディスクインターフェース314→コントローラ311→フラッシュメモリインターフェース315→フラッシュメモリ203→フラッシュメモリインターフェース315→コントローラ311→SDRAMインターフェース313→SDRAM201→SDRAMインターフェース313→コントローラ311→ホストインターフェース312→ホスト装置でも良い。
さらには、各インターフェースを介してディスク→SDRAM→フラッシュメモリ→ホスト装置、ディスク→SDRAM→フラッシュメモリ→SDRAM→ホスト装置でもよい。
<フラッシュメモリに関する説明>
図2は、フラッシュメモリ203を取り扱う上で特有の制御が行われることを説明する図である。フラッシュメモリ203は、不揮発性メモリでありながら、データの電気的消去が可能である。したがって、データの書き換えが可能な不揮発性メモリである。
このフラッシュメモリ203は、例えば、消去単位は、128Kバイトで規定されている。一方、読み取り単位及び書き込み単位は、例えば2Kバイトに規定されている。またこのフラッシュメモリ203は、消去回数が多くなると素子が劣化し、エラー発生が多くなる。そこで、素子の性能を保証する情報として、書き換え回数を10万回程度に規定している。なお上記の消去単位のバイト数及び書き込み単位の数値はこれに限定されるものではない。消去単位32Kバイト、読み書き単位512単位であってもよい。
<フラッシュメモリとコントローラとホスト装置からのコマンドとの基本的な関係>
図2に示すように、フラッシュメモリ203にデータが書き込まれた場合、その書き込み領域を、Pinned(ピンド)領域203Aと、UnPinned(アンピンド)領域203Bという名称で分類することができる。Pinned領域203Aは、ホスト装置100が送ってきたデータ書き込み先のコマンドが、あえてフラッシュメモリ203を指定した場合に形成された領域である。コマンドは、フラッシュメモリ203とその論理ブロックアドレス(LBA)を含む。UnPinned(アンピンド)領域203Bは、ホスト装置100によるデータ書き込み先がコマンドにより指定されていない場合で、かつ、コントローラ311が独自に判断して、データを転送し、格納した領域である。
なおフラッシュメモリ203に書き込むデータとしては、ホスト装置100から送られてくるデータ、あるいは、ハードディスク204から読み出したデータがある。
コントローラ311がデータ書き込み先を決めるための判断要件は、各種ある。コントローラ311内部の状態判定部が周囲の要件を総合的に判断し、書き込み先を決定している。
<ホスト装置100からのデータを保存する場合、フラッシュメモリ315又はSDRAM201に保存するケース>
装置の電源が投入された直後であり、HD204のハードディスクが所定回転数に達していない場合、あるいは、HD204が停止状態にある場合である。このときは、フラッシュメモリ315又はSDRAM201に書き込む方が便利である。また、早くデータ転送を行ないたい場合には、ホスト装置100から一旦フラッシュメモリ315に書き込みを行い、その後、時間的に余裕があるときにHD204に書き写す(ライトバックと称する)と便利である。
<ホスト装置100がHD204のデータを繰り返し使いたいようなケース>
この場合は、HD204のデータを読出し、フラッシュメモリ315に保存しておくと便利である。フラッシュメモリ315に利用データを保存しておくほうが、高速でアクセスできるからである。
<フラッシュメモリインターフェース315及びコントローラ311の機能と構成>
図3には、コントローラ311、フラッシュメモリインターフェース315の構成を機能別に分類して示している。フラッシュメモリインターフェース315には、累積カウンタが設けられていてもよい。累積カウンタのカウント数は、例えばインターフェース内に設けられたレジスタに書き込まれ、後にフラッシュメモリ203に書き込まれる、あるいは直接フラッシュメモリ203が利用されてもよい。
カウンタとしては、累積ライト回数カウンタ315a,累積消去回数カウンタ315b、累積ライトエラー回数カウンタ315c、リードエラー数カウンタ315dが用意されている。リードエラー数カウンタ315dの代わりに、ECC回路により検出されるエラー数カウンタ、あるいはエラー訂正数カウンタ315eが設けられてもよい。また、リードライト単位をカウントするカウンタが設けられていてもよい。これらのカウンタの内容は、エラーが多くなったときの警告、状態判定部の判定要素として利用される。
コントローラ311は、コマンド解析部411を有し、ホスト装置100から送られてきたコマンドをここでデコードし解析する。コマンドの解析結果により、アーキテクチャメモリ414内のソフトウエアが特定され、シーケンスコントローラ412に動作手順が設定される。また、これらのコマンド解析及び制御は、インターフェース312において行われてもよい。
シーケンスコントローラ412は、インターフェース及びバスコントローラ413などを介して、データ及びコントロールデータの流れを制御する。例えば、データ書き込みあるいは読出しが行われるときは、メディア選択部415がフラッシュメモリ203あるいはハードディスク(HD)を特定し、アドレス制御部416が書き込みアドレスあるいは読出しアドレスを特定する。そして、データ書き込み時には、書き込み処理部417が書き込みデータの転送処理などを行う。また、データ読出し時には、読出し処理部417が読出しデータの転送処理などを行う。
さらに消去処理部419が設けられている。消去処理部419は、フラッシュメモリ203のデータの消去処理を行う。またこの消去処理部419は、ハードディスクのデータの消去処理も行うことができる。
さらにアドレス管理部420が設けられている。アドレス管理部420は、ハードディスクのアドレス及びフラッシュメモリ203の記録済み領域、未記録領域などのアドレスを一括して管理している。フラッシュメモリ203は、キャッシュメモリとして利用されるので、ホスト装置側がアドレスを指定する場合は、キャッシュメモリのアドレスを意識する必要はなく、ハードディスク側のアドレスを設定すればよい。データの格納先として特別にキャッシュメモリを指定する場合に、Pinnedのコマンドを発行すればよい。Pinnedのコマンドがない場合には、データ格納先は、コントローラ311に構築されているファームウエアの判定結果に依存する。
またフラッシュメモリ203のPinned領域、Unpinned領域などのアドレス管理及び制御は、インターフェース315において行われてもよい。
さらに状態判定部421が設けられている。この状態判定部421は、ハードディスク204の状態を監視している。
なおフラッシュメモリ203の記憶容量がある閾値より大きくなった場合には、コントローラ311が状態を判定し、ハードディスクに転送して書き移す処理を行う。このときの動作は、主として読出し処理部418、書き込み処理部416、アドレス管理部420が組み合わせて制御される。
<実施例における特有の構成と機能と動作>
<前提>上記の記憶装置では、ホスト措置100からの書き込みデータは、コントローラ311の判定により、HD204又はフラッシュメモリ203のいずれかに書き込まれる。例えばデータを書き込むための論理ブロックアドレス(LBA)が指定されていない場合、いずれの媒体に書き込むかは、コントローラ311の判断(ソフトウエア)に委ねられている。また、コントローラ311の管理において、フラッシュメモリ203をデータキャッシュとして利用するか否かもコントローラ311の判断(ソフトウエア)に委ねられている。
したがって、フラッシュメモリ203のデータ更新日時と、HD204のデータ更新日時を比較すると、同一か、又はフラッシュメモリ203のデータ更新日時の方が新しい場合が多い。また、フラッシュメモリ203がキャッシュとして利用された場合は、一旦フラッシュメモリ203に書き込まれたデータは、HD204にライトバックされる。
さらに、あえてフラッシュメモリ203にデータを書き込むためには、特別にLBAが指定されてくる。このアドレスは、先に説明したPinned領域を指定するもので、Pinned LBAと称される。またホスト装置が指定しなかったアドレス郡は、Unpinned LBAと呼ばれる。
上記の説明では、フラッシュメモリ203、HD204に順次に書き込みが行なわれた。しかし、各種の条件、環境によっては、データの保存の信頼性から考えるとフラッシュメモリ203、HD204の両方に同時にデータ書き込みを行なう方が好ましい場合がある。
そこで、この装置では、新たなコマンドとして、複数の媒体にデータを書き込む命令であるライトスルー用の所定コマンドを定義している。コマンド解析部411で解析されたコマンドが、前記の所定コマンドであるときは、ハードディスク204及びフラッシュメモリ203の両方にデータ書き込みを実行するようにしている。書き込み処理は、実際には書き込み処理部417が実行する。上記の所定コマンドのタイプとしては、以下のタイプがある。
(1)ライトスルー・セットコマンド/ライトスルー・リセットコマンド
書き込み処理部は、ライトスルー・セットコマンドが認識された後は、ライトコマンドが発行されているときハードディスク204及びフラッシュメモリ203の両方にデータ書き込みを実行し、ライトスルー・リセットコマンドが認識されたときに、ハードディスク204及びフラッシュメモリ203のいずれか一方へのデータ書き込み動作に移行する。
(2)ライトスルーを行なう所定の論理アドレス領域をセットするコマンド/ライトスルーを行なう所定の論理アドレス領域をリセットするコマンド
書き込み処理部は、前記所定の論理アドレス領域をセットするコマンドが認識された後は、ライトコマンドが発行されているときハードディスク204及びフラッシュメモリ204の両方にデータ書き込みを実行し、前記所定の論理アドレス領域をリセットするコマンドが認識されたときに、ハードディスク203及びフラッシュメモリ204のいずれか一方へのデータ書き込み動作に移行する。
(3)上記したコマンドの組み合わせがある。
図4は、フラッシュメモリ203のアドレス領域203Aを示している。この領域203Aの中で、上記(2)で説明したコマンドが利用された場合、つまり所定の論理アドレス領域203Bが指定された際には、コマンド解析部411及び書き込み処理部417の動作により、ハードディスク204及びフラッシュメモリ204の両方にデータ書き込みが実行される。
図5は、書き込み先のメディアを決めるための論理判定動作を示すフローチャートの例である。ホスト装置100からライトスルー・セットコマンドがきたかどうかの判定が行なわれる(ステップSA1)。ライトスルー・セットコマンドが来たら、それ以後は、ライトコマンドを伴うデータが来たときは、フラッシュメモリ203とハードディスク204の両方にデータを書き込む(ステップSA2)。そしてホスト装置100からライトスルー・リセットコマンドが来るまでは、フラッシュメモリ203とハードディスク204の両方へのデータ書き込みが維持される(ステップSA3)。ホスト装置100からライトスルー・リセットコマンドが来た後は、書き込み先は、コントローラ311に設定されている判定アルゴリズムにより決まる(ステップSA4)。つまり、いずれか一方の記憶媒体にデータが書き込まれる。
図6は、書き込み先のメディアを決めるための論理判定動作を示す、他の実施形態でのフローチャートの例である。ホスト装置100からライトスルーを行なう所定の領域セットコマンドが到来した後(ステップSB0)は、ライトコマンドを伴うデータであって、そのアドレスが所定の領域セットコマンドで設定された範囲内であるかどうかを判定する(ステップSB1)。ライトコマンドを伴うデータが所定の領域セットコマンドで設定された範囲内であれば、フラッシュメモリ203とハードディスク204の両方にデータを書き込む(ステップSB2)。
その後、ホスト装置100からライトスルーを行なう所定の領域リセットコマンドが到来したら(ステップSB3)、その後のデータ書き込み先は、コントローラ311に設定されている判定アルゴリズムにより決まる(ステップSB4)。つまり、いずれか一方の記憶媒体にデータが書き込まれる。
なお1つのライトコマンドを伴うデータがきたとき、ライトデータの例えば前半が所定の領域の範囲内で、後半が所定の領域の外に該当する場合もある。このような場合は、各領域のデータ毎に取り扱われる。つまり、この場合は、ライトコマンドとアドレスが監視され、ステップSB1において、メモリとHDの両方に書き込まれるデータと、いずれか一方に書き込まれるデータの両方が取り扱われることになる。この場合は、さらにアドレス判定ステップが設けられる。
図7は、図5と図6のフローを組み合わせた例である。図5及び図6のブロックと同一ブロックに対応する部分には、図5及び図6のブロックと同一の符号を付している。ステップSA1とSB1は順序が入れ替わっても構わない。またステップSA3とSB3の順序が入れ替わっても構わない。
図8は、上記したライトスルーの所定コマンド、或いは、ライトスルー・セットコマンド、ライトスルー・リセットコマンドを発行するか否かを決めるための動作例(例えばライトスルーモードへの移行条件判定動作)を示すフローチャートである。
この動作は、定期的あるいは装置の電源投入時に行なわれる。(第1の例)…フラッシュメモリ203のエラー率が所定値以上になると、ライトスルーモードに移行する。フラッシュメモリ203のエラー率が大きいことは、フラッシュメモリ203の動作上の信頼性が低いことである。(第2の例)…書き込みデータが特定のものである場合には、ライトスルーモードへ移行するように設定されてもよい。例えば、データの重要度が極めて高い場合(プログラミングデータ、アルゴリズムデータなど)がある。または、ハードディスク204に保存する必要があるデータであって、かつフラッシュメモリ203に書き込んだ後、すぐにホスト装置100が繰り返し使用するようなデータの場合がある。このような場合は、フラッシュメモリ203に書き込まれたデータを、後でハードディスク204にライトバックする必要がない。(第3の例)…ハードディスク204が十分な回転数でいつでも書き込み可能な状態にあるとき。このような場合に、ライトスルーが行われると、フラッシュメモリ203からハードディスク204にデータを転送するライトバック処理が不要であり、動作の負担が軽減される。(第4の例)…上記した第1の例から第3の例のいずれかが条件を満足したときにライトスルー動作可能なモードに移行する(ステップSC1、SC2)。上記の第1の例から第3の例の条件が不成立のときは、書き込み先はコントローラ311のアルゴリズムに依存する(ステップSC3)。
ところで、本装置では、フラッシュメモリ203に保存するデータとして、次の種類が存在する。(1)即ち、ホスト装置100から送られたデータの保存先として、特に、保存先が特定されていない場合、コントローラ311の判断に基づいて、フラッシュメモリ203に書き込まれたデータがある。(2)ホスト装置100から送られたデータに、上記したライトスルーの所定コマンドが付されることにより、フラッシュメモリ203に書き込まれたデータがある。この場合は、ハードディスク204に同じデータが同時に書き込まれるので、フラッシュメモリ203のデータを書き直す必要はない。(3)先に説明したPinned領域のデータがある。
上記したデータは、フラッシュメモリ203に保存された後、取り扱い方法を変える必要のあるデータである。そのために、これらのデータは、コントローラ311のアドレス管理部420、或いは、フラッシュメモリ203内でデータに付されるフラッグにより識別されている。
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
この発明に係る一実施の形態の全体構成を示すブロック図である。 図1におけるフラッシュメモリの特徴を説明するために示した図である。 図1におけるフラッシュメモリインターフェースの機能及びコントローラ311の機能を説明するために示した図である。 図1のフラッシュメモリのデータ領域の例を示す説明図である。 図1の装置の一動作例を説明するために示したフローチャートである。 図1の装置の他の動作例を説明するために示したフローチャートである。 図1の装置のさらに他の動作例を説明するために示したフローチャートである。 図1の装置がライトスルーの動作モードに移行するときの条件の判定例を示すフローチャートである。
符号の説明
100…ホスト装置、200…記憶装置、201…SDRAM、202…LSI、203…フラッシュメモリ、204…ハードディスク、311…コントローラ、312…ホストインターフェース、313…SDRAMインターフェース、314…ディスクインターフェース、315…フラッシュメモリインターフェース。

Claims (10)

  1. ホストインターフェースと、
    ハードディスクへのインターフェースとなるハードディスクインターフェースと、
    フラッシュメモリへのインターフェースとなるフラッシュメモリインターフェースと、
    前記ホストインターフェースから入力されたコマンドの内容を解析するコマンド解析部と、
    前記コマンド解析部で解析されたコマンドが、複数の媒体にデータを書き込む命令であるライトスルー用の所定コマンドであったとき、前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行するデータ書き込み処理部と、
    を具備したことを特徴とする不揮発性キャッシュメモリを用いる記憶装置。
  2. 前記書き込み処理部は、
    前記ライトスルー用の所定コマンドとしてライトスルー・セットコマンドが認識された後は、ライトコマンドが発行されているとき前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行し、
    ライトスルー・リセットコマンドが認識されたときに、前記ハードディスク及び前記フラッシュメモリのいずれか一方へのデータ書き込み動作に移行する
    ことを特徴とする請求項1記載の不揮発性キャッシュメモリを用いる記憶装置。
  3. 前記書き込み処理部は、
    前記ライトスルー用の所定コマンドとして所定の論理アドレス領域をセットするコマンドが認識された後は、ライトコマンドが発行されているとき前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行し、
    前記所定の論理アドレス領域をリセットするコマンドが認識されたときに、前記ハードディスク及び前記フラッシュメモリのいずれか一方へのデータ書き込み動作に移行する
    ことを特徴とする請求項1記載の不揮発性キャッシュメモリを用いる記憶装置。
  4. 前記書き込み処理部は、
    前記ライトスルー用の所定コマンドとしてライトスルー・セットコマンドが認識された後、又は前記ライトスルー用の所定コマンドとして所定の論理アドレス領域をセットするコマンドが認識された後は、ライトコマンドが発行されているとき前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行し、
    ライトスルー・リセットコマンドが認識されたときに、又は、前記所定の論理アドレス領域をリセットするコマンドが認識されたときに、
    前記ハードディスク及び前記フラッシュメモリのいずれか一方へのデータ書き込み動作に移行する
    ことを特徴とする請求項1記載の不揮発性キャッシュメモリを用いる記憶装置。
  5. さらに状態判定部を有し、この状態判定部は、所定の状態情報がライトスルー用のコマンドを受け付けるか否かを決めることができることを特徴とする請求項1記載の不揮発性キャッシュメモリを用いる記憶装置。
  6. 前記状態情報は、前記フラッシュメモリのエラー率の情報、又は、ホスト装置からの特定された情報、又は、前記ハードディスクが所定回転速度の状態であることを示す情報のいずれかを含むことを特徴とする請求項5記載の不揮発性キャッシュメモリを用いる記憶装置。
  7. ホスト装置からのコマンド及びデータが入出力されるホストインターフェースと、コマンド解析部と、不揮発性キャッシュメモリのためのメモリインターフェースと、ハードディスクに対してデータを入出力するディスクインターフェースとを有し、前記不揮発性キャッシュメモリを使用したデータ処理を行う制御方法であって、
    前記コマンド解析部で前記コマンドを解析し、
    解析されたコマンドが、複数の媒体にデータを書き込む命令であるライトスルー用の所定コマンドであるとき、前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行する、
    ことを特徴とする記憶装置の制御方法。
  8. 前記ライトスルー用の所定コマンドとしてライトスルー・セットコマンドが認識された後は、ライトコマンドが発行されているとき前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行し、
    ライトスルー・リセットコマンドが認識されたときに、前記ハードディスク及び前記フラッシュメモリのいずれか一方へのデータ書き込み動作に移行する
    ことを特徴とする請求項7記載の記憶装置の制御方法。
  9. 前記ライトスルー用の所定コマンドとして所定の論理アドレス領域をセットするコマンドが認識された後は、ライトコマンドが発行されているとき前記ハードディスク及び前記フラッシュメモリの両方にデータ書き込みを実行し、
    前記所定の論理アドレス領域をリセットするコマンドが認識されたときに、前記ハードディスク及び前記フラッシュメモリのいずれか一方へのデータ書き込み動作に移行する
    ことを特徴とする請求項7記載の記憶装置の制御方法。
  10. 前記フラッシュメモリのエラー率が所定値を超えるときは、前記ライトスルー用の所定コマンドを受付可能であることを前記ホスト装置に与えることを特徴とする請求項7記載の記憶装置の制御方法。
JP2006118226A 2006-04-21 2006-04-21 不揮発性キャッシュメモリを用いる記憶装置とその制御方法 Expired - Fee Related JP4836647B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006118226A JP4836647B2 (ja) 2006-04-21 2006-04-21 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
US11/785,369 US7757041B2 (en) 2006-04-21 2007-04-17 Storage device using nonvolatile cache memory and control method thereof
CNA2007101044350A CN101059752A (zh) 2006-04-21 2007-04-20 使用非易失性高速缓存的存储装置及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006118226A JP4836647B2 (ja) 2006-04-21 2006-04-21 不揮発性キャッシュメモリを用いる記憶装置とその制御方法

Publications (2)

Publication Number Publication Date
JP2007293440A true JP2007293440A (ja) 2007-11-08
JP4836647B2 JP4836647B2 (ja) 2011-12-14

Family

ID=38620807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006118226A Expired - Fee Related JP4836647B2 (ja) 2006-04-21 2006-04-21 不揮発性キャッシュメモリを用いる記憶装置とその制御方法

Country Status (3)

Country Link
US (1) US7757041B2 (ja)
JP (1) JP4836647B2 (ja)
CN (1) CN101059752A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009223355A (ja) * 2008-03-13 2009-10-01 Hitachi Software Eng Co Ltd ハードディスクとシリコンディスクのミラーリングを行うディスク制御システム
WO2011019029A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 データ処理装置、データ記録方法、データ記録プログラム
JP2013120426A (ja) * 2011-12-06 2013-06-17 Hitachi Ltd ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法
US10437488B2 (en) 2015-12-08 2019-10-08 Kyocera Document Solutions Inc. Electronic device and non-transitory computer readable storage medium

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8719501B2 (en) * 2009-09-08 2014-05-06 Fusion-Io Apparatus, system, and method for caching data on a solid-state storage device
US8161223B1 (en) 2007-07-23 2012-04-17 Augmentix Corporation Method and system for a storage device
US7913025B1 (en) * 2007-07-23 2011-03-22 Augmentix Corporation Method and system for a storage device
JP2009181314A (ja) * 2008-01-30 2009-08-13 Toshiba Corp 情報記録装置およびその制御方法
GB2478434B (en) * 2008-09-15 2011-11-09 Hewlett Packard Development Co Method and apparatus to manage non-volatile disk cache
TWI451439B (zh) 2010-12-10 2014-09-01 Phison Electronics Corp 記憶體儲存裝置、其記憶體控制器與資料寫入方法
CN102543184B (zh) * 2010-12-22 2016-06-08 群联电子股份有限公司 存储器储存装置、其存储器控制器与数据写入方法
JP5175953B2 (ja) * 2011-06-02 2013-04-03 株式会社東芝 情報処理装置およびキャッシュ制御方法
CN102520885B (zh) * 2011-12-15 2015-04-15 清华大学 一种混合硬盘的数据管理系统
US9032261B2 (en) * 2013-04-24 2015-05-12 Skymedi Corporation System and method of enhancing data reliability
JP2017068634A (ja) * 2015-09-30 2017-04-06 株式会社東芝 記憶装置及び方法
CN111666044B (zh) * 2016-02-29 2021-11-30 华为技术有限公司 一种访问叠瓦式磁记录smr硬盘的方法及服务器
CN110286995B (zh) * 2018-03-19 2022-02-25 北京兆易创新科技股份有限公司 一种数据读写方法和装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171057A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd デイスクキヤツシユ装置の制御方式
JPH01288948A (ja) * 1988-05-16 1989-11-21 Fujitsu Ltd メモリのデータ保護方式
JPH07319627A (ja) * 1994-05-24 1995-12-08 Mitsubishi Electric Corp 外部記憶装置
JPH0883215A (ja) * 1994-09-12 1996-03-26 Hitachi Ltd メモリ制御装置
JPH10124359A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd キャッシュ選択方法およびデータ処理システム
JPH11184753A (ja) * 1997-12-18 1999-07-09 Toshiba Corp 階層記憶システムおよび階層記憶制御方法
JP2001344154A (ja) * 2000-06-05 2001-12-14 Fujitsu Ltd 入出力制御装置
JP2006092120A (ja) * 2004-09-22 2006-04-06 Hitachi Ltd ストレージ装置及びストレージ装置のライトアクセス処理方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6436351U (ja) 1987-08-28 1989-03-06
JP3407317B2 (ja) 1991-11-28 2003-05-19 株式会社日立製作所 フラッシュメモリを使用した記憶装置
JPH05189316A (ja) 1992-01-10 1993-07-30 Fujitsu Ltd ディスクキャッシュ制御方法
JPH05257810A (ja) 1992-03-16 1993-10-08 Matsushita Electric Ind Co Ltd 情報記録再生装置および情報記録方法
JP3396402B2 (ja) * 1997-07-14 2003-04-14 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスク・ドライブ装置及びこれの制御方法
TWI289798B (en) 2002-07-18 2007-11-11 Carry Computer Eng Co Ltd Large storage apparatus with interface adapting to storage cards
WO2004095201A2 (en) * 2003-04-09 2004-11-04 Intervideo Inc. Systems and methods for caching multimedia data
CN1606082A (zh) 2003-10-10 2005-04-13 乐金电子(惠州)有限公司 多光盘换片器的备份数据记录方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171057A (ja) * 1986-01-23 1987-07-28 Oki Electric Ind Co Ltd デイスクキヤツシユ装置の制御方式
JPH01288948A (ja) * 1988-05-16 1989-11-21 Fujitsu Ltd メモリのデータ保護方式
JPH07319627A (ja) * 1994-05-24 1995-12-08 Mitsubishi Electric Corp 外部記憶装置
JPH0883215A (ja) * 1994-09-12 1996-03-26 Hitachi Ltd メモリ制御装置
JPH10124359A (ja) * 1996-10-15 1998-05-15 Hitachi Ltd キャッシュ選択方法およびデータ処理システム
JPH11184753A (ja) * 1997-12-18 1999-07-09 Toshiba Corp 階層記憶システムおよび階層記憶制御方法
JP2001344154A (ja) * 2000-06-05 2001-12-14 Fujitsu Ltd 入出力制御装置
JP2006092120A (ja) * 2004-09-22 2006-04-06 Hitachi Ltd ストレージ装置及びストレージ装置のライトアクセス処理方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009223355A (ja) * 2008-03-13 2009-10-01 Hitachi Software Eng Co Ltd ハードディスクとシリコンディスクのミラーリングを行うディスク制御システム
WO2011019029A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 データ処理装置、データ記録方法、データ記録プログラム
US8868853B2 (en) 2009-08-12 2014-10-21 Nec Corporation Data processing device, data recording method and data recording program
JP2013120426A (ja) * 2011-12-06 2013-06-17 Hitachi Ltd ソフトエラー耐性調整機能を備えた電子システム装置及びソフトエラー耐性調整方法
US10437488B2 (en) 2015-12-08 2019-10-08 Kyocera Document Solutions Inc. Electronic device and non-transitory computer readable storage medium

Also Published As

Publication number Publication date
US7757041B2 (en) 2010-07-13
US20070250662A1 (en) 2007-10-25
CN101059752A (zh) 2007-10-24
JP4836647B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
JP4836647B2 (ja) 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
JP4768504B2 (ja) 不揮発性フラッシュメモリを用いる記憶装置
JP2007193440A (ja) 不揮発性キャッシュメモリを用いる記憶装置とその制御方法
US20070168607A1 (en) Storage device using nonvolatile cache memory and control method thereof
US20080025706A1 (en) Information recording apparatus and control method thereof
US20080046660A1 (en) Information recording apparatus and control method thereof
JP2008242944A (ja) 統合メモリ管理装置及び方法
JP2010020756A (ja) Eccに基づいてフラッシュメモリのデータページを更新する記憶装置及びその方法
US20070168605A1 (en) Information storage device and its control method
US20070168602A1 (en) Information storage device and its control method
JP2007193865A (ja) 情報記録装置及びその制御方法
US7941601B2 (en) Storage device using nonvolatile cache memory and control method thereof
US7913029B2 (en) Information recording apparatus and control method thereof
JP2009294982A (ja) ディスク装置及びその制御方法
US20090027796A1 (en) Information recording device and control method therefor
JP2008250718A (ja) 不揮発性キャッシュメモリを用いた記憶装置とその制御方法
JP2007193866A (ja) 情報記録装置及びその制御方法
JP2017068634A (ja) 記憶装置及び方法
JP2010086009A (ja) 記憶装置およびメモリ制御方法
JP4829202B2 (ja) 記憶装置及びメモリ制御方法
JPWO2007105688A1 (ja) メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
JP4988054B2 (ja) メモリシステム
JP2007293987A (ja) 情報記録装置及びその制御方法
WO2015173966A1 (ja) 情報処理装置、書き込み制御回路、書き込み制御方法、及び書き込み制御プログラム
JP5255389B2 (ja) 記憶装置およびメモリ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees