JP2007287989A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2007287989A
JP2007287989A JP2006114756A JP2006114756A JP2007287989A JP 2007287989 A JP2007287989 A JP 2007287989A JP 2006114756 A JP2006114756 A JP 2006114756A JP 2006114756 A JP2006114756 A JP 2006114756A JP 2007287989 A JP2007287989 A JP 2007287989A
Authority
JP
Japan
Prior art keywords
exposure
exposure shot
chip
semiconductor
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2006114756A
Other languages
Japanese (ja)
Inventor
Akio Miyao
明男 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006114756A priority Critical patent/JP2007287989A/en
Publication of JP2007287989A publication Critical patent/JP2007287989A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device which decreases the number of exposure mask to remarkably shorten the man-hours and period of time of a process for exposure, in the manufacturing method of the semiconductor device, in which an identification information is given on a chip. <P>SOLUTION: The semiconductor chip 11 is provided with an element forming region 12 and a chip position identification pattern 13 except the element forming region 12 while the chip identification pattern 13 is constituted of a positional information 14 in exposure shot and an exposure shot positional information 15. The positional information in exposure shot 14 is an information showing the position of a plurality of chip patterns in the mask employed for stepper exposure. Further, the exposure shot positional information shows the positions of exposure shot repeated across the upper part of the semiconductor wafer. The chip is specified so that the chip of some number in some number of times by showing these two kinds of information in the chip identification pattern 13. Furthermore, the chip identification pattern 13 can be formed by masks few in number by exposing exposure shot positional information with the size of exposure shot different from a normal size. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体装置の製造方法に関し、特に各チップ上に識別情報を有する半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having identification information on each chip.

半導体プロセスでは、半導体ウエハ上に多数の半導体チップをステッパ露光装置を用いて作製し、ダイシングすることによってチップ分割される。オンウエハ測定でのチップ不良の場合は、その場所が半導体ウエハ上のどの位置であるかがわかるので問題はないが、チップをダイシングした後において不良が発生した場合、その位置が分からなくなってしまう。また複数のチップを組み合わせてある均一な性能を得ようとすると、ウエハのどの部分にどのような特性分布のチップがあるかが重要になる。半導体ウエハ上のチップ位置と不良や特性ばらつきの関係を把握することは、半導体製品の不良解析と歩留まり向上に不可欠である。このため、従来では専用のレーザマーキング装置を使用してレーザビームを半導体ウエハに照射してチップ識別情報を刻印する場合もある。しかしこのようなレーザビームマーキング装置を使用すると、工程が別工程になるのでコスト高になり工程時間も多くかかる。そのため、フォトリソグラフィの手法を用い、ステッパ露光装置のマスク設置上部に４つの可変遮光ブレードを配し、各半導体チップ毎に識別情報を刻印するものがあるが装置が特殊となってしまう。(特許文献１参照) また、従来のステッパ露光装置を用いて各半導体チップに識別情報を刻印することも可能であるが、露光ショット数のマスクが必要となってしまう。（例えば、特許文献２参照）
図６は従来のステッパ露光装置を用いたチップ識別パターン形成方法の模式図である。図６に示すように半導体ウェハ内の半導体チップにステップ＆リピート式露光にて識別パターンを形成する場合、露光ショットと同じ枚数のマスクが必要となる上、マスクの入れ替え作業が必要となる。この為、従来の技術にて半導体ウェハ内の半導体チップにステップ＆リピート式露光にて識別パターンを形成するにはマスク費用がかかる他、露光作業においてもマスクの入れ替え作業が発生し、非常に時間がかかってしまうという問題点があった。
特開平１０−２６１５５９号公報 特開平１１−４５８３９号公報 In the semiconductor process, a large number of semiconductor chips are produced on a semiconductor wafer using a stepper exposure apparatus, and the chips are divided by dicing. In the case of a chip defect in on-wafer measurement, there is no problem because the position on the semiconductor wafer can be known. Further, in order to obtain a uniform performance by combining a plurality of chips, it is important which chip has a characteristic distribution in which part of the wafer. Understanding the relationship between chip positions on a semiconductor wafer and defects and characteristic variations is indispensable for defect analysis and yield improvement of semiconductor products. For this reason, conventionally, there is a case in which chip identification information is marked by irradiating a semiconductor wafer with a laser beam using a dedicated laser marking device. However, when such a laser beam marking apparatus is used, the process becomes a separate process, which increases the cost and the process time. For this reason, a photolithography technique is used and four variable light-shielding blades are arranged on the upper part of the mask of the stepper exposure apparatus and identification information is imprinted for each semiconductor chip, but the apparatus becomes special. (See Patent Document 1) Further, it is possible to stamp identification information on each semiconductor chip using a conventional stepper exposure apparatus, but a mask of the number of exposure shots is required. (For example, see Patent Document 2)
FIG. 6 is a schematic diagram of a chip identification pattern forming method using a conventional stepper exposure apparatus. As shown in FIG. 6, when an identification pattern is formed on a semiconductor chip in a semiconductor wafer by step-and-repeat exposure, the same number of masks as exposure shots are required, and mask replacement work is required. For this reason, it takes a mask cost to form an identification pattern on a semiconductor chip in a semiconductor wafer by a step-and-repeat exposure with a conventional technique, and a mask replacement work occurs in the exposure work, which is very time consuming. There was a problem that it took.
Japanese Patent Laid-Open No. 10-261559 JP 11-45839 A

したがって本発明は前記に鑑みてなされたものでその目的とするところは、チップ上に識別情報を付与した半導体装置の製造方法において、露光マスクの数を減らし、露光にかかる工程の工数と時間を大幅に短縮した半導体装置の製造方法を提供することにある。   Accordingly, the present invention has been made in view of the above, and an object of the present invention is to reduce the number of exposure masks and reduce the number of steps and time required for exposure in a method for manufacturing a semiconductor device in which identification information is provided on a chip. An object of the present invention is to provide a method for manufacturing a semiconductor device which is greatly shortened.

前記課題を解決するために、本願発明の一態様によれば、半導体ウェハ上にステッパ露光装置を使用して半導体チップを形成する工程と、該半導体ウェハ上の各露光ショット内に存在する複数の各半導体チップに対して、露光ショット内のチップ位置を識別可能な露光ショット内位置パターンを形成する工程と、露光ショット別に該露光ショット位置を識別可能な露光ショット位置パターンを形成する工程とを備え、該半導体ウェハ内の複数の半導体チップそれぞれに異なる識別パターンを形成することを特徴とする半導体装置の製造方法が提供される。   In order to solve the above-described problem, according to one aspect of the present invention, a step of forming a semiconductor chip using a stepper exposure apparatus on a semiconductor wafer and a plurality of exposure shots present in each exposure shot on the semiconductor wafer are provided. For each semiconductor chip, a step of forming an exposure shot position pattern capable of identifying the chip position in the exposure shot, and a step of forming an exposure shot position pattern capable of identifying the exposure shot position for each exposure shot are provided. There is provided a method for manufacturing a semiconductor device, wherein different identification patterns are formed on each of a plurality of semiconductor chips in the semiconductor wafer.

また、本願発明の一態様によれば、露光ショット内の複数の半導体チップに対して、該露光ショット内の半導体チップ位置を露光刻印するための露光ショット内位置パターンのマスク位置合わせに第１のアライメントマークを半導体ウェハ上に形成する第１の工程と、前記半導体チップに対して、露光ショット別に該露光ショット位置を露光刻印するための露光ショット位置パターンのマスク位置合わせに第２のアライメントマークを前記半導体ウェハ上に形成する第２の工程と、前記第１のアライメントマークを基準として露光し、前記露光ショット内位置パターンをフォトレジストにて形成する第３の工程と、前記第３の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット内位置パターンを刻印する第４の工程と、前記第１のアライメントマークを基準として露光し、レジストパターン形成可能領域と形成不可能領域とを形成する第５の工程と、前記第２のアライメントマークを基準として露光し、前記レジストパターン形成可能領域上に前記露光ショット位置パターンをフォトレジストにて形成する第６の工程と、前記第６の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット位置パターンを刻印する第７の工程とを備えたことを特徴とする半導体装置の製造方法が提供される。   Further, according to one aspect of the present invention, a first mask alignment of a position pattern in an exposure shot for exposing and marking the position of the semiconductor chip in the exposure shot is performed for a plurality of semiconductor chips in the exposure shot. A first step of forming an alignment mark on a semiconductor wafer; and a second alignment mark for mask alignment of an exposure shot position pattern for exposing and marking the exposure shot position for each exposure shot with respect to the semiconductor chip. A second step of forming on the semiconductor wafer; a third step of exposing with reference to the first alignment mark; and forming a position pattern in the exposure shot with a photoresist; and the third step. The position pattern in the exposure shot is imprinted on each of the semiconductor chips from the formed resist pattern. Exposing the first alignment mark as a reference, a fifth step of forming a resist pattern formable region and a non-formable region, and exposing the second alignment mark as a reference, A sixth step of forming the exposure shot position pattern on the resist pattern formable region with a photoresist; and the exposure shot position pattern is engraved on each of the semiconductor chips from the resist pattern formed in the sixth step. And a seventh method of manufacturing the semiconductor device.

本発明によれば、露光ショット内の半導体チップ位置を識別する露光ショット内位置パターンマスクと、半導体ウェハ上に塗布されたレジストにパターン形成可能領域と不可能領域を形成するマスクと、露光ショット毎の露光ショット位置パターンを形成するマスクの合計3枚のマスクにて半導体ウェハ内の全半導体チップに異なった識別パターンを形成できる。これにより、マスク費用およびマスク交換にかかるコストを低減できる。従来露光ショットと同じ数だけ必要であったマスクの入れ替え作業が大幅に低減され、工程にかかる時間を大幅に短縮できる。   According to the present invention, an exposure shot position pattern mask for identifying a position of a semiconductor chip in an exposure shot, a mask for forming a pattern formable area and an impossible area in a resist coated on a semiconductor wafer, and each exposure shot Different identification patterns can be formed on all the semiconductor chips in the semiconductor wafer by using a total of three masks for forming the exposure shot position pattern. As a result, mask costs and mask replacement costs can be reduced. The mask replacement work, which is required in the same number as the number of conventional exposure shots, is greatly reduced, and the time required for the process can be greatly shortened.

以下本発明の実施形態につき詳細に説明する。図１は本発明の一実施形態における半導体チップの概念図を表したものである。まず、半導体チップ１１には素子形成領域１２とその素子形成領域１２外にチップ位置識別パターン１３があり、このチップ識別パターン１３は露光ショット内位置情報１４と、露光ショット位置情報１５とから構成される。露光ショット内位置情報１４とは、ステッパ露光に使用するマスク内の複数からなるチップパターンの位置を表す情報であり、一回の露光ショット内に含まれるチップ位置を識別できる情報と言い換えることができる。また、露光ショット情報とは半導体ウエハ上に渡って繰り返された露光ショットの位置を表している。この2つの情報をチップ識別パターン１３に示すことによって、何ショット目の何番目のチップというようにチップを特定できるようになる。なお、チップ位置識別パターン１３は素子形成に問題を生じさせないならば素子形成領域１２内に形成しても全く構わない。   Hereinafter, embodiments of the present invention will be described in detail. FIG. 1 is a conceptual diagram of a semiconductor chip according to an embodiment of the present invention. First, the semiconductor chip 11 has an element formation region 12 and a chip position identification pattern 13 outside the element formation region 12, and this chip identification pattern 13 is composed of exposure shot position information 14 and exposure shot position information 15. The The exposure shot position information 14 is information indicating the position of a plurality of chip patterns in a mask used for stepper exposure, and can be paraphrased as information that can identify the chip position included in one exposure shot. . The exposure shot information represents the position of an exposure shot repeated over the semiconductor wafer. By indicating these two pieces of information in the chip identification pattern 13, it becomes possible to specify a chip such as what number and which chip in which shot. The chip position identification pattern 13 may be formed in the element formation region 12 as long as it does not cause a problem in element formation.

図２は本発明の一実施形態における半導体ウエハ上におけるチップ位置と露光ショットの関係を示した概念図である。本発明においてマスク内のチップ分割数や、露光ショット回数は任意数であるが、ここでは説明のため数を少なくして説明を行う。半導体ウェハ２０には一回の露光ショット２１として２×２＝４つのチップパターン１１を露光でき、３×３＝９回の露光ショット２１を繰り返して該半導体ウエハ２０上に半導体チップ１１が３６個形成されるとする。また、半導体ウェハ２０には後述する２種類のアライメントマーク２２，２３が形成されている。   FIG. 2 is a conceptual diagram showing the relationship between the chip position on the semiconductor wafer and the exposure shot in one embodiment of the present invention. In the present invention, the number of chip divisions in the mask and the number of exposure shots are arbitrary. However, for the sake of explanation, the number will be reduced. The semiconductor wafer 20 can be exposed to 2 × 2 = 4 chip patterns 11 as a single exposure shot 21, and 3 × 3 = 9 exposure shots 21 can be repeated to obtain 36 semiconductor chips 11 on the semiconductor wafer 20. Suppose that it is formed. In addition, two types of alignment marks 22 and 23 described later are formed on the semiconductor wafer 20.

以下図３から図５は、本発明における一実施形態におけるチップ識別パターン１３を形成するための３種類のマスクと半導体ウエハのプロセス過程を示した図である。   FIG. 3 to FIG. 5 are views showing process steps of three types of masks and a semiconductor wafer for forming the chip identification pattern 13 in one embodiment of the present invention.

図３(a)は露光ショット内位置パターンを刻印するためのマスクを表し、図３(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。説明のため素子形成領域は図示せず、チップ位置識別パターン１３のみを示している。、露光ショット内位置パターンマスク３１には１回の露光ショットにより一括露光される各チップ位置に対応して連続番号０１〜０４が形成されている。この露光ショット内位置パターンマスク３１を使用して半導体ウエハ２０上に形成されたアライメントマーク２２に位置合わせを行い、X方向にショット寸法Lsx、Y方向にショット寸法LSYだけ露光ショットをステップ＆リピートすると、半導体ウエハ２０上の全半導体チップ１１に露光ショット内位置を表すレジストパターンを形成できる。次にこのレジストパターンをエッチングマスクとして半導体ウエハ基板または事前に成長した保護膜をエッチングしたり、所望のメタルを蒸着後リフトオフなどの加工プロセスにより露光ショット内位置パターンを形成する。この結果、図３(b)に示すように露光ショット内位置情報が数字となって刻印される。なお、露光ショット内位置を示すものは識別可能であれば数字でなくとも構わない。 FIG. 3A shows a mask for imprinting a position pattern in an exposure shot, and FIG. 3B shows a state after a process of a semiconductor wafer exposed using this mask. For explanation, the element formation region is not shown, and only the chip position identification pattern 13 is shown. The in-exposure shot position pattern mask 31 is formed with serial numbers 01 to 04 corresponding to the respective chip positions that are collectively exposed by one exposure shot. Aligns to the alignment marks 22 formed on the semiconductor wafer 20 by using the exposure shot position pattern mask 31, X-direction in the shot size Lsx, shot size L SY only step-and-repeat exposure shot in the Y direction Then, a resist pattern indicating the position in the exposure shot can be formed on all the semiconductor chips 11 on the semiconductor wafer 20. Next, using this resist pattern as an etching mask, a semiconductor wafer substrate or a protective film grown in advance is etched, or a position pattern in an exposure shot is formed by a processing process such as lift-off after depositing a desired metal. As a result, as shown in FIG. 3B, the position information in the exposure shot is imprinted as a number. Note that the position indicating the position in the exposure shot may not be a number as long as it can be identified.

この工程については、アライメントマーク２２のピッチは、素子形成領域１２に半導体回路を形成するプロセスの露光ショット寸法と同じなので、半導体回路パターン形成マスクに組み込むことにより半導体回路プロセスと同時に形成することも出来る。   In this step, since the pitch of the alignment marks 22 is the same as the exposure shot size of the process of forming the semiconductor circuit in the element forming region 12, it can be formed simultaneously with the semiconductor circuit process by being incorporated in the semiconductor circuit pattern formation mask. .

図４(a)はレジストパターン形成可能領域と形成不可能領域とを形成するマスクを表し、図４(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。レジストパターン形成可能領域作製マスク４１は、露光ショット位置情報を刻印するためのレジストパターンを作製するために使用される。先と同様に、アライメントマーク２２を使用して、半導体ウエハ２０上に全面塗布されたイメージリバースタイプのフォトレジストに対して、ステップ＆リピート露光を行い、熱処理による反転ベークにより半導体ウエハ上に塗布されたフォトレジストに図４(b)のようなパターン形成可能領域４２が形成される。   FIG. 4A shows a mask for forming a resist pattern formable region and a non-formable region, and FIG. 4B shows a state after a process of a semiconductor wafer exposed using this mask. It is. The resist pattern formable region production mask 41 is used for producing a resist pattern for imprinting exposure shot position information. As before, step & repeat exposure is performed on the image reverse type photoresist coated on the entire surface of the semiconductor wafer 20 by using the alignment mark 22, and applied to the semiconductor wafer by reversal baking by heat treatment. A pattern formable region 42 as shown in FIG. 4B is formed in the photoresist.

図５(a)は露光ショット位置パターンを刻印するためのマスクを表し、図５(b)は、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。露光ショット位置パターンマスク５１には露光ショット位置を区別する識別情報が書かれている。露光ショット位置を識別する情報として、本一実施形態においては行と列で表し、行を数字、列にアルファベットを使用している。すなわちA1からC3までの文字がある一定の間隔で配列されている。この露光ショット位置パターンマスク５１を使用し、半導体ウエハ２０上に形成されたアライメントマーク２３で位置合わせを行い、X方向にショット寸法L’sx、Y方向にショット寸法L’SYだけ露光ショットをステップ＆リピートすると半導体ウエハ２０上の全半導体チップ１１に露光ショット位置を表すレジストパターンを形成できる。 FIG. 5A shows a mask for imprinting an exposure shot position pattern, and FIG. 5B shows a state after a process of a semiconductor wafer exposed using this mask. In the exposure shot position pattern mask 51, identification information for distinguishing the exposure shot position is written. As information for identifying the exposure shot position, in this embodiment, it is represented by rows and columns, and the numbers are used for the rows and alphabets are used for the columns. That is, the characters A1 to C3 are arranged at certain intervals. Using this exposure shot position pattern mask 51, alignment is performed with an alignment mark 23 formed on the semiconductor wafer 20, and an exposure shot is shot by the shot dimension L'sx in the X direction and the shot dimension L' SY in the Y direction. When & repeat is performed, a resist pattern representing the exposure shot position can be formed on all the semiconductor chips 11 on the semiconductor wafer 20.

素子形成とは異なるショット寸法にて図５(a)で示すマスク５１のパターンをステップアンドリピート露光する理由は、露光ショット毎に異なる識別パターンをパターン形成可能領域４２に刻印するためである。すなわち、マスク５１にて素子形成で用いたのと同じショット寸法にて次のショットを行うとパターン形成可能領域４２に同じ露光ショット位置識別情報が露光されてしまう。これを回避するためには、図５(a)に示すようにX方向には露光ショット位置情報間のピッチΔXだけ多くまたは少なく移動させて露光すればパターン形成可能領域XXに次の露光ショット識別情報を刻印することができる。Y方向についても同様でΔYだけ多くまたは少なく露光ショット距離を移動させて露光すれば次の露光ショット識別情報が刻印されることになる。数式にて表すと以下のようになる。   The reason why the pattern of the mask 51 shown in FIG. 5A is subjected to step-and-repeat exposure with a shot size different from the element formation is to mark an identification pattern that is different for each exposure shot in the pattern formable region 42. That is, when the next shot is performed with the same shot size as that used for element formation with the mask 51, the same exposure shot position identification information is exposed to the pattern formable region. In order to avoid this, as shown in FIG. 5 (a), the next exposure shot is identified in the pattern formable region XX by performing exposure by moving it by a pitch ΔX between exposure shot position information in the X direction. Information can be stamped. The same applies to the Y direction. When exposure is performed by moving the exposure shot distance more or less by ΔY, the next exposure shot identification information is engraved. This is expressed as follows:

L’sx＝Lsx±ΔX （１）
L’sY＝LsY±ΔY （２）
上式の±のどちらか選択することによって、露光ショット位置識別情報を昇順もしくは降順に刻印できる。当然アライメントマーク２３もこの露光ショット寸法によって形成される。 L'sx = Lsx ± ΔX (1)
L's Y = Ls Y ± ΔY (2)
By selecting one of ± in the above formula, the exposure shot position identification information can be marked in ascending or descending order. Of course, the alignment mark 23 is also formed by this exposure shot size.

この形成されたレジストパターンをエッチングマスクとして半導体ウエハ基板または事前に成長した保護膜をエッチングしたり、所望のメタルを蒸着後リフトオフなどの加工プロセスにより露光ショット内位置パターンを形成する。   Using the formed resist pattern as an etching mask, the semiconductor wafer substrate or the protective film grown in advance is etched, or a position pattern in the exposure shot is formed by a processing process such as lift-off after depositing a desired metal.

このようにして素子形成に用いたショット寸法と違うショット寸法を用いることで露光ショット内情報１５が形成出来、前述した露光ショット位置情報１４と組み合わせることで全半導体チップ１１にチップ識別パターン１３を刻印することができる。   In this way, exposure shot information 15 can be formed by using a shot size different from the shot size used for element formation, and in combination with the exposure shot position information 14 described above, chip identification pattern 13 is imprinted on all semiconductor chips 11. can do.

以上のべたように、このように構成された本発明の実施形態に係る半導体装置の製造方法によれば、従来露光ショットの数と同じ枚数分必要であったマスクを3枚にすることが出来る他、従来露光ショットと同じ数だけ必要であったマスクの入れ替え作業も3回にすることが出来、安価で短時間に半導体ウェハ内の半導体チップに各々異なる識別パターンを形成できる。また、ステッパ露光装置によるショット内位置情報と半導体ウエハに対するショット位置情報を同時に具備しているのでスクライブされ分割された後でもそのチップの位置情報を見ただけで該半導体ウエハのどこにあったチップなのかを瞬時に容易に認識することができる。これにより各チップの特性分布を解析できチップの特性を選別して組み立てを行うことができる。また不良が起きたときにもその不良がマスクに起因するものか、ステッパのレンズ光学系または機械駆動系に起因するか等の不良箇所の特定と分析の切り分けが容易に行える。   As described above, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention configured as described above, it is possible to reduce the number of masks that are conventionally required to be the same as the number of exposure shots to three. In addition, it is possible to replace the masks, which is required for the same number as the conventional exposure shots, three times, and to form different identification patterns on the semiconductor chips in the semiconductor wafer at a low cost in a short time. Further, since the position information in the shot by the stepper exposure apparatus and the shot position information with respect to the semiconductor wafer are simultaneously provided, the chip on the semiconductor wafer can be found only by looking at the position information of the chip even after being scribed and divided. Can be recognized instantly and easily. Thus, the characteristic distribution of each chip can be analyzed, and the chip characteristics can be selected and assembled. Further, even when a defect occurs, it is possible to easily identify a defect location and analyze it, such as whether the defect is caused by a mask, a lens optical system of a stepper, or a mechanical drive system.

本発明は前記実施形態をそのままに限定されるものではなく、実施段階でその要旨を逸脱しない範囲で具体化できる。   The present invention is not limited to the above-described embodiment as it is, and can be embodied without departing from the spirit of the invention at the stage of implementation.

本発明の一実施形態における半導体チップの概念図である。It is a conceptual diagram of the semiconductor chip in one Embodiment of this invention. 本発明の一実施形態における半導体ウエハ上におけるチップ位置と露光ショットの関係を示した概念図である。It is the conceptual diagram which showed the relationship between the chip position on the semiconductor wafer and exposure shot in one Embodiment of this invention. 本発明の一実施形態における露光ショット内位置パターンを刻印するためのマスクと、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。It is the figure for marking the position pattern in an exposure shot in one Embodiment of this invention, and the state after the process of the semiconductor wafer exposed using this mask. 本発明の一実施形態におけるレジストパターン形成可能領域と形成不可能領域とを形成するマスクと、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。It is the figure which showed the mode after the process of the semiconductor wafer exposed using the mask which forms the resist pattern formable area | region and non-formable area | region in one Embodiment of this invention, and this mask. 本発明の一実施形態における露光ショット位置パターンを刻印するためのマスクと、このマスクを使用して露光した半導体ウエハのプロセス後の様子を示した図である。It is the figure for engraving the mask for marking the exposure shot position pattern in one Embodiment of this invention, and the mode after the process of the semiconductor wafer exposed using this mask. 従来のステッパ露光装置を用いたチップ識別パターン形成方法の模式図である。It is a schematic diagram of the chip | tip identification pattern formation method using the conventional stepper exposure apparatus.

符号の説明Explanation of symbols

１１…半導体チップ
１２…素子形成領域
１３…チップ位置識別パターン
１４…露光ショット内位置情報
１５…露光ショット位置情報
２０…半導体ウエハ
２１…露光ショット
２２，２３…アライメントマーク
３１，４１，５１…マスク
４２…レジスト形成可能領域 DESCRIPTION OF SYMBOLS 11 ... Semiconductor chip 12 ... Element formation area 13 ... Chip position identification pattern 14 ... Position information in exposure shot 15 ... Exposure shot position information 20 ... Semiconductor wafer 21 ... Exposure shot 22, 23 ... Alignment mark 31, 41, 51 ... Mask 42 ... Registrable region

Claims (3)

半導体ウェハ上にステッパ露光装置を使用して半導体チップを形成する工程と、該半導体ウェハ上の各露光ショット内に存在する複数の各半導体チップに対して、露光ショット内のチップ位置を識別可能な露光ショット内位置パターンを形成する工程と、露光ショット別に該露光ショット位置を識別可能な露光ショット位置パターンを形成する工程とを備え、該半導体ウェハ内の複数の半導体チップそれぞれに異なる識別パターンを形成することを特徴とする半導体装置の製造方法。   A step of forming a semiconductor chip using a stepper exposure apparatus on a semiconductor wafer, and a chip position in the exposure shot can be identified for each of a plurality of semiconductor chips existing in each exposure shot on the semiconductor wafer. A step of forming an exposure shot position pattern and a step of forming an exposure shot position pattern that can identify the exposure shot position for each exposure shot, and forming different identification patterns on each of a plurality of semiconductor chips in the semiconductor wafer A method of manufacturing a semiconductor device. 露光ショット内の複数の半導体チップに対して、該露光ショット内の半導体チップ位置を露光刻印するための露光ショット内位置パターンのマスク位置合わせに第１のアライメントマークを半導体ウェハ上に形成する第１の工程と、
前記半導体チップに対して、露光ショット別に該露光ショット位置を露光刻印するための露光ショット位置パターンのマスク位置合わせに第２のアライメントマークを前記半導体ウェハ上に形成する第２の工程と、
前記第１のアライメントマークを基準として露光し、前記露光ショット内位置パターンをフォトレジストにて形成する第３の工程と、
前記第３の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット内位置パターンを刻印する第４の工程と
前記第１のアライメントマークを基準として露光し、レジストパターン形成可能領域と形成不可能領域とを形成する第５の工程と、
前記第２のアライメントマークを基準として露光し、前記レジストパターン形成可能領域上に前記露光ショット位置パターンをフォトレジストにて形成する第６の工程と、
前記第６の工程で形成されたレジストパターンから前記半導体チップのそれぞれに前記露光ショット位置パターンを刻印する第７の工程とを備えたことを特徴とする半導体装置の製造方法。 A first alignment mark is formed on a semiconductor wafer for mask alignment of an exposure shot position pattern for exposing and marking the semiconductor chip positions in the exposure shot for a plurality of semiconductor chips in the exposure shot. And the process of
A second step of forming a second alignment mark on the semiconductor wafer for mask alignment of an exposure shot position pattern for exposing and marking the exposure shot position for each exposure shot with respect to the semiconductor chip;
A third step of exposing with reference to the first alignment mark and forming the exposure shot position pattern with a photoresist;
A fourth step of marking the position pattern in the exposure shot on each of the semiconductor chips from the resist pattern formed in the third step; and exposure with reference to the first alignment mark, and a resist pattern formable region; A fifth step of forming a non-formable region;
A sixth step of exposing with reference to the second alignment mark and forming the exposure shot position pattern with a photoresist on the resist pattern formable region;
And a seventh step of imprinting the exposure shot position pattern on each of the semiconductor chips from the resist pattern formed in the sixth step. 前記第５の工程に使用するレジストはネガレジストもしくはイメージリバースレジストを使用することを特徴とする請求項２記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 2, wherein the resist used in the fifth step is a negative resist or an image reverse resist.
JP2006114756A 2006-04-18 2006-04-18 Method of manufacturing semiconductor device Abandoned JP2007287989A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006114756A JP2007287989A (en) 2006-04-18 2006-04-18 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006114756A JP2007287989A (en) 2006-04-18 2006-04-18 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007287989A true JP2007287989A (en) 2007-11-01

Family

ID=38759462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006114756A Abandoned JP2007287989A (en) 2006-04-18 2006-04-18 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2007287989A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082407A (en) * 2009-10-09 2011-04-21 Fuji Xerox Co Ltd Semiconductor chip and method of manufacturing the same
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
WO2022021102A1 (en) * 2020-07-28 2022-02-03 华为技术有限公司 Die, wafer, and method for identifying location of die on wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754538B2 (en) 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
US9171806B2 (en) 2008-06-24 2015-10-27 Infineon Technologies Ag Method of making a semiconductor chip including identifying marks
JP2011082407A (en) * 2009-10-09 2011-04-21 Fuji Xerox Co Ltd Semiconductor chip and method of manufacturing the same
WO2022021102A1 (en) * 2020-07-28 2022-02-03 华为技术有限公司 Die, wafer, and method for identifying location of die on wafer

Similar Documents

Publication Publication Date Title
US8754538B2 (en) Semiconductor chip including identifying marks
WO2010086068A2 (en) Determining critical dimension or overlay variation of integrated circuit fields
JP2007081123A (en) Method of forming semiconductor device
EP1286219B1 (en) Method of recording identifier and set of photomasks
US10573531B2 (en) Method of manufacturing semiconductor device
JP2007287989A (en) Method of manufacturing semiconductor device
US7749690B2 (en) Die identification systems and methods
KR100416618B1 (en) Multi-exposure method with increased overlay accuracy and recording medium in which the exposure method is recorded
JP5533204B2 (en) Reticle and semiconductor device manufacturing method
JP2010113195A (en) Exposure mask, and method of manufacturing semiconductor device
CN114167681A (en) Defect detection method, mask manufacturing method and semiconductor structure forming method
CN101231459A (en) Light mask pattern for photolithography technique monitoring mark and uses thereof
JP3461823B2 (en) Identification information recording method and photomask set
GB2383140A (en) Exposure positioning in photolithography
JP2008218594A (en) Exposure method
JP2005283609A (en) Reticle for reduction projection aligner
KR100815959B1 (en) Optical Proximity Correction Method
KR100644068B1 (en) Mask for photo lithography
KR20110121462A (en) Method for correcting critical dimension of contact hole pattern
CN114624960A (en) Large-size chip photoetching splicing method
JP2004240189A (en) Method for recording identification information
US6410350B1 (en) Detecting die speed variations
JP5447456B2 (en) Identification information recording method
TW202303129A (en) Method of assessing photolithography exposure
JP2012064791A (en) Exposure method, exposure device, and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081222

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20101222