JP2007286826A - 画像読取装置 - Google Patents

Abstract

【課題】搬送される読取対象物を撮像するに際し、ＣＭＯＳイメージセンサによる安定した画像データを、簡単な構成によって得るようにすること。
【解決手段】この画像読取装置１は、硬貨２０が撮像位置１２ｃに到来したことを検出する硬貨到来センサ４１と、撮像位置１２ｃに照明光を照射する照明部１４と、撮像位置１２ｃにおいて硬貨２０で反射された照明光を結像させる結像レンズ３６と、結像された像を、水平同期信号ＨＤに同期して画素ライン毎に順に露光開始して画像データを生成すると共に、その画像データを、水平同期信号ＨＤに同期して露光開始順に出力するＣＭＯＳイメージセンサ３７と、水平同期信号ＨＤを生成してＣＭＯＳイメージセンサ３７に出力するＣＭＯＳイメージセンサ制御回路４２とを備え、ＣＭＯＳイメージセンサ制御回路４２は、照明光の照射期間において水平同期信号ＨＤの生成を停止する。
【選択図】図３

Description

本発明は、硬貨、メダル等の読取対象物の画像を読み取る画像読取装置に関するものである。

従来、このような分野の技術として、特開２００２−２５９９７７号公報に記載された読取装置がある。この公報に記載された装置は、自動販売機内に組み込まれ、硬貨に刻印された図形等の情報を読み取る画像読取装置である。この自動販売機には、硬貨投入口に投入された硬貨をガイドするガイドフレームと、ガイドフレーム内において硬貨を係止するストッパが設けられている。そして、画像読取装置は、ストッパによって係止された硬貨を静止状態で撮像して画像データを出力するための装置であり、撮像素子としてＣＭＯＳイメージセンサを備えている。
特開２００２−２５９９７７号公報

しかしながら、硬貨を高速で搬送しながらその硬貨の画像を読み取る装置において、このようなＣＭＯＳイメージセンサを撮像素子として使用する場合、ＣＭＯＳイメージセンサから安定した画像データが得られないという問題があった。また、ＣＭＯＳイメージセンサによって高速で動く撮像対象の画像データを得ようとすれば、撮像対象の搬送速度に合わせて制御するための複雑な構成が必要になるという問題が発生する。

そこで、本発明は、搬送される読取対象物を撮像するに際し、ＣＭＯＳイメージセンサによる安定した画像データを、簡単な構成によって得るようにした画像読取装置を提供することを目的とする。

上記課題を解決するため、本発明の画像読取装置は、所定の搬送路を搬送される読取対象物の表面の画像を読み取る画像読取装置において、読取対象物が撮像位置に到来したことを検出して検出信号を出力する検出部と、検出信号の出力に応じて、搬送路上の撮像位置に照明光を照射する照明部と、撮像位置において読取対象物で反射された照明光を結像させる結像レンズと、結像レンズによって結像された像を、所定周期のクロック信号に同期して複数の画素ライン毎に順に露光開始して画像データを生成すると共に、画素ライン毎の画像データを、クロック信号に同期して露光開始順に出力するＣＭＯＳイメージセンサと、クロック信号を生成してＣＭＯＳイメージセンサに出力するＣＭＯＳイメージセンサ制御回路とを備え、ＣＭＯＳイメージセンサ制御回路は、照明光の照射期間においてクロック信号の生成を停止することを特徴とする。

ＣＭＯＳ素子は、画素ライン毎に露光期間が異なる方式を採っているため、撮像タイミングによっては画素ライン間で露光時間が異なる場合があり不安定な画像データが出力される傾向にある。このことが、ランダムな撮像タイミングが要求される移動体の一瞬の状態を捉えた撮像を困難にし、結果として、搬送される読取対象物の安定した画像が得られない原因となっていることに本発明者らは着目した。本発明の画像読取装置によれば、読取対象物が到来したことを検知したタイミングで読取対象物に照射された照明光が、撮像位置における読取対象物の表面で反射されて結像レンズで結像された後、結像された像がＣＭＯＳイメージセンサによって撮像される。このとき、ＣＭＯＳイメージセンサでは、クロック信号に同期して複数の画素ライン毎に順次露光開始されるとともに、そのクロック信号に同期して画素ライン毎の画像データが露光開始順に出力されるが、照明光の照射期間中はクロック信号の発生が停止される。これにより、照明光の照射期間中における各画素ラインの露光時間が均一にされ、撮像位置において移動する読取対象物を濃度ムラなく安定して撮像することができる。

ＣＭＯＳイメージセンサ制御回路によるクロック信号の生成の再開後に、ＣＭＯＳイメージセンサから出力された複数の画像データを１フレーム分取り込み、クロック信号の停止時の周期数に対応して複数の画像データを再配列して出力する画像データ取込制御部を更に備えることが好ましい。このようなＣＭＯＳイメージセンサ制御回路を備えれば、読取対象物の到来タイミングにかかわらず、読取対象物の全体像を容易に捉えることができる。

また、ＣＭＯＳイメージセンサ制御回路は、検出信号に基づいてクロック信号の生成を停止し、照明光の照射期間の経過後にクロック信号の生成を再開することも好ましい。この場合、ＣＭＯＳイメージセンサの露光時間を必要最低限にすることによって、暗電流の影響の少ない安定した読取対象物の画像を得ることができる。

さらに、画像データ取込制御部は、取り込んだ１フレーム分の画像データの中から、黒ラインである最終画素ラインに対応する画像データを取り除くように、１フレーム分の画像データを加工することも好ましい。かかる構成とすれば、読取対象物の全体像をより正確に撮像することができる。

本発明の画像読取装置によれば、搬送される読取対象物を撮像するに際しＣＭＯＳイメージセンサによる安定した画像データを簡単な構成によって得ることができる。

以下、図面を参照しつつ本発明に係る画像読取装置の好適な実施形態について詳細に説明する。なお、図面の説明においては同一又は相当部分には同一符号を付し、重複する説明を省略する。

本実施形態の画像読取装置は、硬貨の真偽判定や判別を行うために硬貨表面の図柄を読み取る装置であり、例えば、ＡＴＭ等に組み込まれて用いられるものである。図１及び図２に示すように、画像読取装置１は、樹脂からなる直方体形状の筺体１０を有しており、この筺体１０の上面に円形状の開口窓１１が設けられている。また、この開口窓１１にはサファイアガラス等で形成された透明板１２が嵌め込まれ、５００円硬貨（読取対象物）２０は、この透明板１２の上面と一致させた読取面１２ｂ上の撮像位置１２ｃに配置されて撮像される。そして、筺体１０の上方には、透明板１２上まで硬貨２０を搬送させるための搬送装置３０が設けられている。

この搬送装置３０は、硬貨２０の搬送方向Ａに延在する無端ベルト３１と、この無端ベルト３１を循環駆動させるための一対のプーリ３２，３３と、画像読取装置１の上面に隣接して設けられ、搬送方向Ａに延びる搬送テーブル３４とを有している。従って、図示しないモータでプーリ３３を回転させることによって、無端ベルト３１を駆動させ、硬貨２０を、画像読取装置１の搬送テーブル３４と無端ベルト３１との間に形成される搬送路Ｂ上で搬送することができる。

また、筺体１０の内部において、透明板１２の下面と近接した位置には照明部１４が設けられている。この照明部１４は、透明板１２の撮像位置１２ｃの周囲に環状に配置させて外方に向けて照明光を出射する複数の光源１５（例えば面実装タイプのＬＥＤ又はリードタイプのＬＥＤ）と、各光源１５の周囲に配置させて各光源１５からの照射光を撮像位置１２ｃの硬貨２０に向けて反射させる環状の反射鏡１６とを有している。このような照明部１４によって間接照明を達成させている。すなわち、光源１５から出た光は、反射鏡１６で一旦反射させた後、硬貨２０を裏面側から照らし出すことになる。また、照明部１４は、後述するＣＭＯＳイメージセンサ制御回路４２から送られる点灯制御信号によって照射光を出射するように構成されている。

さらに、筺体１０の内部には、硬貨２０の表面の画像を撮像するためのＣＭＯＳイメージセンサ３７が設けられ、ＣＭＯＳイメージセンサ３７と照明部１４との間には、硬貨２０で反射された反射光をＣＭＯＳイメージセンサ３７に結像させるための結像レンズ３６が設けられている。従って、硬貨２０で反射した光は、結像レンズ３６によってＣＭＯＳイメージセンサ３７に集められ、ＣＭＯＳイメージセンサ３７に硬貨２０の画像を結像することができる。

ＣＭＯＳイメージセンサ３７は、結像レンズ３６により結像された硬貨２０の画像に応じて受光面の画素に電荷を蓄積（露光）し、蓄積された電荷を画像データに変換して、後述する画像データ取込制御回路４４へ出力する装置である。このＣＭＯＳイメージセンサ３７の受光面においては、水平方向に複数の画素を有する画素ラインが複数本（例えば、５１２本）垂直方向に並べられている。ＣＭＯＳイメージセンサ３７によって撮像される硬貨２０の表面の画像データは、各画素ラインに対応する複数の走査線で構成されることになる。ＣＭＯＳイメージセンサ３７は、ＣＭＯＳイメージセンサ制御回路４２から送られる各種タイミング信号によってその動作が制御され、その結果生成された画像データが画像データ取込制御回路４４に出力される（詳細は後述する）。

更に、透明板１２の下方には、透明板１２に向けて光を出射させる発光素子（例えばＬＥＤ）３８が設けられており、透明板１２の上方において、透明板１２を介して発光素子３８と対向する位置には、発光素子３８から出射した光を受光する受光素子（例えばフォトダイオード）３９が設けられている。この発光素子３８と受光素子３９との協働によって、搬送路Ｂ上に硬貨２０が存在するか否かを判断する。硬貨到来位置４０に硬貨２０が存在しない場合には、受光素子３９が発光素子３８からの光を受け、後述する硬貨検出回路に受光信号が送られる。一方、硬貨到来位置４０に硬貨２０が存在する場合には、発光素子３８からの光が遮られ受光信号が途切れることになる。この硬貨到来位置４０は、搬送路Ｂ上における透明板１２の上流側に設定されており、搬送される硬貨２０が、この硬貨到来位置４０を通過した瞬間に、硬貨２０が撮像位置１２ｃに位置するように設定されている。そして、このような発光素子３８と受光素子３９とを用いることで、硬貨２０の硬貨到来位置４０への到来と、硬貨２０の硬貨到来位置４０の通過とを検知することができる。

次に、図３及び図４を参照して、画像読取装置１の内部構成について、さらに詳細に説明する。

図３に示すように、受光素子３９には硬貨検出回路４３が接続されている。この硬貨検出回路４３と発光素子３８と受光素子３９とで、硬貨の到来を検出する硬貨到来センサ（検出部）４１が構成される。硬貨検出回路４３は、受光素子３９から受信した受光信号に応じて硬貨２０の対象物検知トリガ信号（検出信号）ＴＲを生成する。硬貨検出回路４３は、受光素子３９から受光信号が送られている場合には、ハイレベルの対象物検知トリガ信号ＴＲを生成して出力する。すなわち、硬貨到来位置４０に硬貨２０が存在していれば、対象物検知トリガ信号ＴＲがローレベル（オン状態）とされ、硬貨到来位置４０に硬貨２０が存在していなければ、対象物検知トリガ信号ＴＲがハイレベル（オフ状態）とされる。従って、硬貨２０の硬貨到来位置４０を通過した時点において、対象物検知トリガ信号ＴＲのパルス信号がオフ状態からオン状態に遷移し、硬貨２０が撮像位置１２ｃ（図１参照）に到達した時点において、対象物検知トリガ信号ＴＲのパルス信号がオン状態からオフ状態に遷移する。

ＣＭＯＳイメージセンサ３７は、硬貨２０の画像を撮像して各画素ライン毎に電荷信号を生成するＣＭＯＳ撮像素子３７ａと、ＣＭＯＳ撮像素子３７ａから出力された電荷信号をアナログ−デジタル変換して画像データを生成するＡＤコンバータ３７ｂとから構成されている。また、ＣＭＯＳ撮像素子３７ａには、ＣＭＯＳイメージセンサ制御回路４２が接続されており、ＣＭＯＳ撮像素子３７ａは、ＣＭＯＳイメージセンサ制御回路４２から送出されるクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号（クロック信号）ＨＤによってその動作が制御される。これらのクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤは、オン状態及びオフ状態の２つのレベルを有するパルス信号である。

詳細には、図４（ａ）〜（ｄ）のタイミングチャートに示すように、ＣＭＯＳ撮像素子３７ａは、露光制御信号ＡＥがオンされたことに同期して、受光面の第１番目の画素ラインにおいて露光を開始した後、水平同期信号ＨＤのオン状態に同期して水平同期信号ＨＤの１周期Ｔ_ＨＤ間隔で第２〜第ｎ（ｎは３以上の整数、例えば５０３）番目の画素ライン毎に順に露光を開始する。この第１〜第ｎ番目の画素ラインで受光面に対応する１フレームが構成される。

また、ＣＭＯＳ撮像素子３７ａは、垂直同期信号ＶＤがオンされたことに同期して、第１番目の画素ラインにおいて蓄積された電荷をＡＤコンバータ３７ｂに出力した後、水平同期信号ＨＤのオン状態に同期して水平同期信号ＨＤの１周期Ｔ_ＨＤ間隔で、第２〜第ｎ番目の画素ラインにおいて蓄積された電荷を露光開始順にＡＤコンバータ３７ｂに出力する。これに対して、ＡＤコンバータ３７ｂは、第１〜第ｎの画素ラインの電荷を順に画像データに変換して、１フレーム分の画像データとして出力する。

図４（ｄ）においては、各画素ラインに対応する露光期間をＴＰ１，ＴＰ２…ＴＰｎで、画像データの出力期間をＴＯ１、ＴＯ２…ＴＯｎで示している。一般には、垂直同期信号ＶＤ及び露光制御信号ＡＥは、水平同期信号ＨＤの周期Ｔ_ＨＤの整数倍（例えば、受光面の画素ライン数が５０３の場合は５０３×Ｔ_ＨＤ）で周期的にオンされ、垂直同期信号ＶＤがオンされるタイミングと露光制御信号ＡＥがオンされるタイミングとの間に周期Ｔ_ＨＤのずれが存在する。このずれに該当する水平同期信号ＨＤの周期に同期してＣＭＯＳイメージセンサ３７から１つの画素ライン分の画像データが出力される。つまり、水平同期信号ＨＤは画素ライン毎の露光期間及び画像データの出力期間を規定する。また、クロック信号ＣＬは、ＣＭＯＳイメージセンサ３７の各画素の画像データの吐き出しタイミングを規定するとともに、水平同期信号ＨＤ、露光制御信号ＡＥ、垂直同期信号ＶＤの発生タイミングを決定するためのクロック信号である。

ＣＭＯＳイメージセンサ３７のＡＤコンバータ３７ｂには、画像データ取込制御回路４４が接続されている。また、この画像データ取込制御回路４４には、ＣＭＯＳイメージセンサ制御回路４２からクロック信号ＣＬ、水平同期信号ＨＤ、及び垂直同期信号ＶＤが引き込まれると共に、硬貨検出回路４３から対象物検知トリガ信号ＴＲが引き込まれている。画像データ取込制御回路４４は、ＡＤコンバータ３７ｂから画像データを受信し、その画像データを硬貨２０の判別や真偽判定を行う画像処理部４５のデータ記憶部４５ｂにデータバスＢＵを経由して書き込む。このデータバスＢＵは、画像処理部４５の外部デバイスと画像処理部４５内部のＣＰＵ４５ａ及びデータ記憶部４５ｂとの間で相互にデータを転送するためのデータバスである。画像データ取込制御回路４４は、対象物検知トリガ信号ＴＲがオン状態になったことを契機に、データバスＢＵ上でバスマスタとして動作するＣＰＵ４５ａに、バス開放要求信号ＳＢ１を送る。また、画像データ取込制御回路４４は、ＣＰＵ４５ａからバス開放許可信号ＳＢ２を受け取ると、データ記憶部４５ｂに書込制御信号ＳＢ３を送ると同時に、データバスＢＵを介してデータ記憶部４５ｂに画像データを出力する。その結果、画像データ取込制御回路４４からデータ記憶部４５ｂに画像データが書き込まれる。また、画像データ取込制御回路４４は、データ記憶部４５ｂに画像データを出力する前に、対象物検知トリガ信号ＴＲがオンからオフに遷移した時点以降にＡＤコンバータ３７ｂから受信された１フレーム分の画素ライン毎の画像データを再配列する（詳細は後述）。

ＣＭＯＳイメージセンサ制御回路４２は、既に概説したように、ＣＭＯＳイメージセンサ３７の動作を制御する回路である。図５に示すように、ＣＭＯＳイメージセンサ制御回路４２は、カウンタ５１とイメージセンサ制御信号生成部５２と点灯制御信号生成部５３とＡＮＤ回路５４とを備えている。

カウンタ５１は、水晶発振器等をクロック源として生成されたデジタルパルス信号であるクロック信号ＯＳを基に、カウンタ値を生成してイメージセンサ制御信号生成部５２に送出する。このカウンタ値は、上位ｎビットＵ_１〜Ｕ_ｎと下位ｍビットＬ_１〜Ｌ_ｍとから構成され、クロック信号ＯＳに合わせて一定周期でカウントアップされる。ここで、クロック信号ＯＳはＡＮＤ回路５４を介してカウンタ５１に入力され、ＡＮＤ回路５４には、クロック信号ＯＳと共に点灯制御信号生成部５３から動作イネーブル信号ＥＮが入力される。このような構成により、カウンタ５１には、クロック信号ＯＳと動作イネーブル信号ＥＮとをＡＮＤ演算した後の信号が入力されるので、点灯制御信号生成部５３によって動作イネーブル信号ＥＮがオンされた場合（デジタル値“１”を示す場合）に、カウンタ５１が保持するカウンタ値がクロック信号ＯＳに基づいてカウントアップされる。

イメージセンサ制御信号生成部５２は、カウンタ５１によって生成されるカウンタ値Ｕ_１〜Ｕ_ｎ，Ｌ_１〜Ｌ_ｍを常時モニターし、そのカウンタ値に基づいてクロック信号ＣＬ、露光制御信号ＡＥ、垂直同期信号ＶＤ、及び水平同期信号ＨＤを生成する。すなわち、イメージセンサ制御信号生成部５２は、カウンタ値のうちの上位ｎビットＵ_１〜Ｕ_ｎが１増加するタイミング毎にクロック信号ＣＬを発生させる。また、イメージセンサ制御信号生成部５２は、上位ｎビットＵ_１〜Ｕ_ｎが所定数Ｋ_１（＞１）増加するタイミング毎に水平同期信号ＨＤを発生させる。このようにして、イメージセンサ制御信号生成部５２は、一定周期でクロック信号ＣＬ及び水平同期信号ＨＤを生成する。

さらに、イメージセンサ制御信号生成部５２は、上位ｎビットＵ_１〜Ｕ_ｎが一定値増加するタイミングで（例えば、水平同期信号ＨＤの周期の５０３倍）垂直同期信号ＶＤ及び露光制御信号ＡＥを発生させる。このとき、イメージセンサ制御信号生成部５２は、垂直同期信号ＶＤを発生させるタイミングから露光制御信号ＡＥを発生させるタイミングまでの間に水平同期信号ＨＤの１周期分の遅延を生じさせる。このようにすれば、露光制御信号ＡＥの発生タイミングと垂直同期信号ＶＤの発生タイミングとの間の期間が常に一定に保たれる。このことより、ＣＭＯＳイメージセンサ３７のフレーム画像毎の露光時間を一定にすることが可能となった。

イメージセンサ制御信号生成部５２は、上記のようにして生成したクロック信号ＣＬ、水平同期信号ＨＤ、垂直同期信号ＶＤ、及び露光制御信号ＡＥをＣＭＯＳイメージセンサ３７のＣＭＯＳ撮像素子３７ａに出力する。この際、イメージセンサ制御信号生成部５２は、点灯制御信号生成部５３から出力される動作イネーブル信号ＥＮがオフされた場合は、クロック信号ＣＬ、水平同期信号ＨＤ、垂直同期信号ＶＤ、及び露光制御信号ＡＥの生成を停止して、全ての信号ＣＬ，ＨＤ，ＶＤ，ＡＥを停止直前の状態のままで出力を維持する。

点灯制御信号生成部５３は、硬貨検出回路４３から受信した対象物検知トリガ信号ＴＲと、イメージセンサ制御信号生成部５２から引き込んだ水平同期信号ＨＤ及び露光制御信号ＡＥとに基づいて、点灯制御信号ＬＤを生成して照明部１４に出力する。具体的には、点灯制御信号生成部５３は、硬貨２０が撮像位置に到達した時点で対象物検知トリガ信号ＴＲがオン状態からオフ状態に遷移した後に最初に水平同期信号ＨＤが発生したタイミングで、点灯制御信号ＬＤを所定の照射時間だけオン状態に遷移させ、それ以降の期間では点灯制御信号ＬＤをオフ状態に遷移させる。このとき、点灯制御信号生成部５３は、露光制御信号ＡＥが発生してから所定期間（例えば、水平同期信号ＨＤの周期の５０３倍）の間に限って点灯制御信号ＬＤがオンするように点灯制御信号ＬＤを生成する。このようにすることで、硬貨２０が撮像位置に到達した時点で、かつ、ＣＭＯＳイメージセンサ３７が撮像可能なタイミングで確実に硬貨２０の面を照らし出すことができる。

また、点灯制御信号生成部５３は、対象物検知トリガ信号ＴＲがオン状態からオフ状態に遷移したタイミングから点灯制御信号ＬＤがオフ状態に遷移するタイミングまでの間に動作イネーブル信号ＥＮをオフ状態にするとともに、それ以外の期間においては動作イネーブル信号ＥＮをオン状態にするように、動作イネーブル信号ＥＮを生成してＡＮＤ回路５４に出力する。すなわち、点灯制御信号生成部５３は、照明部１４による照明光の照射期間においては動作イネーブル信号ＥＮをオフさせてイメージセンサ制御信号生成部５２におけるクロック信号ＣＬ、水平同期信号ＨＤ、垂直同期信号ＶＤ、及び露光制御信号ＡＥの生成を停止し、照射期間を経過すると動作イネーブル信号ＥＮをオンさせてクロック信号ＣＬ、水平同期信号ＨＤ、垂直同期信号ＶＤ、及び露光制御信号ＡＥの生成を再開させる。

次に、図６及び図７を参照して、画像読取装置１における各種信号及びデータの生成タイミングについて説明する。

図６（ａ）〜（ｃ）に示すように、硬貨到来センサ４１によって硬貨２０の到来が検出されたタイミングで対象物検知トリガ信号ＴＲがオンされた後、硬貨２０が撮像位置１２ｃに到達したタイミングで対象物検知トリガ信号ＴＲがオンからオフに遷移する時点までは（期間Ｔ_１）、垂直同期信号ＶＤ及び水平同期信号ＨＤは一定周期で繰り返し発生する。対象物検知トリガ信号ＴＲがオンからオフに遷移した直後の一定の照射時間において点灯制御信号ＬＤがオンされて硬貨２０に照明光が照射される（図６（ｄ））。それと同時に、対象物検知トリガ信号ＴＲがオンからオフに遷移してから点灯制御信号ＬＤがオフされるまでの間（期間Ｔ_２）は、垂直同期信号ＶＤ及び水平同期信号ＨＤの生成が停止され、点灯制御信号ＬＤがオフされた時点でこれらの信号の生成が再開される。信号ＶＤ，ＨＤの生成が再開された後、照明光の照射によって結像された硬貨２０の像を写した１フレーム分の画像データが２つの期間に分けてＣＭＯＳイメージセンサ３７から出力される（図６（ｅ））。

図６における点灯制御信号ＬＤとＣＭＯＳイメージセンサ３７によって出力される画像データとの時間的関係を図示した図７（ａ）及び（ｂ）に示すように、点灯制御信号ＬＤがオンされる直前にｋ−１番目の画素ラインの画像データがＣＯＭＳイメージセンサ３７から出力されていた場合、ｋ番目以降の画素ラインの画像データの出力が期間Ｔ_２の間停止され、その間はｋ−１番目以外の全画素ラインの露光が行われる。これは、期間Ｔ_２が、第ｋ−１番目以外の画素ラインの露光期間ＴＰｋ，ＴＰｋ＋１，…内に収まっていることによる。すなわち、ｋ−１番目の画素ラインの画像データは黒ライン（オプティカルブラックライン）の画像データとして生成されることになる。その後、期間Ｔ_２の経過後、水平同期信号ＨＤの再開に伴って、第ｋ番目の画素データから最終の画素ラインまでの画像データが出力期間ＴＯｋ，ＴＯｋ＋１，…においてＣＭＯＳイメージセンサ３７から連続して出力される。さらに、次の垂直同期信号ＶＤの発生に合わせて、第１番目から第ｋ−１番目の画像データが順次出力され、硬貨２０を撮像した１フレーム分の画像データの出力が完了する。

以下、図８を参照して、画像データ取込制御回路４４による画像データの再配列の手順について説明する。

ＣＭＯＳイメージセンサ３７から、第ｋ番目の画素ラインから最終画素ラインまでの画像データＧＬｋ，…，ＧＬｎと、ブランキング期間を挟んで、第１番目の画素ラインからオプティカルブラックラインである第ｋ−１番目までの画像データＧＬ１，…，ＧＬｋ−１とが、１フレーム分の画像データＧ_１１として画像データ取込制御回路４４に出力される。これに対して、画像データ取込制御回路４４は、画像データＧ_１１を取り込むと同時に、水平同期信号ＨＤ及び垂直同期信号ＶＤをモニタすることにより画像データＧ_１１における各画素ラインの配列を認識する。具体的には、垂直同期信号ＶＤが発生後の水平同期信号ＨＤの周期数をカウントすることによって、水平同期信号ＨＤの生成が停止された時点での周期数を特定する。そして、画像データ取込制御回路４４は、硬貨２０の画像が最初に出力される画素ラインの順番（図８の例によれば、ｋ番目）を取得する。このようにして取得した画素ラインの順番から画像データＧ_１１の配列｛ＧＬｋ〜ＧＬｎ，ＧＬ１〜ＧＬｋ−１｝を認識することができる。

次に、画像データ取込制御回路４４は、認識した画像データＧ_１１の配列｛ＧＬｋ〜ＧＬｎ，ＧＬ１〜ＧＬｋ−１｝に基づいて、画像データ内の画素ラインが第１番目から最終ラインまで順番に並ぶように再配列する。詳細には、画像データＧ_１１の配列｛ＧＬｋ〜ＧＬｎ，ＧＬ１〜ＧＬｋ−１｝をブランキング期間を挟んで入れ替えて、ブランキング期間の無い配列｛ＧＬ１〜ＧＬｎ｝を有する画像データＧ_１２に加工する。

ここで、画像データＧ_１２における第ｋ−１番目の画素ラインはオプティカルブラックラインになっており、このままでは硬貨２０の再現性の高い画像を得ることができず硬貨２０の真偽識別用には使用できないおそれがある。そこで、画像データ取込制御回路４４は、さらに画像データＧ_１２を加工する。すなわち、画像データ取込制御回路４４は、画像データＧ_１２における第ｋ−１番目の画素ラインを完全に取り除くように、画像データＧ_１２中の画素を２次元的に交互に間引き、解像度が１／４に（例えば、ＶＧＡ：６４０×４８０ドットからＱＶＧＡ：３２０×２４０ドットに）下げられた画像データＧ_１３に加工してデータ記憶部４５ｂに書き込む。

以上説明した画像読取装置１によれば、硬貨２０が到来したことを検知したタイミングで硬貨２０に照射された照明光が、撮像位置１２ｃにおける硬貨２０の表面で反射されて結像レンズ３６で結像された後、結像された像がＣＭＯＳイメージセンサ３７によって撮像される。このとき、ＣＭＯＳイメージセンサ３７では、水平同期信号ＨＤに同期して複数の画素ライン毎に順次露光開始されるとともに、その水平同期信号ＨＤに同期して画素ライン毎の画像データが露光開始順に出力されるが、照明光の照射期間中はクロック信号ＣＬ、露光制御信号ＡＥ、水平同期信号ＨＤ、及び垂直同期信号ＶＤを含むＣＭＯＳイメージセンサ３７の制御クロックの発生が停止される。これにより、照明光の照射期間中における各画素ラインの露光時間が均一にされ、撮像位置１２ｃにおいて移動する硬貨２０を濃度ムラなく安定して撮像することができる。また、ＣＭＯＳイメージセンサ制御回路は、対象物検知トリガ信号ＴＲの状態遷移に基づいてＣＭＯＳイメージセンサ３７の制御信号の生成を停止し、照明光の照射期間の経過後に制御信号の生成を再開するので、ＣＭＯＳイメージセンサ３７の露光時間を必要最低限にすることによって、暗電流の影響の少ない安定した硬貨２０の画像を得ることができる。

図１０及び図１１には、制御クロックを停止しない場合の各種信号及びデータの生成タイミングについて説明するタイミングチャート、図１２には、このときに生成される画像データの一例を示す。この場合、図１０（ａ）〜（ｅ）に示すように、硬貨２０の撮像位置１２ｃへの到来が検知されて点灯制御信号ＬＤがオンされても、水平同期信号ＨＤ及び垂直同期信号ＶＤの生成が停止されない（水平同期信号ＨＤ及び垂直同期信号ＶＤの発生間隔が変化しない）。このとき、照射光の照射期間Ｔ_２の間に、順次第ｋ番目以降の画素ラインの露光が停止されてその画素ラインの画像データが出力されるので、照射期間Ｔ_２における露光時間が異なる画素ラインが生ずる（図１１（ｂ）参照）。従って、ＣＭＯＳイメージセンサから出力される１フレーム分の画像データＧ_０１において画素レベルの濃淡が発生し、得られる硬貨２０の像が不鮮明になる（図１２参照）。このとき、画素ラインが再配列された画像データＧ_０２を生成したとしても、硬貨２０の再現性の高い画像を得ることは困難である。

また、画像データ取込制御回路４４は、水平同期信号ＨＤの停止時の周期数に対応して画像データＧ_１１を再配列して出力するので、硬貨２０の到来タイミングにかかわらず、硬貨２０の全体像を容易に捉えることができる。

さらに、画像データ取込制御回路４４は、取り込んだ１フレーム分の画像データＧ_１１の中から、オプティカルブラックラインである最終画素ラインに対応する画像データを取り除くように、１フレーム分の画像データＧ_１２に加工するので、硬貨２０の全体像をより再現性高く撮像することができる。このとき、画像データＧ_１２の解像度を２次元的に下げることで硬貨２０の像の縦横比は変化しないので、真偽判定等の高精度を要求する画像処理用にも活用することができる。

なお、本発明は、前述した実施形態に限定されるものではない。例えば、ＣＭＯＳイメージセンサ３７の制御クロックの生成を停止する期間としては、様々な変形態様を採ることができる。例えば、図９（ａ）〜（ｄ）に示すように、硬貨２０が硬貨到来位置４０に到来して対象物検知トリガ信号ＴＲがオフ状態からオン状態に遷移したタイミングから、点灯制御信号がオンからオフに遷移したタイミングとの間の期間Ｔ_３において、制御クロックの生成を停止するようにしてもよい。この場合、ＣＭＯＳイメージセンサ制御回路４２等における処理遅延が発生した場合であっても、照明光の照射期間における各画素ラインの露光時間をより安定化させることができる。

また、画像データ取込制御回路４４は、画像データＧ_１２におけるオプティカルブラックラインを完全に取り除くように、解像度を下げて画像データＧ_１３を加工していたが、画像データＧ１２の解像度は変化させないで、オプティカルブラックラインを取り除いてもよい。

本発明に係る画像読取装置の一実施形態を示す斜視図である。 図１の画像読取装置の断面図である。 図１の画像読取装置のブロック図である。 図１の画像読取装置における各種信号の生成タイミングを示す図であり、（ａ）は、水平同期信号、（ｂ）は、露光制御信号、（ｃ）は、垂直同期信号、（ｄ）は画素ライン毎の露光期間及び出力期間を示すタイミングチャートである。 図１のＣＭＯＳイメージセンサ制御回路のブロック図である。 図１の画像読取装置における各種信号及びデータの生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は、垂直同期信号、（ｃ）は、水平同期信号、（ｄ）は、点灯制御信号、（ｅ）は、出力画像データ、（ｆ）は、制御クロックの生成を停止しない場合の出力画像データを示すタイミングチャートである。 図６における生成タイミングをより詳細に示す図であり、（ａ）は、点灯制御信号、（ｂ）は、画素ライン毎の露光期間及び出力期間のタイミングチャートである。 図１の画像読取装置において生成される硬貨の画像データの例を示す図である。 本発明の変形例である画像読取装置における各種信号及びデータの生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は、垂直同期信号、（ｃ）は、水平同期信号、（ｄ）は、点灯制御信号、（ｅ）は、出力画像データを示すタイミングチャートである。 本発明の比較例における各種信号及びデータの生成タイミングを示す図であり、（ａ）は、対象物検知トリガ信号、（ｂ）は、垂直同期信号、（ｃ）は、水平同期信号、（ｄ）は、点灯制御信号、（ｅ）は、出力画像データを示すタイミングチャートである。 図１０における生成タイミングをより詳細に示す図であり、（ａ）は、点灯制御信号、（ｂ）は、画素ライン毎の露光期間及び出力期間のタイミングチャートである。 本発明の比較例において生成される硬貨の画像データの例を示す図である。

符号の説明

１…画像読取装置、Ｂ…搬送路、ＨＤ…水平同期信号（クロック信号）、ＶＤ…垂直同期信号、ＴＲ…対象物検知トリガ信号（検出信号）、１２ｃ…撮像位置、１４…照明部
２０…硬貨（読取対象物）、３６…結像レンズ、３７…ＣＭＯＳイメージセンサ、３７ａ…撮像素子、３７ｂ…ＡＤコンバータ、４１…硬貨到来センサ（検出部）、４２…ＣＭＯＳイメージセンサ制御回路、４４…画像データ取込制御回路（画像データ取込制御部）。

Claims (4)

1. 所定の搬送路を搬送される読取対象物の表面の画像を読み取る画像読取装置において、
   前記読取対象物が前記撮像位置に到来したことを検出して検出信号を出力する検出部と、
   前記検出信号の出力に応じて、前記搬送路上の撮像位置に照明光を照射する照明部と、
   前記撮像位置において前記読取対象物で反射された前記照明光を結像させる結像レンズと、
   前記結像レンズによって結像された像を、所定周期のクロック信号に同期して複数の画素ライン毎に順に露光開始して画像データを生成すると共に、前記画素ライン毎の画像データを、前記クロック信号に同期して露光開始順に出力するＣＭＯＳイメージセンサと、
   前記クロック信号を生成して前記ＣＭＯＳイメージセンサに出力するＣＭＯＳイメージセンサ制御回路とを備え、
   前記ＣＭＯＳイメージセンサ制御回路は、前記照明光の照射期間において前記クロック信号の生成を停止する、
   ことを特徴とする画像読取装置。
2. 前記ＣＭＯＳイメージセンサ制御回路による前記クロック信号の生成の再開後に、前記ＣＭＯＳイメージセンサから出力された複数の前記画像データを１フレーム分取り込み、前記クロック信号の停止時の周期数に対応して複数の前記画像データを再配列して出力する画像データ取込制御部を更に備える、
   ことを特徴とする請求項１記載の画像読取装置。
3. 前記ＣＭＯＳイメージセンサ制御回路は、前記検出信号に基づいて前記クロック信号の生成を停止し、前記照明光の照射期間の経過後に前記クロック信号の生成を再開する、
   ことを特徴とする請求項１又は２記載の画像読取装置。
4. 前記画像データ取込制御部は、取り込んだ前記１フレーム分の画像データの中から、黒ラインである最終画素ラインに対応する画像データを取り除くように、前記１フレーム分の画像データを加工する、
   ことを特徴とする請求項１〜３のいずれか１項に記載の画像読取装置。

Images