JP2007280082A - 丸め演算方法及びこの演算装置 - Google Patents
丸め演算方法及びこの演算装置 Download PDFInfo
- Publication number
- JP2007280082A JP2007280082A JP2006105931A JP2006105931A JP2007280082A JP 2007280082 A JP2007280082 A JP 2007280082A JP 2006105931 A JP2006105931 A JP 2006105931A JP 2006105931 A JP2006105931 A JP 2006105931A JP 2007280082 A JP2007280082 A JP 2007280082A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- bit
- rounding
- multiplier
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
Abstract
【解決手段】演算装置は、複数(K)のzbitからなる入力データIN1〜INKの集合を入力する丸め処理部10を有している。丸め処理部10は、各32bitの入力データIN1〜INKのうちの上位z/2bitの特定領域Aの使用状態によって、確保するビットフィールドCを選択してz/2に丸め込む。丸め処理の結果、捨てられた非特定領域Bの下位(16−n)bitのシフト情報SHIFTは、メモリ領域21−1に格納される。丸められた各16bitのデータD10−1〜D10−Kは、乗算器30で乗算される。桁調整部40では、メモリ領域21−1〜21−kにそれぞれ格納されたシフト情報SHIFTに基づき、乗算結果D30を左にシフトして桁を調整する。
【選択図】図1
Description
MP3のデコードにおいては、図示しないデコーダは、17ビット(以下「bit」という。)のMP3ファイル1から読み込んだデータを基に(ステップS1)、物理量として意味のある行列データを生成する逆量子化処理を行う(ステップS2)。デコーダは、逆量子化して得られた17bitの各行列の要素を、図示しない高速な16bitの乗算器に入力するために(ステップS3)、16bitデータ2に丸める(即ち、0捨1入)必要がある(ステップS4)。そのためには、MP3ファイル1の最上位bit(以下「MSB」という。)又は最下位bit(以下「LSB」という。)を捨てなければならない。丸められたデータは、乗算器で演算され(ステップS5)、デコーダから出力される(ステップS6)。
この丸め演算方法では、以下のように丸め処理を工夫することによって、オーディオデコーダの精度を向上させている。
図1(1)、(2)は、本発明の実施例1を示す演算装置の説明図であり、同図(A)は概略の構成図、及び同図(B)は処理内容を示す図である。
図4は、図1(2)の(a)、(b)の場合の丸め演算方法を示す説明図である。図5は、図1の丸め演算方法を含む乗算処理を示すフローチャートである。
本実施例1によれば、次の(1)〜(4)のような効果がある。
図7は、本発明の実施例2における演算装置の処理内容を示す図であり、実施例1を示す図1(2)中の要素と共通の要素には共通の符号が付されている。
図8は、図7の丸め演算方法を含む乗算処理を示すフローチャートであり、実施例1を示す図5中の要素と共通の要素には共通の符号が付されている。
本実施例2によれば、実施例1の効果(1)、(2)と同様の効果があり、更に、次の(4)のような効果がある。
図9は、本発明の実施例3における演算装置の処理内容を示す図であり、実施例1を示す図1(2)中の要素と共通の要素には共通の符号が付されている。
図10は、図9の丸め演算方法を含む乗算処理を示すフローチャートであり、実施例1を示す図5中の要素と共通の要素には共通の符号が付されている。
本実施例3によれば、実施例1の効果(1)、(2)と同様の効果があり、更に、次の(5)のような効果がある。
本発明は実施例1〜3に限定されず、種々の利用形態や変形が可能である。この利用形態や変形例としては、例えば、次の(I)、(II)のようなものがある。
20,20−1 メモリ
21−1〜21−K メモリ領域
30 乗算器
40 桁調整部
Claims (6)
- zビット(但し、z≧2)からなる入力データのうちの上位nビット(但し、z>n≧2)の特定領域が使用されているか否かを判定し、
前記判定結果において前記特定領域が使用されていなければ、前記入力データにおける前記上位nビットと下位(z/2−n)ビットとを捨ててz/2ビット値に丸め、
前記判定結果において前記特定領域が使用されていれば、前記入力データにおける下位z/2ビットを捨ててz/2ビットに丸めることを特徴とする丸め演算方法。 - zビット(但し、z≧2)からなる入力データのうちの上位z/2ビットの特定領域が何ビット使用されているか否かを判定し、
前記入力データにおいて前記特定領域がxビット(但し、0≦x≦z/2)使用されていれば、前記入力データにおける上位(z/2−x)ビットと下位xビットとを捨ててz/2ビットに丸めることを特徴とする丸め演算方法。 - それぞれzビット(但し、z≧2)からなる複数の入力データにおいて、前記各入力データのうちの上位z/2ビットの特定領域が何ビット使用されているか否かを検出して、使用されているビット数の最大値x(但し、0≦x≦z/2)を求め、
前記各入力データにおける上位(z/2−x)ビットと下位xビットとを捨ててz/2ビットにそれぞれ丸めることを特徴とする丸め演算方法。 - それぞれzビット(但し、z≧2)からなる乗数及び被乗数が入力され、前記乗数及び前記被乗数のうちの各上位nビット(但し、z>n≧2)の特定領域がそれぞれ使用されているか否かを判定し、前記特定領域が使用されていなければ、前記乗数及び前記被乗数における前記上位nビットと下位(z/2−n)ビットとを捨ててz/2ビット値にそれぞれ丸め、前記特定領域が使用されていれば、前記乗数及び前記被乗数における下位z/2ビットを捨ててz/2ビットにそれぞれ丸める丸め処理手段と、
前記捨てられた各ビット数の情報をそれぞれ記憶する記憶手段と、
前記丸め処理手段により丸められた前記乗数と前記被乗数とを乗算して乗算結果を出力するz/2ビットの乗算器と、
前記記憶手段に記憶された前記ビット数の情報に基づき前記乗算結果をシフトして桁を調整する桁調整手段と、
を有することを特徴とする演算装置。 - それぞれzビット(但し、z≧2)からなる乗数及び被乗数が入力され、前記乗数及び前記被乗数のうちの各上位z/2ビットの特定領域が何ビット使用されているか否かを判定し、前記特定領域がxビット(但し、0≦x≦z/2)使用されていれば、前記乗数及び前記被乗数における上位(z/2−x)ビットと下位xビットとを捨ててz/2ビットにそれぞれ丸める丸め処理手段と、
前記捨てられた各ビット数の情報をそれぞれ記憶する記憶手段と、
前記丸め処理手段により丸められた前記乗数と前記被乗数とを乗算して乗算結果を出力するz/2ビットの乗算器と、
前記記憶手段に記憶された前記ビット数の情報に基づき前記乗算結果をシフトして桁を調整する桁調整手段と、
を有することを特徴とする演算装置。 - それぞれzビット(但し、z≧2)からなる複数の乗数及び被乗数が入力され、前記複数の乗数及び被乗数のうちの各上位z/2ビットの特定領域が何ビット使用されているか否かを検出して、使用されているビット数の最大値x(但し、0≦x≦z/2)を求め、前記乗数及び前記被乗数における上位(z/2−x)ビットと下位xビットとを捨ててz/2ビットにそれぞれ丸める丸め処理手段と、
前記捨てられたビット数の情報を記憶する記憶手段と、
前記丸め処理手段により丸められた前記乗数と前記被乗数とを乗算して乗算結果を出力するz/2ビットの乗算器と、
前記記憶手段に記憶された前記ビット数の情報に基づき前記乗算結果をシフトして桁を調整する桁調整手段と、
を有することを特徴とする演算装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105931A JP4457084B2 (ja) | 2006-04-07 | 2006-04-07 | 演算装置 |
US11/724,207 US7912888B2 (en) | 2006-04-07 | 2007-03-15 | Rounding computing method and computing device therefor |
CN2007100881875A CN101051261B (zh) | 2006-04-07 | 2007-03-20 | 舍入运算方法及其运算装置 |
KR1020070026935A KR20070100637A (ko) | 2006-04-07 | 2007-03-20 | 라운딩 연산 방법 및 이 연산 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006105931A JP4457084B2 (ja) | 2006-04-07 | 2006-04-07 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007280082A true JP2007280082A (ja) | 2007-10-25 |
JP4457084B2 JP4457084B2 (ja) | 2010-04-28 |
Family
ID=38576820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006105931A Expired - Fee Related JP4457084B2 (ja) | 2006-04-07 | 2006-04-07 | 演算装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7912888B2 (ja) |
JP (1) | JP4457084B2 (ja) |
KR (1) | KR20070100637A (ja) |
CN (1) | CN101051261B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009104710A1 (ja) | 2008-02-21 | 2009-08-27 | 株式会社ケンウッド | データ変換装置、プログラム、及び方法 |
WO2018154648A1 (ja) * | 2017-02-22 | 2018-08-30 | 三菱電機株式会社 | デジタル演算処理回路 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109194307B (zh) * | 2018-08-01 | 2022-05-27 | 南京中感微电子有限公司 | 数据处理方法及系统 |
JP6795559B2 (ja) * | 2018-08-22 | 2020-12-02 | ファナック株式会社 | 制御装置および軸送り制御方法 |
JP6795560B2 (ja) * | 2018-08-22 | 2020-12-02 | ファナック株式会社 | 制御装置および軸送り制御方法 |
CN109903145B (zh) * | 2018-11-20 | 2023-07-11 | 创新先进技术有限公司 | 数据核对方法、装置、设备及系统 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644522A (en) * | 1993-11-30 | 1997-07-01 | Texas Instruments Incorporated | Method, apparatus and system for multiply rounding using redundant coded multiply result |
US6233672B1 (en) * | 1997-03-06 | 2001-05-15 | Advanced Micro Devices, Inc. | Piping rounding mode bits with floating point instructions to eliminate serialization |
US6223198B1 (en) * | 1998-08-14 | 2001-04-24 | Advanced Micro Devices, Inc. | Method and apparatus for multi-function arithmetic |
US6360204B1 (en) * | 1998-04-24 | 2002-03-19 | Sarnoff Corporation | Method and apparatus for implementing rounding in decoding an audio signal |
CN1591824A (zh) * | 2003-08-26 | 2005-03-09 | 中国科学院微电子中心 | 40位带舍入功能的快速累加累减器电路实现结构 |
-
2006
- 2006-04-07 JP JP2006105931A patent/JP4457084B2/ja not_active Expired - Fee Related
-
2007
- 2007-03-15 US US11/724,207 patent/US7912888B2/en not_active Expired - Fee Related
- 2007-03-20 KR KR1020070026935A patent/KR20070100637A/ko not_active Application Discontinuation
- 2007-03-20 CN CN2007100881875A patent/CN101051261B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009104710A1 (ja) | 2008-02-21 | 2009-08-27 | 株式会社ケンウッド | データ変換装置、プログラム、及び方法 |
WO2018154648A1 (ja) * | 2017-02-22 | 2018-08-30 | 三菱電機株式会社 | デジタル演算処理回路 |
CN110291500A (zh) * | 2017-02-22 | 2019-09-27 | 三菱电机株式会社 | 数字运算处理电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101051261B (zh) | 2011-04-27 |
JP4457084B2 (ja) | 2010-04-28 |
KR20070100637A (ko) | 2007-10-11 |
US20070239817A1 (en) | 2007-10-11 |
US7912888B2 (en) | 2011-03-22 |
CN101051261A (zh) | 2007-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8972472B2 (en) | Apparatus and methods for hardware-efficient unbiased rounding | |
JP4457084B2 (ja) | 演算装置 | |
CN108139885B (zh) | 浮点数舍入 | |
US10255041B2 (en) | Unified multiply unit | |
US10101970B2 (en) | Efficient modulo calculation | |
CN108733413B (zh) | 数据处理装置和数据处理方法 | |
US10089073B2 (en) | Method and apparatus for converting from integer to floating point representation | |
US8868633B2 (en) | Method and circuitry for square root determination | |
WO2020161458A1 (en) | Encoding special value in anchored-data element | |
JPH0234054B2 (ja) | ||
US20210141601A1 (en) | Digital calculation processing circuit | |
JP3913921B2 (ja) | 有限フィールドでの任意要素の逆数具現回路 | |
JPH08152994A (ja) | 乗算器及びディジタルフィルタ | |
US8933731B2 (en) | Binary adder and multiplier circuit | |
US6725360B1 (en) | Selectively processing different size data in multiplier and ALU paths in parallel | |
JPWO2006030639A1 (ja) | バレルシフト装置 | |
JP2006338215A (ja) | ベクトル積和演算回路 | |
JP2010033275A (ja) | データ処理方法及びデータ処理プロセッサ | |
JP2007060447A (ja) | Firフィルタ | |
CN116991362A (zh) | 模乘运算处理方法、装置、电子设备及可读介质 | |
JP5376659B2 (ja) | 積和演算装置及び積和演算装置の制御方法 | |
JP2002055811A (ja) | シフト演算器 | |
JPH11288365A (ja) | 巾乗算出装置 | |
CN117134917A (zh) | 一种用于椭圆曲线加密的快速模运算方法和装置 | |
KR20080052194A (ko) | 재구성형 프로세서 연산 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080919 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |