JP2007278727A - 半導体集積回路装置とその測定方法ならびにac特性測定システム - Google Patents
半導体集積回路装置とその測定方法ならびにac特性測定システム Download PDFInfo
- Publication number
- JP2007278727A JP2007278727A JP2006102082A JP2006102082A JP2007278727A JP 2007278727 A JP2007278727 A JP 2007278727A JP 2006102082 A JP2006102082 A JP 2006102082A JP 2006102082 A JP2006102082 A JP 2006102082A JP 2007278727 A JP2007278727 A JP 2007278727A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- circuit
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3016—Delay or race condition test, e.g. race hazard test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】AC測定対象のフリップフロップをリングオシレータのループ内に配設し、フリップフロップには、前記ループ内を伝播する信号から生成されたデータ及びクロックが入力され、フリップフロップから出力されるデータが前記ループ内に送出され、フリップフロップに与えるクロック信号を、前記ループ内を伝播する信号より生成するクロック生成回路と、フリップフロップに与えるデータ信号の遷移エッジとクロック信号の有効エッジとの間の遅延を、可変に制御する遅延調整回路と、フリップフロップに与えるデータ信号の遷移エッジとクロック信号の有効なエッジとの間のタイミングの前後関係を切り替えるセットアップホールド切替回路を備え、前記ループの所定のノードの発振が停止した時点の制御信号の値からAC測定値を導出する。
【選択図】図1
Description
前記フリップフロップには、前記ループ内を伝播する信号より生成したクロック信号とデータ信号とを与える工程と、
前記フリップフロップに与えるデータ信号の遷移エッジと前記クロックの有効エッジとの時間差を制御信号に基づき可変に制御する工程と、
を有し、前記ループの所定のノードの発振が停止した時点の制御信号の値からAC特性測定値を導出する。
2 パルス発生手段
3 パルス遅延手段
4 被測定LSI
11 第1のROSC駆動ゲート
12 第2のROSC駆動ゲート
41 入力ラッチ回路
43 入力ラッチ判定手段
100 入力端子
101 NAND回路
102、107 遅延調整部
103、108 セットアップホールド切替部回路
104、109 クロック生成部
105、110 フリップフロップ
106、111 インバータ
112 出力端子
201〜210 バッファ
211 選択回路
212 デコーダ
301 遅延回路
302 排他的否定論理和(EXNOR)回路
401 インバータ
402 選択回路
INV インバータ
NM1、NM2 NMOSトランジスタ
SW1〜SW4 スイッチ
Claims (13)
- クロック信号に応答して入力信号をサンプルする回路であってAC特性測定対象となる回路(「被測定回路」という)を、奇数段のインバータをリング形態に接続してなるリングオシレータのループ内に配設し、
前記ループ内を伝播する信号より前記被測定回路に与えるクロック信号を生成するクロック生成回路と、
前記ループ内を伝播する信号より前記被測定回路に与える前記入力信号を生成し、制御信号に基づき、前記被測定回路に与える前記入力信号の遅延量を可変に制御する遅延調整回路と、
を備えている、ことを特徴とするAC特性測定システム。 - 前記クロック生成回路は、前記被測定回路に与えるクロック信号を、前記被測定回路の前段のインバータの出力信号の遷移に応答して生成し、
前記遅延調整回路は、前記被測定回路の前記前段のインバータの出力信号を受け、前記制御信号に基づき前記入力信号の遅延時間を可変させ、
前記被測定回路からの出力信号は、前記被測定回路の後段のインバータの入力端に入力される、ことを特徴とする請求項1記載のAC特性測定システム。 - 前記クロック生成回路と前記遅延調整回路は、前記被測定回路と同一チップ内に配設されている、ことを特徴とする請求項1記載のAC特性測定システム。
- 前記リングオシレータの所定のノードの発振が停止した時点の、前記制御信号の値から、前記被測定回路のセットアップ時間及び/又はホールド時間が導出される、ことを特徴とする請求項1記載のAC特性測定システム。
- 奇数段のインバータをリング形態に接続してなるリングオシレータのループ内に挿入されたフリップフロップと、
前記ループ内を伝播する信号より、前記フリップフロップに与えるクロック信号を生成するクロック生成回路と、
前記ループ内を伝播する信号より、前記フリップフロップに与えるデータ信号を生成し、前記フリップフロップに与える前記データ信号の遷移エッジと、前記フリップフロップに与える前記クロック信号の有効なエッジとの間の時間差を、制御信号に基づき可変に制御する遅延調整回路と、
を備えている、ことを特徴とするAC特性測定システム。 - 前記リングオシレータの所定のノードの発振が停止した時点の、前記制御信号の値から、前記フリップフロップのセットアップ時間及び/又はホールド時間が導出される、ことを特徴とする請求項5記載のAC特性測定システム。
- 前記クロック生成回路は、前記フリップフロップに与えるクロック信号を、前記フリップフロップの前段のインバータの出力信号の遷移に応答して生成し、
前記遅延調整回路は、前記フリップフロップの前記前段のインバータの出力信号を受け、前記制御信号に基づき前記データ信号の遅延時間を可変させ、
前記フリップフロップからの出力信号は、前記フリップフロップの後段のインバータの入力端に入力される、ことを特徴とする請求項5記載のAC特性測定システム。 - セットアップ時間とホールド時間の測定の切替制御を行う制御信号に基づき、前記フリップフロップに与えるデータ信号の遷移エッジとクロック信号の有効なエッジとの間のタイミングの前後関係を切り替えるセットアップホールド切替回路を、前記フリップフロップの前段に備えている、ことを特徴とする請求項5記載のAC特性測定システム。
- 前記リングオシレータの発振開始を制御するための発振制御信号を生成する回路を、前記リングオシレータのループ内に備え、外部より入力されたリセット信号に基づき前記フリップフロップがリセットされて前記リングオシレータの発振はリセットされ、前記発振制御信号が発振を示す値に設定されると、前記リングオシレータは発振を開始する、ことを特徴とする請求項5記載のAC特性測定システム。
- 請求項5乃至9のいずれか一に記載の前記AC特性測定システムを、前記フリップフロップと同一チップに搭載してなる半導体集積回路。
- 請求項5乃至9のいずれか一に記載の前記AC特性測定システムを、前記フリップフロップが搭載されるチップとは別チップに備えてなる半導体集積回路。
- AC特性測定対象のフリップフロップを、奇数段のインバータをリング形態に接続してなるリングオシレータのループ内に配設し、
前記フリップフロップには、前記ループ内を伝播する信号より生成したクロック信号とデータ信号とを与える工程と、
前記フリップフロップに与えるデータ信号の遷移エッジと前記クロックの有効エッジとの時間差を制御信号に基づき可変に制御する工程と、
を有し、前記ループの所定のノードの発振が停止した時点の制御信号の値からAC特性測定値を導出する、ことを特徴とする半導体装置の測定方法。 - 前記AC特性は、前記フリップフロップのセットアップ時間及び/又はホールド時間である、ことを特徴とする請求項12記載の半導体装置の測定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102082A JP4943729B2 (ja) | 2006-04-03 | 2006-04-03 | 半導体集積回路装置とac特性測定システム |
US11/730,508 US7400160B2 (en) | 2006-04-03 | 2007-04-02 | Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102082A JP4943729B2 (ja) | 2006-04-03 | 2006-04-03 | 半導体集積回路装置とac特性測定システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007278727A true JP2007278727A (ja) | 2007-10-25 |
JP4943729B2 JP4943729B2 (ja) | 2012-05-30 |
Family
ID=38647727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102082A Expired - Fee Related JP4943729B2 (ja) | 2006-04-03 | 2006-04-03 | 半導体集積回路装置とac特性測定システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7400160B2 (ja) |
JP (1) | JP4943729B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007244860A (ja) * | 2006-03-13 | 2007-09-27 | General Electric Co <Ge> | 診断撮像用簡略ユーザ・インタフェイスの方法及び装置 |
CN102762994A (zh) * | 2010-01-18 | 2012-10-31 | 法国电信教育集团-巴黎电信学院 | 包括物理不可再生功能单元的硅集成电路以及用于测试这种电路的方法和系统 |
JP2018082169A (ja) * | 2016-11-18 | 2018-05-24 | ユー‐ブロックス アクチエンゲゼルシャフトU−Blox Ag | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5131025B2 (ja) * | 2008-05-16 | 2013-01-30 | 大日本印刷株式会社 | デジタル信号遅延測定回路、及びデジタル信号遅延測定方法 |
JP2010187047A (ja) * | 2009-02-10 | 2010-08-26 | Renesas Electronics Corp | テスト回路、及びテスト方法 |
JPWO2011033564A1 (ja) * | 2009-09-16 | 2013-02-07 | 株式会社アドバンテスト | プローブ回路、マルチプローブ回路、試験装置、および電子デバイス |
US8829922B2 (en) * | 2011-02-17 | 2014-09-09 | International Business Machines Corporation | On-chip measurement of AC variability in individual transistor devices |
US9588170B2 (en) * | 2014-07-25 | 2017-03-07 | Nxp Usa, Inc. | Systems and methods for test circuitry for insulated-gate bipolar transistors |
CN104320136B (zh) * | 2014-11-04 | 2019-01-18 | 中国科学院微电子研究所 | 一种利用全数字标准单元实现的时钟信号生成器 |
US9622313B2 (en) * | 2015-09-08 | 2017-04-11 | Kabushiki Kaisha Toshiba | Driver circuit device |
KR20180082929A (ko) * | 2017-01-11 | 2018-07-19 | 에스케이하이닉스 주식회사 | 반도체장치 |
CN115542131B (zh) * | 2022-11-23 | 2023-03-10 | 北京紫光青藤微系统有限公司 | 一种芯片测试方法及电路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005008677A1 (ja) * | 2003-07-22 | 2005-01-27 | Fujitsu Limited | 内蔵されるメモリマクロのac特性を測定するテスト回路を有する集積回路装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5083299A (en) * | 1990-07-16 | 1992-01-21 | Unisys Corporation | Tester for measuring signal propagation delay through electronic components |
JPH0784000A (ja) | 1993-09-16 | 1995-03-31 | Fujitsu Ltd | Lsiのac特性測定システム |
US6075418A (en) * | 1996-09-17 | 2000-06-13 | Xilinx, Inc. | System with downstream set or clear for measuring signal propagation delays on integrated circuits |
US6466520B1 (en) * | 1996-09-17 | 2002-10-15 | Xilinx, Inc. | Built-in AC self test using pulse generators |
US5790479A (en) * | 1996-09-17 | 1998-08-04 | Xilinx, Inc. | Method for characterizing interconnect timing characteristics using reference ring oscillator circuit |
US6233205B1 (en) * | 1996-09-17 | 2001-05-15 | Xilinx, Inc. | Built-in self test method for measuring clock to out delays |
FR2764991B1 (fr) * | 1997-06-24 | 1999-09-03 | Sgs Thomson Microelectronics | Procede de test fonctionnel et circuit comprenant des moyens de mise en oeuvre du procede |
US20030193843A1 (en) * | 2002-04-12 | 2003-10-16 | Frank Krahe | Method for high resolution measurement of a position |
-
2006
- 2006-04-03 JP JP2006102082A patent/JP4943729B2/ja not_active Expired - Fee Related
-
2007
- 2007-04-02 US US11/730,508 patent/US7400160B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005008677A1 (ja) * | 2003-07-22 | 2005-01-27 | Fujitsu Limited | 内蔵されるメモリマクロのac特性を測定するテスト回路を有する集積回路装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007244860A (ja) * | 2006-03-13 | 2007-09-27 | General Electric Co <Ge> | 診断撮像用簡略ユーザ・インタフェイスの方法及び装置 |
US9514275B2 (en) | 2006-03-13 | 2016-12-06 | General Electric Company | Diagnostic imaging simplified user interface methods and apparatus |
CN102762994A (zh) * | 2010-01-18 | 2012-10-31 | 法国电信教育集团-巴黎电信学院 | 包括物理不可再生功能单元的硅集成电路以及用于测试这种电路的方法和系统 |
JP2018082169A (ja) * | 2016-11-18 | 2018-05-24 | ユー‐ブロックス アクチエンゲゼルシャフトU−Blox Ag | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 |
JP7062409B2 (ja) | 2016-11-18 | 2022-05-16 | ユー-ブロックス、アクチエンゲゼルシャフト | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 |
Also Published As
Publication number | Publication date |
---|---|
US20070252583A1 (en) | 2007-11-01 |
JP4943729B2 (ja) | 2012-05-30 |
US7400160B2 (en) | 2008-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4943729B2 (ja) | 半導体集積回路装置とac特性測定システム | |
KR100696957B1 (ko) | 클럭 듀티 조정 회로, 이를 이용한 지연 고정 루프 회로 및그 방법 | |
JP4575795B2 (ja) | クロック供給回路、半導体システムおよびその設計方法 | |
KR100870037B1 (ko) | 테스트가 용이한 반도체 장치, 반도체 장치 테스트 방법,반도체 장치 테스트를 위한 테스트 클럭 생성 방법 및 장치 | |
JP4995325B2 (ja) | クロック乗せ換え回路およびそれを用いた試験装置 | |
JP2008085592A (ja) | 半導体集積回路装置 | |
KR20050112972A (ko) | 스캔 플립-플롭 회로 및 그를 포함한 반도체 집적 회로 장치 | |
US6756827B2 (en) | Clock multiplier using masked control of clock pulses | |
KR100745855B1 (ko) | 지연 라인 캘리브레이션 회로 및 모듈레이터 디바이스 | |
US6272439B1 (en) | Programmable delay path circuit and operating point frequency detection apparatus | |
KR100395467B1 (ko) | 동기 지연회로 및 반도체 집적회로 장치 | |
JP2009177659A (ja) | パルスラッチ回路 | |
US7659786B2 (en) | Ring oscillator | |
JP2007033386A (ja) | タイミング発生器及び半導体試験装置 | |
JP2008172779A (ja) | 高速動作のためのフリップフロップ | |
KR100632615B1 (ko) | 동기식 메모리 장치의 테스트를 위한 데이터 스트로브신호 생성 회로 | |
US7593831B2 (en) | Method and apparatus for testing delay lines | |
JPWO2017199790A1 (ja) | 半導体集積回路 | |
JP2000049595A (ja) | Dll回路 | |
US7977995B2 (en) | Configurable pulse generator | |
JP2010019609A (ja) | マルチストローブ回路および試験装置 | |
JP2010066019A (ja) | テスト回路およびテスト方法 | |
JP5741817B2 (ja) | 半導体集積回路 | |
JP2000266819A (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
KR100609135B1 (ko) | 셋업/홀드 타임 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120228 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150309 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |