JP2007278700A - 導通確認装置、及び、導通確認方法 - Google Patents

Abstract

【課題】検査装置と検査対象の半導体集積回路との間の導通状態を、回路を大型化することなく簡単な構成で行うことが可能な導通確認装置、及び、導通確認方法を提供する。
【解決手段】複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ３０Ａ及び第２バッファ３０Ｂを設け、第１バッファは、駆動ＩＣ１１の複数の被検査端子にそれぞれ出力端子を対応付け、各被検査端子に対して各出力端子から同時に検査信号を出力するように設けられ、第２バッファは、第１バッファの各出力端子と駆動ＩＣの各被検査端子との間から各々分岐した分岐線３５にそれぞれ入力端子を導通した状態で設けられ、駆動ＩＣの電源端子を接地した状態で第１バッファから検査信号を各被検査端子に対して供給したときの第２バッファの出力レベルに応じて導通状態を判定する。
【選択図】図４

Description

本発明は、半導体集積回路の電気的特性を検査する検査装置と検査対象の半導体集積回路との間の導通状態を確認する導通確認装置、及び、導通確認方法に関する。

半導体集積回路（以下、単にＩＣと略記する）は、正常な動作を確保するために、半導体ウェハから個々に分割される前の状態、或いは、パッケージに封入されて所定の回路基板上に実装された状態で、検査装置を用いて電気的特性を検査し、良品又は不良品のスクリーニングが行われる。この電気的特性検査では、検査対象のＩＣの端子に検査装置のプローブ針を電気的に接続（即ち、導通）させてテストを行う。また、検査装置と検査対象ＩＣが実装された基板とをＦＦＣ（フレキシブルフラットケーブル）などで接続して検査を行う場合もある。

上記の電気的特性検査では、検査装置との導通状態が悪いと、本来正常に動作するはずのＩＣが動作せずに不良品として扱われてしまう虞がある。そのため、このような検査を実施する前に、検査対象のＩＣの端子と検査装置のプローブ等との導通を確認することが行われている（例えば、特許文献１参照）。この接触確認では、ＩＣの電源端子をグラウンドに接続した状態で、検査対象の端子（以下、被検査端子という）を通じてＩＣ内部の保護ダイオードに一定の電流を順方向に印加し、このときの保護ダイオードの電圧値に基づいて導通状態の可否を確認する。

特開平０９−２４６３３２号公報（第５頁）

ところで、ＩＣの複数の被検査端子について導通確認を行う場合、端子一本ずつ確認をすることは相当の時間を要し効率的ではない。この導通確認の作業時間を短縮するためには、ＩＣの被検査端子の数に応じた複数の定電流回路を用いて各被検査端子に対して一度に導通確認を行うことが考えられる。しかしながら、複数の定電流回路を設けることによって、回路基板の大型化やコストアップを招くという問題があった。

本発明は、このような事情に鑑みてなされたものであり、その目的は、検査装置と検査対象の半導体集積回路との間の導通状態を、回路を大型化することなく簡単な構成で行うことが可能な導通確認装置、及び、導通確認方法を提供することにある。

上記目的を達成するため、本発明の適正駆動電圧決定装置は、半導体集積回路の電気的特性を検査する検査装置と検査対象の半導体集積回路との間の導通状態を確認する導通確認装置であって、
複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ及び第２バッファを備え、
前記第１バッファは、前記半導体集積回路の複数の被検査端子にそれぞれ出力端子を対応付け、各被検査端子に対して各出力端子から同時に検査信号を出力するように設けられ、
前記第２バッファは、前記第１バッファの各出力端子と半導体集積回路の各被検査端子との間から各々分岐した分岐線にそれぞれ入力端子を導通した状態で設けられ、
前記半導体集積回路の電源端子を接地した状態で前記第１バッファから検査信号を各被検査端子に対して供給したときの前記第２バッファの出力レベルに応じて導通状態を判定することを特徴とする。

また、本発明の導通確認方法は、半導体集積回路の電気的特性を検査する検査装置と検査対象の半導体集積回路との間の導通状態を確認する導通確認方法であって、
複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ及び第２バッファを用い、
前記第１バッファを、前記半導体集積回路の複数の被検査端子にそれぞれ出力端子を対応付け、各被検査端子に対して各出力端子から同時に検査信号を出力するように設け、
前記第２バッファを、前記第１バッファの各出力端子と半導体集積回路の各被検査端子との間から各々分岐した分岐線にそれぞれ入力端子を導通した状態で設け、
前記半導体集積回路の電源端子を接地した状態で前記第１バッファから検査信号を各被検査端子に対して同時に供給したときの前記第２バッファの出力レベルに応じて導通状態を判定することを特徴とする。

上記構成によれば、複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ及び第２バッファを用いて、検査装置と半導体集積回路との間の導通状態を判定するので、従来の定電流回路を用いる構成と比較して部品点数を少なく抑えることができ、回路を大型化することなく簡単な構成で半導体集積回路の各被検査端子に対して同時に導通確認を行うことができる。

以下、本発明を実施するための最良の形態を、添付図面を参照して説明する。なお、以下に述べる実施の形態では、本発明の好適な具体例として種々の限定がされているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。また、以下の説明では、インクジェット式プリンタ等の画像記録装置に用いられるインクジェット式記録へッド（液体噴射ヘッドの一種、以下記録ヘッドという。）に搭載される駆動ＩＣを、本発明における検査対象の半導体集積回路として例示する。

まず、図１に基づいて記録ヘッド１の構成について説明する。例示した記録ヘッド１は、複数の圧電振動子２、固定板３、及び、フレキシブルケーブル４等をユニット化した振動子ユニット５と、この振動子ユニット５を収納可能なケース６と、ケース６の下面に接合される流路ユニット７と、ケース６の上面に配設される配線基板８とを備えている。

ケース６は、収納空部９を形成した合成樹脂製のブロック状部材である。収納空部９は、振動子ユニット５を収納するための空部であり、固定板３を収納空部９の壁面に接着することで振動子ユニット５が収納空部９内に収納固定されている。この収納状態において、圧電振動子２の先端面は収納空部９の先端側開口に臨み、流路ユニット７の島部２４に接合されている。

圧電振動子２は、圧力発生手段の一種であり、数１０μｍ〜１００μｍ程度の極めて細い幅に切り分けられた櫛歯状に形成されている。そして、各圧電振動子２は、自由端部を固定板３の縁よりも外側に突出させた片持ち梁の状態で取り付けられている。この圧電振動子２は、圧電体と内部電極とを交互に積層して構成された積層型の圧電振動子であって、電界方向に直交する縦方向に伸縮可能な、言い換えれば、素子の長手方向に振動可能なタイプの圧電振動子である。従って、圧電振動子２は、充電により自由端部が振動子長手方向に収縮し、放電により自由端部が素子長手方向に伸長する。

配線基板８は、図示せぬプリンタ本体側からの駆動信号を受け、この駆動信号をフレキシブルケーブル４を通じて圧電振動子２へ供給するための配線パターンが形成された所謂プリント基板によって構成されている。この配線基板８には、フレキシブルケーブル４の端子部が配線される基板端子部や、プリンタ本体側との接続のためのコネクタ１０が設けられている。このコネクタ１０には、プリンタ本体側からのＦＦＣ（フレキシブルフラットケーブル）等の配線部材が接続されるようになっている。また、このコネクタ１０には、後述する電気的特性検査において、検査装置２７からの配線部材（ＦＦＣ２６）が接続されるようになっている。

上記フレキシブルケーブル４は、ポリイミド等の絶縁フィルムから成るベースフィルムの表面に、銅箔等の導体材料で導体パターン（配線パターン）が形成され、配線端子以外の部分がレジストで覆われて構成されている。また、図２に示すように、このフレキシブルケーブル４には、印刷データに基づいて配線基板８側からの駆動信号を圧電振動子２に対して選択的に供給する制御を行う駆動ＩＣ１１が実装されている。この駆動ＩＣ１１は、本発明における半導体集積回路の一種であり、プリンタ本体側から配線基板８を介してシリアルに入力された印刷データをパラレルデータに変換するシフトレジスタ、このパラレルデータを所定の電圧に昇圧するレベルシフタ、パラレルデ−タに基づいてプリンタ本体側からの駆動信号を圧電振動子２に選択的に出力するトランスミッションゲート等で内部回路３２（図４参照）を構成している。

上記流路ユニット７は、ノズルプレート（ノズル形成基板）１５を流路形成基板１６の一方の表面に配置し、振動板１７をノズルプレート１５とは反対側となる他方の表面に配置して接着等によって一体化することで構成されている。ノズルプレート１５は、ドット形成密度に対応したピッチで複数のノズル開口１８を列状に開設したステンレス鋼製の薄いプレートである。本実施形態では、１８０ｄｐｉのピッチで１８０個のノズル開口１８を開設し、これらのノズル開口１８によってノズル列を構成している。流路形成基板１６は、ノズルプレート１５の各ノズル開口１８に対応させて圧力室１９となる空部を隔壁で区画した状態で複数形成された板状の部材である。また、本実施形態における流路形成基板１６には、圧力室１９となる空部の他、インク供給口２０およびリザーバ１０となる空部が形成されている。そして、リザーバ１０から遠い側の圧力室１９の長手方向一端には板厚方向を貫通させてノズル連通口２１を設け、圧力室１９とノズル開口１８との間を連通する。

振動板１７は、ステンレス等の支持板２２上に樹脂フィルムからなる弾性体膜２３をラミネート加工した二重構造であり、圧力室１９の一方の開口面を封止するダイヤフラム部とリザーバ１０一方の開口面を封止するコンプライアンス部とを備えている。そして、ダイヤフラム部は、圧力室１９に対応した部分の支持板２２を環状にエッチング加工することで作製され、環内に島部２４を形成している。また、コンプライアンス部は、リザーバ１０に対応する部分の支持板２２をエッチング加工で除去して弾性体膜２３だけにすることで作製されている。

上記構成の記録ヘッド１では、駆動ＩＣ１１による駆動信号の選択供給制御によって圧電振動子２に駆動信号が供給されると、当該圧電振動子２が伸縮駆動する。圧電振動子２が振動子長手方向に伸長すると、島部２４がノズルプレート１５側に押圧される。この押圧によって、ダイヤフラム部を構成する弾性体膜２３が変形し、圧力室１９が収縮する。また、圧電振動子２を振動子長手方向に収縮させると、弾性体膜２３の弾性により圧力室１９が膨張する。そして、この圧力室１９の膨張や収縮によって内部のインク圧力が変動するので、膨張や収縮を制御することにより、ノズル開口１８からインク滴（液滴の一種）を吐出させることができる。

ところで、上記構成の記録ヘッド１が製造された後の検査工程では、当該記録ヘッド１に実装されている駆動ＩＣ１１が正常に作動するか否かを調べるために、当該駆動ＩＣ１１の電気的特性のテストが行われる。
図３は、駆動ＩＣ１１に対する電気的特性検査における装置構成を示す模式図である。同図に示すように、電気的特性検査は、記録ヘッド１のコネクタ１０に検査装置２７のＦＦＣ２６を接続することで行われる。この検査装置２７は、検査対象の駆動ＩＣ１１に試験信号を供給するための電源（図示せず）や、各部を統括的に制御する制御部２８等を備えて構成されている。この検査装置２７は、ＦＦＣ２６を介して駆動ＩＣ１１に試験信号を供給し、この試験信号に基づいた出力信号を駆動ＩＣ１１からＦＦＣ２６を介して取り込み、この出力信号に基づいて電気的特性を検査するように構成されている。

この電気的特性検査において、検査装置２７と駆動ＩＣ１１の接触状態が悪いと、本来正常に動作するはずの駆動ＩＣ１１が動作せずに不良品として扱われる虞があるため、上記の検査を実施する前に、駆動ＩＣ１１の各端子と検査装置２７との導通を確認する必要がある。このため、検査装置２７には、電気的特性検査を行う前段階で駆動ＩＣ１１との導通状態を確認するための導通確認回路２９が設けられている。

図４は、導通確認時における導通確認回路２９と駆動ＩＣ１１の構成を模式的に示した回路図である。本実施形態における導通確認は、電源端子ＶＤＤを接地した状態で、過大な入力信号から内部回路３２を保護するために設けられている保護ダイオード３１に対して検査信号を供給することで行われる。検査対象となる駆動ＩＣ１１は、複数の被検査端子、具体的には、データ端子Ｓｉ＊（図４では、便宜上、複数のデータ端子のうち１つを代表して示してある。）、クロック入力端子ＣＬＫ、及び、ラッチ入力端子ＬＡＴを有しており、各被検査端子と、電源端子ＶＤＤ及び接地端子ＧＮＤとの間にそれぞれ保護ダイオード３１が接続されている。

上記導通確認回路２９は、本発明における導通確認装置として機能する部分であり、検査装置２７から駆動ＩＣ１１への信号線に対して導通確認用の検査信号を送出するようになっている。この導通確認回路２９は、第１バッファ３０Ａ及び第２バッファ３０Ｂと、基準抵抗３４とを備えて構成されている。これらのバッファ３０は、汎用ロジックＩＣであり、複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能なものが用いられる。本実施形態では、これらのバッファ３０として、５Ｖの入力を３．３Ｖに変換して出力可能なトレラント機能を有する８ビットバッファ（例えば、７４ＬＣＸ５４１）を採用している。なお、本実施形態では、第１バッファ３０Ａと第２バッファ３０Ｂを１組だけ設けた構成を例示したが、駆動ＩＣ１１の被検査端子の数が、バッファ３０の端子数よりも多い場合には、被検査端子の数に応じてバッファ３０Ａ，３０Ｂの組を複数設ける。

第１バッファ３０Ａは、検査装置２７の電源から５Ｖの信号が入力端子Ｉ１，Ｉ２〜Ｉｎに入力されるように構成されていると共に、検査装置２７から駆動ＩＣ１１の各被検査端子に至るまでの信号線３３（即ち、ＦＦＣ２６、配線基板８、フレキシブルケーブル４からなる一連の信号経路）に出力端子Ｏ１，Ｏ２〜Ｏｎを電気的に接続し、これらの出力端子を、駆動ＩＣ１１の各被検査端子に１対１に対応付けて導通させている。本実施形態において、第１バッファ３０Ａの各出力端子と駆動ＩＣ１１の各被検査端子との間には、基準抵抗３４を接続し、検査信号を印加したときに保護ダイオード３１を破壊しないように保護ダイオード３１を流れる電流値を調整している。具体的には、この基準抵抗３４を６８ｋΩとし、保護ダイオード３１に流れる電流を５０μＡ程度に調整している。

第２バッファ３０Ｂは、第１バッファ３０Ａの各出力端子と駆動ＩＣ１１の各被検査端子との間（詳しくは基準抵抗３４と各被検査端子との間）の信号線３３から各々分岐した分岐線３５にそれぞれ入力端子Ｉ１，Ｉ２〜Ｉｎを導通させた状態で設けられており、この第２バッファ３０Ｂの出力端子Ｏ１，Ｏ２〜Ｏｎからの出力信号は、検査装置２７の制御部２８に供給されるようになっている。

導通確認では、駆動ＩＣ１１の電源端子ＶＤＤを接地した状態で第１バッファ３０Ａから検査信号を各被検査端子に対して供給したときの第２バッファ３０Ｂの出力レベルに応じて導通状態を判定するようになっている。
まず、検査装置２７の電源から５Ｖの信号が第１バッファ３０Ａの各入力端子に同時に入力される。即ち、第１バッファ３０Ａの入力が論理レベルにおけるＨレベルとなる。これに応じて第１バッファ３０Ａは出力がＨレベルとなり、各出力端子から信号線３３を通じて対応する被検査端子に対して３．３Ｖの検査信号を同時に出力する。

この際、検査装置２７と駆動ＩＣ１１の被検査端子とが導通していれば、当該被検査端子を通じて保護ダイオード３１に順方向電流が流れるので、第２バッファ３０Ｂの入力端子への入力はごく僅かとなる。具体的には、第２バッファ３０Ｂへの入力信号の電圧は０．５Ｖ程度となる。つまり、第２バッファ３０Ｂの入力がＬレベルとなるため、この第２バッファ３０Ｂの出力もＬレベルとなる。一方、検査装置２７と駆動ＩＣ１１の被検査端子とが導通していない状態では、保護ダイオード３１側には電流が流れないため、第２バッファ３０Ｂの入力端子へは３．３Ｖの検査信号がほぼそのまま入力される。即ち、この場合、第２バッファ３０Ｂの入力がＨレベルとなるため、この第２バッファ３０Ｂの出力もＨレベルとなる。

したがって、上記制御部２８は、第２バッファ３０Ｂの出力端子からの出力信号がＬレベルの場合、当該出力端子に対応する駆動ＩＣ１１の被検査端子と検査装置２７との導通状態は正常であると判定する。一方、上記制御部２８は、第２バッファ３０Ｂの出力端子からの出力信号がＨレベルの場合、当該出力端子に対応する駆動ＩＣ１１の被検査端子と検査装置２７との導通状態は不良であると判定する。

このようにして、複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ３０Ａ及び第２バッファ３０Ｂを用いて検査装置２７と駆動ＩＣ１１の各被検査端子との間の導通状態を判定するので、従来の定電流回路を用いる構成と比較して部品点数を少なく抑えることができ、回路を大型化することなく簡単な構成で駆動ＩＣ１１の複数の被検査端子に対して同時に導通確認を行うことができる。

ところで、本発明は、上記実施形態に限定されるものではなく、特許請求の範囲の記載に基づいて種々の変形が可能である。

例えば、上記実施形態では、検査対象の半導体集積回路として、記録ヘッド１に搭載された駆動ＩＣ１１を例示したが、これには限られず、例えば、半導体ウェハから個々に分割される前の状態の半導体集積回路や、パッケージに封入された状態の種々の半導体集積回路に対する導通確認の際にも本発明は好適である。

また、上記実施形態では、導通確認時において検査装置２７と駆動ＩＣ１１とをＦＦＣ２６等を介して接続する構成を例を示したが、これには限られない。例えば、ＩＣソケットなどに設けられたプローブ針を駆動ＩＣの各被検査端子に直接接触させる構成においても本発明を適用することができる。

記録ヘッドの構造を説明する断面図である。 圧電振動子とフレキシブルケーブルの構成を説明する斜視図である。 駆動ＩＣに対する電気的特性検査における装置構成を示す模式図である。 導通確認時における導通確認回路と駆動ＩＣの構成を模式的に示した回路図である。

符号の説明

１…記録ヘッド，４…フレキシブルケーブル，８…配線基板，１０…コネクタ，１１…駆動ＩＣ，２６…ＦＦＣ，２７…検査装置，２８…制御部，２９…導通確認回路，３０Ａ…第１バッファ，３０Ｂ…第２バッファ，３１…保護ダイオード，３２…内部回路，３３…信号線，３４…基準抵抗，３５…分岐線

Claims (2)

1. 半導体集積回路の電気的特性を検査する検査装置と検査対象の半導体集積回路との間の導通状態を確認する導通確認装置であって、
   複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ及び第２バッファを備え、
   前記第１バッファは、前記半導体集積回路の複数の被検査端子にそれぞれ出力端子を対応付け、各被検査端子に対して各出力端子から同時に検査信号を出力するように設けられ、
   前記第２バッファは、前記第１バッファの各出力端子と半導体集積回路の各被検査端子との間から各々分岐した分岐線にそれぞれ入力端子を導通した状態で設けられ、
   前記半導体集積回路の電源端子を接地した状態で前記第１バッファから検査信号を各被検査端子に対して供給したときの前記第２バッファの出力レベルに応じて導通状態を判定することを特徴とする導通確認装置。
2. 半導体集積回路の電気的特性を検査する検査装置と検査対象の半導体集積回路との間の導通状態を確認する導通確認方法であって、
   複数の入力端子及び出力端子を有し、複数ビットのパラレル入出力が可能な第１バッファ及び第２バッファを用い、
   前記第１バッファを、前記半導体集積回路の複数の被検査端子にそれぞれ出力端子を対応付け、各被検査端子に対して各出力端子から同時に検査信号を出力するように設け、
   前記第２バッファを、前記第１バッファの各出力端子と半導体集積回路の各被検査端子との間から各々分岐した分岐線にそれぞれ入力端子を導通した状態で設け、
   前記半導体集積回路の電源端子を接地した状態で前記第１バッファから検査信号を各被検査端子に対して供給したときの前記第２バッファの出力レベルに応じて導通状態を判定することを特徴とする導通確認方法。
   

Images