JP3829545B2 - 動作チェック装置 - Google Patents
動作チェック装置 Download PDFInfo
- Publication number
- JP3829545B2 JP3829545B2 JP24213199A JP24213199A JP3829545B2 JP 3829545 B2 JP3829545 B2 JP 3829545B2 JP 24213199 A JP24213199 A JP 24213199A JP 24213199 A JP24213199 A JP 24213199A JP 3829545 B2 JP3829545 B2 JP 3829545B2
- Authority
- JP
- Japan
- Prior art keywords
- probe
- output
- driver
- potential
- operation check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Ink Jet (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、駆動回路等の複数の出力素子及びこれら出力素子の出力端子の断線や短絡等の異常を検査する動作チェック装置に関する。
【０００２】
【従来の技術】
従来より、インクジェット方式のプリンタが広く用いられている。インクジェット方式の印字ヘッドには、ピエゾ抵抗素子（圧電素子）の変形によってインク滴を飛ばすピエゾ方式や、発熱素子の発熱による熱気泡の圧力でインク滴を飛ばすサーマル方式を用いたものがある。サーマル式には更にインク滴の吐出方向により二通りの構成があり、一つは発熱素子の発熱面に平行する方向にインク滴を吐出する構成のサイドシュータ型と呼称されるものであり、他は発熱素子の発熱面に垂直な方向にインク滴を吐出する構成のルーフシュータ型又はトップシュータ型と呼称されるものである。このルーフシュータ型の印字ヘッドを備えたプリンタは、消費電力が極めて小さくて済み、経済的であることが知られている。
【０００３】
上記のような印字ヘッドには、設計上の方針にもよるが一般に６４個、１２８個、又は２５６個というように極めて多数の圧電素子や発熱素子が、例えば３００ｄｐｉ（ドット／インチ）の密度（１ｍｍ当り約１２個）で縦１列に並んで配置されており、これらは駆動回路の出力端子に接続されて駆動される。そのような駆動回路は、印字ヘッドが形成されるシリコンウエハのチップ基板上に、印字ヘッド製造の加工工程の前工程で、ＬＳＩ形成処理技術により作成される。
【０００４】
図９は、そのようなチップ基板の前工程の加工を終了した後の構成を模式的に示す平面図である。同図に示すように、チップ基板１上には、チップ基板１の長手方向に並設して形成された３０４個の出力素子としてのドライバ２（２−０、２−１、２−２、２−３、・・・２−３０３４）と、これらのドライバ２の先に夫々接続して形成された個別電極３と、これらの個別電極３の先に夫々接続して形成された出力端子としての内部パッド４からなる駆動回路が形成されている。この駆動回路には、上記のドライバ２の他に、特には図示しないが、ドライバ２に接続する論理回路も同じくＬＳＩ形成処理技術により形成されている。これら３０４個のドライバ２は、印字解像度が６００ｄｐｉの印字ヘッド用の場合であれば、その配設ピッチ、つまり内部パッド４の配列ピッチｐは４２．３μｍである。
【０００５】
チップ基板１上には、長手方向の両端に上記のドライバ２を外部から駆動制御する制御信号線に接続するためのボンディングパッド５ａや外部電源に接続するためのボンディングパッド５ｂも形成されている。これらボンデイングパッド５ａ及び５ｂの配設ピッチｃは、印字ヘッドの解像度に関係なく設定でき、通常は２００μｍに設定される場合が多い。このように、前工程が終了した時点では、チップ基板１は、内部パッド４及びボンディングパッド５ａ、５ｂ以外の部分は保護層によって覆われている。
【０００６】
図１０は、上記のチップ基板１に対する後工程の加工により印字ヘッドを形成した状態を示す平面図である。尚、同図はこれらの上に積層されている隔壁及びオリフィス板の図示を省略している。同図に示すように、チップ基板１上には、薄膜形成処理技術によって、３０４個の発熱部６がチップ基板１の長手方向に１列になって並設されている。これらの発熱部６は、一端を同じく薄膜形成処理技術によって形成された個別配線電極７により、内部パッド４及び個別電極３を介して駆動回路２と接続され、他端を同じく薄膜形成処理技術によって形成された共通電極８に接続されている。これら発熱部６、個別配線電極７及び共通電極８により３０４個の発熱素子が形成されている。
【０００７】
図１１は、図１０のチップ基板１上の構成の等価回路を示す図である。尚、図１１には、図１０と同一の機能を有する部分には図１０と同一の番号を付与して示している。図１１に示すように、発熱部６の一方の端部に接続する共通電極８には、ボンディングパッド５ｂを介して外部から電力が供給される。発熱部６の他方の端部に個別配線電極７、内部パッド４及び個別電極３及を介して接続するドライバ２は、制御信号電極９に外部の制御部から入力される信号により選択的に通電制御される。
【０００８】
図１２は、図１０に示すチップ基板１上に形成された印字ヘッドの１個の発熱素子部分のＡ−Ａ′断面矢視図である。尚、図１２には、図１０では図示を省略した隔壁及びオリフィス板も示している。図１２に示すように、チップ基板１の印字ヘッド１０は、チップ基板１の上一面を覆う保護層１１の上に形成された発熱抵抗体膜１２と、この発熱抵抗体膜１２をパターン化することにより形成された上述の発熱部６と、この発熱部６の両端部に夫々接続する上述の個別配線電極７及び共通電極８と、個別配線電極７の配設部全域を覆って積層された隔壁１３と、この隔壁１３の上に積層されたオリフィス板１４とから成り、オリフィス板１４にはインク吐出ノズルであるオリフィス１５が上記の発熱部６に対向する位置に穿設され、共通電極８の上にはオリフィス板１４との間に、隔壁１３の厚さに対応する高さのインク流路１６が形成されている。
【０００９】
このインク流路１６を介して外部のインクカートリッジ等からインクが発熱部６に供給される。発熱部６は個別配線電極７と共通電極８を介して図１０の駆動回路２によって発熱駆動されて発熱し、発熱部６の表面に瞬時に膜気泡を発生させる。この膜気泡の成長圧力により、発熱部６上方のインクが、インク滴となってオリフィス１５から図の矢印Ｂで示すように不図示の用紙面に向けて吐出される。
【００１０】
ところで、上記のように印字ヘッド１０の発熱部６を発熱駆動する駆動回路の内部に断線、短絡、その他の障害があると、発熱部６を正常に発熱駆動することができない。３０４個の発熱部６のうち、１個でも発熱不良があると、つまり３０４個のオリフィス１５のうち、１個でもインクの吐出不良があると、正常な印字画像を形成することが出来ない。このような駆動回路の不良が、上述した後工程による印字ヘッド１０を形成した後で発見されたのでは、後工程で多くの時間を不良品の製造に費やしたことになり、極めて効率が悪い。
【００１１】
また、後工程による印字ヘッド１０を形成した後での不良の発生は、駆動回路の不良によるものか、印字ヘッドの不良によるものか、つまり不良の原因が前工程にあったのか後工程にあったのかの判断がつけ難い。このように不良の原因が不明であると改善の対策が立たず極めて不都合である。
【００１２】
したがって、前工程の終了段階で、駆動回路のドライバ２の動作テストを行って不良品を排除し、後工程には良品のみが供給されるようにする必要がある。しかし、そのようなドライバ２の動作テストを行うためには、図９に示す前工程終了後のチップ基板１の駆動回路の各端子、すなわちボンディングパッド５ａと５ｂ及び各ドライバ２の内部パッド４に、検査装置のプローブ（探針）を当てて検査する必要がある。
【００１３】
ところが、ボンディングパッド５ａ及び５ｂにプローブを当てるのはボンディングパッド５ａ及び５ｂの配置ピッチｃが２００μｍなので問題はないが、ドライバ２の出力が接続されている内部パッド４にプローブを当てるのは、印字ヘッド１０の解像度が高い程、すなわち内部パッド４の配設ピッチｐが細かいほど困難になってくる。図９の例のように解像度が６００ｄｐｉであると内部パッド４の配設ピッチは４２．３μｍであるから、このような狭い間隔で３０４個ものプローブを用いて検査するのは生産効率を考慮すると実質的には不可能に近い。容易ではなく、予め検査装置そのものを特注する必要がある。しかし、これでは時間と費用が掛り過ぎるという問題が発生する。
【００１４】
本発明の課題は、上記従来の実情に鑑み、複数の出力素子及びこれら出力素子の出力端子の断線や短絡その他の異常を検査することが容易な動作チェック装置を提供することである。
【００１５】
【課題を解決するための手段】
以下に、本発明に係わる動作チェック装置の構成を述べる。
先ず、請求項１記載の発明の動作チェック装置は、複数の出力素子が配列された回路基板の上記出力素子及び該出力素子の出力端子の動作チェック装置であって、複数の上記出力端子の少なくとも一部の上記出力端子同士を短絡して接続するプローブと、複数の上記出力素子を順次動作させるタイミング発生装置と、上記プローブに抵抗を介して接続された電源と、上記プローブと上記抵抗の接続点の電位を検知する検知器と、を有し、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の異常をチェックするように構成される。
【００１６】
次に、請求項２記載の発明の動作チェック装置は、複数の出力素子が配列された回路基板の上記出力素子及び所定の上記出力素子毎に配列方向に対しほぼ直角方向に位置ずれした複数のグループよりなる上記出力端子の動作チェック装置であって、各上記グループの上記出力端子の少なくとも一部の上記出力端子同士を短絡して接続する複数のプローブと、各上記グループ毎の複数の上記出力素子を順次動作させるタイミング発生装置と、各上記プローブに各々抵抗を介して接続された電源と、各上記プローブと各上記抵抗の接続点の電位を検知する検知器と、を有し、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の異常をチェックするように構成される。
【００１７】
上記異常は、例えば請求項３記載のように、短絡又は断線である。そして、例えば請求項４記載のように、上記プローブは単位長さ当たりの抵抗値が一定であり、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の断線及び短絡をチェックするように構成される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
図１は、第１の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。尚、同図において動作チェック装置により動作チェックを受けるチップ基板の構成は図９に示したチップ基板１と同一の構成であるので、この図１のチップ基板の各部の構成には、図９と同一の番号を付与して示している。
【００１９】
図１に示すように、動作チェック装置のプローブ１８は、右端のドライバ２−０の内部パッド４から左端のドライバ２−３０３の内部パッド４まで３０４個の全てのドライバ２の内部パッド４に接続されて、全ての内部パッド４を短絡させた状態になっている。このように全ての内部パッド４に接続するのであるから、内部パッド４の配設ピッチｐが如何に高密度であっても何等支障が無く、すなわち、プローブ１８と内部パッド４との接続には、内部パッド４の配設ピッチｐの影響を受けることがない。
【００２０】
尚、この場合、プローブ１８は、内部パッド４と接触する面を導電性ゴムなどの弾性体で構成するのが好ましく、これにより、適宜の押圧力をプローブ１８に加えることにより、プローブ１８と３０４個の内部パッド４との接触を確実にすることができる。
【００２１】
図２は、図１に示した駆動回路の各ドライバ２と動作チェック装置のプローブ１８及び図１では図示を省略したタイミング発生装置、検知器、検査用電源等との接続関係の等価回路を示す図である。図２に示すように、この動作チェック装置は、上述したプローブ１８と、このプローブ１８に抵抗２２を介して接続された検査用電源２３と、その抵抗２２の接続点２１に一方の端子を接続された検知器１９と、この検知器１９の他方の端子に接続されたタイミング発生装置２４とで構成されている。上記の抵抗２２の抵抗値は、プローブ１８の抵抗値より充分大きく設定されている。
【００２２】
上記のタイミング発生装置２４は、同図に示す等価回路ではドライバ２の数と同じ数の端子２５を、ドライバ２の制御信号電極９に夫々接続されているように示しているが、実際には、制御装置と駆動回路とを接続する場合と同様の接続方法でボンデングパッド５ａ及び５ｂを介してドライバ２の制御信号電極９に接続する。すなわち、実際にはタイミング発生装置２４の端子２５は、ボンデングパッド５ａ及び５ｂの数と同じ数だけであり、論理回路を介して、通常の制御装置が行うようにドライバ２を個々に駆動する。
【００２３】
尚、このタイミング発生装置２４は、本例ではチップ基板１に対して外付けとして説明しているが、チップ基板１に内蔵としても良い。その場合は、駆動回路の形成と同時にタイミング発生装置２４及びプローブ１８を駆動回路と同様にＬＳＩ形成処理技術によって形成してボンデングパッド５ａ及び５ｂにより外部の検査用電源圧２３及び検知器１９と接続するようにすると良い。
【００２４】
図２に示すように、横一列に並んだ３０４個のドライバ２の出力は、上述したように内部パッド４を介してプローブ１８で短絡されている。ドライバ２はオープンコレクタとなっているのでタイミング発生装置２４からの駆動信号が印加されない状態では、ドライバ２はオープンコレクタとなっている。プローブ１８の電位は検査用電源２３の電圧Ｖ１となり、検知器１９には電圧Ｖ１が入力される。抵抗２２の抵抗値は上述したようにプローブ１８の抵抗値よりも充分に大きいから、ここでドライバ２に駆動信号を印加してオンにすると、プローブ１８の電位は略グランド（ＧＮＤ）電位となり、検知器１９にはグランド電位が入力される。また、ドライバ２をオフにすると、ブロープ１８の電位は検査用電源２３の電圧Ｖ１になる。このことを用いて動作チェック装置は駆動回路が正常に動作するか否かを検査する。
【００２５】
図３は、上述した構成の動作チェック装置による駆動回路の検査（動作チェック）を行う処理のフローチャートである。尚、この処理では、タイミング発生装置２４は、カウンタＫを用い、ドライバ２−０からドライバ２−３０３まで順に動作させる（駆動信号をオンにする）。その動作させるタイミングは検知器１９にも出力される。検知器１９はタイミング発生装置２４から特定のドライバ２を動作させたときの動作状態を読み取り、正常であればタイミング発生装置２４に次のドライバ２を動作させる信号を送り、異常であればエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。 同図に示すように、先ず、カウンタＫを「０」クリアして初期化して（ステップＳ１）、続いて、Ｋ番目のドライバ２（最初は０１番目のドライバ２−０）への駆動信号をオン（Ｋ番目のドライバ２以外の駆動信号は全てオフ）にする（ステップＳ２）。
【００２６】
検知回路１９は、入力するプローブ１８の電位がグランド（ＧＮＤ）電位になっているか否かを判別する（ステップＳ３）。この判別で、プローブ１８の電位がグランド（ＧＮＤ）電位になっていれば（Ｓ３がＹ）、いま駆動信号を印加したドライバ２は、オンしている、すなわち正常に動作している。検知回路１９は、ドライバ２が正常に動作していることをタイミング発生装置２４に通知する。
【００２７】
この場合は、タイミング発生装置２４は、カウンタＫの値Ｋを参照し、「Ｋ≧３０３」であるか否か、すなわち全てのドライバ２の検査が終了しているか否かを判別する（ステップＳ４）。そして、未だ全てのドライバ２の検査が終了していない場合は（Ｓ４がＮ）、カウンタＫの値Ｋを「１」インクリメントして（ステップＳ５）、ステップＳ２に戻り、ステップＳ２〜ステップＳ４を繰り返す。これにより、ステップＳ３で異常が生じない、すなわち、「プローブ１８の電位」≠「グランド（ＧＮＤ）電位」とならない限り、ステップＳ５からステップＳ２〜Ｓ４が繰り返されて、３０４個のドライバ２の動作チェックが進行する。
【００２８】
そして、上記ステップＳ３で、「プローブ１８の電位」≠「グランド（ＧＮＤ）電位」が検知回路１９によって検出されたときは（Ｓ３がＮ）、ドライバ２は、オンしていない、すなわち、動作が不良であるか又は個別電極３が断線していることになる。したがって、この場合は、エラー処理を行う（ステップＳ８）。このエラー処理は、不図示のエラー処理装置にエラー信号を出力する処理である。エラー処理装置は、警告灯の点灯又は点滅、あるいは、ブザーの放音、あるいは、表示装置に不具合発生の報知表示などを行う処理装置である。
【００２９】
また、上記ステップＳ３で、常に判別がＹ（「プローブ１８の電位」＝「グランド（ＧＮＤ）電位」）であれば、やがて、ステップＳ４で、カウンタＫの値が「Ｋ≧３０３」となって３０４個の全てのドライバ２の動作チェックが一応終了したことが判明する（Ｓ４がＹ）。
【００３０】
この場合は、先ず、オンしているドライバ２をオフにして（ステップＳ６）、続いて、検知回路１９に入力するプローブ１８の電位が検査用電源２３の電位Ｖ１になっているか否かを判別する（ステップＳ７）。この判別で、プローブ１８の電位が検査用電源２３の電位Ｖ１になっていれば（Ｓ７がＹ）、異常がないので処理を終了する。
【００３１】
一方、「プローブ１８の電位」≠「検査用電源２３の電位Ｖ１」であれば、駆動回路のどこかに上記のステップＳ３では検出できないような異常であるので（Ｓ７がＮ）、この場合は、ステップＳ８のエラー処理を行って処理を終了する。
【００３２】
図４は、上記第１の実施の形態における変形例の等価回路を示す図である。尚、同図にはタイミング発生装置を図示していないが、図２のタイミング発生装置２４と同様な構成のタイミング発生装置が設けられている。また、３０４個のドライバを、ドライバＱ（Ｑ３０３、Ｑ３０２、Ｑ３０１、Ｑ３００、・・・、Ｑ０、Ｑ１、Ｑ２・・・Ｑ３０３）で示している。また、本例では、図１に示したプローブ１８を、単位長さ当たりの抵抗値が均一な構成のプローブ２６として示している。
【００３３】
したがって、等価回路は、図４に示すように、各ドライバＱの出力、つまり図１の内部パッド４が、３０３個の抵抗アレーＲ（Ｒ３０２、Ｒ３０１、Ｒ３００、Ｒ２９９、・・・、Ｒ０、Ｒ１、Ｒ２、・・・Ｒ３０２）で接続された形となる。これら３０３個の各抵抗Ｒ０〜Ｒ３０２の抵抗値は、各々同一の抵抗値となっている。
【００３４】
また、ドライバＱ３０３から抵抗Ｒ２２及び検知器１９までの間は、抵抗がほぽゼロあるいはプローブ２６及び抵抗Ｒ２２の抵抗値と比べて無視できるくらい低い抵抗の導線で接続される。
【００３５】
図５は、上述した構成の動作チェック装置による駆動回路の検査を行う処理のフローチャートである。尚、この処理においても、図示を省略したタイミング発生装置は、カウンタＫを用い、ドライバＱ０からドライバＱ３０３まで順に動作させる。その動作させるタイミングは検知器１９にも出力される。検知器１９はタイミング発生装置２４から特定のドライバＱを動作させたときの後述する電圧の変化を読み取り、正常であればタイミング発生装置２４に次のドライバＱを動作させる信号を送り、異常であれば異常に応じた各種のエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。
【００３６】
図５において、先ず、カウンタＫを「０」クリアして初期化し（ステップＳ１０１）、続いて、Ｋ番目のドライバＱ（最初はドライバＱ０）のみに対して駆動信号をオンにする（ステップＳ１０２）。続いて、検知回路１９により検出された電圧を参照して、後述する式（１）が成立しているか否かを判別する（ステップＳ１０３）。
【００３７】
この処理では、ドライバＱの最大番号個数を「ｎ」（本例ではｎ＝３０３）とし、抵抗２２の抵抗値を「Ｒ２２」とし、抵抗アレーＲの均一な各抵抗値を「Ｒ」としたとき、Ｋ番目のドライバＱをオンした時に検知器１９に入力する電圧を「Ｖｓ」として、次式、
Ｖｓ＝〔｛Ｒ×（ｎ−Ｋ）｝／｛Ｒ２２＋Ｒ×（ｎ−Ｋ）｝〕×Ｖ１ ・・・・・（１）が成立する。これを式（１）として上記のステップＳ１０３で演算することにより、検知回路１９により検出された電圧Ｖｓを検証している。
【００３８】
そして、上記の式（１）が成立したときは（Ｓ１０３がＹ）、ドライバＱは正常に動作しているのであり、この場合は続いてカウンタＫの値が「Ｋ≧３０３」（全てのドライバＱの検査が終了）か否かを判別し（ステップＳ１０４）、「Ｋ＜３０３」なら未だ全てのドライバＱの検査が終了していないので（Ｓ１０４がＮ）、カウンタＫを「１」インクリメントして（ステップＳ１０５）、ステップＳ１０２に戻り、ステップＳ１０２〜ステップＳ１０４を繰り返す。
【００３９】
一方、上記の式（１）が成立しないときは（Ｓ１０３がＮ）、この場合の不具合は２つある。これを次にチェックする。すなわち、次式、
Ｖｓ＜〔｛Ｒ×（ｎ−Ｋ）｝／｛Ｒ２２＋Ｒ×（ｎ−Ｋ）｝〕×Ｖ１ ・・・・・（２）が成立するか否かを判別する。そして、式（２）が成立するときは（Ｓ１０６がＹ）、例えば図４に示すドライバＱ３００をオンしたとするとドライバＱ３００よりも検知器１９に近い側のドライバＱの出力、例えばｅ−ｆ間又はｆ−ｇ間に破線で示すように短絡が起きているか、或いは何れかのドライバＱの出力がグランド（ＧＮＤ）に短絡しているかの異常である。したがって、この場合は、例えば短格異常がある旨を報知するなどの短格異常処理を行って（ステップＳ１０７）、処理を終了する。
【００４０】
また、式（２）が成立しないときは（Ｓ１０６がＮ）、具体的にはＶｓ＝Ｖ１となる場合であるが、この場合はドライバＱの出力線（例えば個別電極３）の断線あるいはドライバＱの動作不良である。したがって、断線あるいは動作不良である旨を報知する等の断線又は動作不良の処理を行って（ステップＳ１０８）、処理を終了する。
【００４１】
上記のステップＳ１０３における上述したような不具合が無いときは、３０４個のドライバＱの駆動が順次進行して、ステップＳ１０４で「Ｋ≧３０３」となったことを確認して（Ｓ１０４がＹ）、駆動信号がオンとなっているドライバＱの駆動信号をオフにする（ステップＳ１０９）。続いて、検知回路１９に入力する電位Ｖｓが検査用電位Ｖ１になっているか否かを判別する（ステップＳ１１０）。
【００４２】
そして、「Ｖｓ＝Ｖ１」であれば（Ｓ１１０がＹ）、異常がないので処理を終了する。一方、「Ｖｓ≠Ｖ１」なら、最初のドライバＱ０が短絡していると考えられるのでＱ０短絡の処理を行う。または、ステップＳ１０６でチェックができなかった異常があった場合は最終的に上記のテップＳ１１０の判別で「Ｖｓ≠Ｖ１」となって異常が検出されるので「その他の異常処理」を行って（ステップＳ１１１）、処理を終了する。
【００４３】
図６は、第２の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。同図に示すように本例では、３０４個のドライバＴ（Ｔ０、・・・、Ｔ３０１、Ｔ３０２、Ｔ３０３）の内部パッド４（４−０、・・・、４−３０１、４−３０２、４−３０３）のうち、０、２、４、・・・、３０２の偶数個目の内部パッドと、１、３、５、・・・、３０１、３０３の奇数個目の内部パッドとを、ドライバからの延出方向に相互にずらして配置している。つまり、内部パット４がチップ基板１のドライバＴの配列方向に対しほぼ直角方向に、交互に位置ずれして配置されている。
【００４４】
本例では２個のプローブ２８及び２９を用意し、図６に示すように、偶数番目の内部パッド４−０、・・・、４−３０２のパッド列にはプローブ２８を当接させ、奇数番目の内部パッド４−１、・・・、４−３０１、４−３０３のパッド列にはプローブ２９を当接させる。このようにすると、隣り合うドライバＴは、互いに異なるプローブ２８又は２９に接続されることになる。
【００４５】
図７は、上記第２の実施の形態における動作チェック装置と駆動回路の等価回路を示す図である。尚、同図におけるドライバ、内部パッド及びプローブの機能部には、図６の構成のドライバ、内部パッド及びプローブと同一の番号を付与して示している。また図７にはタイミング発生装置を図示していないが、図２のタイミング発生装置２４と同様な構成のタイミング発生装置が設けられている。また、本例では、図７に示すように、夫々のプローブ２８、２９には所定の検査用電圧Ｖ１が、抵抗３０又は３１を介して接続されている。
【００４６】
図８は、上記第２の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。尚、この処理においても、図示を省略したタイミング発生装置は、カウンタＫを用い、ドライバＴ０からドライバＴ３０３まで順に駆動信号を印加し、その印加のタイミングを検知器３２に出力する。検知器３２はタイミング発生装置から特定のドライバＴを動作させたときのプローブ２８又はプローブ２９から入力する電圧を読み取り、正常であればタイミング発生装置に次のドライバＴを動作させる信号を送り、異常であればエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。
【００４７】
図８において、先ず、カウンタＫを「０」クリアして初期化し（ステップＳ２０１）、続いて、Ｋ番目のドライバＴ（最初はドライバＴ０）のみに対して駆動信号を印加（オン）する（ステップＳ２０２）。続いて、いまオンしたＫ番目のドライバＴ（以下、着目ドライバＴという）がプローブ２８とプローブ２９のどちらのプローブに接続されているかを判断する（ステップＳ２０３）。この処理は、カウンタＫの値Ｋが偶数か奇数かを判断する処理である。
【００４８】
そして、カウンタＫの値Ｋが偶数であれば、着目ドライバＴはプローブ２８と接続していると判断し（Ｓ２０３がＹ）、この場合は、検知回路３２により検出されているプローブ２８の電圧を参照して、プローブ２８の電位がグランド（ＧＮＤ）電位であるか否か、つまり着目ドライバＴが正常にオンしているか否かを判別する（ステップＳ２０４）。
【００４９】
ここで着目ドライバＴが正常にオンしていれば（Ｓ２０４がＹ）、更にプローブ２９の電位が検査用電源電圧Ｖ１の電位であるか否かを判別する（ステップＳ２０５）。この処理は、着目ドライバＴの個別電極３と、これに隣接するドライバＴの個別電極３との間に短絡があるか否かを調べる処理であり、ここで、プローブ２９の電位が検査用電源電圧Ｖ１の電位であれば正常であり（Ｓ２０５がＹ）、この場合は、続いてカウンタＫの値が「Ｋ≧３０３」（全てのドライバＴの検査が終了）か否かを判別し（ステップＳ２０６）、「Ｋ＜３０３」なら未だ全てのドライバＴの検査が終了していないので（Ｓ２０６がＮ）、カウンタＫを「１」インクリメントして（ステップＳ２０７）、ステップＳ２０２に戻り、ステップＳ２０２〜ステップＳ２０６を繰り返す。
【００５０】
上記のステップＳ２０５で、プローブ２９の電位が検査用電源電圧Ｖ１の電位でない、すなわちグランド（ＧＮＤ）電位であると（Ｓ２０５がＮ）、これは隣接同士のドライバＴで個別電極３が短絡していることを示している。したがって、この場合は、エラー処理を行う（ステップＳ２０８）。
【００５１】
また、上記ステップＳ２０４で、プローブ２８の電位がグランド（ＧＮＤ）電位でない、すなわち検査用電源電圧Ｖ１の電位であると（Ｓ２０４がＮ）、これは着目ドライバＴがオンしていない、すなわち着目ドライバＴが動作不良を起しているか又は個別電極３が断線していることを示している。したがって、この場合も、ステップＳ２０８に移行してエラー処理を行う。
【００５２】
一方、上記ステップＳ２０３の判別で、カウンタＫの値Ｋが奇数であれば、着目ドライバＴはプローブ２９と接続している（Ｓ２０３がＮ）。この場合は、検知回路３２により検出されているプローブ２９の電圧を調べ、プローブ２９の電位がグランド（ＧＮＤ）電位であるか否かを判別し（ステップＳ２０９）、グランド（ＧＮＤ）電位であれば、着目ドライバＴは正常にオンしている（Ｓ２０９がＹ）。この場合は、更にプローブ２８の電位が検査用電源電圧Ｖ１の電位であるか否かを判別し（ステップＳ２１０）、プローブ２８の電位が検査用電源電圧Ｖ１の電位であれば正常であるので（Ｓ２１０がＹ）、上記のステップＳ２０６の処理に移行する。
【００５３】
もし、上記のステップＳ２１０で、プローブ２８の電位が検査用電源電圧Ｖ１の電位でないときは、隣接同士のドライバＴで個別電極３が短絡しているので（Ｓ２１０がＮ）、上記のステップＳ２０８のエラー処理に移行する。また、ステップＳ２０９でプローブ２９の電位がグランド（ＧＮＤ）電位でないときは（Ｓ２０９がＮ）、着目ドライバＴが動作不良を起しているか又は個別電極３が断線しているので、この場合も、ステップＳ２０８のエラー処理に移行する。
【００５４】
このように、駆動回路のドライバの動作不良、断線、短絡等の不具合を、内部パッド毎にプローブを立てることなく、図１に示したように１個のプローブを全部の内部パッドに一括して接触させるか、又は図６に示したように複数個のプローブを、グループ分けした内部パッドに夫々一括して接触させて、駆動回路の検査を行うことができる。
【００５５】
尚、図１では３０４本の出力端子（内部パッド４）を一つのプローブで接続したが、プローブが容易に当接できる数の出力端子毎に分けて複数のプローブを当接させ、各プローブを並行して同時に検査しても良い。例えば５０本の出力端子を同時に短絡すると本例の場合は１本のプローブの長さは４２．３μｍ×５０≒２．１ｍｍ となり、このようなピッチであれば容易にプロープの当接が可能である。図６の構成にも同様な考え方が適用できる。
【００５６】
また、図６においては奇数番目同士と偶数番目同士の内部パッド４をプローブ２８、２９で短絡したが、これは例えば内部パッド３個毎、４個毎のように更に多くのグループに分けても良いし、プローブ２８、２９を図４に示すような単位長さ当たりの抵抗値が均一なプローブ２６のように構成しても良い。
【００５７】
更にまた、上述した実施の形態では、いずれもドライバ列が１列で構成されている例をとって説明したが、ドライバ列が複数列であっても同様に検査できる。すなわち、ドライバ列がＮ列であるときは、第１実施形態ではＮ列のドライバ列に対応するＮ本のプローブを用い、第２実施形態ではＮ×２本のプローブを用いれば良い。
【００５８】
【発明の効果】
以上詳細に説明したように、本発明によれば、１個の検査用プローブを全部の内部パッドに一括して接触させ、又は複数個のプローブをグループ分けした内部パッドに夫々一括して接触させて出力素子及び出力素子の出力端子の動作チェックを行うことができるので、配設間隔の微細な内部バッドであっても出力素子又は出力素子の出力端子の良否を検査することが容易に可能となる。
【００５９】
また、内部パッドと同じ数のプローブを必要とせず簡単な構成で検査ができるので、出力素子作成の前工程終了時あるいは前工程終了後の中間製品を受け入れて行う後工程の開始直前等の任意の段階で検査をすることが可能となって便利である。
【図面の簡単な説明】
【図１】第１の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。
【図２】第１の実施の形態における動作チェック装置と駆動回路との接続関係の等価回路を示す図である。
【図３】第１の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図４】第１の実施の形態における変形例の等価回路を示す図である。
【図５】変形例の構成の動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図６】第２の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。
【図７】第２の実施の形態における動作チェック装置と駆動回路の等価回路を示す図である。
【図８】第２の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図９】チップ基板加工の前工程を終了した後の構成を模式的に示す平面図である。
【図１０】チップ基板に対する後工程の加工により印字ヘッドを形成した状態を示す平面図である。
【図１１】図１０のチップ基板上の構成の等価回路を示す図である。
【図１２】図１０の１個の発熱素子部分のＡ−Ａ′断面矢視図である。
【符号の説明】
１ チップ基板
２（２−０、２−１、２−２、２−３、・・・２−３０３４） ドライバ
３ 個別電極
４、４−０、・・・、４−３０１、４−３０２、４−３０３ 内部パッド
５ａ、５ｂ ボンディングパッド
６ 発熱部
７ 個別配線電極
８ 共通電極
９ 制御信号電極
１０ 印字ヘッド
１１ 保護層
１２ 発熱抵抗体膜
１３ 隔壁
１４ オリフィス板
１５ オリフィス
１６ インク流路
１８ プローブ
１９ 検知器
２１ 接続点
２２ 抵抗
２３ 検査用電源
２４ タイミング発生装置
２５ 端子
２６ プローブ
Ｑ０、・・・、Ｑ３０１、Ｑ３０２、Ｑ３０３ ドライバ
２８、２９ プローブ
Ｔ０、・・・、Ｔ３０１、Ｔ３０２、Ｔ３０３ ドライバ
３０、３１ 抵抗
３２ 検知器
【発明の属する技術分野】
本発明は、駆動回路等の複数の出力素子及びこれら出力素子の出力端子の断線や短絡等の異常を検査する動作チェック装置に関する。
【０００２】
【従来の技術】
従来より、インクジェット方式のプリンタが広く用いられている。インクジェット方式の印字ヘッドには、ピエゾ抵抗素子（圧電素子）の変形によってインク滴を飛ばすピエゾ方式や、発熱素子の発熱による熱気泡の圧力でインク滴を飛ばすサーマル方式を用いたものがある。サーマル式には更にインク滴の吐出方向により二通りの構成があり、一つは発熱素子の発熱面に平行する方向にインク滴を吐出する構成のサイドシュータ型と呼称されるものであり、他は発熱素子の発熱面に垂直な方向にインク滴を吐出する構成のルーフシュータ型又はトップシュータ型と呼称されるものである。このルーフシュータ型の印字ヘッドを備えたプリンタは、消費電力が極めて小さくて済み、経済的であることが知られている。
【０００３】
上記のような印字ヘッドには、設計上の方針にもよるが一般に６４個、１２８個、又は２５６個というように極めて多数の圧電素子や発熱素子が、例えば３００ｄｐｉ（ドット／インチ）の密度（１ｍｍ当り約１２個）で縦１列に並んで配置されており、これらは駆動回路の出力端子に接続されて駆動される。そのような駆動回路は、印字ヘッドが形成されるシリコンウエハのチップ基板上に、印字ヘッド製造の加工工程の前工程で、ＬＳＩ形成処理技術により作成される。
【０００４】
図９は、そのようなチップ基板の前工程の加工を終了した後の構成を模式的に示す平面図である。同図に示すように、チップ基板１上には、チップ基板１の長手方向に並設して形成された３０４個の出力素子としてのドライバ２（２−０、２−１、２−２、２−３、・・・２−３０３４）と、これらのドライバ２の先に夫々接続して形成された個別電極３と、これらの個別電極３の先に夫々接続して形成された出力端子としての内部パッド４からなる駆動回路が形成されている。この駆動回路には、上記のドライバ２の他に、特には図示しないが、ドライバ２に接続する論理回路も同じくＬＳＩ形成処理技術により形成されている。これら３０４個のドライバ２は、印字解像度が６００ｄｐｉの印字ヘッド用の場合であれば、その配設ピッチ、つまり内部パッド４の配列ピッチｐは４２．３μｍである。
【０００５】
チップ基板１上には、長手方向の両端に上記のドライバ２を外部から駆動制御する制御信号線に接続するためのボンディングパッド５ａや外部電源に接続するためのボンディングパッド５ｂも形成されている。これらボンデイングパッド５ａ及び５ｂの配設ピッチｃは、印字ヘッドの解像度に関係なく設定でき、通常は２００μｍに設定される場合が多い。このように、前工程が終了した時点では、チップ基板１は、内部パッド４及びボンディングパッド５ａ、５ｂ以外の部分は保護層によって覆われている。
【０００６】
図１０は、上記のチップ基板１に対する後工程の加工により印字ヘッドを形成した状態を示す平面図である。尚、同図はこれらの上に積層されている隔壁及びオリフィス板の図示を省略している。同図に示すように、チップ基板１上には、薄膜形成処理技術によって、３０４個の発熱部６がチップ基板１の長手方向に１列になって並設されている。これらの発熱部６は、一端を同じく薄膜形成処理技術によって形成された個別配線電極７により、内部パッド４及び個別電極３を介して駆動回路２と接続され、他端を同じく薄膜形成処理技術によって形成された共通電極８に接続されている。これら発熱部６、個別配線電極７及び共通電極８により３０４個の発熱素子が形成されている。
【０００７】
図１１は、図１０のチップ基板１上の構成の等価回路を示す図である。尚、図１１には、図１０と同一の機能を有する部分には図１０と同一の番号を付与して示している。図１１に示すように、発熱部６の一方の端部に接続する共通電極８には、ボンディングパッド５ｂを介して外部から電力が供給される。発熱部６の他方の端部に個別配線電極７、内部パッド４及び個別電極３及を介して接続するドライバ２は、制御信号電極９に外部の制御部から入力される信号により選択的に通電制御される。
【０００８】
図１２は、図１０に示すチップ基板１上に形成された印字ヘッドの１個の発熱素子部分のＡ−Ａ′断面矢視図である。尚、図１２には、図１０では図示を省略した隔壁及びオリフィス板も示している。図１２に示すように、チップ基板１の印字ヘッド１０は、チップ基板１の上一面を覆う保護層１１の上に形成された発熱抵抗体膜１２と、この発熱抵抗体膜１２をパターン化することにより形成された上述の発熱部６と、この発熱部６の両端部に夫々接続する上述の個別配線電極７及び共通電極８と、個別配線電極７の配設部全域を覆って積層された隔壁１３と、この隔壁１３の上に積層されたオリフィス板１４とから成り、オリフィス板１４にはインク吐出ノズルであるオリフィス１５が上記の発熱部６に対向する位置に穿設され、共通電極８の上にはオリフィス板１４との間に、隔壁１３の厚さに対応する高さのインク流路１６が形成されている。
【０００９】
このインク流路１６を介して外部のインクカートリッジ等からインクが発熱部６に供給される。発熱部６は個別配線電極７と共通電極８を介して図１０の駆動回路２によって発熱駆動されて発熱し、発熱部６の表面に瞬時に膜気泡を発生させる。この膜気泡の成長圧力により、発熱部６上方のインクが、インク滴となってオリフィス１５から図の矢印Ｂで示すように不図示の用紙面に向けて吐出される。
【００１０】
ところで、上記のように印字ヘッド１０の発熱部６を発熱駆動する駆動回路の内部に断線、短絡、その他の障害があると、発熱部６を正常に発熱駆動することができない。３０４個の発熱部６のうち、１個でも発熱不良があると、つまり３０４個のオリフィス１５のうち、１個でもインクの吐出不良があると、正常な印字画像を形成することが出来ない。このような駆動回路の不良が、上述した後工程による印字ヘッド１０を形成した後で発見されたのでは、後工程で多くの時間を不良品の製造に費やしたことになり、極めて効率が悪い。
【００１１】
また、後工程による印字ヘッド１０を形成した後での不良の発生は、駆動回路の不良によるものか、印字ヘッドの不良によるものか、つまり不良の原因が前工程にあったのか後工程にあったのかの判断がつけ難い。このように不良の原因が不明であると改善の対策が立たず極めて不都合である。
【００１２】
したがって、前工程の終了段階で、駆動回路のドライバ２の動作テストを行って不良品を排除し、後工程には良品のみが供給されるようにする必要がある。しかし、そのようなドライバ２の動作テストを行うためには、図９に示す前工程終了後のチップ基板１の駆動回路の各端子、すなわちボンディングパッド５ａと５ｂ及び各ドライバ２の内部パッド４に、検査装置のプローブ（探針）を当てて検査する必要がある。
【００１３】
ところが、ボンディングパッド５ａ及び５ｂにプローブを当てるのはボンディングパッド５ａ及び５ｂの配置ピッチｃが２００μｍなので問題はないが、ドライバ２の出力が接続されている内部パッド４にプローブを当てるのは、印字ヘッド１０の解像度が高い程、すなわち内部パッド４の配設ピッチｐが細かいほど困難になってくる。図９の例のように解像度が６００ｄｐｉであると内部パッド４の配設ピッチは４２．３μｍであるから、このような狭い間隔で３０４個ものプローブを用いて検査するのは生産効率を考慮すると実質的には不可能に近い。容易ではなく、予め検査装置そのものを特注する必要がある。しかし、これでは時間と費用が掛り過ぎるという問題が発生する。
【００１４】
本発明の課題は、上記従来の実情に鑑み、複数の出力素子及びこれら出力素子の出力端子の断線や短絡その他の異常を検査することが容易な動作チェック装置を提供することである。
【００１５】
【課題を解決するための手段】
以下に、本発明に係わる動作チェック装置の構成を述べる。
先ず、請求項１記載の発明の動作チェック装置は、複数の出力素子が配列された回路基板の上記出力素子及び該出力素子の出力端子の動作チェック装置であって、複数の上記出力端子の少なくとも一部の上記出力端子同士を短絡して接続するプローブと、複数の上記出力素子を順次動作させるタイミング発生装置と、上記プローブに抵抗を介して接続された電源と、上記プローブと上記抵抗の接続点の電位を検知する検知器と、を有し、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の異常をチェックするように構成される。
【００１６】
次に、請求項２記載の発明の動作チェック装置は、複数の出力素子が配列された回路基板の上記出力素子及び所定の上記出力素子毎に配列方向に対しほぼ直角方向に位置ずれした複数のグループよりなる上記出力端子の動作チェック装置であって、各上記グループの上記出力端子の少なくとも一部の上記出力端子同士を短絡して接続する複数のプローブと、各上記グループ毎の複数の上記出力素子を順次動作させるタイミング発生装置と、各上記プローブに各々抵抗を介して接続された電源と、各上記プローブと各上記抵抗の接続点の電位を検知する検知器と、を有し、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の異常をチェックするように構成される。
【００１７】
上記異常は、例えば請求項３記載のように、短絡又は断線である。そして、例えば請求項４記載のように、上記プローブは単位長さ当たりの抵抗値が一定であり、上記検知器によって上記出力素子が動作したときの上記接続点の上記電位の状態を検知することにより上記出力素子及び上記出力端子の断線及び短絡をチェックするように構成される。
【００１８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
図１は、第１の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。尚、同図において動作チェック装置により動作チェックを受けるチップ基板の構成は図９に示したチップ基板１と同一の構成であるので、この図１のチップ基板の各部の構成には、図９と同一の番号を付与して示している。
【００１９】
図１に示すように、動作チェック装置のプローブ１８は、右端のドライバ２−０の内部パッド４から左端のドライバ２−３０３の内部パッド４まで３０４個の全てのドライバ２の内部パッド４に接続されて、全ての内部パッド４を短絡させた状態になっている。このように全ての内部パッド４に接続するのであるから、内部パッド４の配設ピッチｐが如何に高密度であっても何等支障が無く、すなわち、プローブ１８と内部パッド４との接続には、内部パッド４の配設ピッチｐの影響を受けることがない。
【００２０】
尚、この場合、プローブ１８は、内部パッド４と接触する面を導電性ゴムなどの弾性体で構成するのが好ましく、これにより、適宜の押圧力をプローブ１８に加えることにより、プローブ１８と３０４個の内部パッド４との接触を確実にすることができる。
【００２１】
図２は、図１に示した駆動回路の各ドライバ２と動作チェック装置のプローブ１８及び図１では図示を省略したタイミング発生装置、検知器、検査用電源等との接続関係の等価回路を示す図である。図２に示すように、この動作チェック装置は、上述したプローブ１８と、このプローブ１８に抵抗２２を介して接続された検査用電源２３と、その抵抗２２の接続点２１に一方の端子を接続された検知器１９と、この検知器１９の他方の端子に接続されたタイミング発生装置２４とで構成されている。上記の抵抗２２の抵抗値は、プローブ１８の抵抗値より充分大きく設定されている。
【００２２】
上記のタイミング発生装置２４は、同図に示す等価回路ではドライバ２の数と同じ数の端子２５を、ドライバ２の制御信号電極９に夫々接続されているように示しているが、実際には、制御装置と駆動回路とを接続する場合と同様の接続方法でボンデングパッド５ａ及び５ｂを介してドライバ２の制御信号電極９に接続する。すなわち、実際にはタイミング発生装置２４の端子２５は、ボンデングパッド５ａ及び５ｂの数と同じ数だけであり、論理回路を介して、通常の制御装置が行うようにドライバ２を個々に駆動する。
【００２３】
尚、このタイミング発生装置２４は、本例ではチップ基板１に対して外付けとして説明しているが、チップ基板１に内蔵としても良い。その場合は、駆動回路の形成と同時にタイミング発生装置２４及びプローブ１８を駆動回路と同様にＬＳＩ形成処理技術によって形成してボンデングパッド５ａ及び５ｂにより外部の検査用電源圧２３及び検知器１９と接続するようにすると良い。
【００２４】
図２に示すように、横一列に並んだ３０４個のドライバ２の出力は、上述したように内部パッド４を介してプローブ１８で短絡されている。ドライバ２はオープンコレクタとなっているのでタイミング発生装置２４からの駆動信号が印加されない状態では、ドライバ２はオープンコレクタとなっている。プローブ１８の電位は検査用電源２３の電圧Ｖ１となり、検知器１９には電圧Ｖ１が入力される。抵抗２２の抵抗値は上述したようにプローブ１８の抵抗値よりも充分に大きいから、ここでドライバ２に駆動信号を印加してオンにすると、プローブ１８の電位は略グランド（ＧＮＤ）電位となり、検知器１９にはグランド電位が入力される。また、ドライバ２をオフにすると、ブロープ１８の電位は検査用電源２３の電圧Ｖ１になる。このことを用いて動作チェック装置は駆動回路が正常に動作するか否かを検査する。
【００２５】
図３は、上述した構成の動作チェック装置による駆動回路の検査（動作チェック）を行う処理のフローチャートである。尚、この処理では、タイミング発生装置２４は、カウンタＫを用い、ドライバ２−０からドライバ２−３０３まで順に動作させる（駆動信号をオンにする）。その動作させるタイミングは検知器１９にも出力される。検知器１９はタイミング発生装置２４から特定のドライバ２を動作させたときの動作状態を読み取り、正常であればタイミング発生装置２４に次のドライバ２を動作させる信号を送り、異常であればエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。 同図に示すように、先ず、カウンタＫを「０」クリアして初期化して（ステップＳ１）、続いて、Ｋ番目のドライバ２（最初は０１番目のドライバ２−０）への駆動信号をオン（Ｋ番目のドライバ２以外の駆動信号は全てオフ）にする（ステップＳ２）。
【００２６】
検知回路１９は、入力するプローブ１８の電位がグランド（ＧＮＤ）電位になっているか否かを判別する（ステップＳ３）。この判別で、プローブ１８の電位がグランド（ＧＮＤ）電位になっていれば（Ｓ３がＹ）、いま駆動信号を印加したドライバ２は、オンしている、すなわち正常に動作している。検知回路１９は、ドライバ２が正常に動作していることをタイミング発生装置２４に通知する。
【００２７】
この場合は、タイミング発生装置２４は、カウンタＫの値Ｋを参照し、「Ｋ≧３０３」であるか否か、すなわち全てのドライバ２の検査が終了しているか否かを判別する（ステップＳ４）。そして、未だ全てのドライバ２の検査が終了していない場合は（Ｓ４がＮ）、カウンタＫの値Ｋを「１」インクリメントして（ステップＳ５）、ステップＳ２に戻り、ステップＳ２〜ステップＳ４を繰り返す。これにより、ステップＳ３で異常が生じない、すなわち、「プローブ１８の電位」≠「グランド（ＧＮＤ）電位」とならない限り、ステップＳ５からステップＳ２〜Ｓ４が繰り返されて、３０４個のドライバ２の動作チェックが進行する。
【００２８】
そして、上記ステップＳ３で、「プローブ１８の電位」≠「グランド（ＧＮＤ）電位」が検知回路１９によって検出されたときは（Ｓ３がＮ）、ドライバ２は、オンしていない、すなわち、動作が不良であるか又は個別電極３が断線していることになる。したがって、この場合は、エラー処理を行う（ステップＳ８）。このエラー処理は、不図示のエラー処理装置にエラー信号を出力する処理である。エラー処理装置は、警告灯の点灯又は点滅、あるいは、ブザーの放音、あるいは、表示装置に不具合発生の報知表示などを行う処理装置である。
【００２９】
また、上記ステップＳ３で、常に判別がＹ（「プローブ１８の電位」＝「グランド（ＧＮＤ）電位」）であれば、やがて、ステップＳ４で、カウンタＫの値が「Ｋ≧３０３」となって３０４個の全てのドライバ２の動作チェックが一応終了したことが判明する（Ｓ４がＹ）。
【００３０】
この場合は、先ず、オンしているドライバ２をオフにして（ステップＳ６）、続いて、検知回路１９に入力するプローブ１８の電位が検査用電源２３の電位Ｖ１になっているか否かを判別する（ステップＳ７）。この判別で、プローブ１８の電位が検査用電源２３の電位Ｖ１になっていれば（Ｓ７がＹ）、異常がないので処理を終了する。
【００３１】
一方、「プローブ１８の電位」≠「検査用電源２３の電位Ｖ１」であれば、駆動回路のどこかに上記のステップＳ３では検出できないような異常であるので（Ｓ７がＮ）、この場合は、ステップＳ８のエラー処理を行って処理を終了する。
【００３２】
図４は、上記第１の実施の形態における変形例の等価回路を示す図である。尚、同図にはタイミング発生装置を図示していないが、図２のタイミング発生装置２４と同様な構成のタイミング発生装置が設けられている。また、３０４個のドライバを、ドライバＱ（Ｑ３０３、Ｑ３０２、Ｑ３０１、Ｑ３００、・・・、Ｑ０、Ｑ１、Ｑ２・・・Ｑ３０３）で示している。また、本例では、図１に示したプローブ１８を、単位長さ当たりの抵抗値が均一な構成のプローブ２６として示している。
【００３３】
したがって、等価回路は、図４に示すように、各ドライバＱの出力、つまり図１の内部パッド４が、３０３個の抵抗アレーＲ（Ｒ３０２、Ｒ３０１、Ｒ３００、Ｒ２９９、・・・、Ｒ０、Ｒ１、Ｒ２、・・・Ｒ３０２）で接続された形となる。これら３０３個の各抵抗Ｒ０〜Ｒ３０２の抵抗値は、各々同一の抵抗値となっている。
【００３４】
また、ドライバＱ３０３から抵抗Ｒ２２及び検知器１９までの間は、抵抗がほぽゼロあるいはプローブ２６及び抵抗Ｒ２２の抵抗値と比べて無視できるくらい低い抵抗の導線で接続される。
【００３５】
図５は、上述した構成の動作チェック装置による駆動回路の検査を行う処理のフローチャートである。尚、この処理においても、図示を省略したタイミング発生装置は、カウンタＫを用い、ドライバＱ０からドライバＱ３０３まで順に動作させる。その動作させるタイミングは検知器１９にも出力される。検知器１９はタイミング発生装置２４から特定のドライバＱを動作させたときの後述する電圧の変化を読み取り、正常であればタイミング発生装置２４に次のドライバＱを動作させる信号を送り、異常であれば異常に応じた各種のエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。
【００３６】
図５において、先ず、カウンタＫを「０」クリアして初期化し（ステップＳ１０１）、続いて、Ｋ番目のドライバＱ（最初はドライバＱ０）のみに対して駆動信号をオンにする（ステップＳ１０２）。続いて、検知回路１９により検出された電圧を参照して、後述する式（１）が成立しているか否かを判別する（ステップＳ１０３）。
【００３７】
この処理では、ドライバＱの最大番号個数を「ｎ」（本例ではｎ＝３０３）とし、抵抗２２の抵抗値を「Ｒ２２」とし、抵抗アレーＲの均一な各抵抗値を「Ｒ」としたとき、Ｋ番目のドライバＱをオンした時に検知器１９に入力する電圧を「Ｖｓ」として、次式、
Ｖｓ＝〔｛Ｒ×（ｎ−Ｋ）｝／｛Ｒ２２＋Ｒ×（ｎ−Ｋ）｝〕×Ｖ１ ・・・・・（１）が成立する。これを式（１）として上記のステップＳ１０３で演算することにより、検知回路１９により検出された電圧Ｖｓを検証している。
【００３８】
そして、上記の式（１）が成立したときは（Ｓ１０３がＹ）、ドライバＱは正常に動作しているのであり、この場合は続いてカウンタＫの値が「Ｋ≧３０３」（全てのドライバＱの検査が終了）か否かを判別し（ステップＳ１０４）、「Ｋ＜３０３」なら未だ全てのドライバＱの検査が終了していないので（Ｓ１０４がＮ）、カウンタＫを「１」インクリメントして（ステップＳ１０５）、ステップＳ１０２に戻り、ステップＳ１０２〜ステップＳ１０４を繰り返す。
【００３９】
一方、上記の式（１）が成立しないときは（Ｓ１０３がＮ）、この場合の不具合は２つある。これを次にチェックする。すなわち、次式、
Ｖｓ＜〔｛Ｒ×（ｎ−Ｋ）｝／｛Ｒ２２＋Ｒ×（ｎ−Ｋ）｝〕×Ｖ１ ・・・・・（２）が成立するか否かを判別する。そして、式（２）が成立するときは（Ｓ１０６がＹ）、例えば図４に示すドライバＱ３００をオンしたとするとドライバＱ３００よりも検知器１９に近い側のドライバＱの出力、例えばｅ−ｆ間又はｆ−ｇ間に破線で示すように短絡が起きているか、或いは何れかのドライバＱの出力がグランド（ＧＮＤ）に短絡しているかの異常である。したがって、この場合は、例えば短格異常がある旨を報知するなどの短格異常処理を行って（ステップＳ１０７）、処理を終了する。
【００４０】
また、式（２）が成立しないときは（Ｓ１０６がＮ）、具体的にはＶｓ＝Ｖ１となる場合であるが、この場合はドライバＱの出力線（例えば個別電極３）の断線あるいはドライバＱの動作不良である。したがって、断線あるいは動作不良である旨を報知する等の断線又は動作不良の処理を行って（ステップＳ１０８）、処理を終了する。
【００４１】
上記のステップＳ１０３における上述したような不具合が無いときは、３０４個のドライバＱの駆動が順次進行して、ステップＳ１０４で「Ｋ≧３０３」となったことを確認して（Ｓ１０４がＹ）、駆動信号がオンとなっているドライバＱの駆動信号をオフにする（ステップＳ１０９）。続いて、検知回路１９に入力する電位Ｖｓが検査用電位Ｖ１になっているか否かを判別する（ステップＳ１１０）。
【００４２】
そして、「Ｖｓ＝Ｖ１」であれば（Ｓ１１０がＹ）、異常がないので処理を終了する。一方、「Ｖｓ≠Ｖ１」なら、最初のドライバＱ０が短絡していると考えられるのでＱ０短絡の処理を行う。または、ステップＳ１０６でチェックができなかった異常があった場合は最終的に上記のテップＳ１１０の判別で「Ｖｓ≠Ｖ１」となって異常が検出されるので「その他の異常処理」を行って（ステップＳ１１１）、処理を終了する。
【００４３】
図６は、第２の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。同図に示すように本例では、３０４個のドライバＴ（Ｔ０、・・・、Ｔ３０１、Ｔ３０２、Ｔ３０３）の内部パッド４（４−０、・・・、４−３０１、４−３０２、４−３０３）のうち、０、２、４、・・・、３０２の偶数個目の内部パッドと、１、３、５、・・・、３０１、３０３の奇数個目の内部パッドとを、ドライバからの延出方向に相互にずらして配置している。つまり、内部パット４がチップ基板１のドライバＴの配列方向に対しほぼ直角方向に、交互に位置ずれして配置されている。
【００４４】
本例では２個のプローブ２８及び２９を用意し、図６に示すように、偶数番目の内部パッド４−０、・・・、４−３０２のパッド列にはプローブ２８を当接させ、奇数番目の内部パッド４−１、・・・、４−３０１、４−３０３のパッド列にはプローブ２９を当接させる。このようにすると、隣り合うドライバＴは、互いに異なるプローブ２８又は２９に接続されることになる。
【００４５】
図７は、上記第２の実施の形態における動作チェック装置と駆動回路の等価回路を示す図である。尚、同図におけるドライバ、内部パッド及びプローブの機能部には、図６の構成のドライバ、内部パッド及びプローブと同一の番号を付与して示している。また図７にはタイミング発生装置を図示していないが、図２のタイミング発生装置２４と同様な構成のタイミング発生装置が設けられている。また、本例では、図７に示すように、夫々のプローブ２８、２９には所定の検査用電圧Ｖ１が、抵抗３０又は３１を介して接続されている。
【００４６】
図８は、上記第２の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。尚、この処理においても、図示を省略したタイミング発生装置は、カウンタＫを用い、ドライバＴ０からドライバＴ３０３まで順に駆動信号を印加し、その印加のタイミングを検知器３２に出力する。検知器３２はタイミング発生装置から特定のドライバＴを動作させたときのプローブ２８又はプローブ２９から入力する電圧を読み取り、正常であればタイミング発生装置に次のドライバＴを動作させる信号を送り、異常であればエラー処理を行う。また、以下の説明では、カウンタＫの値にカウンタ名と同じ「Ｋ」を用いている。
【００４７】
図８において、先ず、カウンタＫを「０」クリアして初期化し（ステップＳ２０１）、続いて、Ｋ番目のドライバＴ（最初はドライバＴ０）のみに対して駆動信号を印加（オン）する（ステップＳ２０２）。続いて、いまオンしたＫ番目のドライバＴ（以下、着目ドライバＴという）がプローブ２８とプローブ２９のどちらのプローブに接続されているかを判断する（ステップＳ２０３）。この処理は、カウンタＫの値Ｋが偶数か奇数かを判断する処理である。
【００４８】
そして、カウンタＫの値Ｋが偶数であれば、着目ドライバＴはプローブ２８と接続していると判断し（Ｓ２０３がＹ）、この場合は、検知回路３２により検出されているプローブ２８の電圧を参照して、プローブ２８の電位がグランド（ＧＮＤ）電位であるか否か、つまり着目ドライバＴが正常にオンしているか否かを判別する（ステップＳ２０４）。
【００４９】
ここで着目ドライバＴが正常にオンしていれば（Ｓ２０４がＹ）、更にプローブ２９の電位が検査用電源電圧Ｖ１の電位であるか否かを判別する（ステップＳ２０５）。この処理は、着目ドライバＴの個別電極３と、これに隣接するドライバＴの個別電極３との間に短絡があるか否かを調べる処理であり、ここで、プローブ２９の電位が検査用電源電圧Ｖ１の電位であれば正常であり（Ｓ２０５がＹ）、この場合は、続いてカウンタＫの値が「Ｋ≧３０３」（全てのドライバＴの検査が終了）か否かを判別し（ステップＳ２０６）、「Ｋ＜３０３」なら未だ全てのドライバＴの検査が終了していないので（Ｓ２０６がＮ）、カウンタＫを「１」インクリメントして（ステップＳ２０７）、ステップＳ２０２に戻り、ステップＳ２０２〜ステップＳ２０６を繰り返す。
【００５０】
上記のステップＳ２０５で、プローブ２９の電位が検査用電源電圧Ｖ１の電位でない、すなわちグランド（ＧＮＤ）電位であると（Ｓ２０５がＮ）、これは隣接同士のドライバＴで個別電極３が短絡していることを示している。したがって、この場合は、エラー処理を行う（ステップＳ２０８）。
【００５１】
また、上記ステップＳ２０４で、プローブ２８の電位がグランド（ＧＮＤ）電位でない、すなわち検査用電源電圧Ｖ１の電位であると（Ｓ２０４がＮ）、これは着目ドライバＴがオンしていない、すなわち着目ドライバＴが動作不良を起しているか又は個別電極３が断線していることを示している。したがって、この場合も、ステップＳ２０８に移行してエラー処理を行う。
【００５２】
一方、上記ステップＳ２０３の判別で、カウンタＫの値Ｋが奇数であれば、着目ドライバＴはプローブ２９と接続している（Ｓ２０３がＮ）。この場合は、検知回路３２により検出されているプローブ２９の電圧を調べ、プローブ２９の電位がグランド（ＧＮＤ）電位であるか否かを判別し（ステップＳ２０９）、グランド（ＧＮＤ）電位であれば、着目ドライバＴは正常にオンしている（Ｓ２０９がＹ）。この場合は、更にプローブ２８の電位が検査用電源電圧Ｖ１の電位であるか否かを判別し（ステップＳ２１０）、プローブ２８の電位が検査用電源電圧Ｖ１の電位であれば正常であるので（Ｓ２１０がＹ）、上記のステップＳ２０６の処理に移行する。
【００５３】
もし、上記のステップＳ２１０で、プローブ２８の電位が検査用電源電圧Ｖ１の電位でないときは、隣接同士のドライバＴで個別電極３が短絡しているので（Ｓ２１０がＮ）、上記のステップＳ２０８のエラー処理に移行する。また、ステップＳ２０９でプローブ２９の電位がグランド（ＧＮＤ）電位でないときは（Ｓ２０９がＮ）、着目ドライバＴが動作不良を起しているか又は個別電極３が断線しているので、この場合も、ステップＳ２０８のエラー処理に移行する。
【００５４】
このように、駆動回路のドライバの動作不良、断線、短絡等の不具合を、内部パッド毎にプローブを立てることなく、図１に示したように１個のプローブを全部の内部パッドに一括して接触させるか、又は図６に示したように複数個のプローブを、グループ分けした内部パッドに夫々一括して接触させて、駆動回路の検査を行うことができる。
【００５５】
尚、図１では３０４本の出力端子（内部パッド４）を一つのプローブで接続したが、プローブが容易に当接できる数の出力端子毎に分けて複数のプローブを当接させ、各プローブを並行して同時に検査しても良い。例えば５０本の出力端子を同時に短絡すると本例の場合は１本のプローブの長さは４２．３μｍ×５０≒２．１ｍｍ となり、このようなピッチであれば容易にプロープの当接が可能である。図６の構成にも同様な考え方が適用できる。
【００５６】
また、図６においては奇数番目同士と偶数番目同士の内部パッド４をプローブ２８、２９で短絡したが、これは例えば内部パッド３個毎、４個毎のように更に多くのグループに分けても良いし、プローブ２８、２９を図４に示すような単位長さ当たりの抵抗値が均一なプローブ２６のように構成しても良い。
【００５７】
更にまた、上述した実施の形態では、いずれもドライバ列が１列で構成されている例をとって説明したが、ドライバ列が複数列であっても同様に検査できる。すなわち、ドライバ列がＮ列であるときは、第１実施形態ではＮ列のドライバ列に対応するＮ本のプローブを用い、第２実施形態ではＮ×２本のプローブを用いれば良い。
【００５８】
【発明の効果】
以上詳細に説明したように、本発明によれば、１個の検査用プローブを全部の内部パッドに一括して接触させ、又は複数個のプローブをグループ分けした内部パッドに夫々一括して接触させて出力素子及び出力素子の出力端子の動作チェックを行うことができるので、配設間隔の微細な内部バッドであっても出力素子又は出力素子の出力端子の良否を検査することが容易に可能となる。
【００５９】
また、内部パッドと同じ数のプローブを必要とせず簡単な構成で検査ができるので、出力素子作成の前工程終了時あるいは前工程終了後の中間製品を受け入れて行う後工程の開始直前等の任意の段階で検査をすることが可能となって便利である。
【図面の簡単な説明】
【図１】第１の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。
【図２】第１の実施の形態における動作チェック装置と駆動回路との接続関係の等価回路を示す図である。
【図３】第１の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図４】第１の実施の形態における変形例の等価回路を示す図である。
【図５】変形例の構成の動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図６】第２の実施の形態における動作チェック装置のプローブとドライバの内部パッドとの当接関係を示す図である。
【図７】第２の実施の形態における動作チェック装置と駆動回路の等価回路を示す図である。
【図８】第２の実施の形態における動作チェック装置による駆動回路の検査を行う処理のフローチャートである。
【図９】チップ基板加工の前工程を終了した後の構成を模式的に示す平面図である。
【図１０】チップ基板に対する後工程の加工により印字ヘッドを形成した状態を示す平面図である。
【図１１】図１０のチップ基板上の構成の等価回路を示す図である。
【図１２】図１０の１個の発熱素子部分のＡ−Ａ′断面矢視図である。
【符号の説明】
１ チップ基板
２（２−０、２−１、２−２、２−３、・・・２−３０３４） ドライバ
３ 個別電極
４、４−０、・・・、４−３０１、４−３０２、４−３０３ 内部パッド
５ａ、５ｂ ボンディングパッド
６ 発熱部
７ 個別配線電極
８ 共通電極
９ 制御信号電極
１０ 印字ヘッド
１１ 保護層
１２ 発熱抵抗体膜
１３ 隔壁
１４ オリフィス板
１５ オリフィス
１６ インク流路
１８ プローブ
１９ 検知器
２１ 接続点
２２ 抵抗
２３ 検査用電源
２４ タイミング発生装置
２５ 端子
２６ プローブ
Ｑ０、・・・、Ｑ３０１、Ｑ３０２、Ｑ３０３ ドライバ
２８、２９ プローブ
Ｔ０、・・・、Ｔ３０１、Ｔ３０２、Ｔ３０３ ドライバ
３０、３１ 抵抗
３２ 検知器
Claims (4)
- 複数の出力素子が配列された回路基板の前記出力素子及び該出力素子の出力端子の動作チェック装置であって、
複数の前記出力端子の少なくとも一部の前記出力端子同士を短絡して接続するプローブと、
複数の前記出力素子を順次動作させるタイミング発生装置と、
前記プローブに抵抗を介して接続された電源と、
前記プローブと前記抵抗の接続点の電位を検知する検知器と、
を有し、
前記検知器によって前記出力素子が動作したときの前記接続点の前記電位の状態を検知することにより前記出力素子及び前記出力端子の異常をチェックすることを特徴とする動作チェック装置。 - 複数の出力素子が配列された回路基板の前記出力素子及び所定の前記出力素子毎に配列方向に対しほぼ直角方向に位置ずれした複数のグループよりなる前記出力端子の動作チェック装置であって、
各前記グループの前記出力端子の少なくとも一部の前記出力端子同士を短絡して接続する複数のプローブと、
各前記グループ毎の複数の前記出力素子を順次動作させるタイミング発生装置と、
各前記プローブに各々抵抗を介して接続された電源と、
各前記プローブと各前記抵抗の接続点の電位を検知する検知器と、
を有し、
前記検知器によって前記出力素子が動作したときの前記接続点の前記電位の状態を検知することにより前記出力素子及び前記出力端子の異常をチェックすることを特徴とする動作チェック装置。 - 前記異常は、短絡又は断線であることを特徴とする請求項２記載の動作チェック装置。
- 前記プローブは、単位長さ当たりの抵抗値が一定であり、前記検知器によって前記出力素子が動作したときの前記接続点の前記電位の状態を検知することにより前記出力素子及び前記出力端子の断線及び短絡をチェックすることを特徴とする請求項１、２又は３記載の動作チェック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213199A JP3829545B2 (ja) | 1999-08-27 | 1999-08-27 | 動作チェック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24213199A JP3829545B2 (ja) | 1999-08-27 | 1999-08-27 | 動作チェック装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001063023A JP2001063023A (ja) | 2001-03-13 |
| JP3829545B2 true JP3829545B2 (ja) | 2006-10-04 |
Family
ID=17084776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24213199A Expired - Fee Related JP3829545B2 (ja) | 1999-08-27 | 1999-08-27 | 動作チェック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3829545B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007078695A (ja) * | 2006-10-18 | 2007-03-29 | Casio Comput Co Ltd | 動作チェック装置 |
| US7841678B2 (en) * | 2006-12-04 | 2010-11-30 | Canon Kabushiki Kaisha | Element substrate, printhead, head cartridge, and printing apparatus |
-
1999
- 1999-08-27 JP JP24213199A patent/JP3829545B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001063023A (ja) | 2001-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752486B2 (ja) | インクジェット記録ヘッドおよびその検査方法ならびにインクジェット記録装置 | |
| JP3693115B2 (ja) | アクチュエータ装置及び液体噴射ヘッド並びにそれらの検査方法 | |
| US8070267B2 (en) | Ink jet recording head and production process thereof | |
| JP2007290361A (ja) | 液体吐出ヘッド及びそれを用いた液体吐出装置 | |
| US10434772B2 (en) | Printhead and printing apparatus | |
| JP2011251419A (ja) | 圧電アクチュエータ装置、及び、インクジェットヘッド | |
| JP4168558B2 (ja) | 集積回路基板 | |
| JP3829545B2 (ja) | 動作チェック装置 | |
| JP5040281B2 (ja) | 配線基板の接続構造およびその接続検査方法 | |
| US8287070B2 (en) | Drive control apparatus and ink-jet printer provided with the same | |
| JP4240125B2 (ja) | インクジェットヘッドの製造方法、インクジェットヘッドの検査方法及びインクジェット記録装置 | |
| JP2008279689A (ja) | 液滴吐出検査装置及び液滴吐出検査方法 | |
| US20100207974A1 (en) | Mitigation of Shorted Fluid Ejector Units | |
| JP3541866B2 (ja) | インクジェットヘッドの接着不良診断方法 | |
| JP2007078695A (ja) | 動作チェック装置 | |
| JP6409633B2 (ja) | 液体吐出装置 | |
| US20080186342A1 (en) | Inkjet recording apparatus, manufacturing method of inkjet head, and checking method of the head | |
| JP2020138465A (ja) | 素子基板、記録ヘッド、及び記録装置 | |
| US11584119B2 (en) | Control board and liquid ejection device | |
| US20070291078A1 (en) | Droplet Deposition Apparatus and Method of Manufacture | |
| JP4862638B2 (ja) | 電子部品の接続構造およびその接続検査方法 | |
| JP2000218783A (ja) | インクジェットヘッド | |
| JPH06344575A (ja) | 液体噴射ヘッドおよび液体噴射装置 | |
| KR20240036447A (ko) | 액체 토출장치, 액체 토출장치의 제어방법, 기판 처리장치, 및 물품 제조방법 | |
| JP2007278700A (ja) | 導通確認装置、及び、導通確認方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060403 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |