JP2007267592A - アーク放電の連続的な期間により特徴付けられたアーク不良を検出する方法 - Google Patents

アーク放電の連続的な期間により特徴付けられたアーク不良を検出する方法 Download PDF

Info

Publication number
JP2007267592A
JP2007267592A JP2007082096A JP2007082096A JP2007267592A JP 2007267592 A JP2007267592 A JP 2007267592A JP 2007082096 A JP2007082096 A JP 2007082096A JP 2007082096 A JP2007082096 A JP 2007082096A JP 2007267592 A JP2007267592 A JP 2007267592A
Authority
JP
Japan
Prior art keywords
power output
load
time periods
detection method
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007082096A
Other languages
English (en)
Other versions
JP4879062B2 (ja
JP2007267592A5 (ja
Inventor
Christian V Pellon
ブイ ペロン クリスティアン
Michael J Lavado
ジェイ ラヴァド マイケル
Jeffrey B Ting
ビイ ティング ジェフリイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sensata Technologies Inc
Original Assignee
Sensata Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sensata Technologies Inc filed Critical Sensata Technologies Inc
Publication of JP2007267592A publication Critical patent/JP2007267592A/ja
Publication of JP2007267592A5 publication Critical patent/JP2007267592A5/ja
Application granted granted Critical
Publication of JP4879062B2 publication Critical patent/JP4879062B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00Details of emergency protective circuit arrangements
    • H02H1/0007Details of emergency protective circuit arrangements concerning the detecting means
    • H02H1/0015Using arc detectors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52Testing for short-circuits, leakage current or ground faults
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02HEMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00Details of emergency protective circuit arrangements
    • H02H1/0092Details of emergency protective circuit arrangements concerning the data processing means, e.g. expert systems, neural networks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Testing Relating To Insulation (AREA)

Abstract

【課題】迷惑なトリッピングに対して減少された感受性を持つ電気的なアーク不良を検出する装置および方法である。
【解決手段】装置は、電流センサ、入力感知回路、アーク放電感知回路、電力供給、トリッピング回路、処理ユニット、および電気機械式のインターフェースを含む。処理ユニットは、特定の数の連続的な時間期間にアーク放電感知回路により提供された複数の電圧レベルを測定する。次に、処理ユニットは、電圧レベルが特定の最小値を超えるか、連続的により低い値またはより高い値をとるか、あるいは所定の通常の値の範囲外となる連続的な時間期間の数を決定する。この決定の結果に基づき、処理ユニットは、電気機械式のインターフェースをトリップさせて負荷への電力を遮断するか、電気機械式のインターフェースのトリッピングを禁止して迷惑なトリッピングの発生を減少させる。
【選択図】 図1b

Description

本出願は、アーク不良を検出する方法という名称で2004年9月9日に出願された米国特許出願第10/937,487号の一部継続出願である。
本発明は、概してアーク不良または欠陥(faults)を検出するための装置および方法に関し、特に、迷惑なトリッピング(nuisance tripping)に対する感受性の少ないアーク不良検出装置および方法に関する。
アーク不良検出装置および方法は、負荷に関する電圧を測定したり、さらに電気的なアーク放電の存在を決定するため電圧測定を示すデータを処理するマイクロコントローラを用いることが知られている。例えば、従来のアーク不良検出装置は、交流負荷電流を感知し、AC信号をフィルターしかつ整流し、整流された信号を積分キャパシタ(integrating capacitor)に供給するように構成され得る。従来のアーク不良検出装置は、積分キャパシタの電圧を測定したり、アルゴリズムによる次の処理のために電圧測定をディジタルデータに変換するためにマイクロコントローラを使用することができる。例えば、このようなアルゴリズムは、ライン電圧の各サイクルに対応する測定された電圧レベルを分析するために用いられ、さらに、電圧測定が点接触、低レベル、または連続した電気的なアーク放電のような電気的なアーク不良の特性であるか、あるいは調光(dimmer)制御、モータ、白熱灯の照明、家庭電化製品用サーモスタットスイッチング、ドリル電流遷移、ランダムなライン電圧のスパイク、EMIバースト等の迷惑な負荷であるかを決定するために用いられる。電圧測定がアーク不良の特性である場合には、従来のアーク不良検出装置は、典型的に回路ブレーカをトリップさせ、電力出力を負荷から遮断している。
上述した従来のアーク不良検出装置は、電気的なアーク不良と迷惑な負荷とを区別し、検出するのに用いられるが、さらなる信頼性をもつアーク不良検出技術が必要とされている。例えば、アーク不良を示す電気的なアーク放電は、おおよそ本質的に混沌としている。反対に、トライアック制御された調光回路のような迷惑な負荷は、周期的な電気的アーク放電事象を生成し得る。しかしながら、従来のアーク放電検出装置は、しばしば、周期的な電気的アーク放電事象と非周期的な電気的アーク放電事象とを信頼性を持って区別することができず、それ故、迷惑なトリッピングを行う傾向にある。さらに、調光制御、モータ、および白熱灯の照明のような迷惑な負荷は、これらのデバイスのセッティングが変更されたときに高い電圧遷移を生成することがあり、これによって、連続した期間に電気的なアーク放電の減少または増加するレベルを生じさせる。しかしながら、従来のアーク不良検出装置は、概して迷惑な負荷を示す電圧レベルの一時的な増加または減少によって特徴付けられる電気的なアーク放電事象と電気的なアーク不良とを区別することが時に困難なことがある。さらに、ある負荷は、異常な高電圧レベルを有するノイズを含むスイッチング信号を生成する場合があるけれども、そのような高電圧レベルは、必ずしも電気的なアーク放電を示さず、従来のアーク不良検出装置によってアーク不良と誤って特徴付けされることがある。
それ故、上述した従来のアーク不良検出装置および方法の欠点を回避した改善されたアーク不良検出装置および方法が望まれる。
本発明によれば、電気的なアーク不良を検出する方法および装置が提供され、これは、迷惑なトリッピングに対して減少された感受性をもつ。ある実施例において、アーク不良検出装置は、電流センサ、入力感知回路、アーク放電感知回路、電力供給、トリッピング(ファイアリング)回路、処理ユニット、および電気機械式のインターフェースを含む。1つの動作モードにおいて、電流センサは、交流電流(AC)を含む電力入力を監視し、AC電流の高周波成分を入力感知回路に提供する。次に、入力感知回路は、入力でのAC信号をフィルタし、かつ整流し、整流された信号をアーク放電感知回路へ提供する。そして、アーク放電感知回路は、複数の電圧レベルを処理ユニットへ提供する。処理ユニットは、各々の電圧レベルを測定し、測定された電圧レベルに関する情報を保存し、1つもしくはそれ以上のアルゴリズムを用いて保存された情報を処理し、これにより、電気的なアーク不良または迷惑な負荷から生じたAC電流の高周波成分であるか否かを決定する。アーク不良から生じた高周波数のAC電流成分である場合、処理ユニットは、電気機械式のインターフェースをトリップするためのファイアリング回路を活性化し、これにより、負荷への電力出力を遮断する。
ここに開示された実施例において、処理ユニットは、電気的なアーク不良と迷惑な状態とを検出し、区別するため、複数のアルゴリズムを実行する。第1のアルゴリズムによれば、処理ユニットは、特定の数の連続的な時間期間中にアーク放電感知回路により提供された複数の電圧レベルを測定する。ある実施例において、処理ユニットは、連続的な時間期間の各々の間に1つの電圧レベルの測定を実行する。別な実施例において、処理ユニットは、各々の時間期間中に複数の電圧レベルの測定を実行する。例えば、連続的な時間期間の各々は、ライン電圧の半サイクルに対応することができる。これとは別に、時間期間の各々は、所定の一定のまたは変化する時間期間に対応することができる。次に、処理ユニットは、アーク放電感知回路により提供された電圧レベルが特定の最小値を超えた連続的な時間期間の数を決定する。測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が所定のしきい値よりも大きいかまたはこれに等しい場合、処理ユニットは、ファイアリング回路を活性化し、電気機械式のインターフェースをトリップさせ、負荷への電力出力を遮断する。この場合、ACライン電流の高周波成分は、電気的なアーク不良から生じたものとみなされる。測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が所定のしきい値よりも小さい場合、電気機械式のインターフェースのトリッピングが禁止される。この場合、ACライン電流の高周波成分は、迷惑な負荷から生じたものとみなされる。
第2のアルゴリズムによれば、処理ユニットは、特定の数の連続的な時間期間の間にアーク放電感知回路により提供された複数の電圧レベルを測定し、アーク放電感知回路により提供された電圧レベルが連続的により低い値を呈する連続的な時間期間の数を決定する。第3のアルゴリズムによれば、処理ユニットはまた、特定の数の連続した時間期間中にアーク放電感知回路により提供された複数の電圧レベルを測定する。しかしながら、第3のアルゴリズムを実行するとき、処理ユニットは、アーク放電感知回路により提供された電圧レベルが連続的により高い値を呈する連続的な時間期間の数を決定する。測定された電圧レベルが連続的により低い値またはより高い値を呈する連続的な時間期間の数が所定のしきい値よりも大きいかまたはそれに等しい場合、電気機械式のインターフェースのトリッピングが禁止される。この場合、ACライン電流の高周波成分は、迷惑な負荷から生じたものとみなされる。これらの第2および第3のアルゴリズムは、迷惑なトリッピングの発生を減少させるために、上記した第1のアルゴリズムと関連して用いることができる。
第4のアルゴリズムによれば、処理ユニットは、特定の数の連続的な時間期間中にアーク放電感知回路により提供された複数の電圧レベルを測定し、1つもしくはそれ以上の測定された電圧レベルが所定の値の範囲外であるか否かを決定する。1つもしくはそれ以上の測定された電圧レベルが所定の範囲外あると決定する場合、1つもしくはそれ以上の測定された電圧レベルが異常に高いことを示し、電気機械式のインターフェースのトリッピングが禁止される。この場合、ACライン電流の高周波成分は、例えば、高レベルまたは並列のアーク放電、ラインノイズ、回路故障、または迷惑な負荷から生じたものとみなされる。このような異常に高い電圧は、典型的に、ダイオード補正されたキャパシタかブリッジ、他の適切な出力を制限、束縛、クリップする回路、または適切なレンジチェック技術により制御され得る。上記した第2および第3のアルゴリズムと同様に、第4のアルゴリズムは、迷惑なトリッピングの発生を減少させるために、第1のアルゴリズムと関連して用いることができる。例えば、第1のアルゴリズムで用いられた特定の最小値は、第4のアルゴリズムで用いられた所定の値の範囲内になるように選択することができる。
特定の数の連続的な時間期間中にアーク放電感知回路により提供された複数の電圧レベルを測定することにより、かつ、測定されたレベルが特定の最小値を超える連続的な期間の数、測定されたレベルが連続的により低い値またはより高い値を呈する連続的な時間の数、および測定されたレベルが所定の値の範囲外にあるか否か、といった基準に基づき電圧レベルを分析することにより、電気的なアーク不良が高い信頼性でもって検出され、迷惑なトリッピングの発生が減少され得る。
本発明の他の特徴、機能および態様は、以下の本発明の詳細な説明から明らかになるであろう。
アーク不良検出方法という名称で2004年9月9日に提出された米国特許出願第10/937,487号は、参照することによりここに包含される。
図1aは、本発明によるアーク不良検出装置100の例示的な実施例を示している。例示の実施例において、装置100は、電流センサ101、入力感知回路102、アーク放電感知回路104、電力供給106、トリッピング(ファイアリング)回路108、処理ユニット112、および電気機械式インターフェース117を含む。動作の例示的なモードにおいて、電流センサ101は、電気機械式インターフェース117を介して電力入力を監視し、電力入力の高周波数成分を入力感知回路102へ提供する。次に、入力感知回路102は、入力におけるAC信号をフィルターしかつ整流し、整流された信号をアーク放電感知回路104へ提供する。そして、アーク放電感知回路104は、電圧レベルと可能性のある電気的なアーク放電を示すディジタル信号を処理ユニット112へ提供する。次に、処理ユニット112は、電圧レベルを測定し、かつ1つもしくはそれ以上のアルゴリズムを用いて電圧測定とディジタル信号を分析し、アーク不良から生じた信号であるか迷惑な負荷から生じた信号であるかを決定する。アーク不良から生じた信号である場合、処理ユニット112は、ファイアリング回路108を活性化し、これにより、電力出力を負荷から切断するため電気機械式インターフェース117をトリッピングさせる。電気機械式インターフェース117をトリッピングさせる前に、入力感知回路102によって感知されたAC信号が電気的なアーク不良または迷惑な負荷から生じたものであるか否かを決定することにより、処理ユニット112は、迷惑なトリッピングに対するアーク不良検出装置100の感受性を低減させる。
図1bは、アーク不良検出装置100の例示的な実施を示している。例示の実施例において、電流センサ101は、変圧器TR1を含み、変圧器TR1は、負荷ラインフェーズターミナルTP9および負荷ニュートラルターミナルTP10、TP22を介して電力出力に結合可能な負荷を流れる交流電流(AC)iを監視することにより電力入力を監視する。変圧器TR1は、1次コイルL1からのAC電流iの高い周波数成分を磁気的に2次コイルに結合するように構成され、これにより、AC電流Iを入力感知回路102に提供する。ここに開示された実施例において、アーク不良検出装置100は、積層プリント回路ボード基板(PCB)、セラミック基板、あるいは他の適切な基板上において実行される。さらに、変圧器TR1の1次コイルL1は、2次コイルL2を取り囲み(図2c−2dを参照)、基板に対して垂直な磁気軸を有する。好ましい実施例において、変圧器TR1の2次コイルL2は、約20−50μHの相互コンダクタンスを提供することができる。
図1bに示すように、入力感知回路102は、キャパシタC1、抵抗R1−R2、およびダイオードD1−D6を含んでいる。変圧器TR1の2次コイルL2は、キャパシタC1と抵抗R2の間に接続されている。キャパシタC1はまた抵抗R1に接続され、抵抗R1−R2は、グランドに接続されている。キャパシタC1は、変圧器の2次コイルL2によって提供されたAC信号を高域で通過させ、抵抗R1−R2は、2次コイルL2へのグランド基準を提供する。ダイオードD1のカソードは、キャパシタC1と抵抗R1に接続され、ダイオードD2のカソードは2次コイルL2と抵抗R2に接続され、ダイオードD1−D2のアノードはグラウンドに結合される。また、ダイオードD1のカソードはダイオードD3−D4のアノードに接続され、ダイオードD2のカソードはまたダイオードD5−D6のアノードに接続される。ダイオードD4−D5のカソードは、グラウンドに接続され、ダイオードD3とD6のカソードは、入力感知回路102の出力を提供するノード114に接続される。ダイオードD1−D2およびD4−D5は、全波整流されたブリッジを形成するように構成され、それ故、ノード114に提供される出力は、全波整流された信号である。好ましい実施例において、ダイオードD3とD6は、ダイオードD4−D5に整合される。さらに、ダイオードD3−D6およびアーク放電感知回路104に含まれるキャパシタC2は、ロギング(logging)回路を形成し、これにより、ノード114に提供された出力のレベルは、入力感知回路102の入力のログ(log)に比例される。
例示の実施例において、アーク放電感知回路104は、キャパシタC2、積分キャパシタC3、抵抗R3−R7、オペレーショナルアンプ(オペアンプ)116、およびダイオードD7を含む。図1bに示すように、キャパシタC2と抵抗R4は、ノード114とグランドの間に接続される。さらに、抵抗R3は、ノード114とマイクロコントローラのピン10の間に接続され、マイクロコントローラは、処理ユニット112(図1a参照)の機能を実行する。オペアンプ116と抵抗R5−R6は、非反転増幅器105を形成するように構成される。キャパシタC2は、オペアンプ116の非反転入力に接続され、キャパシタC2の電圧がバッファされ、ダイオードD7と抵抗R7を介して積分キャパシタC3に提供される。キャパシタC3は、マイクロコントローラ112のピン9とグランドの間に接続される。ダイオードD7は、キャパシタC3からの逆電流を防止するように構成される。さらに、抵抗R7とキャパシタC3の組合せは、高周波ノイズを除去するローパスフィルタを形成する。
キャパシタC2の電圧は、約(C2)*(R4)秒の遅延時間でリセットすることに留意すべきである。例えば、もし、R4が10KΩに等しく、キャパシタC2が1nfに等しいならば、キャパシタC2の遅延時間は、約10μ秒である。アーク放電感知回路104は、キャパシタC2の電圧の変化(△Vc2)を幅tpwを有するパルス幅に変換するように構成される。これは、次式(1)から決定され得る。
Figure 2007267592
ここで、“G”は、オペアンプ116のゲインである。重要なdi/dt事象(アーク放電事象)に応答して発生したパルスは、キャパシタC3の電圧の変化(△Vc3)を引き起こす。これは、次式のように表すことができる。
Figure 2007267592
従って、数式(1)−(2)は、アーク放電事象の数が増加するにつれ、△VC3が△VC2のログで増加することを示し、これにより、アーク不良検出装置100のダイナミックレンジを増加している。
マイクロコントローラ112は、マイクロコントローラのピン9で積分キャパシタC3の電圧の測定を取るように動作する。たとえば、マイクロコントローラ112は、米国、テキサス州、ダラスのテキサスインスツルメンツインコーポレイテッド(TI)によって販売されたMSP430F1122マイクロコントローラ、または他の適切なマイクロコントローラを用いることができる。ある実施例では、マイクロコントローラ112は、ライン電圧ゼロ交差近傍のライン電圧の半サイクル毎にキャパシタC3の電圧Vc3を測定する。測定された電圧は、積分キャパシタC3によって蓄積された電圧の合計を表し、これは、簡単な減衰期間によってリセットされる。従って、各測定が成される間、サンプリング期間は、アーク放電事象が生じるときに開始し、おおよそ減衰期間だけ存続する持続時間を有する。
他の実施例において、マイクロコントローラ112は、ライン電圧の半サイクルにつき複数回、積分キャパシタC3の電圧Vc3を測定する。例えば、マイクロコントローラ112は、ライン電圧の絶対値により決定される時間で各半サイクルにつき2回電圧Vc3を測定することができ、各測定後にキャパシタC3を0ボルトにリセットする。具体的に、マイクロコントローラ112は、各半サイクルの2つの所定の領域に対応する時間で電圧Vc3を測定する。マイクロコントローラ112は、各所定の領域の開始にキャパシタC3を0ボルトに最初にリセットし、それから各領域の終了にキャパシタ電圧を測定することにより、これらの測定を合計する。好ましい実施例において、半サイクル毎の2つの電圧測定は、ライン電圧ゼロ交差近傍で成され、例えば、1つの測定は、ゼロ交差の直前で成され、他の測定は、ゼロ交差の直後に成される。
ここに開示された実施例では、マイクロコントローラ112のピン9は、マイクロコントローラ112内のアナログディジタルコンバータ(ADC)に接続される。ADCは、積分キャパシタC3から取られたアナログ電圧測定をディジタルデータに変換し、これにより、マイクロコントローラ112に内部メモリに測定データを蓄積させる。測定後に、マイクロコントローラ112は、ピン9をグラウンドに短絡させ、次のサンプリング期間の電流を積算するように積分キャパシタC3を準備させる。さらに、マイクロコントローラ112のピン10は、オペアンプ116の出力に接続され、これは、マイクロコントローラ112のピン13に直接的にパルスカウンタ信号を提供する。マイクロコントローラ112は、内部カウンタを用い、信号内に生じるパルスの軌道(トラック)を保持するようにパルスカウンタ信号を監視する。そして、マイクロコントローラ112は、測定された電圧および監視されたパルスに関するデータを蓄積し、1つもしくはそれ以上のアルゴリズムを用いてデータを処理し、電圧/パルスが電気的なアーク不良または迷惑な負荷によって発生されたか否かを決定する。
アーク不良検出装置100はさらに、リセット回路110を含み、これは、キャパシタC4、抵抗R8−R10、ツェナーダイオードD8、およびラインフェーズをマイクロコントローラ112のピン12へ接続するように動作可能なプッシュボタンPB1を含む。例示された実施例において、直列に接続された抵抗R9−R10とピン12とグラウンドの間に接続された抵抗R8は、マイクロコントローラ112に対して適切なレベルに、ライン電圧およびライン電流を減少させる。TI MSP430F1122マイクロコントローラは、内部保護ダイオードを含むけれど、ツェナーダイオードD8は、ピン12とグラウンドの間に接続され、冗長な電圧制限を提供する。キャパシタC4は、ピン12とグランドの間に接続され、高周波数のノイズを除去する。プッシュボタンPB1が動作され、テストが開始されたとき、マイクロコントローラ112は、増加するパルス幅をもつセンステスト信号をピン10に提供する。その結果、マイクロコントローラ112は、パルス幅が増加するにつれ、抵抗R3を介してキャパシタC2に増加する電圧を印加し、これにより、変化する電圧で、シミュレートされたアーク放電を生成する。
図1bに示すように、ファイアリング(トリッピング)回路108は、キャパシタC5−C7、抵抗R11−R12、ダイオードD9、およびシリコン制御整流器(SCR1)を含む。特に、キャパシタC7は、SCR1のアノードとカソードの間に接続され、キャパシタC6と抵抗R12は、SCR1のゲートとカソードの間に接続され、重要なdv/dt事象によってSCR1の故意でないターンオンを防止する。キャパシタC5は、マイクロコントローラ112のピン14と電流制限抵抗R11の間に直列に接続され、電力供給の過度の消耗を防止する。電気機械式のインターフェース117は、ダイオードD12−D15を含むダイオードブリッジ、ソレノイド118、および過度のライン電圧を防止するためにラインニュートラルとラインフェーズの端子間に接続された金属酸化バリスタ(MOV1)を有する。ダイオードD9は、ダイオードブリッジD12−D15とSCR1のアノード間に接続される。ダイオードD9は、抵抗R16−R17を含むライン電圧監視回路およびマイクロコントローラ112のピン8に接続されたキャパシタC8から、キャパシタC7を隔離する。従って、SCR1がターンオンするとき、SCR1は、ダイオードブリッジD12−D15を介して増加された電流を引き込み、ライン電圧にほぼ等しい電圧レベルがソレノイド118をトリップさせ、負荷から電力出力を切断する。
例示された実施例において、電力供給106は、抵抗R13−R20、キャパシタC8−C10およびダイオードD10−D11を含む。直列に接続された抵抗R13−R15は、ツェナーダイオードD11に提供された電流量を制限する。図1bに示すように、抵抗R20は、ダイオードD10およびツェナーダイオードD11の接合とマイクロコントローラ112の正の供給Vcc(ピン2)との間に接続される。ダイオードD10は、キャパシタC9からの逆電流の流れを防止し、キャパシタC9は、ダイオードD10−D11の接合とグラウンドの間に接続される。さらに、キャパシタC10は、マイクロコントローラ112のピン2とグランドの間に接続され、マイクロコントローラ112に電圧Vccを供給する。直列に接続された抵抗R16−R17は、抵抗R14−R15の接合とグランドの間に接続される。さらに、キャパシタC8は、R16−R17の接合とグランドの間に接続され、マイクロコントローラ112のピン8に基準電圧(VREF)を提供する。基準電圧VREFは、ダイオードブリッジD12−D15の電圧に比例し、これは、ライン電圧の絶対値におおよそ等しい。ここに開示される実施例において、マイクロコントローラ112は、VREFを介してライン電圧を監視し、監視されたライン電圧に基づきキャパシタC3の電圧の測定をいつ実行するかを決定する。別の実施例において、マイクロコントローラ112は、ディジタルタイマーの出力を監視することができ、タイマーの出力に基づき積分キャパシタC3の電圧測定を事項することができる。
上記したように、マイクロコントローラ112は、1つもしくはそれ以上のアルゴリズムを用いて、蓄積された電圧/パルスデータを処理することによりアーク放電事象の発生を決定する。迷惑な負荷に関するトリッピングの発生を減少させるための3サイクルアルゴリズム(TCA)を使用するアーク不良検出装置100の動作方法は、図1bおよび図2を参照して以下に説明される。ステップ202に示されるように、積分キャパシタC3は、0ボルトにリセットされ、マイクロコントローラ112内のすべてのフラグが初期化される。ステップ206−209は、マイクロコントローラ112のピン8で監視された基準電圧VREFが所定の値samp_hiを超えるまでループするサブルーチンを形成し、それから下方の選択された値サンプル1に進み、これにより、サンプリング点またはライン電圧ゼロ交差近傍の測定点が定義される。それから、ステップ214に示すように、マイクロコントローラ112のピン9でキャパシタC3の電圧の測定が成され、その後、キャパシタC3が0ボルトにリセットされる。次に、ステップ216に示すように、ブッシュボタンPB1が動作されたか否かに関する決定が成される。プッシュボタンPB1が動作された場合、ステップ220に示すように、マイクロコントローラ112のピン10に接続された抵抗R3を介してキャパシタC2に電気的なアークのようなノイズが注入され、ライン電圧の複数の半サイクルに注入されかつ以下に示すステップ240のTCAにより処理されるかなりのノイズで、ソレノイド118を、負荷電流内で検出された電気的なアークと同様の方法でトリップさせる。
好ましい実施例において、電気的なアークを持続するために最小限の電圧、例えば、約15ボルトが必要とされるため、典型的に50ボルトまでのウインドウがライン電流とライン電圧の間の位相差を示す電圧測定のために選択される。ライン電圧ゼロ交差付近のウインドウは、ゼロ交差近傍で典型的に発生するまたは消される比較的小さなアークを捕捉する。
次に、電圧測定は、ステップ234に示すように、ディジタルフォームに変換され、マイクロコントローラ112内に蓄積され、測定データの履歴を維持する。ここに開示された実施例において、連続的な電圧測定値は、スタックにワードとして入力される。それから、ステップ240に示すように、TCAが実行される。具体的には、サイクル1のワード(すなわち、V[n−1])マイナスサイクル2のワード(すなわち、V[n])が計算され、第1の計算値を得るために絶対値が取られ、サイクル3のワード(すなわち、V[n+1])マイナスサイクル2のワード(すなわち、V[n])が計算され、第2の計算値を得るために絶対値が取られ、さらにサイクル3のワード(すなわち、V[n+1])マイナスサイクル1のワード(すなわち、V[n−1])が計算され、第3の計算値を得るために絶対値が取られる。それから、第1の計算値プラス第2の計算値マイナス第3の計算値が計算され、それらの絶対値が取られる。ステップ240で実行されるTCAは、それ故、次のように表すことができる。
Figure 2007267592
式(3)の絶対値の符号の最も外側の対は、厳格に要求されないが、TCAの実行中に最下位ビット(LSB)エラーの発生を回避するべくその必要性を強調するために含まれることを理解されたい。TCAにおいて用いられる隣接したフルサイクル1−3は、重複することができ、あるいは重複されなくてもよいことに留意すべきである。もし、3サイクルが重複しないならば、TCAを実行するのに6つの半サイクルが要求される。もし、3サイクルが重複するならば、4つの半サイクルのみがTCAのために要求される。
次に、ステップ244に示すように、TCA計算の少なくとも1つの連続的な実行中の合計が維持される。TCA計算の各々の実行中の合計は、各サンプリング期間に発生する電気的なアーク放電の全体の量を表す。サンプリング期間の終わりに、ステップ246に示すように、実行中の合計が所定の最大のしきい値max_limitを越えるか否かに関する決定がなされる。実行中の合計値がmax_limitを越える場合、アーク不良が検出され、ステップ248に示すようにSCR1が点火(ファイア)され、負荷から電力出力を切断する。好ましい実施例において、SCR1は、たとえライン電圧の短い障害であっても、点火を確実にするために3回点火される。ここに開示された実施例では、選択された幅を持つパルス、例えば30μ秒、がSCR1に供給される。そして、方法は、ステップ202にループで戻り、次の電圧の測定のために積分キャパシタC3を準備させる。
上記例示の実施例を説明したが、他の選択的な実施例または変形を行うことができる。例えば、アーク放電感知回路104(図1b参照)は、オペアンプ116と抵抗R5−R6を含み、これは非反転増幅器105を形成すると説明したが、図3は、非反転増幅器105に代えて用いることができる比較器回路105aを示している。図3に示すように、比較器回路105aは、比較器120、抵抗R30−R32、ダイオードD7、およびキャパシタC3を含む。特に、抵抗R30−R31は、比較器の反転入力をバイアスする分圧器を形成する。入力感知回路102による比較器120の非反転入力に供給される信号レベルが比較器120の反転入力のレベルを超えるとき、比較器120は、R32*C3に比例する割合で抵抗R32を介してキャパシタC3を充電する。キャパシタC3は、比較器120の非反転入力の信号レベルが、Vcc*[R31/(R30+R31)]より大きいことを維持する限り、キャパシタC3を充電し続けることに留意すべきである。従って、比較器回路105aの入力に負荷電流に大きな変化が検出されるたび(すなわち、大きなdi/dt事象が発生するたび)、比較器の出力は、正の電源(rail)に駆動され、これにより、ダイオードD7および抵抗R7を介してキャパシタC3を充電するためのパスルを発生する。
ここに開示の実施例において、マイクロコントローラ112は、第1のパスルカウンタアルゴリズムを実行し、比較器回路105a(または非反転増幅器105)の出力が各半サイクル中にハイに駆動される回数をカウントする。電気的なアーク放電の概して混沌とした性質により、アーク不良は、典型的にライン電圧の半サイクル毎に異なる数のアーク放電事象を生じさせる。反対に、迷惑な負荷は、典型的に半サイクル毎に同じ数のアーク放電事象を生じさせ、それ故、複数の半サイクルに周期的なアーク放電事象を生じさせる。このような情報は、通常の動作状態における迷惑なトリッピングを禁止するために使用することができ、電敵的なアーク不良が検出されたときトリッピングが発生するのを許可する。具体的には、比較器回路105aは、パルスカウンタ信号をマイクロコントローラ112のピン13に提供し、マイクロコントローラは、第1のパルスカウンタアルゴリズムの実行中にこの信号を使用する。パルスカウンタ信号のレベルによって示されるように、比較器回路105aが各半サイクル中にハイに駆動されるたび毎に、マイクロコントローラ112内のディジタルカウンタがインクリメントされる。キャパシタC3がマイクロコントローラ112によってリセットされるとき、カウンタ値がマイクロコントローラ112内に保存され、第1のパルスカウンタアルゴリズムが実行される。ここに開示された実施例において、マイクロコントローラ112は、第1のパルスカウンタアルゴリズムを実行し、マイクロコントローラ112に保存された1つもしくはそれ以上の測定データセット内の所定数のデータエレメントの周期性を決定する。例えば、保存されたカウンタ値が4に等しい場合、第1のパルスカウンタアルゴリズムは、少なくとも1つの測定データセットの1−4データエレメントの周期性を決定する。
第1のパルスカウンタアルゴリズムの動作は、図4aを参照して以下に説明される。ステップ402に示すように、パルスカウンタアルゴリズムは、同一の第1のデータ値kを持つ測定データセットの所定数のデータエレメントをサーチする。ステップ404に示すように、全体の測定データのセットが分析され、ゼロ(0’s)の値を持つデータエレメントの存在を決定し、第1のデータ値(k’s)を持つ別のデータエレメントの存在を決定し、第1のデータ値と異なる第2のデータ値(j’s)を持つデータエレメントの存在を決定する。次に、ステップ406に示すように、データセットがマップされる。例えば、模範的なデータセットは、ゼロの値を持つ第1のデータエレメント、第1の値3を持つ第2のデータエレメント、第1の値3と同じ値を有する第3のデータエレメント、異なる第2の値2を持つ第4のデータエレメントを含むことができ、それ故、[0,k,k,j]にマップされる。次に、ステップ408に示すように、マップされたデータセットが多数のアーク放電事象の周期性を示す複数の所定のデータセットの少なくとも1つに一致するか否かを決定する。上記したように、迷惑な負荷は、典型的に周期的なアーク放電事象を生成し、他方、アーク不良により生成されたアーク放電事象は、典型的に非周期的である。さらに、スタートアップおよびシャットダウン状態は、周期的なアーク放電事象に似ていることがある。図5は、周期的なアーク放電事象を示す複数のデータセットのマッピングの例を示す。例えば、模範的なマッピング[0,k,k,j]は、図5に示されたデータセットのいずれにも一致しない。この場合、パルスカウンタは、“アクティブ(N)”であるとみなされず、トリッピングが許可される。ステップ410に示すように、一致が成された場合には、パルスカウンタは、“アクティブ(Y)”であるとみなされ、トリッピングが禁止され、これにより、通常の動作状態における迷惑なトリッピングの発生を減少させる。例えば、トリッピングは、上記した3サイクルアルゴリズム(TCA)により用いられる所定の最大しきい値value_limitおよび/または他の適切な定数および又は係数を増加することにより禁止されるようにしてもよい。TCAに用いられる定数/係数はまた、重大なアーク不良が検出されたときにトリッピングを可能にするために適切に変更することができる。
上記したように、第1のパルスカウンタアルゴリズムは、マップされたデータセットがアーク放電事象の周期性を示す少なくとも1つの所定のデータセットに一致するか否かを決定するステップを含む。他の実施例において、マップされたデータセットが、データ履歴の中の重要でない事象(例えば、ノイズ)を示す1つもしくはそれ以上所定のデータセットに一致するか否かに関する決定も行われるようにすることができる。例えば、このようなデータセットは、[0,k,k,j,k,k]にマップすることができ、これは、マッピングに1つの“j”エレメントがなければ、周期性を示すであろう。このような一致が生じるときにトリッピングを禁止することにより、ノイズフィルタリングの度合いが第1のパルスカウンタアルゴリズムに含まれるようにすることができる。
ここに開示の実施例において、第2のパルスカウンタアルゴリズムがまた実行され、1つもしくはそれ以上のアーク放電事象に関するタイミング情報を捕捉する。第2のパルスカウンタアルゴリズムは、図4bを参照して以下に説明される。ステップ414に示すように、マイクロコントローラ112内のカウンタは、サンプリング期間内に発生するアーク放電事象に要求される時間の量を追跡するために用いられる。例えば、カウンタは、サンプリング期間の開始からサンプリング期間内のアーク放電事象の発生までの時間を測定するのに使用される。そして、ステップ416に示すように、複数の測定された時間の値は、多数のサンプリング期間の間保存され、アーク放電事象時間の履歴を提供する。次に、ステップ418に示すように、時間の履歴が分析され、アーク放電時間のランダム性を決定する。そして、ステップ420に示すように、アーク放電事象が各サンプリング期間中に実質的に同一時間に生じるか否かに関する決定が成される。アーク放電が各サンプリング期間中に実質的に同一時間で発生する場合、ステップ422に示すように、アーク放電は、迷惑な負荷によって引き起こされているとみなされ、トリッピングが禁止される。上記した3サイクルアルゴリズムにより用いられる定数/係数は、第2のパルスカウンタアルゴリズムにより得られたアーク時間履歴に基づきトリッピングを禁止および/または可能にするために適切に変更され得ることが理解されよう。
TCAが次のように表されることが詳述された。
Figure 2007267592
(式(3)を参照)。しかしながら、式(3)は、一つのアーク放電事象に対して比較的スムースな応答を提供する。一つのアーク放電事象に対してよりインパルス特性である応答を達成するために、変更されたTCAは次のように表される。
Figure 2007267592
ここで、TCA_1は、式(3)で表され、“knob”は定数であり、“TCA_2”は、次のように表される。
Figure 2007267592
ここで、V[n−1]は、ライン電圧の第1のサイクルに対応する第1の電圧測定を表し、V[n]は、ライン電圧の第2のサイクルに対応する第2の電圧測定を表し、V[n+1]は、ライン電圧の第3のサイクルに対応する第3の電圧測定を表す。TCA_2は、ひとつのアーク放電事象に対して一層のインパルス応答を提供することに留意すべきである。上記の式(6)において、knob定数は調整され(例えば、knob定数は、1/8または他の適切な値にセットされ得る)、インパルス応答の変化する量を提供する。
3サイクルアルゴリズム(TCA)の結果として生じる合計が、サンプリング期間中に生じる電気的なアーク放電の全体の量を表すTCA計算の連続的な継続中の合計に加算されることもまた説明された。各サンプリング期間の最後に、継続中の合計が所定の最大しきい値max_limitと比較され、そして、しきい値を越えた場合にSCR1が点火される。他の実施例において、より迷惑なトリッピングを避けるため、マイクロコントローラ112(図1を参照)は、アーク放電事象カウンタアルゴリズムを実行し、継続中の合計に含まれるアーク放電事象の数をカウントする。
アーク放電事象カウンタアルゴリズムは、図6を参照して以下に説明される。ステップ602に示すように、キャパシタC3の電圧が測定される。次に、ステップ604に示すように、測定された電圧値が第1の所定のしきい値を超えるか否かに関する決定が成される。もし、測定された電圧値が第1のしきい値を超えるならば、ステップ606に示すように、マイクロコントローラ112内の第1の事象カウンタがインクリメントされる。次に、ステップ608に示すように、測定された電圧値が第2の所定のしきい値を超えるか否かに関する少なくとも1つの第2の決定が成される。もし、測定された電圧値が第2のしきい値を超えるならば、マイクロコントローラ112内の第2の事象カウンタがインクリメントされる。次に、ステップ612に示すように、上記したTCAのような少なくとも1つのアルゴリズムによりキャパシタC3の電圧の測定が処理される。好ましい実施例において、電圧測定は、電圧測定の第1及び第2の継続中の合計に加えられる。例えば、第1の電圧測定の継続中の合計は、大きな電圧スパイクが時間の短い期間に監視される間、短いサンプル期間に対応することができ、第2の電圧測定の継続中の合計は、より小さな電圧スパイクが時間のより長い期間に監視される間、長いサンプリング期間に対応することができる。ステップ614に示すように、第1の実行中または継続中の合計(running sum 1)が第1の所定のトリップしきい値(trip threshold 1)を超えるか否かに関する決定が成される。第1の継続中の合計値が第1のトリップしきい値を超えるならば、ステップ616に示すように、第1の事象カウンタ(event counter 1)の出力が第1の所定の最小限の事象の数(min.event 1)を超えるか否かに関する決定が成される。第1の事象カウンタ出力が第1の事象の数を超えるならば、ステップ622に示すように、トリッピングが発生し、電力出力を負荷から切断する。ステップ618に示すように、第2の実行中または継続中の合計(running sum 2)が第2の所定のトリップしきい値(trip threshold 2)を超えるか否かに関する決定が成される。第2の継続中の合計値が第2のトリップしきい値を超えるならば、ステップ620に示すように、第2の事象カウンタ(event counter 2)の出力が第2の所定の最小限の事象の数(min. events 2)を超えるか否かに関する決定が成される。第2の事象カウンタ出力が第2の事象の数を超える場合、ステップ622に示すように、トリップが発生し、電力出力を負荷から切断する。従って、第1の事象カウンタ出力が第1の所定のカウント数を超えるか、または第2の事象カウンタ出力が第2の所定のカウント数を超えるならば、トリッピングが発生する。さもなければ、トリッピングは生じない。
このようにして、例えばノイズのあるスイッチング信号による迷惑なトリッピングが避けられる。このようなノイズのある信号は、比較的大きな電圧測定になることがあるけれども、それらの信号は必ずしも電気的なアーク放電を示すとは限らない。
測定された電圧の継続中の合計のレベルを監視し、かつ、継続中の合計に含まれるアーク放電事象の数をトラッキングすることにより、アーク放電事象の幾つかの半サイクルを含む電気的なアーク放電がより信頼性をもって検出され、アーク放電事象の制限された数のみを含む迷惑な負荷がより安全に無視される。
マイクロコントローラ112は、VREFを介してライン電圧を監視し、監視されたライン電圧に基づきキャパシタC3の電圧測定をいつ実行するかを決定することを説明した。通常の動作状態において、これらの電圧測定の間の時間は、規則的であり周期的である。しかしながら、高電流のアーク放電状態の間、VREF信号は、瞬間的なハードの短絡回路により引き起こされるライン電圧降下により劣化され得る。もし、マイクロコントローラ112がライン電圧の半サイクル上の特定の電圧点を探すならば、このような電圧降下は、測定のための不注意なまたは初期の命令を引き起こし得る。さらに、この種のアーク放電事象の間、積分キャパシタC3の電圧は、典型的に過度に高くなる。通常のライン降下(またはブラウンアウト(brown out))の間、意図された測定点は、マイクロコントローラによって見つけることができるが、キャパシタC3には異常な電圧は全くないかもしれない。反対に、高電流アーク放電状態の間、意図された測定点は見つけられ、そして過度に高い電圧がキャパシタC3において検出されるかもしれない。従って、高いレベルのアーク放電を検出するため、マイクロコントローラ112は、測定点の間の時間を測定するように動作される。早期に測定が見つけられ、かつ過度の大きなキャパシタ電圧Vc3が検出された場合、マイクロコントローラは、ファイアリング回路108を活性化し、これにより、ソレノイド118をトリップし、電力出力を負荷から切断する。
マイクロコントローラ112(図1を参照)は、各半サイクルに2回、キャパシタC3の電圧を測定することができ、アナログ−ディジタルコンバータ(ADC)を用いて電圧測定をディジタルフォームに変換し、測定された電圧データを保存し、電圧測定が完了したときキャパシタC3を放電することを説明した。キャパシタC3の電圧は、非反転増幅器105により提供された信号の積分または積算を表すことに留意すべきである。他の実施例において、マイクロコントローラ112内のディジタルカウンタは、非反転増幅器105の出力を有効に積分するためのアキュムレータとして用いられ、これにより、積分キャパシタC3およびADCの必要性が避けられる。
他の実施例において、比較器回路105aまたは105bは、非反転増幅器105の代わりに使用され、比較器回路のディジタル出力は、マイクロコントローラ112に直接的に提供され、内部カウンタをインクリメントさせる。さらに、サンプリング期間が、ライン電圧の1つもしくはそれ以上の半サイクルに対応する期間をもつように定義される。マイクロコントローラ112の動作および比較器回路105aの出力を積分する内部カウンタは、図7を参照して以下に説明される。ステップ702に示すように、カウンタは、サンプリング期間の初めにリセットされる。次に、ステップ704に示すように、比較器回路105aがアクティブか否かに関する決定が成され、これにより、電気的なアーク放電の存在が示される。比較器回路出力がアクティブならば、ステップ706に示すように、カウンタが開始される。そして、ステップ708に示すように、比較器回路105aの出力が、電気的なアーク放電の終了を示すインアクティブになったか否かに関する決定が成される。電気的なアーク放電が終了した場合には、方法は、ステップ712に分岐する。さもなければ、ステップ710に示すように、サンプリング期間の終わりに到達したか否かに関する決定が成される。サンプリング期間の終わりに到達した場合には、方法は、ステップ712を開始する。さもなければ、方法は、ステップ708にループバックする。次に、ステップ712に示すように、カウンタの出力値が保存される。保存されたカウンタ値、これは、比較器回路105aの出力の積分を表すものであり、上記したアーク不良検出アルゴリズムにおける積分キャパシタC3の電圧測定の代わりに引き続き使用される。
パルスカウンタアルゴリズム、3サイクルアルゴリズム(TCA)、およびアーク放電事象カウンタアルゴリズムを使用するアーク不良検出装置100の動作方法が図1bおよび図8の参照によって例示される。ステップ802に示すように、積分キャパシタC3は0ボルトにリセットされる。次に、ステップ804に示すように、測定のための初期の命令が検出されたか否かに関する決定が成される。例えば、マイクロコントローラ112は、もし、VREF信号がライン電圧降下により劣化するならば、そのような初期の命令を検出し、電圧測定を実行する。初期の測定が検出され、かつキャパシタC3の過度の大きな電圧が測定された場合、ステップ824に示すように、アーク不良が検出され、ソレノイド118がトリップされ、電力出力を負荷から切断する。さもなければ、ステップ806に示すように、マイクロコントローラ112は、VREF信号を監視し、サンプリングまたは到来する測定点を待つ。測定点が到来するとき、ステップ808に示すように、積分キャパシタC3の電圧が測定され、その後、キャパシタC3が0ボルトにリセットされる。次に、マイクロコントローラ112は、アーク放電感知回路104によって提供されたパルスカウンタ信号を監視し、ステップ810に示すように、サンプリング期間中に生じるパルスカウント数を保存する。さらに、マイクロコントローラ112は、ステップ812に示すように、積分キャパシタの電圧測定を履歴データストア(例えば、スタック)に保存する。そして、ステップ814に示すように、上記したパルスカウンタアルゴリズムを用いて、保存されたパルスカウント情報が分析される。次に、ステップ816に示すように、電圧測定データの保存された履歴を用いて、3サイクルアルゴリズム(TCA)が実行され、結果として生じるTCA計算が少なくとも1つの継続中の合計に加えられる。そして、マイクロコントローラ112内の1つ若しくはそれ以上の事象カウンタは、ステップ818に示すように、調整され、電圧測定は、上記したアーク放電事象カウンタアルゴリズムを用いて分析される。そして、ステップ820に示すように、1つもしくはそれ以上の事象カウンタが所定の最小限のアーク放電事象の数を超えるか否かに関する決定が成される。もし、カウンタがアーク放電事象の所定の最小限の数を超える場合、ステップ822に示すように、TCA実行中の合計が所定のトリップしきい値を超えるか否かに関する更なる決定が成される。TCA実行中の合計が所定のトリップしきい値を超える場合、ステップ824に示すように、アーク不良が検出され、ソレノイド118がトリップされ、電力出力を負荷から切断する。
上記したように、アーク不良検出装置100(図1a−1bを参照)は、ここに開示されたパルスカウンタアルゴリズム、3サイクルアルゴリズム(TCA)、およびアーク放電事象カウンタアルゴリズムを用いることができ、迷惑なトリッピングの発生を減少させる。本発明に従い、アーク不良検出装置100は、1つもしくはそれ以上のさらなるアルゴリズムを実行することにより迷惑なトリッピングの発生をさらに減少させることができ、アーク感知回路104によって提供された複数の電圧レベルが特定の数の連続的な時間期間中に測定され、引き続き、測定されたレベルが特定の最小値を超えた連続的な期間の数、測定されたレベルが連続的により低い値かより高い値をとる連続的な期間の数、および/または1つもしくはそれ以上の測定されたレベルが所定の値の範囲外になるか否か、といった基準に基づき分析される。
迷惑なトリッピングの発生を減少させるためアーク不良検出装置100(図1a−1b)により実行されるこれらのさらなるアルゴリズムは、以下に示される例を参照することでより理解されよう。各々の例において、電流センサ101は、交流電流(AC)を有する電力入力を監視し、AC電流の高周波成分を入力感知回路102に提供する。次に、入力感知回路102は、その入力のAC信号をフィルターしかつ整流し、整流された信号をアーク放電感知回路104に提供し、アーク放電感知回路104は、次いで、複数の電圧レベルをマイクロコントローラ112へ提供する。アーク放電感知回路104によりマイクロコントローラ112へ提供された電圧レベルの各々は、積分キャパシタC3の電圧に対応し、特定の時間期間の積分キャパシタC3により蓄積された電圧の合計を表すことができる。マイクロコントローラ112は、各電圧レベルを測定し、測定された電圧レベルに関する情報を保存し、1つもしくはそれ以上のこれらのさらなるアルゴリズムを用いて保存された情報を処理し、電気的なアーク不良または迷惑な負荷から生じたAC電流の高周波成分であるか否かを決定する。アーク不良から生じた高周波AC電流成分である場合、マイクロコントローラ112は、ファイアリング回路108を活性化し、電気機械式インターフェース117をトリップさせ、これにより、電力出力を負荷から遮断する。
第1の例示する例において、マイクロコントローラ112は、特定の数の連続した時間期間に、積分キャパシタC3の電圧を複数測定する。図9は、4つの連続的な時間期間中に生じる4つのこのような電圧を例示する。具体的には、1番目の電圧は、時間期間t1からt3の間に生じ、2番目の電圧は、時間期間t3からt5の間に生じ、3番目の電圧は、時間期間t5からt7の間に生じ、4番目の電圧は、時間期間t7からt9の間に生じる。この第1の例において、積分キャパシタC3は、1番目、2番目、3番目および4番目の時間期間中に、おおよそ時間t2、t4、t6およびt8でリセットされる。例えば、マイクロコントローラ112は、各4つの連続的な時間期間中に一つの電圧レベル測定を実行することができ、または、各時間期間中に複数の電圧レベル測定を実行することができる。さらに、4つの連続的な時間期間の各々は、ライン電圧の半サイクルに対応することができ、または他の適切な定数または変化する時間期間に対応することができる。次に、マイクロコントローラ112は、測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数を決定する。図9に示すように、第1の例示する例において、4つの連続的な時間期間に対応するすべての4つの電圧は、特定の最小値を超えた。測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が所定のしきい値よりも大きいかまたはそれに等しい場合、マイクロコントローラ112は、ファイアリング回路108を活性化し、電気機械式インターフェース117をトリップさせ、負荷への電力出力を遮断する。従って、第1の例において、もし、所定のしきい値が4に等しいならば、マイクロコントローラ112は、ファイアリング回路108を活性化し、負荷への電力出力を遮断するであろう。この場合、ACライン電流の高周波成分は、電気的なアーク不良から生じたものとみなされるであろう。
第1の例示的な例において、もし、測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が4よりも小さいならば、電気機械式のインターフェース117のトリッピングは、禁止されることに留意すべきである。この場合、ACライン電流の高周波成分は、迷惑な負荷から生じたものとみなされるであろう。迷惑なトリッピングの発生を減少させるための所望の性能レベルは、測定された電圧レベルの特定の最小値、および測定された電圧レベルが特定の最小値を超えた連続的な時間期間の特定の回を適切に選択することにより達成されることが理解されよう。さらに、積分キャパシタC3のマイクロコントローラ112への結合および/または積分キャパシタC3の充電タイミングは、アーク不良検出装置100の性能をより改善するために変更することができる。
第2の例示する例において、マイクロコントローラ112は、再度、特定の数の連続的な時間期間中に、積分キャパシタC3の電圧を複数測定する。図10aは、6つの連続的な時間期間中に生じる6つのこのような電圧を例示する。具体的に、1番目の電圧は、時間期間t1からt3の間に発生し、2番目の電圧は、時間期間t3からt5の間に発生し、3番目の電圧は、時間期間t5からt7の間に発生し、4番目の電圧は、時間期間t7からt9の間に発生し、5番目の電圧は、時間期間t9からt11の間に発生し、6番目の電圧は、時間期間t11からt13の間に発生する。第2の例において、積分キャパシタC3は、1番目、2番目、3番目、4番目、5番目および6番目の時間期間中におおよそ時間t2、t4、t6、t8、t10、t12でそれぞれリセットされる。次に、マイクロコントローラ112は、電圧レベルが連続的により低い値または減少する値を呈する連続的な時間期間の数を決定する。図10aに示すように、第2の例示的な例において、6つの連続的な時間期間に対応するすべての6つの電圧は、連続的により低い値または減少する値を呈する。測定された電圧レベルが減少する値を持つ、連続的な時間期間の数が所定のしきい値よりも大きいかもしくは等しい場合、電気機械式のインターフェース117のトリッピングが禁止されるようにすることができる。従って、第2の例において、もし、所定のしきい値が6に等しいならば、マイクロコントローラ112は、電気機械式のインターフェース117のトリッピングを禁止することができる。この場合、ACライン電流の高周波成分は、迷惑な負荷から生じたものとみなすことができる。
第2の例示的な例で用いられたアルゴリズムは、迷惑なトリッピングの発生をより減少させるため、上記した第1の例示的な例で用いられたアルゴリズムと関連して使用することができることに留意すべきである。例えば、もし、(1)第1のアルゴリズムにより、測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が所定のしきい値より大きいかまたはそれに等しい場合、および(2)第2のアルゴリズムにより、連続的な時間期間に対応するすべての電圧が連続的により低い値をとる場合、マイクロコントローラ112は、そのような状態が迷惑な負荷を示すことがあるので、電気機械式のインターフェース117のトリッピングを禁止すことができる。迷惑なトリッピングの発生を減少させるための所望の性能のレベルは、測定された電圧レベルが減少する値をもつ期間中の特定の連続的な時間期間の数を適切に選択することにより達成され得ることが理解されよう。
第3の例示的な例において、マイクロコントローラ112は、再度、特定の数の連続的な時間期間中に、積分キャパシタC3の複数の電圧を測定する。図10bは、6つの連続的な時間期間中に発生する6つのこのような電圧を例示する。具体的に、1番目の電圧は、時間期間t1からt3の間に発生し、2番目の電圧は、時間期間t3からt5の間に発生し、3番目の電圧は、時間期間t5からt7の間に発生し、4番目の電圧は、時間期間t7からt9の間に発生し、5番目の電圧は、時間期間t9からt11の間に発生し、6番目の電圧は、時間期間t11からt13の間に発生する。この第3の例において、積分キャパシタC3は、1番目、2番目、3番目、4番目、5番目および6番目の時間期間中におおよそ時間t2、t4、t6、t8、t10、t12でそれぞれリセットされる。次に、マイクロコントローラ112は、電圧レベルが連続的により高い値または増加する値を呈する連続的な時間期間の数を決定する。図10bに示すように、第3の例示的な例において、6つの連続的な時間期間に対応するすべての6つの電圧は、連続的により高い値または増加する値を呈する。測定された電圧レベルが増加する値を持つ連続的な時間期間の数が所定のしきい値よりも大きいかもしくは等しい場合、電気機械式のインターフェース117のトリッピングが禁止されるようにすることができる。従って、この第3の例において、もし、所定のしきい値が6に等しいならば、マイクロコントローラ112は、電気機械式のインターフェース117のトリッピングを禁止することができる。この場合、ACライン電流の高周波成分は、迷惑な負荷から生じたものとみなすことができる。
上記した第2の例示的な例で用いられたアルゴリズムと同様に、第3の例示的な例で用いられたアルゴリズムは、迷惑なトリッピングの発生をより減少させるため、上記した第1の例示的な例で用いられたアルゴリズムと関連して使用することができることに留意すべきである。例えば、もし、(1)第1のアルゴリズムにより、測定された電圧レベルが特定の最小値を超えた連続的な時間期間の数が所定のしきい値より大きいかまたはそれに等しい場合、および(2)第3のアルゴリズムにより、連続的な時間期間に対応するすべての電圧が連続的により高い値をとる場合、マイクロコントローラ112は、そのような状態が迷惑な負荷を示すことがあるので、電気機械式のインターフェース117のトリッピングを禁止すことができる。迷惑なトリッピングの発生を減少させるための所望の性能のレベルは、測定された電圧レベルが増加する値を持つ連続的な時間期間の特定の数を適切に選択することにより達成され得ることが理解される。この第3の例で用いられたアルゴリズムは、第2の例で用いられたアルゴリズムと関連して用いることができ、この場合、マイクロコントローラ112は、電圧レベルが連続的により高い値をとる連続的な時間期間の数を決定し、電圧レベルが連続的により低い値をとる連続的な時間期間の数を決定し、決定された連続的な時間期間の数が1つもしくはそれ以上の所定のしきい値を越えるか否かに基づき適切なアクションをとる(すなわち、電気機械式のインターフェース117をトリップさせ、または電気機械式のインターフェースのトリッピングを禁止する)ように動作され得ることが理解されよう。
第4の例示的な例において、マイクロコントローラ112は、再度、特定の数の連続的な時間期間中に、積分キャパシタC3の複数の電圧を測定する。図11は、4つの連続的な時間期間中に生じる4つのこのような電圧を例示する。具体的に、1番目の電圧は、時間期間t1からt3の間に発生し、2番目の電圧は、時間期間t3からt5の間に発生し、3番目の電圧は、時間期間t5からt7の間に発生し、4番目の電圧は、時間期間t7からt9の間に発生する。この第4の例において、積分キャパシタC3は、1番目、2番目、3番目、4番目の時間期間中におおよそ時間t2、t4、t6、t8でそれぞれリセットされる。次に、マイクロコントローラ112は、1つもしくはそれ以上の4つの連続的な時間期間中に測定された電圧レベルが所定の通常の値の範囲外になるか否かを決定する。図11に示すように、第4の例示的な例において、4つの電圧レベルのうちの1つは、特に、時間期間t7からt9の間に生じる4番目の電圧が所定の通常の範囲の外側にある。この場合、ACライン電流の高周波成分は、例えば、高いレベルまたは並行なアーク放電、ラインノイズ、回路故障、または迷惑な負荷から生じたものとみなすことができる。たとえ時間期間t7からt9の間の電圧レベルが異常に高いとしても、このような高い電圧レベルは、典型的にダイオード補正されたキャパシタかブリッジか他の適切な出力制限、出力束縛、クリッピング回路、他の適切なレンジチェック技術を介して制御することができるため、電気機械式のインターフェース112のトリッピングは、禁止され得る。ある実施例において、マイクロコントローラ112は、異常な高い電圧レベルの検出後に、電力出力を負荷から切断するために電気機械式のインターフェース117をトリップするように動作する。
上記した第2および第3の例示的な例で用いられたアルゴリズムと同様に、第4の例示的な例で用いられたアルゴリズムは、迷惑なトリッピングの発生をより減少させるため、上記した第1の例示的な例で用いられたアルゴリズムと関連して使用することができることに留意すべきである。例えば、もし、4つの連続的な時間期間中に1つの異常に高い電圧レベルが検出されたならば、マイクロコントローラ112は、第1の例で用いられたアルゴリズムがこれらの4つの連続的な時間期間中に電気的なアーク不良を検出したか否かに基づき、電気機械式のインターフェース117のトリッピングを禁止し、または禁止しないようにすることができる。さらに、この第4の例で用いられたアルゴリズムは、上記した第2および第3の例で用いられたアルゴリズムに関連して使用することができる。迷惑なトリッピングの発生を減少させるための所望の性能のレベルは、測定された電圧レベルが異常に高いレベルで監視された連続的な時間期間の特定の数を適切に選択することにより達成され得ることが理解される。
上記の例示的な例で用いられたアルゴリズムを含むアーク不良検出装置100を動作する例示的な方法が図1bおよび図12を参照して以下に説明される。ステップ1202に示すように、処理ユニット112は、特定の数の連続的な時間期間中にアーク放電感知回路104により提供された複数の電圧レベルをそれぞれ測定する。この例示的な動作方法において、アーク放電感知回路104によって提供された電圧レベルは、少なくとも1つの電気的なアーク放電事象を示すことに留意すべきである。次に、ステップ1204に示すように、処理ユニット112により、アーク放電感知回路104により提供された少なくとも1つの電圧レベルが所定の値の範囲外になるいか否かに関する決定が成される。アーク放電感知回路104により提供された少なくとも1つの電圧レベルが所定の値の範囲外になる場合、ステップ1206に示すように、電圧レベルは、適切な出力制限回路または範囲チェック技術により所定の範囲内になるように制限される。さらに、ステップ1208に示すように、電気機械式のインターフェース117のトリッピングが禁止される。そして、処理ユニット112は、ステップ1210に示すように、アーク放電感知回路104により提供された電圧レベルが特定の最小値を超えた連続的な時間期間の数を決定する。次に、ステップ1212に示すように、電圧レベルが特定の最小値を越えた連続的な時間期間の数が所定のしきい値より大きいかまたはそれに等しいかに関し処理ユニット112により決定が成される。電圧レベルが特定の最小値を超えた連続時間期間の数が所定のしきい値よりも小さい場合、ステップ1208に示すように、電気機械式のインターフェース117のトリッピングが禁止される。次に、ステップ1214に示すように、アーク放電感知回路104により提供された電圧レベルが、特定の数の連続的な時間期間中に、連続的により低い値またはより高い値をとるか否かに関して処理ユニット112による決定が成される。特定の数の連続的な時間期間中に電圧レベルが連続的により低い値またはより高い値を取る場合、ステップ1208に示すように、電気機械式のインターフェース117のトリッピングは禁止される。この場合、電気的なアーク放電事象は、アーク不良として示されることができる。さもなければ、処理ユニット112は、ステップ1216に示すように、ファイアリング回路108を活性化し、電気機械式のインターフェース117をトリップさせ、これにより、電力出力を負荷から遮断する。この場合、電気的なアーク放電事象は、迷惑な状態として表すことができる。
ここに開示されたアーク不良検出装置および方法は、適切なディジタル、アナログ、またはミックスされた信号環境で用いることができ、電気的なアーク不良と迷惑な状態とを検出し、区別する。例えば、ここに開示された装置および方法は、電力を1つもしくはそれ以上の保護された回路から遮断したり、航空機システムの状態および維持に関するより高いレベルの通信を提供したりするため、商業的または軍事的な航空機内のより集積されたシステムまたはアーク不良回路ブレーカ(AFCB)で使用することができる。ここに開示されたアーク不良検出装置および方法はまたは、他の適切な住宅、商業的、工業的または軍事的な適用に使用することができ、高い信頼性でもって、電気的なアーク不良と迷惑な状態を検出し区別する。
アーク放電の連続した機関により特徴付けされたアーク不良を検出する上記方法のさらなる変更または変形が、この技術の当業者によって、開示された発明概念から逸脱することなく成し得ることが理解されよう。従って、本発明は、特許請求の範囲の範囲および精神を除いて制限されるように解釈されるべきではない。
図1aは、本発明によるアーク不良検出装置のブロック図である。 図1bは、図1aのアーク不良検出装置を例示する回路図である。 図2は、図1aのアーク不良検出装置によって実行される3つのサイクルアルゴリズムを例示するフロー図である。 図3は、図1aのアーク不良検出装置において使用され得る比較回路を例示する回路図である。 図4a−4bは、図1aのアーク不良検出装置により実行されるパルスカウンタアルゴリズムを例示するフロー図である。 図4a−4bは、図1aのアーク不良検出装置により実行されるパルスカウンタアルゴリズムを例示するフロー図である。 図5は、図4a−4bのパルスカウンタアルゴリズムにより用いられる測定データセットのマッピングを例示するテーブルである。 図6は、図1aのアーク不良検出装置により実行されるアーク放電事象カウンタアルゴリズムを例示するフロー図である。 図7は、図1aのアーク不良検出装置により実行されるディジタルカウンタを用いた比較器回路の出力を積分する方法を例示するフロー図である。 図8は、図1aのアーク放電検出装置によって実行される、図2の3つのサイクルアルゴリズム、図4a―4bのパルスカウンタアルゴリズム、および図6のアーク放電事象カウンタアルゴリズムを含む動作の方法を例示するフロー図である。 図9は、図1aのアーク不良検出装置に含まれる積分キャパシタの高電圧の連続期間の回数を例示する図であり、可能性のある電気的なアーク不良を示している。 図10aは、図1aのアーク不良検出装置に含まれる積分キャパシタの減少する電圧の連続期間の回数を例示する図であり、可能性のある迷惑な負荷を示している。 図10bは、図1aのアーク不良検出装置に含まれる積分キャパシタの増加する電圧の連続期間の回数を例示する図であり、可能性のある迷惑な負荷を示している。 図11は、図1aのアーク不良検出装置に含まれる積分キャパシタの異常な高電圧の一つの期間を例示する図であり、これにより、可能性のある迷惑な負荷を示している。 図12は、図1aのアーク不良検出装置の動作する方法を例示するフロー図であり、幾つかの連続的な期間の間に装置に含まれる積分キャパシタの電圧を監視することにより電気的なアーク不良が検出されるか、迷惑なトリッピングか禁止され得ることを例示する。

Claims (34)

  1. アーク不良を検出する方法であって、
    電力入力に関する少なくとも1つの信号を感知するステップであって、感知された信号は、少なくとも1つの電気的なアーク放電事象を示し、
    少なくとも1つの感知された信号に対応する複数の蓄積された信号を発生するステップであって、複数の蓄積された信号の各々は各時間期間に発生され、
    各時間期間に発生された複数の蓄積された信号の各々に関する少なくとも1つのレベルを測定するステップと、
    蓄積された信号に関するレベルが特定の最小値を超える連続した時間期間の第1の数を決定するステップと、
    連続的な時間期間の第1の数が第1の所定のしきい値を超える場合、少なくとも1つの電気的なアーク放電事象をアーク不良として示すステップと、
    さもなければ、少なくとも1つの電気的なアーク放電事象を迷惑な状態として示すステップと、
    を有する検出方法。
  2. 電力入力は、負荷に結合可能な電力出力に関連され、前記検出方法はさらに、少なくとも1つの電気的なアーク放電事象がアーク不良として示される場合、電力出力を負荷から切断するステップを含む、請求項1に記載の検出方法。
  3. 電力入力は、負荷に結合された電力出力に関連され、前記検出方法はさらに、少なくとも1つの電気的なアーク放電事象が迷惑な状態として示された場合、電力出力から負荷への接続を維持するステップを含む、請求項1に記載の検出方法。
  4. 前記測定するステップは、各連続的な時間期間中に各蓄積された信号の1つのレベルを測定するステップを含む、請求項1に記載の検出方法。
  5. 前記測定するステップは、各連続的な時間期間中に各蓄積された信号の複数のレベルを測定するステップを含む、請求項1に記載の検出方法。
  6. 前記発生するステップは、ライン電圧の半サイクル中に複数の蓄積された信号の各々を発生するステップを含む、請求項1に記載の検出方法。
  7. 前記発生するステップは、所定の一定の時間期間中に複数の蓄積された信号の各々を発生するステップを含む、請求項1に記載の検出方法。
  8. 前記発生するステップは、所定の変化する時間期間中に複数の蓄積された信号の各々を発生するステップを含む、請求項1に記載の検出方法。
  9. 前記検出方法はさらに、蓄積された信号に関するレベルが(1)連続的により低い値および(2)連続的により高い値のうちの1つを有する連続的な時間期間の第2の数を決定する、請求項1に記載の検出方法。
  10. 電力入力は負荷に結合可能な電力出力に関連され、前記検出方法はさらに、連続的な時間期間の第2の数が第2の所定のしきい値を超える場合、電力出力から負荷への接続を維持するステップと、さもなければ、負荷から電力出力を切断するステップとを含む、請求項9に記載の検出方法。
  11. 第1の所定のしきい値は、第2の所定のしきい値に等しい、請求項10に記載の検出方法。
  12. 前記検出方法はさらに、蓄積された信号に関連するレベルが連続的により低い値を持つ連続的な時間期間の第2の数を決定するステップと、蓄積された信号に関連するレベルが連続的により高い値を持つ連続的な時間期間の第3の数を決定するステップとを含む、請求項1に記載の検出方法。
  13. 電力入力は、負荷に結合可能な電力出力に関連され、前記検出方法はさらに、連続的な時間期間の第2および第3の数が第2および第3の所定のしきい値を越える場合、電力出力から負荷への接続をそれぞれ維持するステップと、さもなければ、電力出力を負荷から切断するステップとを含む、請求項1に記載の検出方法。
  14. 第1の所定のしきい値は、第2および第3の所定のしきい値の少なくとも1つに等しい、請求項13に記載の検出方法。
  15. 第2の所定のしきい値は、第3の所定のしきい値に等しい、請求項13に記載の検出方法。
  16. 前記特定の最小値は、所定の値の範囲内にあり、前記検出方法はさらに、前記測定するステップで測定された少なくとも1つのレベルが前記所定の値の範囲外にあるか否かを決定するステップを含む、請求項1に記載の検出方法。
  17. 前記検出方法はさらに、前記測定するステップで測定された少なくとも1つのレベルが前記所定の値の範囲外にある場合、前記所定の値の範囲内になるように蓄積された信号のレベルを制限するステップを含む、請求項16に記載の検出方法。
  18. 電力入力は、負荷に結合可能な電力出力に関連され、前記検出方法はさらに、少なくとも1つの電気的なアーク放電事象が迷惑な状態として示され、かつ前記測定するステップで測定された少なくとも1つのレベルが前記所定の値の範囲外である場合、電力出力から負荷への接続を維持するステップを含む、請求項1に記載の検出方法。
  19. 電力入力は、負荷に結合可能な電力出力に関連され、前記検出方法はさらに、前記測定するステップで測定された少なくとも1つのレベルが前記所定の値の範囲外にある場合、電力出力を負荷から切断するステップを含む、請求項16に記載の検出方法。
  20. アーク不良を検出する方法であって、
    電力入力に関する少なくとも1つの信号を感知するステップであって、感知された信号は、少なくとも1つの電気的なアーク放電事象を示し、電力入力は負荷に結合可能な電力出力に関連されており、
    少なくとも1つの感知された信号に対応する複数の蓄積された信号を発生するステップであって、複数の蓄積された信号の各々は各時間期間中に発生され、
    各時間期間中に発生された複数の蓄積された信号の各々に関する少なくとも1つのレベルを測定するステップと、
    蓄積された信号に関連されたレベルが電気的なアーク不良の特性であるか否かを決定するステップと、
    蓄積された信号に関連されたレベルが電気的なアーク不良の特性である場合、蓄積された信号に関連されたレベルが(1)連続的により低い値および(2)連続的により高い値のうちの少なくとも1つを持つ連続的な時間期間の少なくとも1つの数を決定するステップと、
    連続的な時間期間の少なくとも1つの数が少なくとも1つの所定のしきい値を超える場合、電力出力から負荷への接続を維持するステップと、
    さもなければ電力出力を負荷から切断するステップと、
    を含む検出方法。
  21. アーク不良を検出するシステムであって、
    電力入力に関連された少なくとも1つの信号を感知するように構成された入力感知回路であって、感知された信号は、少なくとも1つの電気的なアーク放電事象を示す、前記入力感知回路と、
    少なくとも1つの感知された信号に対応する複数の蓄積された信号を発生するように構成された蓄積回路であって、複数の蓄積された信号の各々は各時間期間に発生される、前記蓄積回路と、
    処理ユニットとを有し、
    処理ユニットは、各時間期間に発生した複数の蓄積された信号の各々に関連された少なくとも1つのレベルを測定し、
    蓄積された信号に関連されたレベルが特定の最小値を超える連続的な時間期間の第1の数を決定し、
    連続した時間期間の第1の数が第1の所定のしきい値を越える場合、少なくとも1つの電気的なアーク放電をアーク不良として示し、
    さもなければ、少なくとも電気的なアーク放電事象を迷惑な状態として示すように動作する、システム。
  22. システムはさらに、負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、少なくとも1つの電気的なアーク放電事象がアーク不良として示された場合、電気機械式のインターフェースをトリップさせ、電力出力を負荷から切断するように動作する、請求項21に記載のシステム。
  23. システムはさらに、負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、少なくとも1つの電気的なアーク放電事象が迷惑な状態として示された場合、電気機械式のインターフェースのトリッピングを禁止し、電力出力から負荷への接続を維持するように動作する、請求項21に記載のシステム。
  24. 処理ユニットはさらに、蓄積された信号に関連されたレベルが(1)連続的により低い値および(2)連続的により高い値のうちの少なくとも1つを持つ連続的な時間期間の第2の数を決定するように動作する、請求項21に記載のシステム。
  25. 第1の所定のしきい値は、第2の所定のしきい値に等しい、請求項24に記載のシステム。
  26. システムはさらに、負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、連続的な時間期間の第2の数が第2の所定のしきい値を超える場合、電気機械式のインターフェースのトリッピングを禁止し、電力出力から負荷への接続する維持し、さもなければ、電気機械式のインターフェースをトリップさせ、電力出力を負荷から切断するように動作する、請求項24に記載のシステム。
  27. 処理ユニットはさらに、蓄積された信号に関連されたレベルが連続的により低い値を持つ連続的な時間期間の第2の数を決定し、蓄積された信号に関連されたレベルが連続的により高い値を持つ連続的な時間期間の第3の数を決定するように動作する、請求項21に記載のシステム。
  28. 負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、
    連続的な時間期間の第2および第3の数がそれぞれ第2および第3の所定のしきい値を超える場合、電気機械式のインターフェースのトリッピングを禁止し、電力出力から負荷への接続を維持し、さもなければ、電気機械式のインターフェースをトリップさせ、電力出力を負荷から切断するように動作する、請求項27に記載のシステム。
  29. 第1の所定のしきい値は第2および第3の所定のしきい値の少なくとも1つに等しい、請求項28に記載のシステム。
  30. 第2の所定のしきい値は、第3の所定のしきい値に等しい、請求項28に記載のシステム。
  31. 前記特定の最小値は所定の値の範囲内にあり、処理ユニットはさらに、測定されたレベルの少なくとも1つが前記所定の値の範囲外にあるか否かを決定するように動作する、請求項21に記載のシステム。
  32. システムはさらに、負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、少なくとも1つの電気的なアーク放電事象が迷惑な状態として示され、かつ少なくとも1つの測定されたレベルが前記所定の値の範囲外にある場合、電気機械式のインターフェースのトリッピングを禁止し、電力出力から負荷への接続を維持するように動作する、請求項31に記載のシステム。
  33. システムはさらに、負荷に結合可能な電力出力と、電力入力と電力出力間に結合された電気機械式のインターフェースとを含み、処理ユニットはさらに、少なくとも1つの測定されたレベルが前記所定の値の範囲外である場合、電気機械式のインターフェースをトリップさせ、電力出力を負荷から切断するように動作する、請求項31に記載のシステム。
  34. アーク不良を検出するシステムであって、
    電力入力と、
    負荷に結合可能な電力出力と、
    電力入力に関連された少なくとも1つの信号を感知するように構成された入力感知回路であって、感知された信号は、少なくとも1つの電気的なアーク放電事象を示す、前記入力感知回路と、
    少なくとも1つの感知された信号に対応する複数の蓄積された信号を発生するように構成された蓄積回路であって、複数の蓄積された信号の各々は各時間期間中に発生される、前記蓄積回路と、
    電力入力と電力出力の間に結合された電気機械式のインターフェースと、
    処理ユニットとを含み、
    処理ユニットは、
    各時間期間中に発生した複数の蓄積された信号の各々に関連された少なくとも1つのレベルを測定し、
    蓄積された信号に関連されたレベルが電気的なアーク不良の特性であるか否かを決定し、
    蓄積された信号に関連されたレベルが電気的なアーク不良の特性である場合、蓄積された信号に関連されたレベルが(1)連続的により低い値および(2)連続的により高い値のうちの少なくとも1つを持つ連続的な時間期間の少なくとも1つの数を決定し、
    連続的な時間期間の少なくとも1つの数が少なくとも1つの所定のしきい値を越える場合、電気機械式のインターフェースのトリッピングを禁止し、電力出力から負荷への接続を維持し、さもなければ、電気機械式のインターフェースをトリップさせ、電力出力を負荷から切断するように動作する、システム
JP2007082096A 2006-03-29 2007-03-27 アーク不良を検出する方法およびアーク不良を検出するシステム Expired - Fee Related JP4879062B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/391,954 US7408750B2 (en) 2004-09-09 2006-03-29 Methods of detecting arc faults characterized by consecutive periods of arcing
US11/391,954 2006-03-29

Publications (3)

Publication Number Publication Date
JP2007267592A true JP2007267592A (ja) 2007-10-11
JP2007267592A5 JP2007267592A5 (ja) 2010-08-19
JP4879062B2 JP4879062B2 (ja) 2012-02-15

Family

ID=38255409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007082096A Expired - Fee Related JP4879062B2 (ja) 2006-03-29 2007-03-27 アーク不良を検出する方法およびアーク不良を検出するシステム

Country Status (5)

Country Link
US (1) US7408750B2 (ja)
EP (1) EP1840584B1 (ja)
JP (1) JP4879062B2 (ja)
KR (1) KR101307016B1 (ja)
CN (1) CN101046496B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934308A (zh) * 2010-04-08 2013-02-13 西门子工业公司 包括延迟的电弧故障电路检测方法、系统以及装置
JP2020537118A (ja) * 2017-10-11 2020-12-17 リテルフューズ、インコーポレイテッド 電流フローの変化に基づくアーク検出

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004015090A1 (de) 2004-03-25 2005-11-03 Hüttinger Elektronik Gmbh + Co. Kg Bogenentladungserkennungseinrichtung
EP1801946B1 (de) * 2005-12-22 2009-01-21 HÜTTINGER Elektronik GmbH + Co. KG Verfahren und Vorrichtung zur Arcerkennung in einem Plasmaprozess
US8023235B2 (en) * 2006-10-31 2011-09-20 Siemens Industry, Inc. Multifunctional residential circuit breaker
DE502006005363D1 (de) * 2006-11-23 2009-12-24 Huettinger Elektronik Gmbh Verfahren zum Erkennen einer Bogenentladung in einem Plasmaprozess und Bogenentladungserkennungsvorrichtung
US7795817B2 (en) * 2006-11-24 2010-09-14 Huettinger Elektronik Gmbh + Co. Kg Controlled plasma power supply
EP1928009B1 (de) * 2006-11-28 2013-04-10 HÜTTINGER Elektronik GmbH + Co. KG Bogenentladungs-Erkennungseinrichtung, Plasma-Leistungsversorgung und Verfahren zum Erkennen von Bogenentladungen
DE502006009308D1 (de) * 2006-12-14 2011-05-26 Huettinger Elektronik Gmbh Bogenentladungs-Erkennungseinrichtung, Plasma-Leistungsversorgung und Verfahren zum Erkennen von Bogenentladungen
EP1978542B1 (de) * 2007-03-08 2010-12-29 HÜTTINGER Elektronik GmbH + Co. KG Verfahren und Vorrichtung zum Unterdrücken von Bogenentladungen beim Betreiben eines Plasmaprozesses
CN101826707A (zh) * 2009-03-02 2010-09-08 丁建新 一种智能型预装式变电站
US7872839B2 (en) * 2009-05-12 2011-01-18 Astronics Advanced Electronic Systems Corp. Systems, methods, and devices for controlling a serial arc fault in an electrical circuit
AT509253A1 (de) 2009-08-05 2011-07-15 Moeller Gebaeudeautomation Gmbh Elektrische installationsanordnung
CN102375107B (zh) * 2011-09-20 2013-07-10 上海交通大学 基于时频综合分析的故障电弧检测方法及其装置
CN103875144B (zh) * 2011-10-14 2016-04-13 Sma太阳能技术股份公司 用于检测dc电路中的电弧的方法与装置
US9945894B2 (en) 2012-02-29 2018-04-17 Innovative Scientific Solutions, Inc. Arc fault detection
MX353695B (es) * 2013-06-27 2018-01-25 Schneider Electric Usa Inc Memoria intermedia de decisión de desconexión por detección adaptativa de falla de arco eléctrico.
EP3044599B8 (en) * 2013-09-13 2021-12-08 Schneider Electric USA, Inc. Arc-fault and ground fault interrupter using a single ground fault sensor and single adc
JP2015155889A (ja) * 2013-12-23 2015-08-27 センサータ テクノロジーズ マサチューセッツ インコーポレーテッド 多重ストリングアーク故障検出デバイスの改良されたノイズ伝搬耐性
CN104269814B (zh) * 2014-09-19 2017-09-12 浙江天正电气股份有限公司 Afdd故障电弧保护器
CN104439660B (zh) * 2014-11-19 2016-08-31 柳州市国辉汽车零部件有限公司 智能挡弧光装置
WO2018032652A1 (zh) * 2016-08-19 2018-02-22 广东美的制冷设备有限公司 家电设备及用于其的故障电弧检测装置和方法
US10332716B2 (en) * 2017-01-13 2019-06-25 Eaton Intelligent Power Limited Circuit interrupter including electronic trip unit and method of determining elapsed time of start-up process
CN107273984A (zh) * 2017-07-24 2017-10-20 上海华电电力发展有限公司 一种电力用油化学监督管理方法和系统
CA3026852A1 (en) 2018-02-07 2019-08-07 Goodrich Corporation Fault interrupt module
KR102229636B1 (ko) * 2019-08-12 2021-03-18 주식회사 큐아이티 전력계통에서 아크 탐지 방법 및 장치
KR102229637B1 (ko) * 2019-08-12 2021-03-18 주식회사 큐아이티 전력계통에서 아크 탐지 방법 및 장치
KR102520900B1 (ko) * 2021-06-02 2023-04-14 태성전기산업주식회사 외부 자계 유도를 이용한 아크 감지 회로
KR102656903B1 (ko) 2023-11-20 2024-04-12 한국에너지솔루션 주식회사 Ac 및 dc 신호 정보를 이용한 아크 결함 감지 장치 및 이를 이용한 모니터링 방법

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694402A (en) * 1985-05-28 1987-09-15 Basic Measuring Instruments Waveform disturbance detection apparatus and method
JPH03150026A (ja) * 1989-09-08 1991-06-26 Best Power Technol Inc 無停電電力供給のための電源電力監視の方法と装置
JPH07236224A (ja) * 1993-08-20 1995-09-05 Eaton Corp 電流変化を利用したアーク検出装置及びその方法
US5818671A (en) * 1996-10-04 1998-10-06 General Electric Company Circuit breaker with arcing fault detection module
US5835321A (en) * 1996-08-02 1998-11-10 Eaton Corporation Arc fault detection apparatus and circuit breaker incorporating same
JP2000028675A (ja) * 1998-06-02 2000-01-28 Eaton Corp ア―ク故障検知器
US6137418A (en) * 1998-03-05 2000-10-24 Eaton Corporation Single channel apparatus for on-line monitoring of three-phase AC motor stator electrical faults
US6373257B1 (en) * 1998-12-09 2002-04-16 Pass & Seymour, Inc. Arc fault circuit interrupter
JP2003139814A (ja) * 2001-08-24 2003-05-14 Eaton Corp 周期的擾乱を受ける直流電気システム内のアーク放電および過電流を検出する装置
US6577484B1 (en) * 2000-12-12 2003-06-10 Pass & Seymour, Inc. Arc fault detector device utilizing the di/dt and 60 Hz components of an arcing waveform
US6590754B1 (en) * 2000-11-17 2003-07-08 Pass & Seymour, Inc. AFCI with false trip prevention filter
JP2003203785A (ja) * 2001-12-20 2003-07-18 Eaton Corp 調光器過渡電流に不感応のアーク故障検知器及びかかる検知器を組み込んだ回路遮断器
JP2003529306A (ja) * 2000-03-16 2003-09-30 マイケル サピール 電気的アーク障害の検出及び早期警告を行う装置
US20040066593A1 (en) * 2002-10-03 2004-04-08 David Kolker Arc fault detector with circuit interrupter
JP2004193120A (ja) * 2002-12-09 2004-07-08 Texas Instruments Inc アーク検出装置とその方法
JP2005049326A (ja) * 2002-11-15 2005-02-24 Human El-Tech Inc アーク故障検出装置
JP2006078488A (ja) * 2004-09-09 2006-03-23 Texas Instruments Inc アーク不良検出装置および方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5682101A (en) * 1995-03-13 1997-10-28 Square D Company Arcing fault detection system
US7190561B2 (en) 2004-09-09 2007-03-13 Sensata Technologies, Inc. Apparatus for detecting arc faults
KR100483905B1 (ko) 2005-01-13 2005-04-15 이엔테크놀로지 주식회사 Afci용 상/하위부 고주파 신호 분리 방식의 아크 결함검출 장치
US7349188B2 (en) * 2005-06-06 2008-03-25 Eaton Corporation Arc fault detector responsive to patterns in interval to interval change in integrated sensed current values
US7362553B2 (en) * 2005-06-08 2008-04-22 Eaton Corporation Arc fault circuit interrupter and method for inhibiting series arc protection based on dimmer phase angle
US7400481B2 (en) * 2005-12-29 2008-07-15 Sensata Technologies, Inc. Low cost arc fault detection technique

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4694402A (en) * 1985-05-28 1987-09-15 Basic Measuring Instruments Waveform disturbance detection apparatus and method
JPH03150026A (ja) * 1989-09-08 1991-06-26 Best Power Technol Inc 無停電電力供給のための電源電力監視の方法と装置
JPH07236224A (ja) * 1993-08-20 1995-09-05 Eaton Corp 電流変化を利用したアーク検出装置及びその方法
US5835321A (en) * 1996-08-02 1998-11-10 Eaton Corporation Arc fault detection apparatus and circuit breaker incorporating same
US5818671A (en) * 1996-10-04 1998-10-06 General Electric Company Circuit breaker with arcing fault detection module
US6137418A (en) * 1998-03-05 2000-10-24 Eaton Corporation Single channel apparatus for on-line monitoring of three-phase AC motor stator electrical faults
JP2000028675A (ja) * 1998-06-02 2000-01-28 Eaton Corp ア―ク故障検知器
US6373257B1 (en) * 1998-12-09 2002-04-16 Pass & Seymour, Inc. Arc fault circuit interrupter
JP2003529306A (ja) * 2000-03-16 2003-09-30 マイケル サピール 電気的アーク障害の検出及び早期警告を行う装置
US6590754B1 (en) * 2000-11-17 2003-07-08 Pass & Seymour, Inc. AFCI with false trip prevention filter
US6577484B1 (en) * 2000-12-12 2003-06-10 Pass & Seymour, Inc. Arc fault detector device utilizing the di/dt and 60 Hz components of an arcing waveform
JP2003139814A (ja) * 2001-08-24 2003-05-14 Eaton Corp 周期的擾乱を受ける直流電気システム内のアーク放電および過電流を検出する装置
JP2003203785A (ja) * 2001-12-20 2003-07-18 Eaton Corp 調光器過渡電流に不感応のアーク故障検知器及びかかる検知器を組み込んだ回路遮断器
US20040066593A1 (en) * 2002-10-03 2004-04-08 David Kolker Arc fault detector with circuit interrupter
JP2005049326A (ja) * 2002-11-15 2005-02-24 Human El-Tech Inc アーク故障検出装置
JP2004193120A (ja) * 2002-12-09 2004-07-08 Texas Instruments Inc アーク検出装置とその方法
JP2006078488A (ja) * 2004-09-09 2006-03-23 Texas Instruments Inc アーク不良検出装置および方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102934308A (zh) * 2010-04-08 2013-02-13 西门子工业公司 包括延迟的电弧故障电路检测方法、系统以及装置
US8929036B2 (en) 2010-04-08 2015-01-06 Siemens Industry, Inc. Arc fault circuit detection methods, systems, and apparatus including delay
CN102934308B (zh) * 2010-04-08 2015-06-03 西门子工业公司 包括延迟的电弧故障电路检测方法、系统以及装置
JP2020537118A (ja) * 2017-10-11 2020-12-17 リテルフューズ、インコーポレイテッド 電流フローの変化に基づくアーク検出
JP7275448B2 (ja) 2017-10-11 2023-05-18 リテルフューズ、インコーポレイテッド 電流フローの分散に基づくアーク検出

Also Published As

Publication number Publication date
CN101046496B (zh) 2010-12-15
US20060181816A1 (en) 2006-08-17
CN101046496A (zh) 2007-10-03
US7408750B2 (en) 2008-08-05
KR20070098598A (ko) 2007-10-05
KR101307016B1 (ko) 2013-09-11
JP4879062B2 (ja) 2012-02-15
EP1840584B1 (en) 2015-09-23
EP1840584A3 (en) 2012-01-18
EP1840584A2 (en) 2007-10-03

Similar Documents

Publication Publication Date Title
JP4879062B2 (ja) アーク不良を検出する方法およびアーク不良を検出するシステム
US7227729B2 (en) Arc fault detection technique
US7190561B2 (en) Apparatus for detecting arc faults
JP5241067B2 (ja) アーク不良検出装置および方法
US7190562B2 (en) Method for detecting arc faults
US11349293B2 (en) Processor-based circuit interrupting devices
EP1804067A1 (en) Low cost arc fault detection technique
US7898781B2 (en) Arc fault detection apparatus employing a comparator with a continuously variable threshold
US6703842B2 (en) Method for discriminating abnormal current including arc current in AC load circuit and apparatus for executing the same
US20120275071A1 (en) Arc-fault detection
KR20040050871A (ko) 아크 검출 장치 및 방법
US7652566B2 (en) Arc wave generator for testing an arc-fault circuit interrupter
MX2008012453A (es) Interruptor de circuito.
US10498132B2 (en) Methods and apparatus to disable a trip circuit during self test in ground fault circuit interrupters
US6157552A (en) Sub-harmonic detection and control system
JP4856391B2 (ja) トラッキング電流検出装置
EP2690784B1 (en) Self-test of over-current fault detection
JP5295538B2 (ja) トラッキング電流検出装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080708

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110907

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110912

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111129

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111129

R150 Certificate of patent or registration of utility model

Ref document number: 4879062

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141209

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees