INTERRUPTOR DE CIRCUITO
Antecedentes de la Invención Esta invención se refiere generalmente a interruptores de circuito y, de manera mas particular, a tales interruptores de circuito estructurados para disparar la apertura de los contactos separables en respuesta a condiciones de falla de arco, falla de tierra y/o de sobre-voltaje. Información Antecedente Interruptores de circuito incluyen, por ejemplo, disyuntores de circuito, dispositivos de contactos, arranques de motor, controladores de motor, otros controladores de carga y receptáculos teniendo un mecanismos de disparo. Los disyuntores de circuito son generalmente maduros y bien conocidos en la materia. Ejemplos de disyuntores de circuito se divulgan en las patentes US 5,260,676; y 5,293,522. Los disyuntores de circuito se usan para proteger circuitos eléctricos de daño debido a una condición de sobre-corriente, tal como una condición de sobrecarga o una condición de corto circuito o falla de relativamente alto nivel. En disyuntores de circuito pequeños, comúnmente referidos como disyuntores de circuito miniatura, usados para aplicaciones residenciales y comerciales ligeras, tal protección es típicamente provista por un dispositivo de disparo térmico-magnético . Este
dispositivo de disparo incluye un bimetal el cual se calienta y se dobla en respuesta a una condición de sobre-corriente persistente. El bimetal, a su vez, destraba un mecanismo de operación impulsado por resorte que abre a los contactos separables del disyuntor de circuito para interrumpir flujo de corriente en el sistema de energía protegido. Una armadura, la cual es atraída por fuerzas magnéticas considerables generadas por un corto circuito o falla, también destraba, o dispara, al mecanismo de operación. En muchas aplicaciones, el disyuntor de circuito miniatura también proporciona protección de falla de tierra. Típicamente, un circuito electrónico detecta fuga de corriente a tierra y genera una señal de disparo de falla de tierra. Esta señal de disparo energiza un solenoide de disparo de derivación, el cual destraba al mecanismo de operación, típicamente a través de accionamiento de un dispositivo de disparo térmico-magnético . Un tipo común de circuito de detección de falla de tierra es el detector oscilador durmiente que incluye primera y segunda bobinas de sensor. Los conductores de línea y neutro del circuito protegido pasan a través de la primera bobina de sensor. La salida de esta bobina se aplica a través de un capacitor de acoplamiento a un amplificador operativo seguido por un comparador de ventana teniendo dos valores de referencia. Una falla de línea a tierra ocasiona que la magnitud de la señal amplificada exceda la magnitud de los valores de referencia y, así, genere
una señal de disparo. Por lo menos el conductor neutro del circuito protegido pasa a través de la segunda bobina de sensor. Una falla de neutral a tierra acopla las dos bobinas detectoras que ocasionan que el amplificador oscile, con ello resultando en la generación de la señal de disparo. Ver, por ejemplo, las patentes US 5,260,676; y 5,293,522. Recientemente, ha habido interés considerable en también proporcionar protección contra fallas de arco. Fallas de arco son fallas intermitentes de alta impedancia las cuales se pueden ocasionar, por ejemplo, por aislamiento gastado entre conductores adyacentes, por extremos expuestos entre conductores rotos, y en otras situaciones donde elementos conductores a diferentes potenciales están en proximidad cercana. Debido a su naturaleza intermitente y de alta impedancia, las fallas de arco no generan corrientes de ya sea suficiente magnitud instantánea o suficiente calentamiento promedio o valor de corriente RMS suficientemente grande para disparar al interruptor de circuito convencional. Aun así, los arcos pueden ocasionar daño o comenzar un incendio si ocurren cerca de material combustible. No es práctico simplemente reducir las corrientes de toma en disyuntores de circuito convencionales, pues hay muchas cargas típicas que toman corrientes similares y podrían, por lo tanto, ocasionar disparos molestos. Consecuentemente, circuitos eléctricos separados han sido desarrollados para responder a fallas de arco. Ver, por ejemplo, las patentes US 5,224,006; y 5,691,869.
Por ejemplo, un interruptor de circuito de falla de arco (AFCI) es un dispositivo pretendido para mitigar los efectos de fallas de arco mediante funcionar para desenergizar un circuito eléctrico cuando una falla de arco se detecta. AFCIs conocidos son empacados como disyuntores de circuito miniatura. Se instalan en tableros de panel, tal como disyuntores de circuito estándar, y así proporcionan protección del cableado de circuito de ramificación completo del tablero de panel a la salida. Adicionalmente, proporcionan protección de aparatos eléctricos y cables de extensión contra falla de aislamiento relacionada con eventos de formación de arco. Aunque no es requerido por el estándar de AFCIs de Underwriters Laboratory (UL) UL1699, tales AFCIs también proporcionan protección contra fallas de tierra de bajo nivel, típicamente establecida en pico de 50 mA. Esta protección, en combinación con protección de fallas de arco, ha sido mostrada por UL para ser efectiva contra conexiones de alta resistencia, tal como se puede desarrollar en conexiones sobre dispositivos de cableado eléctrico, tales como tuercas de cables, receptáculos, interruptores de pared o instalaciones de luz, que pueden llevar finalmente a una falla de aislamiento. Ni la falla de arco ni la falla de tierra solas se mostraron proporcionando protección óptima; ambas son requeridas. La protección contra fallas de arco es efectiva de manera única contra una falla de línea a neutro, mientras que la protección contra fallas de tierra es efectiva de manera única contra una
falla de neutro a tierra. Ambas son efectivas contra una falla de línea a tierra. Hoy en día, protección contra fallas de tierra de un interruptor de circuito de falla de tierra (GFCI) se requiere, por ejemplo y sin limitación, para baños residenciales, cocheras, cocinas y receptáculos exteriores. Estas ubicaciones normalmente no involucran regletas múltiple que protegen contra picos o productos como computadores que en ocasiones tienen protección contra picos instalada. En contraste, AFCIs se usan, por ejemplo y sin limitación, en habitaciones residenciales, estudios y otras áreas de vivienda donde la protección contra picos es común. La patente US 6,707,651 y la publicación de solicitud de patente US 2006/0018059 divulgan una unidad de disparo que incluye un circuito de lógica de disparo que se incorpora en un Circuito Integrado Específico de Aplicación (ASIC) bipolar para fallas de arco/fallas de tierra. El ASIC proporciona de manera no costosa corriente de compuerta adecuada en respuesta a una de dos solicitudes de disparo (v.gr., disparo de falla de arco y disparo de falla de tierra) cuando un triac está en un estado apagado (OFF) con un voltaje de soporte adecuado y cuando el ASIC es energizado de manera adecuada. La unidad de disparo opera con un interruptor de circuito, tal como un disyuntor de circuito para fallas de arco o fallas de tierra. Aunque el ASIC proporciona un circuito confiable y de relativamente bajo costo para disparar al disyuntor de circuito
para falla de arco o de falla de tierra, ciertos disparos molestos pueden ocurrir. Por ejemplo, utilidades rutinariamente conmutan capacitores para ajustar factor de energía y, mas frecuentemente, para ajustar voltaje de línea en áreas rurales. La inductancia de fuente en serie de línea combinada con un capacitor de derivación produce un circuito resonante en serie, tal que voltaje con el capacitor puede ser ligeramente mas grande que aquel sin el capacitor. Desafortunadamente, cuando el capacitor es conmutado, un voltaje transitorio senoidal en caída puede ocurrir. Este voltaje transitorio típicamente dura solamente unos cuantos milisegundos , pero puede tener un valor de pico de casi dos veces el pico de voltaje de línea normal. Si un protector de picos, tal como aquel usado en regletas múltiple convencionales (v.gr., sin limitación, regletas múltiple usadas para proteger equipo electrónico casero, tal como televisiones o computadores) , se localiza en el circuito de ramificación siendo protegido, entonces la acción de límite de voltaje de pico normal de los MOV(s) (varistores de óxido de metal) de regleta múltiple correspondientes resulta en una corriente de falla de tierra relativamente alta, pero relativamente muy corta. El MOV funciona mediante sujetar transitorios de sobre-voltaje de línea a tierra. El proceso de sujeción del MOV puede producir un transitorio de corriente relativamente muy largo (medio en amperios) , pero un transitorio de corriente de tierra típicamente relativamente muy corto (v.gr., alrededor de 100 uS) . Si la regleta múltiple se
localiza en un circuito ramificado protegido por AFCI, entonces el AFCI disparará (falla de tierra) como el resultado de tal un transitorio. El circuito de disparo de fallas de tierra de ASIC incluye un transformador de corriente diferencial, un amplificador y un comparador de ventana. La salida de corriente del transformador de corriente diferencial se ingresa al amplificador. La salida del amplificador se ingresa al comparador de ventana. Cuando la magnitud de la salida de amplificador excede los límites alto o bajo del comparador de ventana, una solicitud de disparo de falla de tierra se genera inmediatamente sin retraso de tiempo. Aquí, hay un problema debido a la falta de un retraso de tiempo. El ASIC y el AFCI correspondiente se diseñan para operación de 120 VAC nominales con una tolerancia de +/- 10%. Es posible, por ejemplo, durante la construcción de la residencia con energía temporal, y aun después de que la residencia se contempla y se ocupa, que una condición de sobre-voltaje extremo pueda desarrollarse debido a una pérdida de una conexión neutra de entrada de servicio en un sistema de energía 120/340 de 3 cables o un sistema de energía de 120/208 VAC de 3/4 cables. Si un neutro para establecer un punto medio para estos sistemas de energía, un voltaje de fase a neutro puede alcanzar un valor extremo y dañino. Aunque el ASIC y los componentes AFCI corres-pondientes pueden sobrevivir esta condición en una base temporal,
ciertas partes eventualmente fallarán debido a sobrecalentamiento. El ASIC y el AFCI correspondiente pueden dispararse debido a ciertas cargas con un flujo de corriente relativamente alta. Estas cargas incluirán ciertas herramientas de potencia tales como "sierras tronchadoras" , compresores y un número de aspiradoras de velocidad variable de relativamente nueva y alta tecnología. Estas cargas se pueden caracterizar como teniendo una corriente relativamente grande con un factor de potencia de retraso (a diferencia de, por ejemplo, una lámpara) durante el periodo de flujo inicial. Por ende, es deseable minimizar o eliminar el disparo resultante de tales cargas. El ASIC incluye un circuito de disparo que genera un solo pulso en cada ciclo de línea de corriente alternante cuando se empuja un botón de prueba. Este pulso se envía hacia el circuito de detección de arco tal que si este circuito está trabajando correctamente, un disparo ocurriría como se requiere por UL1699. Una debilidad reconocida de el botón de prueba es que la determinación de la salud del AFCI requiere empujar el botón de prueba, lo cual ocasiona interrupción del voltaje de circuito de ramificación si el interruptor de circuito es saludable. Como tal, por ejemplo, relojes, grabadoras de video (VCR) y otras cargas necesitan restablecerse manualmente. UL943 (Estándar de Interruptores de Circuito de Falla de Tierra de Underwriters Laboratory) está siendo cambiado para
atender este asunto. Se cree que uno de dos enfoques será requerido. El primer enfoque requiere que si el interruptor de circuito falla, entonces el botón de prueba debe "trabarse" y no permitírsele ser restablecido y suministrar energía. Sin embargo, esto no es práctico para un disyuntor de circuito. El segundo enfoque requiere una indicación "visible" de una falla, lo cual permite que se determine el estado del interruptor de circuito sin empujar al botón de prueba. Hay lugar para mejora en interruptores de circuito estructurados para disparar abiertos contactos separables en respuesta a condiciones de falla de arco, falla de tierra y/o sobre-voltaj e . Mas aun, hay lugar para mejora en la disipación de energía de un interruptor de circuito incluyendo un ASIC. Compendio de la Invención Como un aspecto de la invención, un interruptor de circuito comprende: por lo menos un par de contactos separables; un conductor de carga un conductor neutro; un mecanismo de operación estructurado para abrir y cerrar al por lo menos un par de contactos separables; un circuito de disparo de falla de arco que coopera con el mecanismo de operación, el circuito de disparo de falla de arco estando estructurado para disparar abierto al por lo menos un par de contactos separables en respuesta a detección de una condición de falla de arco asociada con corriente que fluye a través del por lo menos un par de contactos
separables; y un circuito de disparo de falla de tierra que coopera con el mecanismo de operación, el circuito de disparo de falla de tierra estando estructurado para disparar abierto al por lo menos un par de contactos separables en respuesta a detección de una condición de falla de tierra asociada con corriente que fluye a través del por lo menos un par de contactos separables, el conductor de carga y el conductor neutro, donde el circuito de disparo de falla de arco incluye un circuito de retraso, y donde el circuito de disparo de falla de tierra incluye una salida al circuito de retraso. Como otro aspecto de la invención, un interruptor de circuito comprende: una terminal de línea; una terminal de carga; contactos separables conectados eléctricamente entre la terminal de línea y la terminal de carga; una terminal neutra; un mecanismo de operación estructurado para abrir y cerrar los contactos separables; un primer circuito de disparo cooperando con el mecanismo de operación, el primer circuito de disparo estando estructurado para disparar abiertos los contactos separables en respuesta a detección de una condición de falla asociada con corriente fluyendo a través de los contactos separables; y un segundo circuito de disparo de sobre-voltaje cooperando con el mecanismo de operación, el segundo circuito de disparo de sobre-voltaje estando estructurado para disparar abiertos los contactos separables en respuesta a una función de tanto amplitud y duración de una condición de sobre-voltaje entre
los contactos separables y la terminal neutra. El segundo circuito de disparo de sobre-voltaje puede estructurarse además para proporcionar un disparo retrasado de los contactos separables después de detección de la condición de sobre-voltaje, el disparo retrasado siendo la función de tanto amplitud y duración de una condición de sobre-voltaje. La función puede definirse por un tiempo que un voltaje entre la terminal de carga y la terminal neutra excede un voltaje predeterminado. El segundo circuito de disparo de sobre-voltaje puede estructurarse además para estar inactivo cuando la amplitud del voltaje entre la terminal de carga y el conductor neutro es menor que un valor predeterminado . El primer circuito de disparo puede ser un circuito de disparo de falla de arco que incluye un circuito de retraso; y el segundo circuito de disparo de sobre-voltaje puede incluir una salida al circuito de retraso. Un conductor de carga puede conectarse eléctricamente entre los contactos separables y la terminal de carga; un conductor neutro puede conectarse eléctricamente a la terminal neutra; y el primer circuito de disparo puede ser un circuito de disparo de falla de tierra cooperando con el mecanismo de operación, el circuito de disparo de falla de tierra estando estructurado para disparar abiertos a los contactos separables en respuesta a una detección de una condición de falla de tierra asociada con una primer corriente que fluye a través de los
contactos separables y una segunda corriente que fluye a través del conductor neutro. Como otro aspecto de la invención, un interruptor de circuito comprende: una terminal de línea; una terminal de carga que incluye un voltaje de corriente alternante; contactos separables conectados eléctricamente entre la terminal de línea y la terminal de carga, los contactos separables incluyendo una corriente que fluye a su través; una terminal neutra un mecanismo de operación estructurado para abrir y cerrar los contactos separables; un circuito de disparo de falla de arco cooperando con el mecanismo de operación, el circuito de disparo de falla de arco estando estructurado para disparar abiertos los contactos separables en respuesta a detección de una condición de falla de arco asociada con la corriente que fluye a través de los contactos separables; y un circuito de inhibición que coopera con el circuito de disparo de falla de arco, el circuito de inhibición estando estructurado para inhabilitar al circuito de disparo de falla de arco en respuesta a la corriente que fluye a través de los contactos separables excediendo un valor de corriente predeterminado y la corriente que fluye a través de los contactos separables que definen un factor de energía de carga retrasada. El circuito de disparo de falla de arco puede incluir un circuito de retraso; y el circuito de inhibición puede incluir una salida al circuito de retraso. El circuito de inhibición puede estructurarse para
continuar inhabilitando al circuito de disparo de falla de arco por un tiempo predeterminado después de que la corriente que fluye a través de los contactos separables no excede al valor de corriente predeterminado o la corriente que fluye no define al factor de energía de carga retrasada. Como otro aspecto de la invención, un interruptor de circuito comprende: una terminal de línea; una terminal de carga; contactos separables conectados eléctricamente entre la terminal de línea y la terminal de carga; una terminal neutra; un mecanismo de operación estructurado para abrir y cerrar los contactos separables; un circuito de disparo de falla de arco que coopera con el mecanismo de operación, el circuito de disparo de falla de arco estando estructurado para disparar abiertos los contactos separables en respuesta a detección de una condición de falla de arco asociada con la corriente que fluye a través de los contactos separables; y un circuito de prueba estructurado para probar al circuito de disparo de falla de arco, el circuito de prueba incluyendo un miembro de entrada, un indicador, un primer modo y un segundo modo, donde el primer modo del circuito de prueba se estructura para activar repetitivamente al indicador en respuesta a orientación apropiada del circuito de disparo de falla de arco, y donde el segundo modo del circuito de prueba se estructura para probar al circuito de disparo de falla de arco en respuesta a accionamiento del miembro de entrada y ocasionar que el circuito de disparo de falla de arco dispare abiertos los
contactos separables en respuesta a operación apropiada del circuito de disparo de falla de arco. Breve Descripción de los Dibujos Un entendimiento completo de la invención puede obtenerse a partir de la siguiente descripción de las formas de realización preferidas cuando se lee en conjunto con los dibujos acompañantes en los cuales : La figura 1 es un diagrama de bloques que muestra las puntas de entrada y salida de un Circuito Integrado Específico de Aplicación (ASIC) para fallas de arco/falias de tierra de acuerdo con formas de realización de la invención. La figura 2 es un diagrama de bloques del ASIC de la figura 1. La figura 3 es un diagrama de bloques en forma esquemática del circuito de disparo de falla de tierra del ASIC de la figura 1. Las figuras 4A-4B forman un diagrama de bloques en forma esquemática de un AFCI/GFCI incluyendo un circuito de disparo de falla de tierra/falla de arco y el ASIC de la figura 1. La figura 5 es un diagrama de bloques en forma esquemática del circuito de lógica de disparo del ASIC de la figura 1. La figura 6 es otro diagrama de bloques en forma esquemática del circuito de lógica de disparo del ASIC de la
figura 1 mostrado durante el medio ciclo positivo del voltaje de línea instantáneo. La figura 7 es otro diagrama de bloques en forma esquemática del circuito de lógica de disparo del ASIC de la figura 1 mostrado durante el medio ciclo negativo del voltaje de línea instantáneo. Las figuras 8A-8B forman un diagrama de bloques en forma esquemática del circuito de lógica de factor de energía del ASIC de la figura 1. La figura 9 es un trazo de voltaje y corriente asociados con el circuito de lógica de factor de energía de las figuras 8A-8B. Las figuras 10A-10B forman un diagrama de bloques en forma esquemática del circuito de suministro de energía y el circuito de disparador de botón de prueba (bienestar) del ASIC de la figura 1. La figura 11 muestra dos trazos de formas de onda de voltaje a través y corriente a través del capacitor del circuito de disparador de botón de prueba (bienestar) de las figuras 10A-10B en dos modos del mismo. La figura 12 es un diagrama de bloques simplificado en forma esquemática del AFCI/GFCI de las figuras 4A-4B. Descripción de las Formas de Realización Preferidas Como se emplea en la presente, el término "número" deberá significar uno o un entero mayor que uno (es decir, una
pluralidad) . Como se emplea en la presente, el término "procesador" significa un dispositivo analógico y/o digital programable que puede almacenar, recuperar, y procesar datos; un computador; una estación de trabajo; un computador personal; un micro-procesador; un micro-controlador; un micro-computador; una unidad de procesamiento central; un computador central; un mini-computador; un servidor; un procesador en red; o cualquier otro dispositivo o aparato de procesamiento adecuado. Como se emplean en la presente, los términos "excede" o "excedió" o variaciones de los mismos, significan ir mas allá de un número de un número de límites, medidas o grados. La invención se describe en asociación con un disyuntor de circuito, aunque la invención es aplicable a un rango amplio de interruptores de circuito (v.gr. , sin limitación, receptáculos) estructurados para disparar abiertos contactos separables en respuesta a condiciones de falla de arco, falla de tierra y/o sobre-voltaj e . La figura 1 muestra las puntas de entrada y salida de un Circuito Integrado Específico de Aplicación (ASIC) de falla de arco/falla de tierra 2. La figura 2 muestra detalles del ASIC 2, el cual incluye circuitos ARC_DET_8 4, TEST_8 6, P R_8 8, PF_8 10, DIMJDET 12, GFI_8 14 y TRIP_L0GIC_8 16. La figura 3 muestra el circuito de disparo de falla de
tierra (GFI_8) 14 (otros circuitos se muestran en dibujo de línea fantasma) . Por ejemplo, el circuito de disparo de falla de tierra 14 introduce un disparo retrasado para prevenir disparos molestos debidos a fallas de tierra de relativamente muy corta duración (v.gr., sin limitación, disparos debido a un transitorio de voltaje de línea ocasionado por iluminación; disparos debidos a una perturbación ocasionada por conmutación de capacitor de línea) . Las figuras 4A-4B muestran un AFCI/GFCI 18 que incluye un circuito de disparo de falla de tierra/falla de arco 20 y el ASIC 2. Con referencia a las figuras 3 y 4A-4B, como es convencional, el transformador de corriente de falla de tierra L9 (figuras 4B y 12) y sus resistencias asociadas R44, R42 y capacitores C26, C24 alimentan a la punta GF_IN 22 del ASIC 2. Por acción normal de un amplificador operativo 24 del circuito de disparo de falla de tierra 14, la entrada inversora 26, la cual se conecta eléctricamente a la punta GF_IN 22, se mantiene en una tierra virtual definida por referencia de tierra 28 de entrada no inversora 30, mientras que corriente proporcional a corriente de tierra pasa de la salida 25 a través de la resistencia R47 y el capacitor C29. Un voltaje proporcional a esta corriente se desarrolla en la punta GF_0UT 32. El circuito de disparo de falla de tierra 14 también incluye un circuito comparador de ventana 33. La salida colectora del transistor Q88 está apagada hasta que
el voltaje en la punta GF_OUT 32 es suficientemente alto para ocasionar conducción a través de transistores Q87, Q91, Q97, Q80, con ello, encendiendo al transistor Q89 y, así, al transistor Q88 o suficientemente baja para ocasionar conducción a través de los transistores Q86, Q96, Q100, con ello, de nuevo encendiendo al transistor Q88. A diferencia del ASIC previo, el ASIC 2 incluye una nueva punta OV_GF de salida 34. Como se muestra en la figura 2, una salida de disparo 36 del circuito GFI_8 14 es ingresada al circuito TRIP_L0GIC_8 16 (re-etiquetado como entrada gf 37) y directamente pasa a través del circuito TRIP_L0GIC_8 16 y siendo salida como la punta OV_GF 34. Como se muestra en las figuras 3 y 4B, un circuito RC 38 formado por la resistencia R37 y el capacitor C7 resulta en un retraso de tiempo en la carga del capacitor C7 y, así, disparo debido a falla de tierra se retrasa. El capacitor C7 también sirve la función de retrasar disparos de falla de arco, los cuales se inician por la punta INT de entrada 40 del circuito ARC_DET_8 4. Normalmente, hay dos tipos de interruptores de circuito AFCI/GFCI ambos de los cuales proporcionan protección de falla de arco. Un primer tipo proporciona protección de equipo (v.gr., un nivel de disparo de pico de 50 mA arbitrario) , mientras que un segundo tipo proporciona protección personal (v.gr., protección de GFCI Enlistada en UL; un nivel de disparo pico de 7 mA
requerido) . No hay tiempo de disparo especificado para el nivel de disparo de protección de equipo (v.gr., mas lento es mejor para evitar disparos molestos) , mientras que el tiempo de disparo de protección de personal se especifica en UL943 para un GFCI, el cual debe disparar en alrededor de 30 mS para una falla de tierra de 250 mA. Debido a esto, la resistencia de la resistencia R37 (figuras 3 y 4B) es relativamente mucho mas pequeña para protección de personal . El circuito de disparo de falla de tierra 14 y el circuito RC 38 formados por la resistencia R37 y el capacitor C7 introducen un retraso de tiempo de disparo. Este retraso es una función de la duración de tiempo que los límites del circuito comparador de ventana 33 (figura 3) son excedidos. Por ejemplo, un solo pulso de corriente de falla de tierra de relativamente corta duración con una amplitud relativamente muy grande no resultará en un disparo si el voltaje en el capacitor C7 falla en alcanzar el umbral de disparo antes de que el pulso termine. La resistencia R7 (figura 4B) en paralelo con C7 descargará C7 con una constante de tiempo RC de alrededor de 1 segundo. Si otro pulso similar ocurriera unos cuantos segundos mas tarde, la carga de C7 comenzaría al voltaje en C7 cerca de su valor inicial de cero. En contraste, pulsos mucho mas pequeños, pero repetitivos, pueden resultar en una condición de disparo si la corriente de carga de C7 promedio excede la corriente de descarga en R7. El disparo será retrasado.
El hecho de que la salida de disparo 36 del circuito GFI_8 14 y la entrada gf 37 del circuito TRIP_LOGIC_8 16 son las mismas y también las mismas como la punta OV_GF externa 34, se discutió anteriormente en conexión con la figura 2. El circuito TRIP_LOGIC_8 16 de las figuras 2 y 5-7 (otros circuitos se muestran en dibujo de línea fantasma en las figuras 6 y 7) proporciona protección contra sobre-voltaje. La protección contra sobre-voltaje del ASIC 2 proporciona un disparo retrasado durante una condición de sobre-voltaje, mientras que se asegura que los AFCI/GFCI 18 (figuras 4A-4B) no se disparen durante un transitorio de voltaje normal, relativamente corto o momentáneamente alto. Tales condiciones transitorias pueden ocurrir durante conmutación de capacitor de línea de utilidad o durante una tormenta eléctrica. La figura 4B muestra un dispositivo de interrupción de salida Qout , el cual es un SCR de ejemplo, para el solenoide de disparo LIO. Alternativamente, un TRIAC puede usarse como el dispositivo de interrupción de salida. Ambos casos serán descritos. La protección contra sobre-voltaje funciona mediante convertir el voltaje de línea instantáneo Vac 44 (figuras 4B, 6 y 7) a partir del solenoide de disparo LIO (figura 4B) hacia una corriente a través de la resistencia R94 de las figuras 4B, 6 y 7. Como se muestra en la figura 6, esta corriente, Vin 48, durante el medio ciclo positivo del voltaje de línea Vac 44, es "copiado a manera de espejo" a través de un circuito convencional
que incluye los transistores Q3 , Q5, Q16, Q17. La salida de esta copia de corriente Vin es de nuevo copiada por un espejo de corriente convencional formado a partir de los transistores Ql, Q2 , Q6 que producen la corriente de salida Vin' 481. En la base 50 (nodo A) del transistor Q14, una comparación de corriente ocurre entre el valor instantáneo de la Vin copiada a manera de espejo 48' y una corriente de referencia de DC, Vref 52. Esta corriente de referencia 52 es un valor copiado a manera de espejo de la corriente 52' que fluye a partir de un voltaje de referen-cia +9.2 V 54 a través de la resistencia R53 de la figura 6. Si el valor de Vin 48' es mayor que el valor de Vref 52 en el nodo A, entonces la corriente de diferencia fluye hacia la base 50 del transistor Q 14, con ello encendiéndolo (ON) y elevando el voltaje de base a alrededor de +9.2 V. La combinación en serie de la resistencia externa R37 de la figura 4B y el diodo interno D37 de la figura 6 se conecta eléctricamente con la punta OV_GF 34, lo cual resulta en flujo de corriente hacia el capacitor de integración C7 de las figuras 3 y 4B. El diodo D37 previene flujo de regreso a partir del capacitor C7 hacia la punta OV_GF 34. La segunda corriente copiada a manera de espejo Vin 52" de la figura
6 que fluye hacia el colector 56 del transistor Q25 se usa por el circuito PF_8 10 (figuras 2 y 8A-8B) , como será discutido, mas adelante . El ASIC 2 incluye circuitos, no descritos, que aseguran que la corriente de compuerta tenga como fuente solamente la
terminal GATE (figuras 1 y 4B) cuando tanto un disparo se solicita y el dispositivo de interrupción de salida Qout está apagado (OFF) . El pulso de corriente de encender compuerta es así terminado tan pronto como Qout es encendido (ON) , con ello reduciendo la carga de suministro de energía innecesaria. El voltaje Vac 44 de la figura 4B es el voltaje de ánodo Qout, y es así esencialmente cero cuando Qout está encendido (ON) . Con referencia a la figura 7, durante el medio ciclo negativo del voltaje de línea instantáneo Vac 44, los diodos D50 y D51 ocasionan que la corriente Vin 48 fluya a través de D51 en lugar de a partir de la terminal V; por ende, no fluye corriente a partir de la terminal V. El ASIC 2 interpreta esta condición como Vac 44 siendo cero y Qout estando encendido (ON) . Pulsos de corriente de compuerta SCR son, por consiguiente, no generados cuando el voltaje de ánodo SCR es negativo, una característica deseable dado que un SCR no puede conducir en una dirección inversa . Alternativamente, cuando un TRIAC se usa como el dispositivo de interrupción de salida Qout, pulsos de encendido de corriente de compuerta son requeridos para tanto valores positivos y negativos de Vac 44. En este caso, los diodos D50 y D51 son removidos, con la resistencia R94 estando conectada directamente a la terminal V de ASIC 2. Durante el medio ciclo negativo del voltaje de línea instantáneo Vac 44, corriente puede fluir ahora a partir de la terminal V. Esta información puede
usarse para asegurar que la corriente de compuerta se genere cuando tanto un disparo es solicitado y el dispositivo de interrupción de salida Qout está apagado (OFF) , bloqueando ya sea un voltaje positivo o un voltaje negativo. Durante el medio ciclo negativo del voltaje de línea instantáneo Vac 44 de la figura 7, el circuito de "copia de espejo" incluyendo los transistores Q3 , Q17, Q5 , Q16 de la figura 6 no se emplea. En su lugar, un circuito transistor, de entrada emisora, a base de tierra simple Q4 se emplea. El rol del transistor Q4 es proporcionar una entrada de fuente de corriente para la copia de espejo de corriente convencional formada por los transistores Ql, Q2 y Q6 con ello mejorando la copia de espejo de Vin por Ql y Q6. Aquí, el transistor Q25 está apagado (OFF), el cual se emplea por el circuito PF_8 10 (figuras 2 y 8A-8B) para determinar la polaridad del voltaje de línea instantáneo Vac 44. La comparación de las Vin' copiada a manera de espejo 58 y Vref 60 en el nodo A es la misma como se discute anteriormente en conexión con Vin 48' y Vref 52, respectivamente, de la figura 6, excepto que Vin' 58 es cero para Qout siendo un SCR. Los valores de las resistencias R94 y R53 son seleccionadas de manera adecuada tal que las corrientes asociadas con el voltaje pico mas alto esperado (v.gr., sin limitación asociado con el voltaje pico de un voltaje de línea de 140 VACRMS senoidal) es siempre menor que Vref 60 y el transistor Q14 es polarizado a apagado (OFF) . Conforme el pico de voltaje de línea se incrementa
por encima de este valor, la punta OV_GF 34 va alta durante una porción de cada medio ciclo con ello comenzando a cargar al capacitor C7 de la figura 3. La tasa a la cual el capacitor C7 carga es una función de cuanto tiempo Vin' 48' (figura 6) o Vin' 58 (figura 7) respectivamente exceden Vref 52 (figura 6) o Vref 60 (figura 7) tal que el tiempo para disparar sea una función de la amplitud y duración del transitorio de sobre-voltaje de linea. De nuevo, Vin' 58 es cero para Qout (figura 4B) siendo un SCR. El circuito 16 de las figuras 5-7, por consiguiente, protege a la resistencia R173 (figura 4B) de una condición de sobre-voltaje sostenida. Otros componentes de circuito son seleccionados de manera adecuada tal que sean inherentemente seguros bajo condiciones continuas hasta el voltaje máximo esperado de alrededor de 240 VACRMS . Una ventaja secundaria de esta función de protección de sobre-voltaje es que protege cargas eléctricas (v.gr., sin limitación, lámparas; transformadores; motores) sobre el circuito de ramificación asociado que puede tolerar una condición de sobre-voltaje relativamente corta pero no un sobre-voltaje sostenido. Las figuras 8A-8B muestran al circuito de lógica de factor de energía 10 del ASIC 2 de la figura 1 (otros circuitos se muestran en dibujo de línea fantasma) . La figura 9 traza voltaje y corriente asociados con el circuito de lógica de factor de energía 10. El ASIC 2 inhibe disparo si una corriente relativamente muy grande y retrasada se detecta. Esta condición
de carga es relativamente muy corta y no está presente durante la operación normal. Por consiguiente, inhibir un disparo bajo tal condición de carga no es un asunto de seguridad. El circuito de factor de energía (PF_8) 10 de la figura 2 incluye las puntas de entrada I 62 y PF 64, como será descrito, y la punta de entrada
INT 40, la cual recibe al capacitor de integración C7 para el circuito de disparo de falla de arco (AF_DET_8 ) 4. En esta instancia, sin embargo, el circuito de factor de energía 10 impulsa a la punta INT de entrada 40 baja, para inhibir el disparo. El circuito de factor de energía (PF_8) 10 atiende una clase de cargas problemáticas que ocasionan disparos molestos cuando se energizan primero. Estas cargas involucran una corriente de flujo relativamente alto con un factor de energía de retraso. Durante condiciones normales, las corrientes están por debajo del nivel de disparo de s'obre-carga de disyuntor de circuito (es decir, por debajo de la corriente nominal del AFCI/GFCI 18 de las figuras 4A-4B) y el factor de energía se vuelve unidad o delantero. Por ende, buscar para una corriente relativamente alta con un factor de energía de retraso durante encendido de carga puede usarse para inhibir disparo durante tal un evento . Las formas de onda para tal un evento se muestran en la figura 9. El Vin variable 74 se muestra como teniendo tanto un medio ciclo positivo y un medio ciclo negativo. Como se discute
anteriormente , esto corresponde al uso de un dispositivo de interrupción de salida TRIAC para Qout (figura 4B) . Con el uso de un SCR, el medio ciclo negativo no existiría pues los diodos D50 y D51 bloquearían tal corriente. Circuitos de polarización dentro del ASIC 2, no discutidos, aseguran que corriente cero a partir de V (figura 6) se interprete como un medio ciclo negativo de Vin. Lo siguiente explica que el circuito de inhibición de factor de energía 10 usa solamente el medio ciclo positivo de Vin. Por ende, la teoría de operación, como se discute mas adelante, es la misma para tanto los casos de SCR y de TRIAC. Un nivel de corriente predeterminado, umbral i 66, es el nivel (v.gr. , sin limitación, un pico de -30 A) que debe exceder la amplitud de corriente de carga antes de que se active el circuito de factor de energía 10. Este circuito 10 también busca para factor de energía de retraso. Las designaciones "i+" 68 e "i-" 70 indican que el valor instantáneo de la corriente de carga i 72 es, respectivamente, "mayor que" y "menor que" el nivel de corriente predeterminado, umbral i 66. La variable, Vin 74, es proporcional al voltaje de carga y es esencialmente la misma como Vin 48 de la figura 6. Esta variable, Vin 74, se define por la corriente que fluye a través de la resistencia R94 de las figuras 4B, 6 y 7 hacia la punta V de entrada 76 del ASIC 2. Las designaciones "Vin+" 78 e "Vin-" 80 indican que el valor instantáneo de la variable, Vin 74, es, respectivamente, "mayor
que" y "menor que" cero. El circuito de factor de energía 10 busca para la condición donde el valor instantáneo de la corriente de carga i 72 está por debajo del nivel de corriente predeterminado, umbral i 66 (como se muestra por i- 70 en la figura 9) , y donde la señal proporcional al voltaje de carga, Vin 74, es positiva (como se muestra por Vin+ 78 en la figura 9) , como se muestra en 82 en la figura 9. Cuando esta condición ocurre, el capacitor de integración C7 conectado eléctricamente con la punta INT bidireccional 40 se descarga. Un circuito de retraso de tiempo 84 mantiene al capacitor C7 en un estado descargado por un tiempo predeterminado de alrededor de 100 mS después de que el evento se detecta, para permitir tiempo para que pase el intervalo de tiempo de transitorio de encendido de carga. Si el valor instantáneo de la corriente de carga i 72 es mayor que el nivel ¦ de corriente predeterminado, umbral i 66, entonces el circuito de factor de energía 10 está inactivo. También, si el valor instantáneo de la corriente de carga i 72 está por debajo del nivel de corriente predeterminado, umbral i 66, pero es resistente incluyendo eventos de formación de arco de alta corriente, entonces el circuito de factor de energía 10 también es inactivo. El circuito de factor de energía 10 está activo en 82 donde i 72 es menor que umbral i 66 y Vin 74 es positivo. El circuito de factor de energía 10 estará activo si una condición de factor de energía delantero de alta corriente
ocurre, aunque tal una condición no existe en una casa o residencia típica. Con referencia de nuevo a las figuras 8A-8B, los transistores Q37, Q40, Q34, Q41, Q38, Q47, Q49, Q52, Q43 y Q27 están conduciendo o encendidos (ON) durante el tiempo cuando la función de inhabilitación de factor de energía está activa. Esta condición ocurre durante el intervalo de tiempo 82, mostrado en la figura 9. Los transistores Q46, Q48, Q54, Q44 y Q45 y Q24, Q42, Q39, Q53 y Q30 son fuentes de polarización de corriente constantes. Las fuentes de voltaje $G_BIAS_P 86 y $G_BIAS_M 88 son creadas en el circuito de suministro de energía (PWR_8) 8 del ASIC 2 de las figuras 2 y 10A. La función de inhabilitación de factor de energía es ahora descrita mediante comenzar al final, con el transistor Q27, y trabajando de regreso a la condición de entrada que resulta en el transistor Q27 estando encendido (ON) y, por consiguiente, descargando al capacitor C7. El transistor Q27 está encendido (ON) cuando el transistor Q43, el cual es parte de un circuito comparador de voltaje diferencial formado por los transistores Q28 y Q43, está encendido (ON) . Eso ocurre cuando el voltaje en la base del transistor Q43 es menor que el voltaje en la base del transistor Q28. El voltaje base del transistor Q28 es de alrededor de 6 V, lo cual resulta de la corriente de polarización del transistor Q44 fluyendo hacia el transistor conectado Zener Q26. Si el transistor Q52 está apagado (OFF) , entonces el voltaje
base del transistor Q43 será alrededor de 9.2 V como resultado de la resistencia de levantamiento R27. De otra manera, si el transistor Q52 es encendido (ON) momentáneamente, entonces el capacitor C85 será cargado a alrededor de 9.2 V. Cuando el transistor Q52 se apaga (OFF) , el transistor Q43 permanecerá encendido (ON) hasta que el capacitor C85 esté parcialmente descargado. La constante de tiempo para que esto ocurra es la capacitancia del capacitor C85 por la resistencia de la resistencia R27, la cual es alrededor de 100 mS como se discutió, anteriormente. Para que el transistor Q52 esté encendido (ON) , entonces ambos transistores Q50 y Q51 deben estar apagados (OFF) . Esto, a su vez, requiere que ambos de los transistores Q47 y Q49 estén encendidos (ON) . Si, por ejemplo, el transistor Q47 no está encendido (ON) , entonces la corriente de polarización a partir del transistor Q46 se vuelve la corriente de base para el transistor Q50, con ello encendiendo (ON) al transistor Q50. Con el transistor Q50 estando encendido (ON) , la base del transistor Q52 es sujetada a tierra y, por consiguiente, el transistor Q52 es apagado (OFF) . Con respecto a la derivación de la información de fase de voltaje, el transistor Q49 está encendido (ON) cuando la copia de espejo de corriente formada por los transistores Q41 y Q38 está encendida (ON) . La corriente de espejo es Vin 74, la cual es la corriente a través de la resistencia R94. Como se discutió, anteriormente, en conexión con la figura 6, la corriente
colectora del transistor Q25 es el valor copiado a manera de espejo de Vin 74 (segunda corriente copiada a manera de espejo Vin 52") . Con respecto a la información de corriente de fase y umbral, la entrada de corriente es derivada de la derivación Rshunt 90, la cual es una longitud de conductor entre los contactos separables 92 y la terminal de carga 94. El voltaje a través de esta derivación 90 es alimentado a la entrada de ASIC I 62 a través de la resistencia R127, lo cual sirve tres propósitos. Primero, limita la corriente hacia el ASIC 2 durante una condición de falla de relativamente alta corriente. Segundo, forma parte de un filtro de paso bajo RC con el capacitor C90 que evita que señales tipo ruido de alta frecuencia a través de la derivación 90 ingresen al circuito. Tercero, forma la rama inferior de un divisor de voltaje resistivo, en el cual la rama superior es la resistencia R160. Sin carga, la base del transistor Q36 es polarizada positiva. Los transistores Q36 y Q37 forman un comparador de voltaje diferencial con referencia a tierra. La base del transistor Q37 es aterrizada. Con la corriente colectora del transistor Q35 (la cual es la corriente copiada a manera de espejo del transistor Q36) conduciendo mas que la corriente colectora del transistor Q37, la diferencia en las corrientes colectoras entre los transistores Q35 y Q37 fluye hacia el transistor conectado Zener Q29. El voltaje colector del transistor Q37 es, por consiguiente, alrededor de 6 V. Esto asegura que
no haya corriente a través del transistor conectado Zener Q31, por consiguiente, la copia de espejo de corriente formada por los transistores Q40 y Q34 está apagada (OFF) . A su vez, no hay corriente de base para el transistor Q47, por consiguiente, es apagada (OFF) , con ello asegurando que el transistor Q50 esté encendido (ON) . Con Q50 encendido (ON) , entonces el transistor Q52 está apagado (OFF) . Como tal, el circuito de inhabilitación de disparo está apagado (OFF) . Cuando el valor instantáneo de la corriente de carga i 72 es suficientemente negativo, el voltaje de polarización positivo en la entrada de ASIC I 62 es superado y el voltaje en la entrada de ASIC I 62 puede ir a negativo. Esto ocasiona que el transistor Q37 conduzca mas que el transistor Q36, con la corriente de diferencia fluyendo a través del transistor Q31 estando copiada a manera de espejo por los transistores Q40 y Q34. La salida de ese espejo de corriente se vuelve la corriente de base para el transistor Q47, con ello encendiendo (ON) al transistor Q47 y apagando (OFF) al transistor Q50. Si el transistor Q51 también está apagado (OFF) , entonces Q52 se enciende (ON) y la inhabilitación de disparo de factor de energía está activa. El transistor Q51 está apagado (OFF) cuando Q49 está encendido (ON) . A su vez, Q49 está encendido (ON) cuando Vin 74 es mayor que cero. Con referencia a las figuras 10A-10B y 11, el ASIC 2 emplea el circuito de disparador de botón de prueba TEST_8 6,
como sigue. Si el botón TEST 96 es presionado, entonces el circuito 6 funciona en una manera convencional y el circuito de disparador de botón de prueba 6 es activado alrededor de una vez cada ciclo de línea de corriente alternante. Si, sin embargo, el botón TEST 96 no es presionado, entonces el circuito de disparador de botón de prueba 6 es activado alrededor de una vez cada segundo. Un pulso de latido de "bienestar" es usado para parpadear al LED 98 que es visible de manera remota. Si el LED 98 parpadea, entonces una porción sustancial del AFCI 18 está operando apropiadamente. Esto cumple con los requerimientos de
UL943, los cuales se pueden moverse hacia la versión futura de UL 1699. Las figuras 10A-10B muestran al circuito de suministro de energía de ASIC (PWR_8) 8 y el circuito de disparador de botón de prueba (bienestar) 6 (otros circuitos se muestran en dibujo de línea fantasma en la figura 10A) . El común de suministro de energía 100 se localiza entre los contactos separables 92 (mostrados en las figuras 4A y 12) y la derivación Rshunt 90 que mide corriente. El voltaje entre el conductor neutro 102 y el común 100 es típicamente de alrededor de 120 VACRMS cuando los contactos separables 92 están cerrados. El circuito de suministro de energía 8 es esencialmente el mismo como aquel del ASIC previo, excepto que la resistencia de la resistencia R173 es 19 ?O en lugar de 9.5 ?O. Por consiguiente, la disipación de energía (V2/R) de la resistencia R173 es, por consiguiente, reducida a la
mitad. La corriente que fluye a través de la resistencia R173 , durante el medio ciclo de corriente alternante positivo, fluye a través del diodo D40 y diodo D3 , creando un voltaje +DC pobremente regulado a través del capacitor C99 con un valor pico de alrededor de 30 VDC . Durante el medio ciclo negativo, corriente fluye a través del diodo D41 y del diodo D103, creando alrededor de -30 VDC a través del capacitor C100. Dentro del ASIC 2, una sucesión de transistores conectados a diodo en serie crean dispositivos equivalentes a Zener Zl y Z2. Flujo de corriente a partir del capacitor C99 hacia el dispositivo equivalente a Zener Zl a través de la resistencia R171 crea un voltaje adecuadamente estable en la terminal VCC de alrededor de +9.2 VDC que se usa por los circuitos interno y externo de ASIC. Un voltaje adecuadamente estable en la terminal VEE de alrededor de -9.2 VDC es similar-mente producido a través de la resistencia R172 y el dispositivo equivalente a Zener Z2. Los transistores Q142 y Q140 crean la fuente de voltaje $G_BIAS_P 86 (figura 9) y con el transistor Q141 crean la fuente de voltaje $G_BIAS_ 88 (figura 9) . Un circuito de inhabilitación de disparo de bajo-voltaje de suministro de energía adecuado (no mostrado) de preferencia se emplea . El circuito de bienestar 6 tiene dos modos de operación. Normalmente, en el primer modo, el circuito de bienestar 6 crea un pulso periódico de luz a partir del LED 98, aproximada-
mente cada segundo, si la mayoría de los circuitos del AFCI 2 están "bien" y trabajando de manera apropiada. De otra manera, no hay luz. Cuando el botón TEST 96 se presiona, el segundo modo de operación se activa, lo cual crea un solo pulso de voltaje para cada ciclo de línea de corriente alternante mientras se presiona.
Estos pulsos son usados para crear una señal de entrada de corriente de formación de arco simulada. De nuevo, si los circuitos del ASIC están trabajando de manera apropiada, entonces esta señal de entrada es procesada y finalmente usada por el circuito ARC_DET_8 4 para crear una señal de disparo que resulta en la apertura de los contactos separables. La resistencia R147 y el capacitor C79 (mostrados en las figuras 4A y 10A) acoplan pulsos de voltaje generados en la punta TEST 110 al circuito de detección de fallas de arco 4. La figura 11 muestra formas de onda del voltaje 104 a través y corriente 105 a través del capacitor C76 para los dos modos de operación. En el modo primero o normal, el ASIC 2 emite una corriente constante (Icharging 106) de alrededor de 1.5 uA a partir de la punta TEST 110 hacia el capacitor C76. Esto ocasiona que el voltaje 104 a través del capacitor C76 se eleve linealmen-te como se muestra. Un circuito comparador de voltaje convencional 108 incluye las entradas TEST 110 y Vref 112. Cuando el voltaje en TEST 110 excede al voltaje en Vref 112 (v.gr., alrededor de +6 VDC cuando el capacitor C76 está siendo cargado) , la salida del comparador 114 hunde la corriente a través de dos
transistores conectados a diodo Q131, Q134. Esto resulta en el transistor Q122 siendo encendido (ON) . El voltaje en Vref 112 durante la carga se genera por la corriente Iconstant 116 fluyendo hacia el emisor del transistor Q112. La corriente colectora del transistor Q122 fluye hacia el transistor conectado a diodo Q121 que por acción de copia a manera de espejo enciende (ON) a los transistores Q117 y Q113. La corriente resultante ( Idischarging 121) del transistor Q113 por diseño excede a Iconstant 116, con ello resultando en corriente de diferencia (corriente del transistor Q113 menos Iconstant 116) fluyendo hacia la conexión de base colectora del transistor Q112. Esto cambia al voltaje en Vref 112 de alrededor de +6 VDC cuando se carga al capacitor C76 a alrededor de -0.5 VDC cuando se descarga el capacitor C76. El voltaje se cae a través del transistor Q121 y su resistencia emisora R147 también enciende (ON) al transistor Q117, con ello descargando rápidamente al capacitor C76 a través de R154 y el LED 98. Este pulso de corriente 118, el cual fluye a través del capacitor C76 y el LED 98, produce un pulso de luz a partir del LED 98, el cual proporciona una indicación de "bienestar" adecuada. Cuando el voltaje en TEST 110 cae por debajo del voltaje en Vref 112, la corriente de salida de comparador se cambia con ello apagando (OFF) al transistor Q122. La carga relativamente lenta del capacitor C76 se restablece y esto continúa, con ello produciendo un pulso de luz alrededor de una vez por segundo.
Cuando el botón TEST 96 se presiona, una corriente de carga mucho mas alta 119 se crea a través de la resistencia R179. La fuente de esta corriente de carga es de alrededor de +30 V de voltaje de onda cuadrado pico en el nodo 120 formado por los diodos D40, D41 y la resistencia R173. Un diodo D19 en serie con el botón TEST 96 asegura que corriente fluya solamente hacia el capacitor C76. La corriente a través de la resistencia R179 es de alrededor de 250 uA, por consiguiente, el capacitor C76 es cargado rápidamente. Cuando el voltaje en TEST 110 excede al voltaje en Vref
112 y el transistor Q117 es encendido (ON) por diseño, la corriente colectora del transistor Q117 se hace mas grande que la corriente de carga TEST 119 de la resistencia R179, para que el capacitor C76 sea descargado. Aun si la corriente colectora del transistor Q117 no excede inicialmente la corriente de la resistencia R179, la corriente a través de la resistencia R179 es cero durante un ciclo de voltaje de línea negativo debido al diodo D19. Por consiguiente, se asegura que la salida del comparador 114 sea conmutada y uno y solamente un pulso 122 será producido cada ciclo de línea. Estos pulsos de voltaje en TEST
110 ocasionan que pulsos de corriente fluyan a través de los componentes conectados en serie C79 y R147 a la terminal AFCI_IN
113 del ASIC 2. Estos pulsos se interpretan por el circuito de detección de falla de arco del ASIC 4 como una condición de formación de arco. Si todos de los circuitos del AFCI están
trabajando de manera apropiada, entonces un evento de disparo ocurrirá. Con referencia a la figura 12, una vista simplificada del AFCI/GFCI de ejemplo 18 de las figuras 4A-4B se muestra. Ejemplo 1 Como se muestra en la figura 12, cuatro terminales incluyen una terminal de línea 126, la terminal neutra 102, la terminal de carga 94, y una terminal de carga-neutra 128. Como es convencional, un mecanismo de operación 130 se estructura para abrir y cerrar por lo menos un par de contactos separables, tal como 92. Aquí, el mecanismo de operación 130 responde a un solenoide de disparo 124 (LIO) para disparar abiertos los contactos separables 92. La terminal neutra 102 y la terminal de carga-neutra 128 se conectan eléctricamente entre sí por un conductor neutro 132. La terminal de línea 126 y la terminal de carga 94 se conectan eléctricamente por la combinación en serie de los contactos separables 92 (cuando están cerrados) , la derivación de impedancia baja 90 y un conductor de carga 103. Esta configuración se emplea para proporcionar la función de GFCI del circuito de disparo de falla de tierra 14, dado que el sensor de corriente de falla de tierra L9 mide la corriente de tierra (diferencia) , la cual es la diferencia entre la corriente de carga que fluye a través de los contactos separables 92 y la corriente neutra que fluye a través del conductor 132. Para la función de GFCI, energía se proporciona a partir del común 100 y
la terminal neutra 102. La función GFCI no se energiza a partir de la terminal de carga 94 y la terminal neutra 102, dado que la corriente de suministro de energía asemejaría de manera inapro-piada una corriente de falla de tierra. Ejemplo 2 Cuando el GFCI es un disyuntor de circuito, entonces solamente un par de contactos separables 92 se emplea, dado que un disyuntor de circuito no puede ser cableado mal. Ejemplo 3 Sin embargo, cuando el GFCI es un receptáculo, entonces los circuitos tanto de carga y neutro tienen contactos separables dado que un usuario (v.gr., sin limitación, un propietario residencial) podría intercambiar línea/carga y neutro/neutro de carga . Ejemplo 4 Cuando el interruptor de circuito 18 solamente proporciona la función AFCI , no requiere a la terminal neutra de carga 128 o el conductor neutro 132. Aquí, solamente una "coleta" neutra, tal como se proporciona por la terminal neutra 102 se emplea. La terminal neutra 102 se emplea mediante los circuitos de suministro de energía 8, 134 como se muestra en la figura 10A y por el circuito de lógica de disparo 16 mostrado en la figura 2. Ejemplo 5 Similarmente, cuando el interruptor de circuito 18
solamente proporciona la función AFCI , los circuitos ASIC incluyendo la función de sobre-voltaje del circuito de lógica de disparo 16, el circuito de bienestar 6, y el circuito de factor de energía 10, no requieren a la terminal de carga-neutra 128 o el conductor neutro 132. Aunque los contactos separables 92 se divulgan, contactos separables de estado sólido adecuados pueden emplearse. Por ejemplo, el AFCI/GFCI divulgado 18 incluye un mecanismo interruptor de circuito adecuado, tal como los contactos separables 92 que se abren y se cierran por el mecanismo de operación 130, aunque la invención es aplicable a un rango amplio de mecanismos de interrupción de circuito (v.gr., sin limitación, interruptores de estado sólido o FET; contactos de dispositivos de contactos) y/o dispositivos de control/protección a base de estado sólido (v.gr., sin limitación, controladores ; arrancadores suaves) . Aunque un capacitor de integración C7 se divulga, cualquier circuito de retraso adecuado, tal como por ejemplo y sin limitación, un circuito de retraso analógico, digital y/o a base de procesador puede emplearse. Aunque formas de realización específicas de la invención han sido descritas en detalle, se apreciará por los técnicos en la materia que varias modificaciones y alternativas a esos detalles podrían desarrollarse a la luz de las enseñanzas globales de la divulgación. De manera acorde, los arreglos
particulares divulgados pretenden ser ilustrativos solamente y no limitativos respecto del alcance de la invención al cual debe ser dada la amplitud completa de las reivindicaciones anexas y cualquiera y todos los equivalentes de la misma.