JP2007267026A - High output amplifier - Google Patents

High output amplifier Download PDF

Info

Publication number
JP2007267026A
JP2007267026A JP2006089468A JP2006089468A JP2007267026A JP 2007267026 A JP2007267026 A JP 2007267026A JP 2006089468 A JP2006089468 A JP 2006089468A JP 2006089468 A JP2006089468 A JP 2006089468A JP 2007267026 A JP2007267026 A JP 2007267026A
Authority
JP
Japan
Prior art keywords
matching circuit
conductor
transistor
power amplifier
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006089468A
Other languages
Japanese (ja)
Other versions
JP5181424B2 (en
Inventor
Yusuke Inoue
雄介 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006089468A priority Critical patent/JP5181424B2/en
Publication of JP2007267026A publication Critical patent/JP2007267026A/en
Application granted granted Critical
Publication of JP5181424B2 publication Critical patent/JP5181424B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To attain a low impedance input matching circuit and to reduce packaging variation in a high output amplifier using a large size power transistor which operates a high frequency band from an X band to a Ku band. <P>SOLUTION: In the high output amplifier including a transistor 1 in which a plurality of source terminals and gate terminals are alternatively arranged and the input matching circuit 2, in the input matching circuit 2, a viahole 8 conducted to the ground is provided at a position opposite to the source terminal of the transistor 1, a conductor 6 as a signal line is provided at a position opposite to the gate terminal of the transistor 1, the source terminal and the viahole 8 provided at a position opposite to the source terminal are connected to each other by using source wire 12 and the gate terminal and the conductor 6 provided at a position opposite to the gate terminal are connected to each other by using gate wire 13. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、高出力増幅器に関し、とりわけX帯からKu帯にわたる高周波領域で動作する高出力増幅器に関する。   The present invention relates to a high-power amplifier, and more particularly to a high-power amplifier that operates in a high-frequency region from the X band to the Ku band.

10W以上の極めて大きな出力を得るためには、大きなゲート幅を有するパワートランジスタを用いた高出力増幅器が必要である。近年では、こういった高出力増幅器が、携帯電話用基地局やレーダー装置等において特に要求されている。このような大きなサイズのパワートランジスタを用いて高出力増幅器を実現するためには、パワートランジスタに低インピーダンスの整合回路を接続する必要がある。   In order to obtain an extremely large output of 10 W or more, a high output amplifier using a power transistor having a large gate width is required. In recent years, such high-power amplifiers are particularly required in mobile phone base stations and radar devices. In order to realize a high output amplifier using such a large size power transistor, it is necessary to connect a low impedance matching circuit to the power transistor.

ここで、従来の高出力増幅器の構成を図7乃至図9を用いて説明する。図7は、金属パッケージに収納された従来の高出力増幅器の上面図である。図8は、金属パッケージ単体の上面、側面、及びA−A´断面を示す図である。図9は、高出力増幅器単体の上面、側面、及びB−B´断面を示す図である。   Here, the configuration of a conventional high-power amplifier will be described with reference to FIGS. FIG. 7 is a top view of a conventional high-power amplifier housed in a metal package. FIG. 8 is a view showing the upper surface, the side surface, and the AA ′ cross section of the metal package alone. FIG. 9 is a diagram showing a top surface, a side surface, and a BB ′ cross section of a single high-power amplifier.

図7に示したように、実際の使用時には、高出力増幅器101は金属パッケージ102に収納され、高出力増幅器101の信号線(伝送線路)としての導体103と金属パッケージ102の信号線としての導体104、及び、高出力増幅器101の信号線としての導体105と金属パッケージ102の信号線としての導体106が、それぞれワイヤ(金属細線)124、125により接続される等して構成される。   As shown in FIG. 7, in actual use, the high output amplifier 101 is housed in a metal package 102, and a conductor 103 as a signal line (transmission line) of the high output amplifier 101 and a conductor as a signal line of the metal package 102. 104 and a conductor 105 as a signal line of the high-power amplifier 101 and a conductor 106 as a signal line of the metal package 102 are connected by wires (metal thin wires) 124 and 125, respectively.

金属パッケージ102は、図8に示したように、底面に底面金属板107と108が設けられ、側面に金属壁109が設けられて構成される。また、入力側には上記の導体104を内部に有するセラミック基板110が設けられ、出力側には上記の導体106を内部に有するセラミック基板111が設けられて構成される。   As shown in FIG. 8, the metal package 102 includes bottom metal plates 107 and 108 on the bottom surface and a metal wall 109 on the side surface. Further, the ceramic substrate 110 having the conductor 104 therein is provided on the input side, and the ceramic substrate 111 having the conductor 106 inside is provided on the output side.

高出力増幅器101は、図9に示したように、パワートランジスタ112と、その入出力整合回路として、入力整合回路113と出力整合回路114とを備えて構成される。
パワートランジスタ112は、基板115上に設けられており、一方にソース端子(同図の「S」参照)とゲート端子(同図の「G」参照)とが複数交互に配置され、他方にドレイン端子(同図の「D」参照)が複数配置されて構成される。尚、基板115の底面には、グランド(GND)に接地される導体116が設けられる。
As shown in FIG. 9, the high-power amplifier 101 includes a power transistor 112 and an input matching circuit 113 and an output matching circuit 114 as its input / output matching circuit.
The power transistor 112 is provided on a substrate 115, and a plurality of source terminals (see “S” in the figure) and gate terminals (see “G” in the figure) are alternately arranged on one side and a drain on the other side. A plurality of terminals (see “D” in the figure) are arranged. A conductor 116 grounded to the ground (GND) is provided on the bottom surface of the substrate 115.

入力整合回路113は、セラミック基板117上に、上記の導体104が設けられ、セラミック基板117の底面に、グランドに接地される導体118が設けられて構成される。
出力整合回路114は、例えばアルミナや窒化アルミ等のセラミック基板119上に、上記の導体105が設けられ、セラミック基板119の底面に、グランドに接地される導体120が設けられて構成される。
The input matching circuit 113 is configured by providing the above-described conductor 104 on a ceramic substrate 117 and providing a conductor 118 grounded to the ground on the bottom surface of the ceramic substrate 117.
The output matching circuit 114 is configured by providing the conductor 105 on a ceramic substrate 119 such as alumina or aluminum nitride, and providing the conductor 120 grounded to the ground on the bottom surface of the ceramic substrate 119.

尚、パワートランジスタ112の入出力インピーダンスの関係から、入力整合回路113のセラミック基板117の方が、出力整合回路114のセラミック基板119よりも誘電率が高く構成される。   Note that the ceramic substrate 117 of the input matching circuit 113 has a higher dielectric constant than the ceramic substrate 119 of the output matching circuit 114 due to the relationship between the input and output impedances of the power transistor 112.

パワートランジスタ112の各ゲート端子は、ゲートワイヤ121により入力整合回路113の導体104と接続される。また、各ソース端子は、ソースワイヤ122により、金属パッケージ102のグランドに接地される底面金属板107に接続される。また、各ドレイン端子は、ドレインワイヤ123により出力整合回路114の導体105に接続される。   Each gate terminal of the power transistor 112 is connected to the conductor 104 of the input matching circuit 113 by a gate wire 121. Each source terminal is connected to a bottom metal plate 107 grounded to the ground of the metal package 102 by a source wire 122. Each drain terminal is connected to the conductor 105 of the output matching circuit 114 by a drain wire 123.

以上が従来の高出力増幅器の構成であるが、これ以外にも、例えば特許文献1に提案されている高周波トランジスタ装置のように、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)が組み込まれているパッケージ内に整合回路を設けた構成を有するもの等もある。
特開2005−110119号公報
The above is the configuration of the conventional high-power amplifier. Besides this, for example, in a package incorporating a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) as in the high-frequency transistor device proposed in Patent Document 1 Some have a configuration provided with a matching circuit.
JP 2005-110119 A

ところで、図9に示したような構成の高出力増幅器において、低い周波数を取り扱う場合には、入力整合回路とパワートランジスタのゲート端子とを接続するためにボンディングワイヤが用いられる。また、グランドとソース端子とを接続する場合にも同様である。しかしながら、高い周波数を取り扱う場合にこの接続方法を用いると問題となる。なぜならば、パワートランジスタのソース端子からグランドへボンディングワイヤを打ち下ろす場合、パワートランジスタと入力整合回路との間にワイヤボンダが機能するための大きな空間的スペースが必要となるため、その間の距離(図9の「D1」参照)が大きくなってしまう。そのため、入力整合回路とゲート端子とを接続するためのボンディングワイヤ(図9の「ゲートワイヤ117」参照)も長くなり、結果として寄生インダクタンスが大きくなってしまうことになる。このときの高出力増幅器の等価回路を図10に示す。同図に示したように、入力整合回路とゲート端子とを接続するボンディングワイヤ(ゲートワイヤ)が長くなると、その寄生インダクタンスL1が大きくなってしまう。尚、同図において、Z0は入力整合回路の入力インピーダンスであり、Zlowはパワートランジスタの入力インピーダンスである。このように高い周波数を取り扱う場合には、この寄生インダクタンスL1が大きくなるとパワートランジスタの入力インピーダンスが大きくなり、低インピーダンスの入力整合回路を実現できなくなるという問題がある。また、寄生インダクタの入力整合回路に占める割合も増加するため、実装ばらつきを無視できなくなるという問題もある。   By the way, in the high power amplifier having the configuration as shown in FIG. 9, when a low frequency is handled, a bonding wire is used to connect the input matching circuit and the gate terminal of the power transistor. The same applies to the case where the ground and the source terminal are connected. However, there is a problem if this connection method is used when handling high frequencies. This is because when a bonding wire is dropped from the source terminal of the power transistor to the ground, a large space is required between the power transistor and the input matching circuit for the wire bonder to function, and the distance between them (FIG. 9). (Refer to “D1”). For this reason, the bonding wire for connecting the input matching circuit and the gate terminal (see “gate wire 117” in FIG. 9) also becomes longer, resulting in an increase in parasitic inductance. An equivalent circuit of the high-power amplifier at this time is shown in FIG. As shown in the figure, when the bonding wire (gate wire) connecting the input matching circuit and the gate terminal becomes longer, the parasitic inductance L1 becomes larger. In the figure, Z0 is the input impedance of the input matching circuit, and Zlow is the input impedance of the power transistor. When such a high frequency is handled, there is a problem that when the parasitic inductance L1 increases, the input impedance of the power transistor increases and a low impedance input matching circuit cannot be realized. In addition, since the proportion of the parasitic inductor in the input matching circuit increases, there is a problem that mounting variations cannot be ignored.

このような問題の解決方法としてビア技術がある。これは、パワートランジスタのソース端子に直接ビアを開けることでグランドとソース端子とを導通する手法である。この手法によれば、パワートランジスタと入力整合回路との間の距離(図9の「D1」参照)を縮めることが可能になるため、入力整合回路とゲート端子とを接続するボンディングワイヤを短くすることができ、低インピーダンスの入力整合回路を実現することができる。しかしながら、このビア技術を用いる場合には基板を薄く研磨する必要があるため、SiC基板のような割れやすい基板に適用するには問題がある。また、ビアを作製するためのコストも無視できない。   There is via technology as a solution to such a problem. This is a method of electrically connecting the ground and the source terminal by opening a via directly in the source terminal of the power transistor. According to this method, the distance between the power transistor and the input matching circuit (see “D1” in FIG. 9) can be shortened, so that the bonding wire connecting the input matching circuit and the gate terminal is shortened. Therefore, a low impedance input matching circuit can be realized. However, when this via technology is used, it is necessary to polish the substrate thinly, so there is a problem in applying it to a fragile substrate such as a SiC substrate. Also, the cost for producing vias cannot be ignored.

その他の解決方法としては、フリップチップ技術やインバーテッドマイクロストリップ技術があるが、いずれも欠点を伴う。フリップチップ技術は、パワートランジスタのソース端子、ゲート端子、ドレイン端子の各々に導電性の材料でピラーを作製し、ひっくり返して整合回路に直接マウントする手法であるが、高周波特性に優れているものの放熱性に欠点がある。また、インバーテッドマイクロストリップ技術は、パワートランジスタに絶縁材料をデポしその上をメタルで覆う手法であるが、ソース端子とグランドとの導通はとりやすいものの導体損失を小さくするには絶縁材料を厚くする必要があるため技術的に困難である。   Other solutions include flip chip technology and inverted microstrip technology, both of which have drawbacks. Flip-chip technology is a technique in which a pillar is made of a conductive material for each of the source terminal, gate terminal, and drain terminal of a power transistor, and is turned over and directly mounted on a matching circuit, but it has excellent high-frequency characteristics. There is a drawback in heat dissipation. Inverted microstrip technology is a technique in which an insulating material is deposited on the power transistor and covered with metal, but it is easy to conduct the source terminal and ground, but the insulating material is thickened to reduce the conductor loss. This is technically difficult.

以上のようなことから、パワートランジスタのソース端子をグランドに接地させつつ、ゲート端子と入力整合回路とを接続するワイヤを短くするための根本的な解決策が期待されている。   From the above, a fundamental solution for shortening the wire connecting the gate terminal and the input matching circuit while the source terminal of the power transistor is grounded is expected.

本発明は、上記実情に鑑み、X帯からKu帯にわたる高周波領域で動作する大きなサイズのパワートランジスタを用いた高出力増幅器において、低インピーダンスの入力整合回路を実現すると共に実装ばらつきを低減することができる高出力増幅器を提供することを目的とする。   In view of the above circumstances, the present invention realizes a low-impedance input matching circuit and reduces mounting variation in a high-power amplifier using a large-sized power transistor that operates in a high-frequency region from the X band to the Ku band. An object of the present invention is to provide a high-power amplifier that can be used.

上記目的を達成するため、本発明の第1の態様に係る高出力増幅器は、ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、前記入力整合回路において、前記トランジスタのソース端子に対向する位置にグランドに導通したビアを設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、前記ソース端子と当該ソース端子に対向する位置に設けられた前記ビアとを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、ことを特徴とする。   In order to achieve the above object, a high-power amplifier according to a first aspect of the present invention is a high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor. In the input matching circuit, a via that is connected to the ground is provided at a position facing the source terminal of the transistor, a conductor as a signal line is provided at a position facing the gate terminal of the transistor, and the source terminal and the Connecting the via provided at a position facing the source terminal using a fine metal wire, and connecting the gate terminal and the conductor provided at a position facing the gate terminal using a fine metal wire; It is characterized by.

本発明の第2の態様に係る高出力増幅器は、ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、前記入力整合回路において、前記トランジスタのソース端子に対向する側面位置にグランドに導通した導体を設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、前記ソース端子と当該ソース端子に対向する前記側面位置に設けられた導体とを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、ことを特徴とする。   A high-power amplifier according to a second aspect of the present invention is a high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor, wherein the input matching circuit In the above, a conductor conducting to the ground is provided at a side surface position facing the source terminal of the transistor, a conductor as a signal line is provided at a position facing the gate terminal of the transistor, and the source terminal and the source terminal are opposed to the source terminal. The conductor provided in the side surface position is connected using a thin metal wire, and the gate terminal and the conductor provided in a position facing the gate terminal are connected using a thin metal wire.

また、本発明の第3の態様に係る高出力増幅器は、上記第1又は第2の態様において、前記入力整合回路は、第1の整合回路と第2の整合回路とからなり、前記第2の整合回路を構成する基板は、前記第1の整合回路を構成する基板よりも誘電率が低い、ことを特徴とする。   The high power amplifier according to a third aspect of the present invention is the high power amplifier according to the first or second aspect, wherein the input matching circuit includes a first matching circuit and a second matching circuit. The substrate constituting the matching circuit has a dielectric constant lower than that of the substrate constituting the first matching circuit.

また、本発明の第4の態様に係る高出力増幅器は、上記第3の態様において、前記第2の整合回路は、前記トランジスタ側に設けられる、ことを特徴とする。
また、本発明の第5の態様に係る高出力増幅器は、上記第3又は第4に態様において、前記第1の整合回路を構成する基板はセラミック基板であり、前記第2の整合回路を構成する基板はテフロン(登録商標)基板を含む樹脂基板のうちのいずれかである、ことを特徴とする。
The high-power amplifier according to a fourth aspect of the present invention is characterized in that, in the third aspect, the second matching circuit is provided on the transistor side.
In the high-power amplifier according to the fifth aspect of the present invention, in the third or fourth aspect, the substrate constituting the first matching circuit is a ceramic substrate, and the second matching circuit is constituted. The substrate to be performed is any one of resin substrates including a Teflon (registered trademark) substrate.

以上の各態様に係る高出力増幅器によれば、トランジスタのソース端子は、金属細線とビアを介してグランドに接地されるようになるので、トランジスタと入力整合回路との間に、ソース端子をグランドに接地するための金属細線を打ち下ろすのに必要な空間的スペースが不要となり、トランジスタのゲート端子と入力整合回路の信号線としての導体とを接続する金属細線を短くすることができる。   According to the high-power amplifier according to each of the above embodiments, the source terminal of the transistor is grounded to the ground through the fine metal wire and the via. Therefore, the source terminal is grounded between the transistor and the input matching circuit. Spatial space necessary for down-turning the fine metal wire for grounding is not required, and the fine metal wire connecting the gate terminal of the transistor and the conductor as the signal line of the input matching circuit can be shortened.

本発明によれば、トランジスタのゲート端子と入力整合回路における信号線としての導体とを接続するゲートワイヤ(金属細線)を短くすることができるので、その寄生インダクタンスを小さくすることができる。よって、X帯からKu帯にわたる高周波領域で動作する大きなサイズのパワートランジスタを用いて高出力増幅器を構成しても、低インピーダンスの入力整合回路を実現することができると共に実装ばらつきを低減することができる。   According to the present invention, since the gate wire (metal thin wire) connecting the gate terminal of the transistor and the conductor as the signal line in the input matching circuit can be shortened, the parasitic inductance can be reduced. Therefore, even when a high-power amplifier is configured using a large-sized power transistor that operates in a high-frequency region from the X band to the Ku band, a low-impedance input matching circuit can be realized and mounting variations can be reduced. it can.

以下、図面を参照しながら本発明の実施の形態を説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

図1は、本発明の実施例1に係る高出力増幅器の構成を示す図である。
同図に示したように、本実施例に係る高出力増幅器は、パワートランジスタ1と、その入出力整合回路として、入力整合回路2と出力整合回路3とを備えて構成される。
1 is a diagram illustrating a configuration of a high-power amplifier according to a first embodiment of the present invention.
As shown in the figure, the high-power amplifier according to this embodiment includes a power transistor 1 and an input matching circuit 2 and an output matching circuit 3 as its input / output matching circuit.

パワートランジスタ1は、基板4上に設けられており、一方にソース端子(同図の「S」参照)とゲート端子(同図の「G」参照)とが複数交互に配置され、他方にドレイン端子(同図の「D」参照)が複数配置されて構成される。   The power transistor 1 is provided on a substrate 4, and a plurality of source terminals (see “S” in the figure) and gate terminals (see “G” in the figure) are alternately arranged on one side and a drain on the other side. A plurality of terminals (see “D” in the figure) are arranged.

尚、パワートランジスタ1としては、例えば、LDMOS(Laterally Diffused Metal Oxide Semiconductor)、CMOS(Complementary Metal Oxide Semiconductor)、InP−HEMT(High Electron Mobility Trasistor)、InP−HBT(Heterojunction Bipolar Transistor)、GaN−HEMT、又はSiC−HEMT等の電界効果トランジスタを適用することができる。   As the power transistor 1, for example, LDMOS (Laterally Diffused Metal Oxide Semiconductor), CMOS (Complementary Metal Oxide Semiconductor), InP-HEMT (High Electron Mobility Trasistor), InP-HBT (Heterojunction Bipolar Transistor), GaN-HEMT, Alternatively, a field effect transistor such as SiC-HEMT can be applied.

入力整合回路2は、セラミック基板5上に、信号線(伝送線路)としての導体6が設けられ、セラミック基板5の底面に、グランドに接地される導体7が設けられて構成される。   The input matching circuit 2 is configured such that a conductor 6 as a signal line (transmission line) is provided on a ceramic substrate 5, and a conductor 7 that is grounded to the ground is provided on the bottom surface of the ceramic substrate 5.

但し、入力整合回路2において、パワートランジスタ1の各ソース端子と対向する位置にはグランドに接地される導体7に導通したビア8が設けられ、パワートランジスタ1の各ゲート端子と対向する位置には信号線としての導体6が配置されるように構成される。尚、このとき、パワートランジスタ1の隣り合うソース端子とゲート端子との中心間距離と、入力整合回路2の隣り合うビア8と導体6との中心間距離とが同一となるように構成される。同図右下の枠9内に、パワートランジスタ1のソース端子と対向する位置に設けられたビア8付近における入力整合回路2の一部断面を示す。これに示したように、その位置には、グランドに接地される導体7に導通したビア8が設けられる。尚、正確には、ビア8毎に、セラミック基板5上に、ビア8に導通した導体8aも設けられるが、本明細書においてビア8というときには、この導体8aも含むものとする。   However, in the input matching circuit 2, vias 8 connected to the conductors 7 grounded to the ground are provided at positions facing the respective source terminals of the power transistor 1, and at positions facing the respective gate terminals of the power transistor 1. A conductor 6 as a signal line is arranged. At this time, the center distance between the adjacent source terminal and gate terminal of the power transistor 1 and the center distance between the adjacent via 8 and the conductor 6 of the input matching circuit 2 are configured to be the same. . A partial cross section of the input matching circuit 2 in the vicinity of the via 8 provided at a position facing the source terminal of the power transistor 1 is shown in a frame 9 on the lower right side of FIG. As shown in this figure, a via 8 is provided at that position and is connected to a conductor 7 grounded to the ground. To be exact, for each via 8, a conductor 8a electrically connected to the via 8 is also provided on the ceramic substrate 5. However, in this specification, the via 8 includes the conductor 8a.

そして、パワートランジスタ1の各ソース端子と、これに対向するビア8との間がソースワイヤ(金属細線)12により接続され、各ゲート端子と、これに対向する導体6との間がゲートワイヤ13により接続される。   The source terminals of the power transistor 1 and the vias 8 facing the source terminals are connected by source wires (thin metal wires) 12, and the gate wires 13 are connected between the gate terminals and the conductor 6 facing the source terminals. Connected by

出力整合回路3は、例えばアルミナや窒化アルミ等のセラミック基板10上に、信号線としての導体11が設けられ、セラミック基板10の底面に、グランドに接地される不図示の導体が設けられる。そして、パワートランジスタ1の各ドレイン端子と導体11とがドレインワイヤ14により接続される。   In the output matching circuit 3, a conductor 11 as a signal line is provided on a ceramic substrate 10 such as alumina or aluminum nitride, and a conductor (not shown) grounded to the ground is provided on the bottom surface of the ceramic substrate 10. Each drain terminal of the power transistor 1 and the conductor 11 are connected by a drain wire 14.

尚、パワートランジスタ1の入出力インピーダンスの関係から、入力整合回路2のセラミック基板5の方が、出力整合回路3のセラミック基板10よりも誘電率が高く構成される。   From the relationship of input / output impedance of the power transistor 1, the ceramic substrate 5 of the input matching circuit 2 is configured to have a higher dielectric constant than the ceramic substrate 10 of the output matching circuit 3.

以上のような構成により、パワートランジスタ1のソース端子は、ソースワイヤ12及び入力整合回路2のビア8を介してグランドに接地されるようになるので、パワートランジスタ1と入力整合回路2との間にボンディングワイヤを打ち下ろすための空間的スペースが不要となり、その間の距離(図1の「D2」参照)を短くすることができる。よって、パワートランジスタ1のソース端子をグランドに接地させつつ、パワートランジスタ1のゲート端子と入力整合回路2の信号線としての導体6とを接続するゲートワイヤ13の長さを短くすることができる。   With the configuration described above, the source terminal of the power transistor 1 is grounded to the ground through the source wire 12 and the via 8 of the input matching circuit 2. In this case, a space for dropping the bonding wire is not required, and the distance therebetween (see “D2” in FIG. 1) can be shortened. Therefore, the length of the gate wire 13 connecting the gate terminal of the power transistor 1 and the conductor 6 as the signal line of the input matching circuit 2 can be shortened while the source terminal of the power transistor 1 is grounded.

ここで、本実施例に係る高出力増幅器の等価回路を図2に示す。同図に示したように、ゲートワイヤの長さが短くなると、その寄生インダクタンスL2を小さくすることができるのでパワートランジスタ1の入力インピーダンスを小さくすることができ極めて小さな特性インピーダンスの入力整合回路2を実現することができる。よって、大きなサイズのパワートランジスタを用いることが可能となり、10W以上の大きな出力を実現することができる。尚、図2において、Z0は入力整合回路2の入力インピーダンスであり、Zlowはパワートランジスタ1の入力インピーダンスである。   Here, an equivalent circuit of the high-power amplifier according to the present embodiment is shown in FIG. As shown in the figure, when the length of the gate wire is shortened, the parasitic inductance L2 can be reduced, so that the input impedance of the power transistor 1 can be reduced, and the input matching circuit 2 having an extremely small characteristic impedance can be obtained. Can be realized. Therefore, a large-sized power transistor can be used, and a large output of 10 W or more can be realized. In FIG. 2, Z0 is the input impedance of the input matching circuit 2, and Zlow is the input impedance of the power transistor 1.

また、従来の高出力増幅器(図9,図10参照)と本実施例に係る高出力増幅器の各々におけるZlow(実数部分(Real part)と虚数部分(Imaginary part))の周波数特性を図3(a),(b) に示す。本実施例に係る高出力増幅器では、ゲートワイヤ13の寄生インダクタンス(図2の「L2」参照)を小さくすることができるので、図3(a),(b) に示したように、従来のものに比べて、虚数部分のZlowが減少すると共にその虚数部分のZlowの傾きが緩やかとなり、50Ωへの整合を容易にし、取り扱う周波数帯域をより広めることが可能となる。   Also, the frequency characteristics of Zlow (real part and imaginary part) in each of the conventional high output amplifier (see FIGS. 9 and 10) and the high output amplifier according to the present embodiment are shown in FIG. It is shown in a) and (b). In the high-power amplifier according to the present embodiment, the parasitic inductance of the gate wire 13 (see “L2” in FIG. 2) can be reduced. Therefore, as shown in FIGS. Compared to the above, Zlow of the imaginary part decreases and the slope of Zlow of the imaginary part becomes gentle, making it easy to match to 50Ω and further widening the frequency band to be handled.

次に、0.5μm GaN-HEMTを用いて、本実施例に係る高出力増幅器を実現した場合と従来の高出力増幅器(図9参照)を実現した場合とにおける整合時の周波数特性の違いについて説明する。尚、ここでは、本実施例に係る高出力増幅器におけるゲートワイヤ長が、従来の高出力増幅器におけるゲートワイヤ長の1/3になったものとする。   Next, the difference in frequency characteristics at the time of matching between the case where the high-power amplifier according to the present embodiment is realized and the conventional high-power amplifier (see FIG. 9) is realized using 0.5 μm GaN-HEMT. To do. Here, it is assumed that the gate wire length in the high-power amplifier according to the present embodiment is 1/3 of the gate wire length in the conventional high-power amplifier.

図4(a),(b) は、0.5μm GaN-HEMTを用いて従来の高出力増幅器を実現した場合の整合時の周波数特性を示す図であり、同図(c),(d) は、0.5μm GaN-HEMTを用いて本実施例に係る高出力増幅器を実現した場合の整合時の周波数特性を示す図である。尚、同図(a),(c) は、S21(S21,順方向伝達係数)に関する周波数特性を示し、同図(b),(d) は、S11(S11,入力反射係数)に関する周波数特性を示している。また、同図(a),(b),(d),(d) では、いずれも、ゲートワイヤ長が−25%、0%、+25%(以下単に「±25%」という)ばらついたときの各々の周波数特性を示している。   4 (a) and 4 (b) are diagrams showing frequency characteristics at the time of matching when a conventional high-power amplifier is realized using 0.5 μm GaN-HEMT. FIG. 5 is a diagram showing frequency characteristics at the time of matching when the high-power amplifier according to the present embodiment is realized using 0.5 μm GaN-HEMT. 2A and 2C show the frequency characteristics related to S21 (S21, forward transmission coefficient), and FIGS. 2B and 2D show the frequency characteristics related to S11 (S11, input reflection coefficient). Is shown. In each of (a), (b), (d), and (d), the gate wire length varies by -25%, 0%, and + 25% (hereinafter simply referred to as “± 25%”). Each frequency characteristic is shown.

同図(a),(b) に示したように、従来の高出力増幅器では、本実施例に係る高出力増幅器よりもゲートワイヤ長が長く寄生インダクタンス(図10の「L1」参照)が大きくなるため、±25%のゲートワイヤ長のばらつきに対して、S21及びS11の周波数特性のばらつきは大きくなっている。   As shown in FIGS. 4A and 4B, the conventional high-power amplifier has a longer gate wire length and a larger parasitic inductance (see “L1” in FIG. 10) than the high-power amplifier according to this embodiment. Therefore, the variation in the frequency characteristics of S21 and S11 is large with respect to the variation in the gate wire length of ± 25%.

これに対し、同図(c),(d) に示したように、本実施例に係る高出力増幅器では、従来の高出力増幅器よりもゲートワイヤ長が短く寄生インダクタンス(図2の「L2」参照)が小さくなり、ゲートワイヤ長の占める割合が小さくなるので、±25%のゲートワイヤ長のばらつきに対して、S21及びS11の周波数特性のばらつきは小さくなっている。また、同図(a),(c) に示したように、−25%のゲートワイヤ長における周波数9.5GHz時(同図(a),(c) の「m5」参照)の利得(S(2,1))として、従来の高出力増幅器では5.062dBが得られているのに対し、本実施例に係る高出力増幅器ではそれよりも高い10.587dBが得られている。   On the other hand, as shown in FIGS. 3C and 3D, the high-power amplifier according to the present embodiment has a shorter gate wire length than the conventional high-power amplifier, and the parasitic inductance (“L2” in FIG. 2). Since the ratio of the gate wire length is small, the variation in the frequency characteristics of S21 and S11 is small with respect to the variation in the gate wire length of ± 25%. Also, as shown in (a) and (c) of the figure, the gain (S) at a frequency of 9.5 GHz (see “m5” in (a) and (c) of the figure) at a gate wire length of −25%. As (2, 1)), the conventional high-power amplifier obtains 5.062 dB, whereas the high-power amplifier according to the present embodiment obtains 10.87 dB higher than that.

このように、本実施例に係る高出力増幅器では、従来のものよりもゲートワイヤ長を短くして寄生インダクタンスを小さくすることができるので、ゲートワイヤ長のばらつきに対するS21及びS11の周波数特性のばらつきを低減することができる。   As described above, in the high-power amplifier according to this embodiment, the parasitic inductance can be reduced by shortening the gate wire length as compared with the conventional one. Therefore, the variation in the frequency characteristics of S21 and S11 with respect to the variation in the gate wire length. Can be reduced.

以上、本実施例に係る高出力増幅器によれば、パワートランジスタ1のゲート端子と入力整合回路2の信号線としての導体6とを接続するゲートワイヤ13を短くすることができるので、その寄生インダクタンスL2を小さくすることができ、例えばX帯からKu帯といった高周波領域において低インピーダンスの入力整合回路を実現することができる。結果として、大きなサイズのパワートランジスタを用いることで出力10W以上の高出力増幅器を提供することができる。また、寄生インダクタの入力整合回路に占める割合も減少するため、実装ばらつきを小さくすることもできる。   As described above, according to the high-power amplifier according to this embodiment, the gate wire 13 that connects the gate terminal of the power transistor 1 and the conductor 6 as the signal line of the input matching circuit 2 can be shortened. L2 can be reduced, and for example, a low impedance input matching circuit can be realized in a high frequency region from the X band to the Ku band. As a result, a high-power amplifier having an output of 10 W or more can be provided by using a large-sized power transistor. In addition, since the proportion of the parasitic inductor in the input matching circuit is reduced, mounting variation can be reduced.

尚、本実施例では説明を省略したが、実際の使用時には、本実施例に係る高出力増幅器は、例えば図8に示したような金属パッケージに収納され所定の配線が為される等して使用される。   Although not described in this embodiment, in actual use, the high-power amplifier according to this embodiment is housed in a metal package as shown in FIG. used.

上述の実施例1に係る高出力増幅器において、入力整合回路を構成する基板として高誘電率基板を使用する場合、その使用は低インピーダンスの入力整合回路を実現する上では有利であるが、位相の回転が生じてしまうという問題がある。例えば、誘電率が100の基板を使用すると、10GHzでは1波長が3mmである。この場合、仮に長さ2mmの入力整合回路を考えると、その両端で位相差が半周期以上になってしまう。これに対し、誘電率が4程度の基板を使用すると、10GHzでは1波長が15mm程度である。この場合、同様に、長さ2mmの入力整合回路を考えると、その両端で位相差が8分の1周期程度に抑えられる。   In the high-power amplifier according to the first embodiment described above, when a high dielectric constant substrate is used as a substrate constituting the input matching circuit, its use is advantageous for realizing a low-impedance input matching circuit. There is a problem that rotation occurs. For example, when a substrate having a dielectric constant of 100 is used, one wavelength is 3 mm at 10 GHz. In this case, if an input matching circuit having a length of 2 mm is considered, the phase difference between the two ends becomes more than a half cycle. On the other hand, when a substrate having a dielectric constant of about 4 is used, one wavelength is about 15 mm at 10 GHz. In this case, similarly, when considering an input matching circuit having a length of 2 mm, the phase difference at both ends thereof is suppressed to about 1/8 cycle.

そこで、本発明の実施例2に係る高出力増幅器では、低インピーダンスで且つ位相の回転を抑えた入力整合回路を実現するために、入力整合回路を構成する基板として、高誘電率基板と低誘電率基板とを用いるようにした。   Therefore, in the high-power amplifier according to the second embodiment of the present invention, in order to realize an input matching circuit with low impedance and suppressed phase rotation, a high-dielectric constant substrate and a low dielectric constant are used as substrates constituting the input matching circuit. Rate substrate.

図5は、本実施例に係る高出力増幅器の構成を示す図である。
同図に示したように、本実施例では、入力整合回路21が、第1の整合回路21aと第2の整合回路21bとにより構成される。
FIG. 5 is a diagram illustrating the configuration of the high-power amplifier according to the present embodiment.
As shown in the figure, in this embodiment, the input matching circuit 21 includes a first matching circuit 21a and a second matching circuit 21b.

第1の整合回路21aは、高い誘電率の基板22a上に、信号線(伝送線路)としての導体23aが設けられ、その基板22aの底面に、グランドに接地される不図示の導体が設けられて構成される。   In the first matching circuit 21a, a conductor 23a as a signal line (transmission line) is provided on a substrate 22a having a high dielectric constant, and a conductor (not shown) grounded to the ground is provided on the bottom surface of the substrate 22a. Configured.

第2の整合回路21bは、第1の整合回路21aの基板22aよりも低い誘電率の基板22b上に、信号線(伝送線路)としての導体23bが設けられ、その基板22bの底面に、グランドに接地される導体24が設けられて構成される。   The second matching circuit 21b is provided with a conductor 23b as a signal line (transmission line) on a substrate 22b having a dielectric constant lower than that of the substrate 22a of the first matching circuit 21a. A conductor 24 to be grounded is provided.

尚、高い誘電率の基板22aは例えばセラミック基板であり、低い誘電率の基板22bは例えばテフロン(登録商標)等の樹脂基板である。
そして、第1の整合回路21aの信号線としての導体23aと、第2の整合回路21bの信号線としての導体23bとは、ワイヤ(金属細線)25により接続される。
The high dielectric constant substrate 22a is, for example, a ceramic substrate, and the low dielectric constant substrate 22b is, for example, a resin substrate such as Teflon (registered trademark).
The conductor 23a as the signal line of the first matching circuit 21a and the conductor 23b as the signal line of the second matching circuit 21b are connected by a wire (metal thin wire) 25.

その他の構成については、実施例1に係る高出力増幅器(図1参照)と同様である。
以上、本実施例に係る高出力増幅器によれば、実施例1と同様の効果を得ることができると共に、低インピーダンスで且つ位相の回転を抑えた入力整合回路を実現することができる。
Other configurations are the same as those of the high-output amplifier according to the first embodiment (see FIG. 1).
As described above, according to the high-power amplifier according to the present embodiment, the same effects as those of the first embodiment can be obtained, and an input matching circuit with low impedance and suppressed phase rotation can be realized.

尚、本実施例において、第2の整合回路21bの基板22aと出力整合回路3の基板10とを同一の誘電率に構成することもできる。   In the present embodiment, the substrate 22a of the second matching circuit 21b and the substrate 10 of the output matching circuit 3 can be configured to have the same dielectric constant.

本発明の実施例3に係る高出力増幅器では、上述の実施例1に係る高出力増幅器の入力整合回路において、ビアの代わりに側面に設けた導体を用いるようにした。
図6は、本実施例に係る高出力増幅器の構成を示す図である。
In the high power amplifier according to the third embodiment of the present invention, the conductor provided on the side surface is used instead of the via in the input matching circuit of the high power amplifier according to the first embodiment described above.
FIG. 6 is a diagram illustrating the configuration of the high-power amplifier according to the present embodiment.

同図に示したように、本実施例では、入力整合回路2において、ビア8は設けられておらず、その代わりに、パワートランジスタ1の各ソース端子と対向する入力整合回路1の側面に、グランドに接地される導体7に導通した導体31が設けられる。尚、このとき、パワートランジスタ1における隣り合うソース端子とゲート端子との中心間距離と、入力整合回路2における隣り合う導体31と導体6との中心間距離とが同一となるように構成される。同図右下の枠32内に、パワートランジスタ1のソース端子と対向する入力整合回路2の側面に設けられた導体31付近における入力整合回路2の一部断面を示す。これに示したように、その側面には、グランドに接地される導体7に導通した導体31が設けられる。尚、正確には、導体31毎に、セラミック基板5上に、導体31に導通した導体31aも設けられるが、本明細書において導体31というときには、この導体31aも含むものとする。   As shown in the figure, in the present embodiment, the via 8 is not provided in the input matching circuit 2, and instead, on the side of the input matching circuit 1 facing each source terminal of the power transistor 1, A conductor 31 is provided in conduction with the conductor 7 grounded to the ground. At this time, the center distance between the adjacent source terminal and the gate terminal in the power transistor 1 and the center distance between the adjacent conductor 31 and the conductor 6 in the input matching circuit 2 are configured to be the same. . A partial cross section of the input matching circuit 2 in the vicinity of the conductor 31 provided on the side surface of the input matching circuit 2 facing the source terminal of the power transistor 1 is shown in a frame 32 on the lower right side of FIG. As shown in this figure, a conductor 31 that is conductive to a conductor 7 that is grounded to the ground is provided on the side surface. To be precise, a conductor 31a electrically connected to the conductor 31 is also provided for each conductor 31 on the ceramic substrate 5. However, in this specification, the conductor 31a is also included.

そして、パワートランジスタ1の各ソース端子と、これに対向する導体31との間がソースワイヤ13により接続される。
その他の構成については、実施例1に係る高出力増幅器(図1参照)と同様である。
The source wires 13 connect the source terminals of the power transistor 1 and the conductors 31 facing the source terminals.
Other configurations are the same as those of the high-output amplifier according to the first embodiment (see FIG. 1).

以上、本実施例に係る高出力増幅器によっても、実施例1と同様の効果を得ることができる。
尚、本実施例では、実施例1に係る高出力増幅器において、ビア8の代わりに、入力整合回路2の側面にグランドに導通する導体31を設けるようにしたが、上述の実施例2に係る高出力増幅器においても同様に構成することができる。
As described above, the same effect as that of the first embodiment can also be obtained by the high-power amplifier according to the present embodiment.
In the present embodiment, in the high output amplifier according to the first embodiment, the conductor 31 that conducts to the ground is provided on the side surface of the input matching circuit 2 instead of the via 8. A high power amplifier can be similarly configured.

以上、本発明について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の要旨を逸脱しない範囲において、各種の改良及び変更を行っても良いのはもちろんである。   Although the present invention has been described in detail above, the present invention is not limited to the above-described embodiment, and it is needless to say that various improvements and changes may be made without departing from the gist of the present invention.

(付記1)
ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、
前記入力整合回路において、前記トランジスタのソース端子に対向する位置にグランドに導通したビアを設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、
前記ソース端子と当該ソース端子に対向する位置に設けられた前記ビアとを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、
ことを特徴とする高出力増幅器。
(Appendix 1)
A high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor,
In the input matching circuit, a via that is connected to the ground is provided at a position facing the source terminal of the transistor, and a conductor as a signal line is provided at a position facing the gate terminal of the transistor,
The source terminal and the via provided at a position facing the source terminal are connected using a thin metal wire, and the gate terminal and the conductor provided at a position facing the gate terminal are used using a thin metal wire. Connect
A high-power amplifier characterized by that.

(付記2)
隣り合う前記ソース端子と前記ゲート端子との中心間距離と、隣り合う前記ビアと前記導体との中心間距離は、同一である、
ことを特徴とする付記1記載の高出力増幅器。
(Appendix 2)
The distance between the centers of the adjacent source terminal and the gate terminal and the distance between the centers of the adjacent via and the conductor are the same.
The high-power amplifier according to appendix 1, wherein

(付記3)
ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、
前記入力整合回路において、前記トランジスタのソース端子に対向する側面位置にグランドに導通した導体を設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、
前記ソース端子と当該ソース端子に対向する前記側面位置に設けられた導体とを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、
ことを特徴とする高出力増幅器。
(Appendix 3)
A high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor,
In the input matching circuit, a conductor conducting to the ground is provided at a side surface position facing the source terminal of the transistor, and a conductor as a signal line is provided at a position facing the gate terminal of the transistor,
The source terminal and the conductor provided at the side surface facing the source terminal are connected using a thin metal wire, and the gate terminal and the conductor provided at the position facing the gate terminal are connected with the metal thin wire. Connect using
A high-power amplifier characterized by that.

(付記4)
隣り合う前記ソース端子と前記ゲート端子との中心間距離と、隣り合う前記グランドに導通した導体と前記信号線としての導体との中心間隔距離は、同一である、
ことを特徴とする付記3記載の高出力増幅器。
(Appendix 4)
The center-to-center distance between the adjacent source terminal and the gate terminal, and the center distance between the conductor conducting to the adjacent ground and the signal line conductor are the same.
The high-output amplifier according to appendix 3, wherein

(付記5)
前記入力整合回路は、第1の整合回路と第2の整合回路とからなり、前記第2の整合回路を構成する基板は、前記第1の整合回路を構成する基板よりも誘電率が低い、
ことを特徴とする付記1乃至4のいずれか一つに記載の高出力増幅器。
(Appendix 5)
The input matching circuit includes a first matching circuit and a second matching circuit, and a substrate constituting the second matching circuit has a dielectric constant lower than that of a substrate constituting the first matching circuit.
The high-output amplifier according to any one of appendices 1 to 4, characterized in that:

(付記6)
前記第2の整合回路は、前記トランジスタ側に設けられる、
ことを特徴とする付記5記載の高出力増幅器。
(Appendix 6)
The second matching circuit is provided on the transistor side;
The high-output amplifier according to appendix 5, wherein

(付記7)
前記第1の整合回路を構成する基板はセラミック基板であり、前記第2の整合回路を構成する基板はテフロン(登録商標)基板を含む樹脂基板のうちのいずれかである、
ことを特徴とする付記5又は6記載の高出力増幅器。
(Appendix 7)
The substrate constituting the first matching circuit is a ceramic substrate, and the substrate constituting the second matching circuit is one of resin substrates including a Teflon (registered trademark) substrate,
The high-output amplifier according to appendix 5 or 6, characterized by the above.

(付記8)
前記トランジスタは、LDMOS、CMOS、InP-HEMT、InP-HBT、GaN-HEMT、SiC-HEMTを含む電界効果トランジスタのうちのいずれかである、
ことを特徴とする付記1乃至7の何れか一つに記載の高出力増幅器。
(Appendix 8)
The transistor is one of field effect transistors including LDMOS, CMOS, InP-HEMT, InP-HBT, GaN-HEMT, SiC-HEMT,
The high-output amplifier according to any one of appendices 1 to 7, wherein

実施例1に係る高出力増幅器の構成を示す図である。1 is a diagram illustrating a configuration of a high-power amplifier according to Embodiment 1. FIG. 実施例1に係る高出力増幅器の等価回路を示す図である。FIG. 3 is a diagram illustrating an equivalent circuit of the high-power amplifier according to the first embodiment. (a),(b) は、従来と本実施例に係る高出力増幅器の各々におけるZlow(実数部分(Real part)と虚数部分(Imaginary part))の周波数特性を示す図である。(a), (b) is a figure which shows the frequency characteristic of Zlow (Real part (Real part) and Real part (Imaginary part)) in each of the conventional high output amplifier which concerns on a present Example. (a),(b) は、0.5μm GaN-HEMTを用いて従来の高出力増幅器を実現した場合の整合時の周波数特性を示す図、(c),(d) は、0.5μm GaN-HEMTを用いて実施例1に係る高出力増幅器を実現した場合の整合時の周波数特性を示す図である。(a), (b) are diagrams showing frequency characteristics during matching when a conventional high-power amplifier is realized using 0.5 μm GaN-HEMT, and (c), (d) are 0.5 μm GaN-HEMT. FIG. 6 is a diagram illustrating frequency characteristics at the time of matching when the high-output amplifier according to the first embodiment is implemented using the synthesizer. 実施例2に係る高出力増幅器の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a high-power amplifier according to a second embodiment. 実施例3に係る高出力増幅器の構成を示す図である。FIG. 6 is a diagram illustrating a configuration of a high-power amplifier according to a third embodiment. 金属パッケージに収納された従来の高出力増幅器の上面図である。It is a top view of the conventional high output amplifier accommodated in the metal package. 金属パッケージ単体の上面、側面、及びA−A´断面を示す図である。It is a figure which shows the upper surface of a metal package single-piece | unit, a side surface, and an AA 'cross section. 従来の高出力増幅器単体の上面、側面、及びB−B´断面を示す図である。It is a figure which shows the upper surface of the conventional high output amplifier single-piece | unit, a side surface, and a BB 'cross section. 従来の高出力増幅器の等価回路を示す図である。It is a figure which shows the equivalent circuit of the conventional high output amplifier.

符号の説明Explanation of symbols

1 パワートランジスタ
2 入力整合回路
3 出力整合回路
4 基板
5 セラミック基板
6、7 導体
8 ビア
8a 導体
9 枠
10 セラミック基板
11 導体
12 ソースワイヤ
13 ゲートワイヤ
14 ドレインワイヤ
21 入力整合回路
21a 第1の整合回路
21b 第2の整合回路
22a、22b 基板
23a、23b、24 導体
25 ワイヤ
31、31a 導体
32 枠
101 高出力増幅器
102 金属パッケージ
103、104、105、106 導体
107、108 底面金属板
109 金属壁
110、111 セラミック基板
112 パワートランジスタ
113 入力整合回路
114 出力整合回路
115 基板
116 導体
117 セラミック基板
118 導体
119 セラミック基板
120 導体
121 ゲートワイヤ
122 ソースワイヤ
123 ドレインワイヤ
124、125 ワイヤ
DESCRIPTION OF SYMBOLS 1 Power transistor 2 Input matching circuit 3 Output matching circuit 4 Substrate 5 Ceramic substrate 6, 7 Conductor 8 Via 8a Conductor 9 Frame 10 Ceramic substrate 11 Conductor 12 Source wire 13 Gate wire 14 Drain wire 21 Input matching circuit 21a 1st matching circuit 21b Second matching circuit 22a, 22b Substrate 23a, 23b, 24 Conductor 25 Wire 31, 31a Conductor 32 Frame 101 High power amplifier 102 Metal package 103, 104, 105, 106 Conductor 107, 108 Bottom metal plate 109 Metal wall 110, 111 Ceramic Substrate 112 Power Transistor 113 Input Matching Circuit 114 Output Matching Circuit 115 Substrate 116 Conductor 117 Ceramic Substrate 118 Conductor 119 Ceramic Substrate 120 Conductor 121 Gate Wire 122 Source Y 123 drain wire 125 wire

Claims (5)

ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、
前記入力整合回路において、前記トランジスタのソース端子に対向する位置にグランドに導通したビアを設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、
前記ソース端子と当該ソース端子に対向する位置に設けられた前記ビアとを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、
ことを特徴とする高出力増幅器。
A high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor,
In the input matching circuit, a via that is connected to the ground is provided at a position facing the source terminal of the transistor, and a conductor as a signal line is provided at a position facing the gate terminal of the transistor,
The source terminal and the via provided at a position facing the source terminal are connected using a thin metal wire, and the gate terminal and the conductor provided at a position facing the gate terminal are used using a thin metal wire. Connect
A high-power amplifier characterized by that.
ソース端子とゲート端子とが複数交互に配置されたトランジスタと、当該トランジスタの入力整合回路とを含む高出力増幅器であって、
前記入力整合回路において、前記トランジスタのソース端子に対向する側面位置にグランドに導通した導体を設け、前記トランジスタのゲート端子に対向する位置に信号線としての導体を設け、
前記ソース端子と当該ソース端子に対向する前記側面位置に設けられた導体とを金属細線を用いて接続し、前記ゲート端子と当該ゲート端子に対向する位置に設けられた前記導体とを金属細線を用いて接続する、
ことを特徴とする高出力増幅器。
A high-power amplifier including a transistor in which a plurality of source terminals and gate terminals are alternately arranged, and an input matching circuit of the transistor,
In the input matching circuit, a conductor conducting to the ground is provided at a side surface position facing the source terminal of the transistor, and a conductor as a signal line is provided at a position facing the gate terminal of the transistor,
The source terminal and the conductor provided at the side surface facing the source terminal are connected using a thin metal wire, and the gate terminal and the conductor provided at the position facing the gate terminal are connected with the metal thin wire. Connect using
A high-power amplifier characterized by that.
前記入力整合回路は、第1の整合回路と第2の整合回路とからなり、前記第2の整合回路を構成する基板は、前記第1の整合回路を構成する基板よりも誘電率が低い、
ことを特徴とする請求項1又は2記載の高出力増幅器。
The input matching circuit includes a first matching circuit and a second matching circuit, and a substrate constituting the second matching circuit has a dielectric constant lower than that of a substrate constituting the first matching circuit.
The high-power amplifier according to claim 1 or 2,
前記第2の整合回路は、前記トランジスタ側に設けられる、
ことを特徴とする請求項3記載の高出力増幅器。
The second matching circuit is provided on the transistor side;
The high-power amplifier according to claim 3.
前記第1の整合回路を構成する基板はセラミック基板であり、前記第2の整合回路を構成する基板はテフロン基板を含む樹脂基板のうちのいずれかである、
ことを特徴とする請求項3又は4記載の高出力増幅器。
The substrate constituting the first matching circuit is a ceramic substrate, and the substrate constituting the second matching circuit is any one of resin substrates including a Teflon substrate.
The high-power amplifier according to claim 3 or 4,
JP2006089468A 2006-03-28 2006-03-28 High power amplifier Active JP5181424B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006089468A JP5181424B2 (en) 2006-03-28 2006-03-28 High power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089468A JP5181424B2 (en) 2006-03-28 2006-03-28 High power amplifier

Publications (2)

Publication Number Publication Date
JP2007267026A true JP2007267026A (en) 2007-10-11
JP5181424B2 JP5181424B2 (en) 2013-04-10

Family

ID=38639566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089468A Active JP5181424B2 (en) 2006-03-28 2006-03-28 High power amplifier

Country Status (1)

Country Link
JP (1) JP5181424B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021240784A1 (en) * 2020-05-29 2021-12-02 日本電信電話株式会社 Amplification circuit
WO2021240843A1 (en) * 2020-05-29 2021-12-02 日本電信電話株式会社 Amplification circuit

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6241420B2 (en) * 1980-07-21 1987-09-02 Fujitsu Ltd
JPH03217103A (en) * 1990-01-23 1991-09-24 Matsushita Electron Corp Semiconductor device
JPH0363315B2 (en) * 1982-02-16 1991-09-30 Matsushita Electric Ind Co Ltd
JPH03248601A (en) * 1990-02-27 1991-11-06 Sanyo Electric Co Ltd Microwave hybrid integrated circuit device
JPH0425036A (en) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp Microwave semiconductor device
JPH0514069A (en) * 1991-07-08 1993-01-22 Mitsubishi Electric Corp High output field effect transistor amplifier
JPH0563454A (en) * 1991-09-05 1993-03-12 Mitsubishi Electric Corp Semiconductor device
JPH05347324A (en) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp Semiconductor package
JPH07147521A (en) * 1993-11-24 1995-06-06 Hitachi Ltd Board for mounting high frequency element
JPH0736444U (en) * 1993-12-17 1995-07-04 株式会社東芝 Semiconductor device
JPH0775295B2 (en) * 1989-08-04 1995-08-09 松下電器産業株式会社 High frequency transistor matching circuit
JPH07226489A (en) * 1994-02-15 1995-08-22 Toshiba Corp Microwave semiconductor device
JPH10135749A (en) * 1996-10-29 1998-05-22 Nec Corp High frequency amplifier
JP2000307362A (en) * 1999-04-23 2000-11-02 Mitsubishi Electric Corp Microwave amplifier circuit, dielectric substrate raw material and microwave amplifier circuit component
JP2000315702A (en) * 1999-05-06 2000-11-14 Mitsui Chemicals Inc Semiconductor package
JP2001007140A (en) * 1999-04-23 2001-01-12 Sharp Corp High frequency semiconductor device
JP2003309198A (en) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp Semiconductor device
JP2006019798A (en) * 2004-06-30 2006-01-19 New Japan Radio Co Ltd Microwave circuit
JP2007103391A (en) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp Semiconductor amplifier

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6241420B2 (en) * 1980-07-21 1987-09-02 Fujitsu Ltd
JPH0363315B2 (en) * 1982-02-16 1991-09-30 Matsushita Electric Ind Co Ltd
JPH0775295B2 (en) * 1989-08-04 1995-08-09 松下電器産業株式会社 High frequency transistor matching circuit
JPH03217103A (en) * 1990-01-23 1991-09-24 Matsushita Electron Corp Semiconductor device
JPH03248601A (en) * 1990-02-27 1991-11-06 Sanyo Electric Co Ltd Microwave hybrid integrated circuit device
JPH0425036A (en) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp Microwave semiconductor device
JPH0514069A (en) * 1991-07-08 1993-01-22 Mitsubishi Electric Corp High output field effect transistor amplifier
JPH0563454A (en) * 1991-09-05 1993-03-12 Mitsubishi Electric Corp Semiconductor device
JPH05347324A (en) * 1992-06-15 1993-12-27 Mitsubishi Electric Corp Semiconductor package
JPH07147521A (en) * 1993-11-24 1995-06-06 Hitachi Ltd Board for mounting high frequency element
JPH0736444U (en) * 1993-12-17 1995-07-04 株式会社東芝 Semiconductor device
JPH07226489A (en) * 1994-02-15 1995-08-22 Toshiba Corp Microwave semiconductor device
JPH10135749A (en) * 1996-10-29 1998-05-22 Nec Corp High frequency amplifier
JP2000307362A (en) * 1999-04-23 2000-11-02 Mitsubishi Electric Corp Microwave amplifier circuit, dielectric substrate raw material and microwave amplifier circuit component
JP2001007140A (en) * 1999-04-23 2001-01-12 Sharp Corp High frequency semiconductor device
JP2000315702A (en) * 1999-05-06 2000-11-14 Mitsui Chemicals Inc Semiconductor package
JP2003309198A (en) * 2002-04-15 2003-10-31 Mitsubishi Electric Corp Semiconductor device
JP2006019798A (en) * 2004-06-30 2006-01-19 New Japan Radio Co Ltd Microwave circuit
JP2007103391A (en) * 2005-01-06 2007-04-19 Mitsubishi Electric Corp Semiconductor amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021240784A1 (en) * 2020-05-29 2021-12-02 日本電信電話株式会社 Amplification circuit
WO2021240843A1 (en) * 2020-05-29 2021-12-02 日本電信電話株式会社 Amplification circuit
WO2021240830A1 (en) * 2020-05-29 2021-12-02 日本電信電話株式会社 Amplification circuit
JP7444251B2 (en) 2020-05-29 2024-03-06 日本電信電話株式会社 amplifier circuit

Also Published As

Publication number Publication date
JP5181424B2 (en) 2013-04-10

Similar Documents

Publication Publication Date Title
US8339204B2 (en) Semiconductor device
TWI433292B (en) Monolithic microwave integrated circuit
US20210313283A1 (en) Multi level radio frequency (rf) integrated circuit components including passive devices
JP7320031B2 (en) RF amplifier package with bias strips
JP6074695B2 (en) High frequency amplifier circuit
US10396025B2 (en) Semiconductor device and amplifier apparatus
JP2011172070A (en) Impedance transformer, integrated circuit device, amplifier, and communication unit module
JP5181424B2 (en) High power amplifier
KR102549667B1 (en) Semiconductor package with integrated harmonic termination feature
JP2010186959A (en) Semiconductor package, and method of fabricating the same
US11069634B2 (en) Amplifier and amplification apparatus
JP6952913B2 (en) Semiconductor device and antenna device
JP2021069068A (en) Semiconductor device
EP4297274A1 (en) Flip chip doherty amplifier devices
WO2023053228A1 (en) Semiconductor device
JP2013115760A (en) Doherty amplifier
NL2027022B1 (en) Electronic package and device comprising the same
JP5892770B2 (en) High frequency semiconductor device
US10115697B2 (en) Coupling element, integrated circuit device and method of fabrication therefor
JP2013157746A (en) Coupler and semiconductor device
JP2017054892A (en) High-frequency semiconductor device
JP2017092395A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110802

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20121116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R150 Certificate of patent or registration of utility model

Ref document number: 5181424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3