JP2010186959A - Semiconductor package, and method of fabricating the same - Google Patents

Semiconductor package, and method of fabricating the same Download PDF

Info

Publication number
JP2010186959A
JP2010186959A JP2009031677A JP2009031677A JP2010186959A JP 2010186959 A JP2010186959 A JP 2010186959A JP 2009031677 A JP2009031677 A JP 2009031677A JP 2009031677 A JP2009031677 A JP 2009031677A JP 2010186959 A JP2010186959 A JP 2010186959A
Authority
JP
Japan
Prior art keywords
base plate
ceramic wall
disposed
conductor base
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2009031677A
Other languages
Japanese (ja)
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009031677A priority Critical patent/JP2010186959A/en
Priority to US12/579,023 priority patent/US20100091477A1/en
Publication of JP2010186959A publication Critical patent/JP2010186959A/en
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package that satisfactorily dissipates heat generated from semiconductor devices, improves reliability, and can be applied to high frequencies, and to provide a method of fabricating the semiconductor package. <P>SOLUTION: The semiconductor package includes: the semiconductor device 24 disposed on a conductor base plate 200; input circuit boards 26a, 26b and output circuit boards 28a, 28b disposed on the conductor base plate 200 adjacent to the semiconductor device 24; a ceramic wall 16 that internally possesses the semiconductor device 24, the input circuit boards 26a, 26b, and the output circuit boards 28a, 28b, is disposed on the conductor base plate 200, and has a frame shape having screw holes 25a-25d at four corners; a metal seal ring 14a disposed on the ceramic wall 16; and a ceramic cap 10 disposed on the metal seal ring 14a. In this case, the ceramic wall 16 is screwed to the conductor base plate 200 via the screw holes 25a-25d. The method of fabricating the semiconductor package is also provided. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体パッケージおよびその作製方法に関し、特に半導体装置からの発熱を良好に放熱することができる半導体パッケージおよびその作製方法に関する。   The present invention relates to a semiconductor package and a manufacturing method thereof, and more particularly, to a semiconductor package and a manufacturing method thereof that can favorably dissipate heat generated from a semiconductor device.

従来、半導体パッケージとしては、収容される半導体装置が発する熱を効率よく放散させて、半導体装置を長期にわたり安定に作動させることが要求される。   2. Description of the Related Art Conventionally, a semiconductor package is required to efficiently dissipate heat generated by a semiconductor device to be accommodated and to operate the semiconductor device stably over a long period of time.

このため、従来の半導体パッケージは、上側主面に半導体装置が載置される金属製の基体をヒートシンク（放熱板）にネジ止めすることで、熱放散を実現している（例えば、特許文献１参照。）。   For this reason, the conventional semiconductor package realizes heat dissipation by screwing a metal base on which the semiconductor device is placed on the upper main surface to a heat sink (heat sink) (for example, Patent Document 1). reference.).

特開２００４−２８８９４９号公報JP 2004-288949 A

従来の半導体パッケージは、例えば、図９に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置（図示省略）と、導体ベースプレート２００上に半導体装置に隣接して配置される絶縁層２０と、絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、半導体装置を内在し、導体ベースプレート２００上に配置された矩形の枠体形状を有するメタル壁１６ａと、メタル壁１６ａ上に配置されたメタルキャップ１０ａとを備える。   For example, as shown in FIG. 9, the conventional semiconductor package includes a conductor base plate 200, a semiconductor device (not shown) disposed on the conductor base plate 200, and a conductor base plate 200 disposed adjacent to the semiconductor device. An insulating layer 20, an input strip line 19a and an output strip line 19b disposed on the insulating layer 20, a metal wall 16a having a rectangular frame shape that includes a semiconductor device and is disposed on the conductor base plate 200, A metal cap 10a disposed on the metal wall 16a.

しかしながら、従来の半導体パッケージにおいては、図９に示すように、メタル壁１６ａの枠体から外にはみ出た導体ベースプレート２００を、ネジ穴２９ａ，２９ｂを介してヒートシンク（放熱板）にネジ締めしていたために、発熱部を放熱板に押し付ける力が緩和されていた。このため、半導体装置からの発熱を放熱する上で、熱抵抗が高く充分な放熱ができないという問題点があった。   However, in the conventional semiconductor package, as shown in FIG. 9, the conductor base plate 200 protruding from the frame of the metal wall 16a is screwed to the heat sink (heat radiating plate) through the screw holes 29a and 29b. For this reason, the force for pressing the heat generating portion against the heat radiating plate has been relaxed. For this reason, there has been a problem in that sufficient heat dissipation cannot be performed due to high thermal resistance in dissipating heat generated from the semiconductor device.

本発明の目的は、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することにある。   An object of the present invention is to provide a semiconductor package that can dissipate heat generated from a semiconductor device satisfactorily, improve reliability, and can be applied to high frequencies in a microwave / millimeter wave / submillimeter wave band and a manufacturing method thereof. There is to do.

上記目的を達成するための本発明の一態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置される回路基板と、前記半導体装置および前記回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。 According to one aspect of the present invention for achieving the above object, a conductor base plate, a semiconductor device disposed on the conductor base plate, and a circuit board disposed on the conductor base plate adjacent to the semiconductor device; A ceramic wall including the semiconductor device and the circuit board and disposed on the conductor base plate and having a frame shape having screw holes at four corners; and a metal seal having a frame shape disposed on the ceramic wall Ring,
There is provided a semiconductor package comprising a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole.

本発明の他の態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された半導体装置と、前記導体ベースプレート上に前記半導体装置に隣接して配置される入力回路基板および出力回路基板と、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。   According to another aspect of the present invention, a conductor base plate, a semiconductor device disposed on the conductor base plate, an input circuit board and an output circuit board disposed on the conductor base plate adjacent to the semiconductor device, A ceramic wall including the semiconductor device, the input circuit board, and the output circuit board, disposed on the conductor base plate and having a frame shape having screw holes at four corners, and a frame disposed on the ceramic wall There is provided a semiconductor package comprising a metal seal ring having a shape and a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole.

本発明の他の態様によれば、導体ベースプレートと、前記導体ベースプレート上に配置された複数の半導体装置と、前記導体ベースプレート上に前記複数の半導体装置に隣接して配置される複数の回路基板と、前記複数の半導体装置および前記複数の回路基板を内在し、前記導体ベースプレート上に配置され、長辺の四隅および中央部にネジ穴を有する枠体形状を備えたセラミック壁と、前記セラミック壁上に配置された枠形状を有するメタルシールリングと、前記メタルシールリング上に配置されたセラミックキャップとを備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされる半導体パッケージが提供される。   According to another aspect of the present invention, a conductor base plate, a plurality of semiconductor devices disposed on the conductor base plate, and a plurality of circuit boards disposed on the conductor base plate adjacent to the plurality of semiconductor devices; A ceramic wall including a plurality of semiconductor devices and a plurality of circuit boards, arranged on the conductor base plate, and having a frame shape having screw holes at four corners and a central portion of a long side; and the ceramic wall And a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole. Is provided.

本発明の他の態様によれば、導体ベースプレートを形成する工程と、前記導体ベースプレート上に半導体装置を形成する工程と、前記導体ベースプレート上に前記半導体装置に隣接し、入力回路基板および出力回路基板を形成する工程と、四隅にネジ穴を有し、枠体形状を有するセラミック壁を、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に形成する工程と、前記セラミック壁上にメタルシールリングを形成する工程と、前記メタルシールリング上にセラミックキャップを形成する工程と、前記セラミック壁を前記ネジ穴を介して、前記導体ベースプレートにネジ止めする工程とを有する半導体パッケージの作製方法が提供される。   According to another aspect of the present invention, a step of forming a conductor base plate, a step of forming a semiconductor device on the conductor base plate, an input circuit board and an output circuit board adjacent to the semiconductor device on the conductor base plate Forming a ceramic wall having screw holes at four corners and having a frame shape on the conductor base plate, including the semiconductor device, the input circuit board, and the output circuit board; Forming a metal seal ring on the ceramic wall; forming a ceramic cap on the metal seal ring; and screwing the ceramic wall to the conductor base plate through the screw holes. A method for manufacturing a semiconductor package is provided.

本発明によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the present invention, it is possible to provide a semiconductor package that can satisfactorily dissipate heat generated from a semiconductor device, improve reliability, and can be applied to high frequencies in a microwave / millimeter wave / submillimeter wave band and a manufacturing method thereof. can do.

本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図であって、（ａ）セラミックキャップ１０、（ｂ）コーナー部にネジ穴を有するメタルシールリング１４ａ、（ｃ）コーナー部にネジ穴を有するセラミック壁１６、（ｄ）導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成図。It is a typical bird's-eye view explaining the manufacturing method of the semiconductor package which concerns on the 1st Embodiment of this invention, Comprising: (a) Ceramic cap 10, (b) Metal seal ring 14a which has a screw hole in a corner part, (c (1) A schematic configuration diagram of a ceramic wall 16 having a screw hole in a corner portion, (d) an input strip line 19a and an output strip line 19b disposed on the conductor base plate 200 and the insulating layer 20. 本発明の第１の実施の形態に係る半導体パッケージの模式的平面パターン構成図。1 is a schematic planar pattern configuration diagram of a semiconductor package according to a first embodiment of the present invention. 本発明の第１の実施の形態に係る半導体パッケージの断面構造であって、図２のＩ−Ｉ線に沿う模式的断面構造図。FIG. 3 is a cross-sectional structure of the semiconductor package according to the first embodiment of the present invention, and is a schematic cross-sectional structure diagram taken along line II of FIG. 2. 本発明の第１の実施の形態の変形例１に係る半導体パッケージの模式的平面パターン構成図。The typical plane pattern block diagram of the semiconductor package which concerns on the modification 1 of the 1st Embodiment of this invention. 本発明の第１の実施の形態の変形例２に係る半導体パッケージの模式的平面パターン構成図。The typical plane pattern block diagram of the semiconductor package which concerns on the modification 2 of the 1st Embodiment of this invention. 本発明の第１の実施の形態の変形例３に係る半導体パッケージの模式的平面パターン構成図。The typical plane pattern block diagram of the semiconductor package which concerns on the modification 3 of the 1st Embodiment of this invention. 本発明の第１の実施の形態の変形例４に係る半導体パッケージの模式的平面パターン構成図。The typical plane pattern block diagram of the semiconductor package which concerns on the modification 4 of the 1st Embodiment of this invention. 第１の実施の形態およびその変形例１〜４に係る半導体パッケージを適用する半導体装置２４の全体的な模式的平面パターン構成図。FIG. 6 is an overall schematic planar pattern configuration diagram of a semiconductor device 24 to which the semiconductor package according to the first embodiment and its modifications 1 to 4 is applied. 従来の半導体パッケージの作製方法を説明する模式的鳥瞰図であって、（ａ）メタルキャップ１０ａ、（ｂ）メタル壁１６ａ、（ｃ）導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成図。It is a typical bird's-eye view explaining the manufacturing method of the conventional semiconductor package, Comprising: (a) Metal cap 10a, (b) Metal wall 16a, (c) Input strip line 19a arrange | positioned on the conductor baseplate 200 and the insulating layer 20 FIG. 6 is a schematic configuration diagram of an output strip line 19b.

次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。   Next, an embodiment of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. Further, the embodiments described below exemplify apparatuses and methods for embodying the technical idea of the present invention, and the embodiments of the present invention have the following structure and arrangement of components. It is not something specific. The embodiment of the present invention can be variously modified within the scope of the claims.

[第１の実施の形態]
（半導体パッケージ構造）
本発明の第１の実施の形態に係る半導体パッケージの作製方法を説明する模式的鳥瞰図は、図１に示すように表される。図１（ａ）はセラミックキャップ１０、図１（ｂ）はコーナー部にネジ穴２５ａ〜２５ｄを有するメタルシールリング１４ａ、図１（ｃ）はコーナー部にネジ穴２５ａ〜２５ｄを有するセラミック壁１６、図１（ｄ）は導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂの模式的構成をそれぞれ表す。 [First embodiment]
(Semiconductor package structure)
A schematic bird's-eye view for explaining a method of manufacturing a semiconductor package according to the first embodiment of the present invention is expressed as shown in FIG. 1A shows a ceramic cap 10, FIG. 1B shows a metal seal ring 14a having screw holes 25a to 25d at corner portions, and FIG. 1C shows a ceramic wall 16 having screw holes 25a to 25d at corner portions. FIG. 1D shows a schematic configuration of the input stripline 19a and the output stripline 19b arranged on the conductor base plate 200 and the insulating layer 20, respectively.

第１の実施の形態に係る半導体パッケージは、図１に示すように、十字形の板形状を有するセラミックキャップ１０と、十字型の開口部を有する枠形状のメタルシールリング１４ａと、十字型の開口部を有する枠体形状のセラミック壁１６と、導体ベースプレート２００および絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂとを備える。メタルシールリング１４ａとセラミック壁１６は、いずれも４隅のコーナー部にネジ穴２５ａ〜２５ｄを有する。   As shown in FIG. 1, the semiconductor package according to the first embodiment includes a ceramic cap 10 having a cross-shaped plate shape, a frame-shaped metal seal ring 14a having a cross-shaped opening, and a cross-shaped plate. A frame-shaped ceramic wall 16 having an opening, and an input strip line 19a and an output strip line 19b disposed on the conductor base plate 200 and the insulating layer 20 are provided. Both the metal seal ring 14a and the ceramic wall 16 have screw holes 25a to 25d at four corners.

（導体ベースプレート２００）
第１の実施の形態に係る半導体パッケージの導体ベースプレート２００は、例えば、Ｋｏｖａｒ、銅、銅タングステン合金、銅モリブデン合金、モリブデンなどの導電性金属によって形成されている。さらに、導体ベースプレート２００の表面には、例えば、ニッケル、銀、銀−白金合金、銀−パラジウム合金、金などのメッキ導体を形成してもよい。 (Conductor base plate 200)
The conductor base plate 200 of the semiconductor package according to the first embodiment is made of, for example, a conductive metal such as Kovar, copper, copper tungsten alloy, copper molybdenum alloy, or molybdenum. Furthermore, a plated conductor such as nickel, silver, a silver-platinum alloy, a silver-palladium alloy, or gold may be formed on the surface of the conductor base plate 200, for example.

（セラミック壁１６）
十字形の開口部を有する枠体形状のセラミック壁１６の材質としては、例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡＩＮ）、酸化ベリリウム（ＢｅＯ）などから形成可能である。 (Ceramic wall 16)
As a material of the frame-shaped ceramic wall 16 having a cross-shaped opening, for example, alumina (Al 2 O 3 ), aluminum nitride (AIN), beryllium oxide (BeO), or the like can be used.

セラミック壁１６の上面には、メタルシールリング１４ａを介して、半田付けのためのハンダメタル層（図示省略）が形成される。ハンダメタル層としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。   A solder metal layer (not shown) for soldering is formed on the upper surface of the ceramic wall 16 via a metal seal ring 14a. The solder metal layer can be formed from, for example, a gold germanium alloy, a gold tin alloy, or the like.

また、第１の実施の形態に係る半導体パッケージにおいて、十字形の開口部を有する枠体形状のセラミック壁１６は、絶縁性若しくは導電性の接着剤を介して、導体ベースプレート２００上に配置される。絶縁性の接着剤としては、例えば、エポキシ樹脂、ガラスなどから形成可能であり、導電性の接着剤としては、例えば、金ゲルマニウム合金、金錫合金などから形成可能である。   In the semiconductor package according to the first embodiment, the frame-shaped ceramic wall 16 having a cross-shaped opening is arranged on the conductor base plate 200 via an insulating or conductive adhesive. . The insulating adhesive can be formed from, for example, an epoxy resin or glass, and the conductive adhesive can be formed from, for example, a gold germanium alloy or a gold-tin alloy.

（セラミックキャップ１０）
セラミックキャップ１０は、図１に示すように、十字形の平板形状を有する。 (Ceramic cap 10)
As shown in FIG. 1, the ceramic cap 10 has a cross-shaped flat plate shape.

セラミック壁１６上にメタルシールリング１４ａを介して十字形のセラミックキャップ１０を配置する。   A cruciform ceramic cap 10 is disposed on the ceramic wall 16 via a metal seal ring 14a.

結果として、第１の実施の形態に係る半導体パッケージは、図１に示すように、十字形の中空領域を有するセラミック壁１６と、セラミック壁１６上に配置されたメタルシールリング１４ａと、セラミック壁１６上に十字形の開口部を有する枠形状のメタルシールリング１４ａを介して配置された十字形の板形状を有するセラミックキャップ１０とを備える。   As a result, as shown in FIG. 1, the semiconductor package according to the first embodiment includes a ceramic wall 16 having a cross-shaped hollow region, a metal seal ring 14a disposed on the ceramic wall 16, and a ceramic wall. 16 and a ceramic cap 10 having a cross-shaped plate shape disposed via a frame-shaped metal seal ring 14a having a cross-shaped opening on the top.

第１の実施の形態に係る半導体セラミックパッケージは、３ＧＨｚ以上の高周波特性を有する。このため、高周波数（すなわち３ＧＨｚを越える周波数）のデバイス及び構成部品用のパッケージとして適用可能である。   The semiconductor ceramic package according to the first embodiment has a high frequency characteristic of 3 GHz or more. For this reason, it can be applied as a package for devices and components having a high frequency (that is, a frequency exceeding 3 GHz).

（平面パターン構成）
第１の実施の形態に係る半導体パッケージの模式的平面パターン構成は、図２に示すように表される。また、図２のＩ−Ｉ線に沿う模式的断面構造は、図３に示すように表される。 (Plane pattern configuration)
A schematic planar pattern configuration of the semiconductor package according to the first embodiment is expressed as shown in FIG. Further, a schematic cross-sectional structure taken along line II in FIG. 2 is expressed as shown in FIG.

第１の実施の形態に係る半導体パッケージの構成は、例えば、図１〜図３に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置される入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂと、半導体装置２４、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に配置され、四隅にネジ穴２５ａ〜２５ｄを有する枠体形状を備えたセラミック壁１６と、セラミック壁１６上に配置された枠形状を有するメタルシールリング１４ａと、メタルシールリング１４ａ上に配置されたセラミックキャップ１０とを備え、セラミック壁１６は、ネジ穴２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めされる。   The configuration of the semiconductor package according to the first embodiment includes, for example, a conductor base plate 200, a semiconductor device 24 disposed on the conductor base plate 200, and a semiconductor on the conductor base plate 200, as shown in FIGS. The input circuit boards 26a and 26b and the output circuit boards 28a and 28b, which are arranged adjacent to the device 24, and the semiconductor device 24, the input circuit boards 26a and 26b, and the output circuit boards 28a and 28b are provided on the conductor base plate 200. The ceramic wall 16 having a frame shape having screw holes 25a to 25d at four corners, the metal seal ring 14a having the frame shape arranged on the ceramic wall 16, and the metal seal ring 14a. The ceramic wall 16 is provided with screw holes 25a to 25d. Te, it is screwed to the conductor base plate 200.

また、図１〜図３に示すように、セラミック壁１６の入出力部において、導体ベースプレート２００上に、配置された絶縁層２０と、絶縁層２０上に配置された入力ストリップライン１９ａおよび出力ストリップライン１９ｂと、入力回路基板２６ｂ上に配置され、入力ストリップライン１９ａにボンディングワイヤ１１ａを介して接続された入力整合回路１７ｂと、入力回路基板２６ａ上に配置され、入力整合回路１７ｂに接続された入力整合回路１７ａと、出力回路基板２８ｂ上に配置され、出力ストリップライン１９ｂにボンディングワイヤ１５ａを介して接続された出力整合回路１８ｂと、出力回路基板２８ａ上に配置され、出力整合回路１８ｂに接続された出力整合回路１８ａと、半導体装置２４と入力整合回路１７ａを接続するボンディングワイヤ１２と、半導体装置２４と出力整合回路１８ａを接続するボンディングワイヤ１４とを備える。   As shown in FIGS. 1 to 3, the insulating layer 20 disposed on the conductor base plate 200, and the input strip line 19 a and the output strip disposed on the insulating layer 20 in the input / output portion of the ceramic wall 16. An input matching circuit 17b disposed on the input circuit board 26b and connected to the input strip line 19a via the bonding wire 11a, and an input matching circuit 17b disposed on the input circuit board 26a and connected to the input matching circuit 17b. An input matching circuit 17a and an output matching circuit 18b disposed on the output circuit board 28b and connected to the output strip line 19b via a bonding wire 15a, and an output matching circuit 18b disposed on the output circuit board 28a and connected to the output matching circuit 18b The output matching circuit 18a, the semiconductor device 24 and the input matching circuit 17a are connected. Includes a down loading wire 12, the bonding wires 14 for connecting the output matching circuit 18a and the semiconductor device 24.

また、図２に示すように、入力整合回路１７ａおよび１７ｂ間は、ボンディングワイヤ１１ｂを介して接続され、出力整合回路１８ａと１８ｂ間は、ボンディングワイヤ１５ｂを介して接続されている。   As shown in FIG. 2, the input matching circuits 17a and 17b are connected via a bonding wire 11b, and the output matching circuits 18a and 18b are connected via a bonding wire 15b.

また、図１〜図３に示すように、セラミック壁１６は、枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有する。   Moreover, as shown in FIGS. 1-3, the ceramic wall 16 forms the corner part of a frame shape thickly, and has a cross-shaped hollow area | region.

また、図２〜図３に示すように、入力ストリップライン１９ａおよび出力ストリップライン１９ｂには、それぞれ入力端子Ｐ１となる端子電極２１ａおよび出力端子Ｐ２となる端子電極２１ｂが接続されている。   As shown in FIGS. 2 to 3, the input strip line 19a and the output strip line 19b are connected to the terminal electrode 21a serving as the input terminal P1 and the terminal electrode 21b serving as the output terminal P2, respectively.

また、図３に示すように、枠体形状を有するセラミック壁１６上にメタルシールリング１４ａを介して板形状を有するセラミックキャップ１０が配置されるが、図２では、図示を省略している。   Further, as shown in FIG. 3, the ceramic cap 10 having a plate shape is disposed on the ceramic wall 16 having a frame shape via a metal seal ring 14a, but the illustration is omitted in FIG.

導体ベースプレート２００は、例えばＣｕで形成され、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂはアルミナで形成されている。   The conductor base plate 200 is made of Cu, for example, and the input circuit boards 26a and 26b and the output circuit boards 28a and 28b are made of alumina.

第１の実施の形態に係る半導体パッケージによれば、セラミック壁１６の枠体形状のコーナー部分を厚く形成し、中空領域の形状を十字とすることでセラミック壁１６の枠体形状を直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。   According to the semiconductor package of the first embodiment, the frame-shaped corner portion of the ceramic wall 16 is formed thick, and the shape of the ceramic wall 16 is directly changed to a conductor base plate by making the shape of the hollow region a cross. 200 can be screwed. Therefore, the vertical axial force generated by screw tightening can be directly transmitted between the semiconductor device 24 and the conductor base plate 200 as a vertical axial force that presses the heat generating portion against the heat radiating plate without relaxation. Thereby, in particular, the heat generated from the semiconductor device 24 can be radiated well.

（半導体パッケージの作製方法）
第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図３に示すように、
導体ベースプレート２００を形成する工程と、導体ベースプレート２００上に半導体装置２４を形成する工程と、導体ベースプレート２００上に半導体装置２４に隣接し、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを形成する工程と、四隅にネジ穴２５ａ〜２５ｄを有し、枠体形状を有するセラミック壁１６を、半導体装置２４、入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に形成する工程と、セラミック壁１６上にメタルシールリング１４ａを形成する工程と、メタルシールリング１４ａ上にセラミックキャップ１０を形成する工程と、セラミック壁１６をネジ穴２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めする工程とを有する。 (Semiconductor package manufacturing method)
As shown in FIGS. 1 to 3, the method for manufacturing the semiconductor package according to the first embodiment is as follows.
The step of forming the conductor base plate 200, the step of forming the semiconductor device 24 on the conductor base plate 200, and the input circuit boards 26a and 26b and the output circuit boards 28a and 28b adjacent to the semiconductor device 24 on the conductor base plate 200 are formed. A step of carrying out the process, a ceramic wall 16 having screw holes 25a to 25d at the four corners and having a frame shape, the semiconductor device 24, the input circuit boards 26a and 26b, and the output circuit boards 28a and 28b are contained on the conductor base plate 200. A step of forming the metal seal ring 14a on the ceramic wall 16, a step of forming the ceramic cap 10 on the metal seal ring 14a, and the ceramic wall 16 through the screw holes 25a to 25d. And screwing to the base plate 200.

また、第１の実施の形態に係る半導体パッケージの作製方法は、図１〜図３に示すように、セラミック壁１６の入出力部において、導体ベースプレート２００上に絶縁層２０を形成する工程と、絶縁層２０上に入力ストリップライン１９ａおよび出力ストリップライン１９ｂを形成する工程と、入力回路基板２６ｂ上に、入力ストリップライン１９ａに接続される入力整合回路１７ｂを形成する工程と、出力回路基板２８ｂ上に、出力ストリップライン１９ｂに接続される出力整合回路１８ｂを形成する工程と、入力回路基板２６ａ上に、入力整合回路１７ｂに接続される入力整合回路１７ａを形成する工程と、出力回路基板２８ａ上に、出力回路基板２８ｂに接続される出力整合回路１８ａを形成する工程と、半導体装置２４と入力整合回路１７ａをボンディングワイヤ１２を用いて接続する工程と、半導体装置２４と出力整合回路１８ａをボンディングワイヤ１４を用いて接続する工程とを有する。   Moreover, the method for manufacturing the semiconductor package according to the first embodiment includes a step of forming an insulating layer 20 on the conductor base plate 200 at the input / output portion of the ceramic wall 16 as shown in FIGS. Forming the input stripline 19a and the output stripline 19b on the insulating layer 20, forming the input matching circuit 17b connected to the input stripline 19a on the input circuit board 26b, and on the output circuit board 28b; The step of forming the output matching circuit 18b connected to the output strip line 19b, the step of forming the input matching circuit 17a connected to the input matching circuit 17b on the input circuit substrate 26a, and the step of forming on the output circuit substrate 28a And forming the output matching circuit 18a connected to the output circuit board 28b, and the semiconductor device 24 and the input matching circuit. And a step of connecting 17a and using a bonding wire 12, and a step of connecting with the bonding wires 14 to the semiconductor device 24 output matching circuit 18a.

また、入力整合回路１７ａと入力整合回路１７ｂをボンディングワイヤ１１ｂを用いて接続する工程と、出力整合回路１８ａと出力整合回路１８ｂをボンディングワイヤ１５ｂを用いて接続する工程を有する。   Further, there are a step of connecting the input matching circuit 17a and the input matching circuit 17b using the bonding wire 11b, and a step of connecting the output matching circuit 18a and the output matching circuit 18b using the bonding wire 15b.

また、入力整合回路１７ｂと入力ストリップライン１９ａをボンディングワイヤ１１ａを用いて接続する工程と、出力整合回路１８ｂと出力ストリップライン１９ｂをボンディングワイヤ１５ａを用いて接続する工程を有する。   Further, there are a step of connecting the input matching circuit 17b and the input strip line 19a using the bonding wire 11a, and a step of connecting the output matching circuit 18b and the output strip line 19b using the bonding wire 15a.

第１の実施の形態によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the first embodiment, a semiconductor package capable of satisfactorily dissipating heat generated from a semiconductor device, improving reliability, and applicable to a microwave / millimeter wave / submillimeter wave high frequency band and its A manufacturing method can be provided.

（変形例１）
第１の実施の形態の変形例１に係る半導体パッケージの模式的平面パターン構成は、図４に示すように、増幅器の２段構成からなり、1段目の増幅器は、導体ベースプレート２００と、導体ベースプレート２００上に配置された半導体装置２４と、導体ベースプレート２００上に半導体装置２４に隣接して配置される入力回路基板２６ａ，２６ｂおよび出力回路基板２８ａ，２８ｂとを備え、２段目の増幅器も同様の構成を備える。1段目の増幅器と２段の増幅器の結合部には、図４に示すように、ストリップライン１９ｃが配置され、１段目の増幅器の出力整合回路１８ｂと２段目の増幅器の入力整合回路１７ｂとを結合している。 (Modification 1)
As shown in FIG. 4, the schematic planar pattern configuration of the semiconductor package according to the first modification of the first embodiment includes a two-stage amplifier configuration. The first-stage amplifier includes a conductor base plate 200, a conductor The semiconductor device 24 disposed on the base plate 200, and the input circuit boards 26a and 26b and the output circuit boards 28a and 28b disposed on the conductor base plate 200 adjacent to the semiconductor device 24 are provided. It has the same configuration. As shown in FIG. 4, a strip line 19c is arranged at the coupling portion between the first-stage amplifier and the second-stage amplifier, and the output matching circuit 18b of the first-stage amplifier and the input matching circuit of the second-stage amplifier. 17b.

第１の実施の形態の変形例１に係る半導体パッケージは、図４に示すように、導体ベースプレート２００と、導体ベースプレート２００上に配置された複数の半導体装置２４と、導体ベースプレート２００上に複数の半導体装置２４に隣接して配置される複数の入力回路基板２６ａ，２６ｂおよび複数の出力回路基板２８ａ，２８ｂと、複数の半導体装置２４および複数の入力回路基板２６ａ，２６ｂおよび複数の出力回路基板２８ａ，２８ｂを内在し、導体ベースプレート２００上に配置され、長辺の中央部および四隅にそれぞれネジ穴２５ｅ，２５ｆおよび２５ａ〜２５ｄを有する枠体形状を備えたセラミック壁１６とを備える。図４においては、セラミック壁１６上に配置されたメタルシールリングと、当該メタルシールリング上に配置されたセラミックキャップは、図示を省略している。   As shown in FIG. 4, the semiconductor package according to the first modification of the first embodiment includes a conductor base plate 200, a plurality of semiconductor devices 24 arranged on the conductor base plate 200, and a plurality of semiconductor devices 24 on the conductor base plate 200. A plurality of input circuit boards 26a, 26b and a plurality of output circuit boards 28a, 28b arranged adjacent to the semiconductor device 24, a plurality of semiconductor devices 24, a plurality of input circuit boards 26a, 26b and a plurality of output circuit boards 28a. 28b, disposed on the conductor base plate 200, and a ceramic wall 16 having a frame shape having screw holes 25e, 25f and 25a to 25d at the center and four corners of the long side, respectively. In FIG. 4, the metal seal ring disposed on the ceramic wall 16 and the ceramic cap disposed on the metal seal ring are not shown.

第１の実施の形態の変形例１に係る半導体パッケージにおいては、図４に示すように、
セラミック壁１６は、ネジ穴２５ｅ，２５ｆおよび２５ａ〜２５ｄを介して、導体ベースプレート２００にネジ止めされる。 In the semiconductor package according to the first modification of the first embodiment, as shown in FIG.
The ceramic wall 16 is screwed to the conductor base plate 200 through the screw holes 25e, 25f and 25a to 25d.

第１の実施の形態の変形例１に係る半導体パッケージは、図４に示すように、図２の平面パターン構成が連続して配置されている構成を有する。このように連続して配置されている構造が異なるのみであって、その他の細部の構成は第１の実施の形態と同様であるため、重複した説明は省略する。また、第１の実施の形態の変形例に係る半導体パッケージの作製方法も第１の実施の形態と同様であるため、重複した説明は省略する。   As shown in FIG. 4, the semiconductor package according to the first modification of the first embodiment has a configuration in which the planar pattern configuration of FIG. 2 is continuously arranged. Thus, only the structure continuously arranged is different, and the configuration of the other details is the same as that of the first embodiment, so that the duplicated explanation is omitted. In addition, since a method for manufacturing a semiconductor package according to a modification of the first embodiment is the same as that of the first embodiment, a duplicate description is omitted.

第１の実施の形態の変形例１に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形状の中空領域を有する。   In the semiconductor package according to the first modification of the first embodiment, the ceramic wall 16 has a thick central portion and corner portion of the long side of the frame shape, and has a continuous cross-shaped hollow region.

また、第１の実施の形態の変形例１に係る半導体パッケージにおいては、後述する変形例２と同様に、セラミック壁１６は、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、枠体形状の短辺部分を直線形状に形成した多角形形状の中空領域を備えていても良い。   Further, in the semiconductor package according to the first modification of the first embodiment, as in the second modification described later, the ceramic wall 16 is formed with a thick central portion and corner portion of the long side of the frame shape, You may provide the polygonal hollow area | region which formed the short side part of the frame shape in the linear shape.

また、第１の実施の形態の変形例１に係る半導体パッケージにおいては、後述する変形例３若しくは変形例４と同様に、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の短辺部分を直線形状に形成した中空領域を備えていても良い。   Further, in the semiconductor package according to the first modification of the first embodiment, the ceramic wall 16 is formed with a thick corner portion and a curved shape, similarly to the third or fourth modification described later. And you may provide the hollow area | region which formed the short side part of the frame shape in the linear shape.

第１の実施の形態の変形例１に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を、枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形とすることで、セラミック壁１６の枠体形状を長辺の中央部およびコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に複数の半導体装置２４からの発熱を良好に放熱することができる。   According to the semiconductor package according to the first modification of the first embodiment, the shape of the hollow region of the ceramic wall 16 is formed such that the central part and the corner part of the long side of the frame body are formed thick, Thus, the frame shape of the ceramic wall 16 can be screwed directly to the conductor base plate 200 at the center and corner portions of the long side. Therefore, the vertical axial force generated by screw tightening can be directly transmitted between the semiconductor device 24 and the conductor base plate 200 as a vertical axial force that presses the heat generating portion against the heat radiating plate without relaxation. Thereby, in particular, the heat generated from the plurality of semiconductor devices 24 can be radiated satisfactorily.

第１の実施の形態の変形例１によれば、複数の半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the first modification of the first embodiment, heat generated from a plurality of semiconductor devices can be radiated satisfactorily, reliability is improved, and the microwave / millimeter wave / submillimeter wave band is applied. A possible semiconductor package and a manufacturing method thereof can be provided.

（変形例２）
第１の実施の形態の変形例２に係る半導体パッケージの模式的平面パターン構成は、図５に示すように表される。 (Modification 2)
A schematic planar pattern configuration of the semiconductor package according to the second modification of the first embodiment is expressed as shown in FIG.

第１の実施の形態の変形例２に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状のコーナー部分を厚く形成し、枠体形状の辺部分を直線形状に形成した多角形形状の中空領域を有する。   In the semiconductor package according to the second modification of the first embodiment, the ceramic wall 16 is a polygonal hollow in which a corner portion of the frame body is formed thick and a side portion of the frame body is formed in a linear shape. Has a region.

第１の実施の形態の変形例２に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。   The configuration of the semiconductor package according to the second modification of the first embodiment is that only the shape of the ceramic wall 16 is different, and the other configuration is the same as that of the first embodiment. Omitted.

多角形は、六角形または八角形のいずれかであっても良い。   The polygon may be either a hexagon or an octagon.

第１の実施の形態の変形例２に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を、枠体形状のコーナー部分を厚く形成し、枠体形状の辺部分を直線形状に形成した多角形とすることで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。   According to the semiconductor package according to the second modification of the first embodiment, the shape of the hollow region of the ceramic wall 16 is formed so that the corner portion of the frame shape is thick, and the side portion of the frame shape is formed in a linear shape. By using the polygon, the frame shape of the ceramic wall 16 can be screwed directly to the conductor base plate 200 at the corner portion. Therefore, the vertical axial force generated by screw tightening can be directly transmitted between the semiconductor device 24 and the conductor base plate 200 as a vertical axial force that presses the heat generating portion against the heat radiating plate without relaxation. Thereby, in particular, the heat generated from the semiconductor device 24 can be radiated well.

第１の実施の形態の変形例２によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the second modification of the first embodiment, the heat generated from the semiconductor device can be radiated well, the reliability is improved, and the microwave / millimeter wave / submillimeter wave band can be applied. A semiconductor package and a manufacturing method thereof can be provided.

（変形例３）
第１の実施の形態の変形例３に係る半導体パッケージの模式的平面パターン構成は、図６に示すように表される。 (Modification 3)
A schematic planar pattern configuration of the semiconductor package according to Modification 3 of the first embodiment is expressed as shown in FIG.

第１の実施の形態の変形例３に係る半導体パッケージにおいては、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成した中空領域を有する。   In the semiconductor package according to the third modification of the first embodiment, the ceramic wall 16 is a hollow in which the corner portion of the frame body is formed in a thick and curved shape, and the side portion of the frame shape is formed in a linear shape. Has a region.

第１の実施の形態の変形例３に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。   The configuration of the semiconductor package according to the third modification of the first embodiment is that only the shape of the ceramic wall 16 is different, and the other configuration is the same as that of the first embodiment. Omitted.

第１の実施の形態の変形例３に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成することで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。   According to the semiconductor package according to the third modification of the first embodiment, the shape of the hollow region of the ceramic wall 16 is formed in a curved shape with a thick corner portion of the frame shape, and the side portion of the frame shape is straight. By forming in a shape, the frame shape of the ceramic wall 16 can be screwed directly to the conductor base plate 200 at the corner portion. Therefore, the vertical axial force generated by screw tightening can be directly transmitted between the semiconductor device 24 and the conductor base plate 200 as a vertical axial force that presses the heat generating portion against the heat radiating plate without relaxation. Thereby, in particular, the heat generated from the semiconductor device 24 can be radiated well.

第１の実施の形態の変形例３によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the third modification of the first embodiment, the heat generated from the semiconductor device can be dissipated well, the reliability is improved, and the microwave / millimeter wave / submillimeter wave band can be applied. A semiconductor package and a manufacturing method thereof can be provided.

（変形例４）
第１の実施の形態の変形例４に係る半導体パッケージの模式的平面パターン構成は、図７に示すように表される。 (Modification 4)
A schematic planar pattern configuration of the semiconductor package according to the fourth modification of the first embodiment is expressed as shown in FIG.

第１の実施の形態の変形例４に係る半導体パッケージにおいては、図７に示すように、セラミック壁１６は、枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成した中空領域を有する。   In the semiconductor package according to the fourth modification of the first embodiment, as shown in FIG. 7, the ceramic wall 16 has a frame-shaped corner portion formed thick and curved, and a frame-shaped side portion. Has a hollow region formed in a linear shape.

第１の実施の形態の変形例４に係る半導体パッケージの構成は、セラミック壁１６の形状が異なるのみであって、その他の構成は第１の実施の形態と同様であるため、重複した説明は省略する。   The configuration of the semiconductor package according to the modification 4 of the first embodiment is different only in the shape of the ceramic wall 16 and the other configuration is the same as that of the first embodiment. Omitted.

第１の実施の形態の変形例４に係る半導体パッケージによれば、セラミック壁１６の中空領域の形状を枠体形状のコーナー部分を厚くかつ曲線形状に形成し、枠体形状の辺部分を直線形状に形成することで、セラミック壁１６の枠体形状をコーナー部分において直接導体ベースプレート２００にネジ締めすることができる。このため、ネジ締めによって発生する垂直軸力を、発熱部を放熱板に押し付ける垂直軸力として、緩和させることなく、直接的に、半導体装置２４と導体ベースプレート２００間に伝達することができる。これにより特に半導体装置２４からの発熱を良好に放熱することができる。   According to the semiconductor package according to the fourth modification of the first embodiment, the shape of the hollow region of the ceramic wall 16 is formed with a thick corner portion of the frame shape and a curved shape, and the side portion of the frame shape is straight. By forming in a shape, the frame shape of the ceramic wall 16 can be screwed directly to the conductor base plate 200 at the corner portion. Therefore, the vertical axial force generated by screw tightening can be directly transmitted between the semiconductor device 24 and the conductor base plate 200 as a vertical axial force that presses the heat generating portion against the heat radiating plate without relaxation. Thereby, in particular, the heat generated from the semiconductor device 24 can be radiated well.

第１の実施の形態の変形例４によれば、半導体装置からの発熱を良好に放熱することができ、信頼性が向上し、かつマイクロ波／ミリ波／サブミリ波帯の高周波に適用可能な半導体パッケージおよびその作製方法を提供することができる。   According to the modified example 4 of the first embodiment, the heat generated from the semiconductor device can be radiated well, the reliability is improved, and the microwave / millimeter wave / submillimeter wave band can be applied. A semiconductor package and a manufacturing method thereof can be provided.

（半導体装置のパターン構成）
第１の実施の形態およびその変形例１〜４に係る半導体パッケージを適用する半導体装置２４の全体的な模式的平面パターン構成は、図８に示すように、基板１００と、基板１００の第１表面に配置され,それぞれ複数のフィンガーを有するゲート電極１２４、ソース電極１２６およびドレイン電極１２２と、基板１００の第１表面に配置され,ゲート電極１２４、ソース電極１２６およびドレイン電極１２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Ｇ１，Ｇ２，…，Ｇ４、ソース端子電極Ｓ１，Ｓ２，…，Ｓ５およびドレイン端子電極Ｄとを備える。 (Pattern structure of semiconductor device)
As shown in FIG. 8, the overall schematic planar pattern configuration of the semiconductor device 24 to which the semiconductor package according to the first embodiment and the modifications 1 to 4 thereof is applied is the substrate 100 and the first of the substrate 100. A gate electrode 124, a source electrode 126, and a drain electrode 122 that are disposed on the surface, each having a plurality of fingers, and a plurality of fingers that are disposed on the first surface of the substrate 100 and that are disposed on the first surface of the substrate 100 , G4, source terminal electrodes S1, S2,..., S5 and a drain terminal electrode D. The gate terminal electrodes G1, G2,.

図８の構成例において、各部の寸法は、例えば、セル幅Ｗ１は約１２０μｍ、Ｗ２は約８０μｍ、セル長Ｗ３は約１００μｍ、Ｗ４は約１２０μｍであり、ゲート幅は全体として１００μｍ×６本×４セル＝２．４ｍｍ程度である。   In the configuration example of FIG. 8, for example, the cell width W1 is about 120 μm, W2 is about 80 μm, the cell length W3 is about 100 μm, W4 is about 120 μm, and the gate width is 100 μm × 6 pieces × 4 cells = about 2.4 mm.

図８の例では、ソース端子電極Ｓ１〜Ｓ５において、基板１００の裏面からＶＩＡホールＳＣ１〜ＳＣ５が形成されて、基板１００の裏面には接地導体が形成されている。そして、回路素子を接地する場合、半導体基板１００を貫通するＶＩＡホールＳＣ１〜ＳＣ５を介して、基板１００上に設けた回路素子と基板１００の裏面に形成した接地導体とが電気的に接続される。   In the example of FIG. 8, VIA holes SC <b> 1 to SC <b> 5 are formed from the back surface of the substrate 100 in the source terminal electrodes S <b> 1 to S <b> 5, and a ground conductor is formed on the back surface of the substrate 100. When the circuit element is grounded, the circuit element provided on the substrate 100 and the ground conductor formed on the back surface of the substrate 100 are electrically connected via the VIA holes SC1 to SC5 penetrating the semiconductor substrate 100. .

基板１００は、例えば、ＳｉＣ基板、ＧａＡｓ基板、ＧａＮ基板、ＳｉＣ基板上にＧａＮエピタキシャル層を形成した基板、ＳｉＣ基板上にＧａＮ／ＧａＡｌＮからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にＧａＮエピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかを備えていてもよい。   The substrate 100 includes, for example, a SiC substrate, a GaAs substrate, a GaN substrate, a substrate in which a GaN epitaxial layer is formed on the SiC substrate, a substrate in which a heterojunction epitaxial layer made of GaN / GaAlN is formed on the SiC substrate, and a GaN on the sapphire substrate. Any of a substrate on which an epitaxial layer is formed, a sapphire substrate, or a diamond substrate may be provided.

ゲート端子電極Ｇ１〜Ｇ４は、ボンディングワイヤ１２によって、例えば、半導体装置２４の周辺に配置される入力整合回路１７ａに接続される。同様に、ドレイン端子電極Ｄも、ボンディングワイヤ１４によって、例えば、半導体装置２４の周辺に配置される出力整合回路１８ａに接続される。   The gate terminal electrodes G <b> 1 to G <b> 4 are connected to the input matching circuit 17 a disposed around the semiconductor device 24 by the bonding wire 12, for example. Similarly, the drain terminal electrode D is also connected to the output matching circuit 18a disposed around the semiconductor device 24 by the bonding wire 14, for example.

[その他の実施の形態]
上記のように、本発明は第１の実施の形態およびその変形例１〜４によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。 [Other embodiments]
As described above, the present invention has been described by the first embodiment and the first to fourth modifications thereof, but the discussion and the drawings that form a part of this disclosure are exemplary and limit the present invention. Should not be understood. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

第１の実施の形態の変形例１においては、セラミック壁１６の枠体形状が連続した十字形状の中空領域を有する場合について開示したが、これらに限定されるものではなく、所定の回路構成、回路基板の配置形状に応じて任意の中空領域の形状を有していても良い。   In the first modification of the first embodiment, the case where the frame shape of the ceramic wall 16 has a continuous cross-shaped hollow region is disclosed, but the present invention is not limited thereto, and a predetermined circuit configuration, You may have the shape of arbitrary hollow areas according to the arrangement | positioning shape of a circuit board.

第１の実施の形態の変形例２においては、セラミック壁１６を八角形の枠体形状を有する場合について開示したが、これらに限定されるものではなく、任意の多角形の枠体形状を有していても良い。   In the second modification of the first embodiment, the case where the ceramic wall 16 has an octagonal frame shape has been disclosed. However, the present invention is not limited thereto, and the ceramic wall 16 has an arbitrary polygonal frame shape. You may do it.

なお、本発明の半導体パッケージに実装する素子としては、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）に限らず、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、ＬＤＭＯＳ（Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor）やヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）などの増幅素子、メムス（ＭＥＭＳ：Micro Electro Mechanical Systems）素子なども適用できることは言うまでもない。   The elements mounted on the semiconductor package of the present invention are not limited to field effect transistors (FETs), but include high electron mobility transistors (HEMTs), LDMOSs (Lateral Doped Metal-Oxide-) s. It goes without saying that amplifying elements such as semiconductor field effect transistors (HBTs) and hetero-junction bipolar transistors (HBTs), MEMS (Micro Electro Mechanical Systems) elements, and the like are also applicable.

このように、本発明はここでは記載していない様々な実施の形態などを含む。   As described above, the present invention includes various embodiments not described herein.

本発明の半導体パッケージは、内部整合型電力増幅素子、電力ＭＭＩＣ（Monolithic Microwave Integrated Circuit）、マイクロ波電力増幅器、ミリ波電力増幅器、高周波ＭＥＭＳ素子などの幅広い分野に適用可能である。   The semiconductor package of the present invention can be applied to a wide range of fields such as an internally matched power amplification element, a power MMIC (Monolithic Microwave Integrated Circuit), a microwave power amplifier, a millimeter wave power amplifier, and a high-frequency MEMS element.

１０…セラミックキャップ
１１ａ，１１ｂ，１２，１４，１５ａ，１５ｂ…ボンディングワイヤ
１４ａ…メタルシールリング
１６…セラミック壁
１７ａ，１７ｂ…入力整合回路
１８ａ，１８ｂ…出力整合回路
１９ａ…入力ストリップライン
１９ｂ…出力ストリップライン
２０…絶縁層
２１ａ，２１ｂ…端子電極
２４…半導体装置
２５ａ，２５ｂ，２５ｃ，２５ｄ…ネジ穴
２６ａ，２６ｂ…入力回路基板
２８ａ，２８ｂ…出力回路基板
１００…基板
１２２…ドレイン電極
１２４…ゲート電極
１２６…ソース電極
２００…導体ベースプレート
Ｐ１…入力端子
Ｐ２…出力端子
Ｇ１，Ｇ２，…，Ｇ４…ゲート端子電極
Ｓ１，Ｓ２，…，Ｓ５…ソース端子電極
Ｄ…ドレイン端子電極
ＳＣ１〜ＳＣ５…ＶＩＡホール DESCRIPTION OF SYMBOLS 10 ... Ceramic cap 11a, 11b, 12, 14, 15a, 15b ... Bonding wire 14a ... Metal seal ring 16 ... Ceramic wall 17a, 17b ... Input matching circuit 18a, 18b ... Output matching circuit 19a ... Input strip line 19b ... Output strip Line 20 ... Insulating layers 21a, 21b ... Terminal electrode 24 ... Semiconductor devices 25a, 25b, 25c, 25d ... Screw holes 26a, 26b ... Input circuit board 28a, 28b ... Output circuit board 100 ... Substrate 122 ... Drain electrode 124 ... Gate electrode 126 ... Source electrode 200 ... Conductor base plate P1 ... Input terminal P2 ... Output terminals G1, G2, ..., G4 ... Gate terminal electrodes S1, S2, ..., S5 ... Source terminal electrode D ... Drain terminal electrodes SC1-SC5 ... VIA holes

Claims (19)

導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置される回路基板と、
前記半導体装置および前記回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。 A conductor base plate;
A semiconductor device disposed on the conductor base plate;
A circuit board disposed adjacent to the semiconductor device on the conductor base plate;
A ceramic wall including the semiconductor device and the circuit board, disposed on the conductor base plate, and having a frame shape having screw holes at four corners;
A metal seal ring having a frame shape disposed on the ceramic wall;
And a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole. 導体ベースプレートと、
前記導体ベースプレート上に配置された半導体装置と、
前記導体ベースプレート上に前記半導体装置に隣接して配置される入力回路基板および出力回路基板と、
前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に配置され、四隅にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。 A conductor base plate;
A semiconductor device disposed on the conductor base plate;
An input circuit board and an output circuit board disposed adjacent to the semiconductor device on the conductor base plate;
A ceramic wall including the semiconductor device, the input circuit board, and the output circuit board, disposed on the conductor base plate, and having a frame shape having screw holes at four corners;
A metal seal ring having a frame shape disposed on the ceramic wall;
And a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole. 前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項２に記載の半導体パッケージ。 In the input / output portion of the ceramic wall, an insulating layer disposed on the conductor base plate;
An input stripline and an output stripline disposed on the insulating layer;
An input matching circuit disposed on the input circuit board and connected to the input stripline;
An output matching circuit disposed on the output circuit board and connected to the output stripline;
The semiconductor package according to claim 2, further comprising: a bonding wire that connects the semiconductor device to the input matching circuit and the output matching circuit. 前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。   4. The semiconductor package according to claim 1, wherein the ceramic wall is formed with a thick corner portion of the frame shape and has a cross-shaped hollow region. 前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、前記枠体形状の辺部分を直線形状に形成した多角形形状の中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。   The ceramic wall has a polygonal hollow region in which a corner portion of the frame shape is formed thick and a side portion of the frame shape is formed in a linear shape. 2. The semiconductor package according to item 1. 前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の辺部分を直線形状に形成した中空領域を有することを特徴とする請求項１〜３のいずれか１項に記載の半導体パッケージ。   4. The ceramic wall according to claim 1, wherein the ceramic wall has a hollow region in which a corner portion of the frame shape is formed in a thick and curved shape, and a side portion of the frame shape is formed in a linear shape. 2. The semiconductor package according to item 1. 前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項５に記載の半導体パッケージ。   The semiconductor package according to claim 5, wherein the polygon is either a hexagon or an octagon. 導体ベースプレートと、
前記導体ベースプレート上に配置された複数の半導体装置と、
前記導体ベースプレート上に前記複数の半導体装置に隣接して配置される複数の回路基板と、
前記複数の半導体装置および前記複数の回路基板を内在し、前記導体ベースプレート上に配置され、長辺の四隅および中央部にネジ穴を有する枠体形状を備えたセラミック壁と、
前記セラミック壁上に配置された枠形状を有するメタルシールリングと、
前記メタルシールリング上に配置されたセラミックキャップと
を備え、前記セラミック壁は、前記ネジ穴を介して、前記導体ベースプレートにネジ止めされることを特徴とする半導体パッケージ。 A conductor base plate;
A plurality of semiconductor devices disposed on the conductor base plate;
A plurality of circuit boards disposed adjacent to the plurality of semiconductor devices on the conductor base plate;
A ceramic wall having a frame shape that includes the plurality of semiconductor devices and the plurality of circuit boards, is disposed on the conductor base plate, and has screw holes in the four corners and the center of the long side;
A metal seal ring having a frame shape disposed on the ceramic wall;
And a ceramic cap disposed on the metal seal ring, wherein the ceramic wall is screwed to the conductor base plate through the screw hole. 前記セラミック壁の入出力部において、前記導体ベースプレート上に、配置された絶縁層と、
前記絶縁層上に配置された入力ストリップラインおよび出力ストリップラインと、
前記入力回路基板上に配置され、前記入力ストリップラインに接続された入力整合回路と、
前記出力回路基板上に配置され、前記出力ストリップラインに接続された出力整合回路と、
前記半導体装置と前記入力整合回路および前記出力整合回路を接続するボンディングワイヤと
を備えることを特徴とする請求項８に記載の半導体パッケージ。 In the input / output portion of the ceramic wall, an insulating layer disposed on the conductor base plate;
An input stripline and an output stripline disposed on the insulating layer;
An input matching circuit disposed on the input circuit board and connected to the input stripline;
An output matching circuit disposed on the output circuit board and connected to the output stripline;
The semiconductor package according to claim 8, further comprising: a bonding wire that connects the semiconductor device to the input matching circuit and the output matching circuit. 前記セラミック壁は、前記枠体形状の長辺の中央部およびコーナー部分を厚く形成し、連続した十字形状の中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。   10. The semiconductor package according to claim 8, wherein the ceramic wall has a central portion and a corner portion of a long side of the frame shape formed thick and has a continuous cross-shaped hollow region. 前記セラミック壁は、前記枠体形状の長辺の中央部およびコーナー部分を厚く形成し、前記枠体形状の短辺部分を直線形状に形成した多角形形状の中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。   The ceramic wall has a polygonal hollow region in which a central portion and a corner portion of the long side of the frame shape are formed thick and a short side portion of the frame shape is formed in a linear shape. The semiconductor package according to claim 8 or 9. 前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の短辺部分を直線形状に形成した中空領域を有することを特徴とする請求項８または９に記載の半導体パッケージ。   10. The ceramic wall according to claim 8, wherein the ceramic wall has a hollow region in which a corner portion of the frame shape is formed in a thick and curved shape, and a short side portion of the frame shape is formed in a linear shape. The semiconductor package described. 前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項１１に記載の半導体パッケージ。   The semiconductor package according to claim 11, wherein the polygon is either a hexagon or an octagon. 導体ベースプレートを形成する工程と、
前記導体ベースプレート上に半導体装置を形成する工程と、
前記導体ベースプレート上に前記半導体装置に隣接し、入力回路基板および出力回路基板を形成する工程と、
四隅にネジ穴を有し、枠体形状を有するセラミック壁を、前記半導体装置、前記入力回路基板および前記出力回路基板を内在し、前記導体ベースプレート上に形成する工程と、
前記セラミック壁上にメタルシールリングを形成する工程と、
前記メタルシールリング上にセラミックキャップを形成する工程と、
前記セラミック壁を前記ネジ穴を介して、前記導体ベースプレートにネジ止めする工程と
を有することを特徴とする半導体パッケージの作製方法。 Forming a conductor base plate; and
Forming a semiconductor device on the conductor base plate;
Forming an input circuit board and an output circuit board adjacent to the semiconductor device on the conductor base plate;
Forming a ceramic wall having screw holes at four corners and having a frame shape on the conductor base plate, including the semiconductor device, the input circuit board, and the output circuit board;
Forming a metal seal ring on the ceramic wall;
Forming a ceramic cap on the metal seal ring;
And a step of screwing the ceramic wall to the conductor base plate through the screw hole. 前記セラミック壁の入出力部において、前記導体ベースプレート上に絶縁層を形成する工程と、
前記絶縁層上に入力ストリップラインおよび出力ストリップラインを形成する工程と、
前記入力回路基板上に、前記入力ストリップラインに接続される入力整合回路を形成する工程と、
前記出力回路基板上に、前記出力ストリップラインに接続される出力整合回路を形成する工程と、
前記半導体装置と前記入力整合回路および前記出力整合回路をボンディングワイヤを用いて接続する工程と
を有することを特徴とする請求項１４に記載の半導体パッケージの作製方法。 Forming an insulating layer on the conductor base plate at the input / output portion of the ceramic wall;
Forming an input stripline and an output stripline on the insulating layer;
Forming an input matching circuit connected to the input stripline on the input circuit board;
Forming an output matching circuit connected to the output stripline on the output circuit board;
The method for manufacturing a semiconductor package according to claim 14, further comprising: connecting the semiconductor device, the input matching circuit, and the output matching circuit using bonding wires. 前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、十字形状の中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。   The method of manufacturing a semiconductor package according to claim 14, wherein the ceramic wall has a thick corner portion of the frame shape and has a cross-shaped hollow region. 前記セラミック壁は、前記枠体形状のコーナー部分を厚く形成し、多角形形状の中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。   16. The method for manufacturing a semiconductor package according to claim 14, wherein the ceramic wall has a corner portion of the frame shape formed thick and has a polygonal hollow region. 前記セラミック壁は、前記枠体形状のコーナー部分を厚くかつ曲線形状に形成し、前記枠体形状の辺部分を直線形状に形成した中空領域を有することを特徴とする請求項１４または１５に記載の半導体パッケージの作製方法。   16. The ceramic wall according to claim 14 or 15, wherein the ceramic wall has a hollow region in which a corner portion of the frame shape is formed thick and curved, and a side portion of the frame shape is formed in a linear shape. Of manufacturing a semiconductor package. 前記多角形は、六角形または八角形のいずれかであることを特徴とする請求項１７に記載の半導体パッケージの作製方法。   The method of manufacturing a semiconductor package according to claim 17, wherein the polygon is either a hexagon or an octagon.
JP2009031677A 2008-10-14 2009-02-13 Semiconductor package, and method of fabricating the same Abandoned JP2010186959A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009031677A JP2010186959A (en) 2009-02-13 2009-02-13 Semiconductor package, and method of fabricating the same
US12/579,023 US20100091477A1 (en) 2008-10-14 2009-10-14 Package, and fabrication method for the package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009031677A JP2010186959A (en) 2009-02-13 2009-02-13 Semiconductor package, and method of fabricating the same

Publications (1)

Publication Number Publication Date
JP2010186959A true JP2010186959A (en) 2010-08-26

Family

ID=42767413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009031677A Abandoned JP2010186959A (en) 2008-10-14 2009-02-13 Semiconductor package, and method of fabricating the same

Country Status (1)

Country Link
JP (1) JP2010186959A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038837A (en) * 2010-08-05 2012-02-23 Toshiba Corp Package and fabrication method thereof
WO2012165045A1 (en) * 2011-06-01 2012-12-06 住友電気工業株式会社 Semiconductor device and wiring substrate
JP2014207387A (en) * 2013-04-15 2014-10-30 株式会社東芝 Semiconductor package
JP2016039189A (en) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 Wiring board

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098672U (en) * 1974-01-10 1975-08-16
JPS51112462U (en) * 1975-03-08 1976-09-11
JPH1197564A (en) * 1997-09-24 1999-04-09 Nec Corp Semiconductor device and its manufacture
JP2007006065A (en) * 2005-06-23 2007-01-11 Ngk Spark Plug Co Ltd Substrate for transmitting high frequency signal and package for semiconductor element
JP2008112810A (en) * 2006-10-30 2008-05-15 Kyocera Corp Circuit board, package for storing semiconductor element, and semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5098672U (en) * 1974-01-10 1975-08-16
JPS51112462U (en) * 1975-03-08 1976-09-11
JPH1197564A (en) * 1997-09-24 1999-04-09 Nec Corp Semiconductor device and its manufacture
JP2007006065A (en) * 2005-06-23 2007-01-11 Ngk Spark Plug Co Ltd Substrate for transmitting high frequency signal and package for semiconductor element
JP2008112810A (en) * 2006-10-30 2008-05-15 Kyocera Corp Circuit board, package for storing semiconductor element, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038837A (en) * 2010-08-05 2012-02-23 Toshiba Corp Package and fabrication method thereof
WO2012165045A1 (en) * 2011-06-01 2012-12-06 住友電気工業株式会社 Semiconductor device and wiring substrate
JP2014207387A (en) * 2013-04-15 2014-10-30 株式会社東芝 Semiconductor package
JP2016039189A (en) * 2014-08-05 2016-03-22 日本特殊陶業株式会社 Wiring board

Similar Documents

Publication Publication Date Title
US7605451B2 (en) RF power transistor having an encapsulated chip package
US9997428B2 (en) Via structures for thermal dissipation
KR101948383B1 (en) Multi-cavity package having single metal flange
JP5377096B2 (en) High frequency package device and manufacturing method thereof
US20080017998A1 (en) Semiconductor component and method of manufacture
US20100091477A1 (en) Package, and fabrication method for the package
KR20010071766A (en) A capsule for semiconductor components
US9721909B1 (en) Hybrid microwave integrated circuit
US20150064848A1 (en) Semiconductor device having a diamond substrate heat spreader
JP6273247B2 (en) High frequency semiconductor amplifier
EP2159837A1 (en) Electronic component storing package and electronic device
US5901042A (en) Package and semiconductor device
JP2010186959A (en) Semiconductor package, and method of fabricating the same
US7391067B1 (en) Hybrid microwave integrated circuit
JP2007115894A (en) Semiconductor device
US20170141093A1 (en) Semiconductor apparatus installing passive device
US8476755B2 (en) High frequency ceramic package and fabrication method for the same
CN113826196A (en) Double-side cooled electronic device
US9887676B2 (en) High frequency semiconductor amplifier
JP7281061B2 (en) semiconductor equipment
JP2012209334A (en) Low-profile millimeter waveband package and method of manufacturing the same
JP5433242B2 (en) Semiconductor package
JP2012234910A (en) Semiconductor device and manufacturing method of the same
JP2010186962A (en) Semiconductor package, and method of fabricating the same
US7042053B2 (en) Semiconductor device with polymer insulation of some electrodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110425

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20130228