JP2012209334A - Low-profile millimeter waveband package and method of manufacturing the same - Google Patents

Low-profile millimeter waveband package and method of manufacturing the same Download PDF

Info

Publication number
JP2012209334A
JP2012209334A JP2011072261A JP2011072261A JP2012209334A JP 2012209334 A JP2012209334 A JP 2012209334A JP 2011072261 A JP2011072261 A JP 2011072261A JP 2011072261 A JP2011072261 A JP 2011072261A JP 2012209334 A JP2012209334 A JP 2012209334A
Authority
JP
Japan
Prior art keywords
ceramic substrate
base plate
terminal electrode
wave band
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011072261A
Other languages
Japanese (ja)
Inventor
Kazutaka Takagi
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011072261A priority Critical patent/JP2012209334A/en
Publication of JP2012209334A publication Critical patent/JP2012209334A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a millimeter waveband package which absorbs a stress and is excellent in heat radiation properties.SOLUTION: There is provided a low-profile millimeter waveband package comprising: a ceramic substrate including a terminal connection pattern, a terminal electrode, and a backside metallic layer; and a conductor base plate. The ceramic substrate and the conductor base plate are joined by soldering at the time of joining of a semiconductor device.

Description

本発明の実施形態は、ミリ波帯用薄型パッケージおよびその製造方法に関する。   Embodiments described herein relate generally to a millimeter-wave band thin package and a method for manufacturing the same.

ミリ波帯用パッケージでは、実装面から端子面までの高さが低い薄型パッケージが求められている。これらのパッケージの製造技術としては、DBC(Direct Bonding Copper)接合によるベースメタルと端子メタルを接合する技術、銀ロウ材によるアルミナとベースメタルを接合する技術、DBC接合によるセラミック基板とベースメタルおよび端子メタルとの接合技術などが一般的である。   In the millimeter wave band package, a thin package having a low height from the mounting surface to the terminal surface is required. The manufacturing technology of these packages includes a technology for joining a base metal and a terminal metal by DBC (Direct Bonding Copper) joining, a technology for joining alumina and a base metal by silver brazing material, a ceramic substrate, a base metal and a terminal by DBC joining. Metal bonding technology is common.

特開2001−156196号公報JP 2001-156196 A 特開2001−313345号公報JP 2001-313345 A 特開2002−110834号公報JP 2002-110835 A

セラミック基板は損失(tanδ)の少ない点で、ミリ波帯の基板として優れている。セラミック基板と、接地と放熱を兼ねたベース金属との接合には、半導体装置の実装工程で剥離しないことが必要であるため、その工程温度よりも融点が高い接合方法が用いられる。具体的には、銀ロウ付けやDBC接合が用いられる。しかしながら、これらの技術は、何れも約850℃や約1000℃などの高温処理を伴うため、セラミック基板が割れてしまう。   A ceramic substrate is excellent as a substrate in the millimeter wave band in that the loss (tan δ) is small. The bonding between the ceramic substrate and the base metal that serves as both grounding and heat dissipation requires that the semiconductor device is not peeled off during the mounting process of the semiconductor device. Therefore, a bonding method having a melting point higher than the process temperature is used. Specifically, silver brazing or DBC bonding is used. However, these techniques all involve high-temperature treatment such as about 850 ° C. or about 1000 ° C., so that the ceramic substrate is broken.

放熱性のよい銅(Cu)をベース金属とすると、銀ロウ付けの温度は850℃もの高温のため、セラミック基板とCuの線熱膨張率差から生じる応力で、セラミック基板にクラックが発生し割れる。このため、セラミック基板は、約0.3mmより薄くすることができなかった。   When copper (Cu), which has good heat dissipation, is used as the base metal, the temperature of the silver brazing is as high as 850 ° C., so cracks are generated in the ceramic substrate due to the stress caused by the difference in linear thermal expansion coefficient between the ceramic substrate and Cu. . For this reason, the ceramic substrate could not be made thinner than about 0.3 mm.

また、CuWなどセラミック基板と線熱膨張率の近い材料をベース金属とすると、セラミック基板との線熱膨張率差が小さくなるので、応力が小さく、薄いセラミック基板でも割れない。このため、セラミック基板を薄く形成できるが、放熱性が損なわれる。   Further, if a material such as CuW having a linear thermal expansion coefficient close to that of the ceramic substrate is used as the base metal, the difference in linear thermal expansion coefficient from the ceramic substrate is small, so that the stress is small and even a thin ceramic substrate is not broken. For this reason, although a ceramic substrate can be formed thinly, heat dissipation is impaired.

低温での接合方法として接着剤を用いると、その後の半導体等を実装するAuSn半田の工程温度(約300℃)に耐えられない。すなわち、ベースメタルとセラミック基板を接合する際に、接着剤を用いれば、そのキュア温度である約200℃の低温工程にできるが、その一方、半導体チップを実装する際に、AuSn半田を用いるため、約300℃の高温工程となり、このとき接着剤の許容温度を超えてしまう。   When an adhesive is used as a bonding method at a low temperature, it cannot withstand the process temperature (about 300 ° C.) of AuSn solder for mounting a semiconductor or the like thereafter. That is, if an adhesive is used when bonding the base metal and the ceramic substrate, a low temperature process of about 200 ° C., which is the curing temperature, can be performed, but on the other hand, AuSn solder is used when mounting the semiconductor chip. This is a high temperature process of about 300 ° C., and the allowable temperature of the adhesive is exceeded at this time.

本実施の形態が解決しようとする課題は、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージおよびその製造方法を提供することにある。   The problem to be solved by the present embodiment is to provide a thin package for a millimeter-wave band with reduced stress and good heat dissipation and a method for manufacturing the same.

本実施の形態に係るミリ波帯用薄型パッケージは、端子接続パターンと端子電極と裏面金属層とを備えたセラミック基板と、導体ベースプレートから構成される。セラミック基板と導体ベースプレートは、半導体装置の接合時に、半田により接合される。   The thin package for the millimeter wave band according to the present embodiment includes a ceramic substrate provided with a terminal connection pattern, a terminal electrode, and a back metal layer, and a conductor base plate. The ceramic substrate and the conductor base plate are joined by solder when the semiconductor device is joined.

(a)第1の実施の形態に係るミリ波帯用薄型パッケージの模式的断面構造図、(b)図1(a)のP部分の拡大図。(A) Typical cross-section figure of thin package for millimeter wave band which concerns on 1st Embodiment, (b) The enlarged view of P part of Fig.1 (a). 第1の実施の形態に係るミリ波帯用薄型パッケージの製造方法を説明する模式的鳥瞰構造であって、(a)セラミック基板20の表面に入力端子接続パターン19a、出力端子接続パターン19b、ゲート端子接続パターン21g、およびドレイン端子接続パターン21dを形成する工程図、(b)RF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dの形成工程図、(c)裏面金属層20aの形成工程図。1 is a schematic bird's-eye view structure for explaining a manufacturing method of a millimeter-wave band thin package according to a first embodiment; (a) an input terminal connection pattern 19a, an output terminal connection pattern 19b, and a gate on the surface of a ceramic substrate 20; Process diagram of forming terminal connection pattern 21g and drain terminal connection pattern 21d, (b) Process diagram of forming RF input terminal electrode 21a, RF output terminal electrode 21b, gate terminal electrode 23G, and drain terminal electrode 23D, (c) The formation process figure of the back surface metal layer 20a. 第1の実施の形態に係るミリ波帯用薄型パッケージの製造方法を説明する模式的鳥瞰構造であって、(a)導体ベースプレート200を加熱する工程図、(b)導体ベースプレート200上に半田層200aを形成する工程図、(c)図2(c)の工程後のセラミック基板20を導体ベースプレート200上に接合する工程図、(d)半導体装置24を半田層200aを介して導体ベースプレート200上に実装する工程図。FIG. 2 is a schematic bird's-eye view illustrating a method for manufacturing a millimeter-wave band thin package according to the first embodiment, in which (a) a process diagram for heating the conductor base plate 200 and (b) a solder layer on the conductor base plate 200; Process diagram for forming 200a, (c) Process diagram for joining the ceramic substrate 20 after the process of FIG. 2 (c) on the conductor base plate 200, (d) Semiconductor device 24 on the conductor base plate 200 via the solder layer 200a Process diagram to be mounted on. (a)第2の実施の形態に係るミリ波帯用薄型パッケージの模式的断面構造図、(b)図4(a)のQ部分の拡大図。(A) Typical sectional structure drawing of thin package for millimeter wave band according to second embodiment, (b) Enlarged view of Q portion in FIG. 4 (a). 第2の実施の形態に係るミリ波帯用薄型パッケージの製造方法を説明する模式的鳥瞰構造であって、(a)セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを配置すると共に、セラミック基板20の裏面側に金属箔20bを配置する工程図、(b)セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程、および裏面金属層20aの形成工程図。4 is a schematic bird's-eye view structure for explaining a manufacturing method of a millimeter-wave band thin package according to a second embodiment, wherein (a) an RF input terminal electrode 21a, an RF output terminal electrode 21b, and a gate are formed on the surface of the ceramic substrate 20; The process drawing which arrange | positions the terminal electrode 23G and the drain terminal electrode 23D, and arrange | positions the metal foil 20b on the back surface side of the ceramic substrate 20, (b) RF input terminal electrode 21a and RF output terminal electrode 21b on the surface of the ceramic substrate 20 The process of forming the metal foil 20b on the back surface of the ceramic substrate 20 and forming the back surface metal layer 20a simultaneously with the formation of the gate terminal electrode 23G and the drain terminal electrode 23D. 第2の実施の形態に係るミリ波帯用薄型パッケージの製造方法を説明する模式的鳥瞰構造であって、(a)導体ベースプレート200を加熱する工程図、(b)導体ベースプレート200上に半田層200aを形成する工程図、(c)図5(b)の工程後のセラミック基板20を導体ベースプレート200上に接合する工程図、(d)半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程図、(e)半導体装置24を半田層200bを介して導体ベースプレート200上に実装する工程図。It is a typical bird's-eye view structure explaining the manufacturing method of the thin package for millimeter wave bands which concerns on 2nd Embodiment, Comprising: (a) Process drawing which heats conductor baseplate 200, (b) Solder layer on conductor baseplate 200 FIG. 5C is a process diagram for forming 200a, (c) a process diagram for bonding the ceramic substrate 20 after the process of FIG. 5B on the conductor base plate 200, and (d) a metal foil 20b in which the solder layer 200b is surrounded by the ceramic substrate 20. Process drawing formed on top, (e) Process drawing of mounting the semiconductor device 24 on the conductor base plate 200 via the solder layer 200b. (a)第3の実施の形態に係るミリ波帯用薄型パッケージの模式的断面構造図、(b)図7(a)のR部分の拡大図。(A) The typical cross-section figure of the thin package for millimeter wave bands which concerns on 3rd Embodiment, (b) The enlarged view of R part of Fig.7 (a). 第3の実施の形態に係るミリ波帯用薄型パッケージの第3の製造方法を説明する模式的鳥瞰構造であって、(a)セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを配置すると共に、セラミック基板20に裏面に金属箔20bを配置する工程図、(b)セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程図、(c)半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程図、(d)導体ベースプレート200cを半田層200b上に配置形成する工程図、(e)半田層200dを導体ベースプレート200c上に形成する工程図、(f)半導体装置24を半田層200d上に実装する工程図。FIG. 6 is a schematic bird's-eye view structure for explaining a third manufacturing method of the millimeter-wave band thin package according to the third embodiment, and (a) an RF input terminal electrode 21a and an RF output terminal electrode on the surface of the ceramic substrate 20; 21b, a gate terminal electrode 23G, and a drain terminal electrode 23D, and a process diagram in which a metal foil 20b is disposed on the back surface of the ceramic substrate 20, (b) an RF input terminal electrode 21a, an RF output terminal on the surface of the ceramic substrate 20. Process of forming the metal foil 20b on the back surface of the ceramic substrate 20 simultaneously with the formation of the electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D, and (c) the metal foil 20b in which the solder layer 200b is surrounded by the ceramic substrate 20 (E) a process diagram for forming the conductor base plate 200c on the solder layer 200b; Process chart of forming a field layer 200d on the conductor base plate 200c, process diagram for implementing the (f) the semiconductor device 24 to the solder layer 200d. (a)実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置の模式的平面パターン構成の拡大図、(b)図9(a)のJ部分の拡大図。(A) The enlarged view of the typical plane pattern structure of the semiconductor device mounted in the thin package for millimeter wave bands which concerns on embodiment, (b) The enlarged view of J part of Fig.9 (a). 実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置の構成例1であって、図9(b)のIV−IV線に沿う模式的断面構造図。FIG. 10 is a schematic cross-sectional structure diagram illustrating a configuration example 1 of the semiconductor device mounted on the millimeter-wave band thin package according to the embodiment, taken along line IV-IV in FIG. 9B; 実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置の構成例2であって、図9(b)のIV−IV線に沿う模式的断面構造図。FIG. 10 is a configuration example 2 of the semiconductor device mounted on the millimeter-wave band thin package according to the embodiment, and is a schematic cross-sectional configuration diagram taken along line IV-IV in FIG. 実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置の構成例3であって、図9(b)のIV−IV線に沿う模式的断面構造図。FIG. 10 is a configuration example 3 of the semiconductor device mounted on the millimeter-wave band thin package according to the embodiment, and is a schematic cross-sectional structure diagram taken along line IV-IV in FIG. 9B; 実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置の構成例4であって、図9(b)のIV−IV線に沿う模式的断面構造図。FIG. 10 is a schematic cross-sectional structure diagram taken along line IV-IV in FIG. 9B, which is a configuration example 4 of the semiconductor device mounted on the millimeter-wave band thin package according to the embodiment.

次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。   Next, embodiments will be described with reference to the drawings. In the following, the same elements are denoted by the same reference numerals to avoid duplication of explanation and to simplify the explanation. It should be noted that the drawings are schematic and different from the actual ones. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。   The embodiment described below exemplifies an apparatus and a method for embodying the technical idea, and the embodiment does not specify the arrangement of each component as described below. This embodiment can be modified in various ways within the scope of the claims.

[第1の実施の形態]
第1の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図1(a)に示すように表され、図1(a)のP部分の拡大構造は、図1(b)に示すように表される。
[First embodiment]
The schematic cross-sectional structure of the millimeter-wave band thin package 1 according to the first embodiment is represented as shown in FIG. 1A, and the enlarged structure of the P portion in FIG. It is expressed as shown in b).

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面に入力端子接続パターン19a、出力端子接続パターン19b、ゲート端子接続パターン21g、およびドレイン端子接続パターン21dを形成する工程は、図2(a)に示すように表され、RF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dの形成工程は、図2(b)に示すように表され、裏面金属層20aの形成工程は、図2(c)に示すように表される。   In addition, a schematic bird's-eye view structure for explaining the manufacturing method of the millimeter-wave band thin package 1 according to the first embodiment, wherein an input terminal connection pattern 19a, an output terminal connection pattern 19b, and a gate are formed on the surface of the ceramic substrate 20. The step of forming the terminal connection pattern 21g and the drain terminal connection pattern 21d is expressed as shown in FIG. 2A, and includes an RF input terminal electrode 21a, an RF output terminal electrode 21b, a gate terminal electrode 23G, and a drain terminal electrode. The formation process of 23D is expressed as shown in FIG. 2B, and the formation process of the back surface metal layer 20a is expressed as shown in FIG.

さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、導体ベースプレート200を加熱する工程は、図3(a)に示すように表され、導体ベースプレート200上に半田層200aを形成する工程は、図3(b)に示すように表され、図2(c)の工程後のセラミック基板20を導体ベースプレート200上に接合する工程は、図3(c)に示すように表され、半導体装置24を半田層200aを介して導体ベースプレート200上に実装する工程は、図3(d)に示すように表される。ここで、図1(a)は、筐体70・配線基板60・配線層61a・61bを除き、図3(d)のI−I線に沿う模式的断面構造に対応している。   Furthermore, it is a schematic bird's-eye view structure for explaining the manufacturing method of the millimeter-wave band thin package 1 according to the first embodiment, and the step of heating the conductor base plate 200 is represented as shown in FIG. The step of forming the solder layer 200a on the conductor base plate 200 is expressed as shown in FIG. 3B, and the step of bonding the ceramic substrate 20 after the step of FIG. 3C, and the process of mounting the semiconductor device 24 on the conductor base plate 200 via the solder layer 200a is expressed as shown in FIG. Here, FIG. 1A corresponds to a schematic cross-sectional structure taken along the line II of FIG. 3D except for the case 70, the wiring board 60, and the wiring layers 61a and 61b.

第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1〜図3に示すように、端子接続パターン19a・19b・21g・21dと端子電極21a・21b・23G・23Dと裏面金属層20aとを備えたセラミック基板20と、導体ベースプレート200から構成される。セラミック基板20と導体ベースプレート200は、半導体装置24の接合時に、半田200aにより接合される。   As shown in FIG. 1 to FIG. 3, the thin package 1 for millimeter wave band according to the first embodiment includes terminal connection patterns 19a, 19b, 21g, and 21d, terminal electrodes 21a, 21b, 23G, and 23D, and a back surface metal. A ceramic substrate 20 having a layer 20a and a conductor base plate 200 are included. The ceramic substrate 20 and the conductor base plate 200 are joined by solder 200a when the semiconductor device 24 is joined.

第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1〜図3に示すように、導体ベースプレート200と、端子接続パターン19a・19b・21g・21dと端子接続パターン19a・19b・21g・21d上に接続された端子電極21a・21b・23G・23Dとを表面に備え,裏面金属層20aを裏面に備え,開口部30を有する,導体ベースプレート200上に配置されたセラミック基板20とを備える。   As shown in FIG. 1 to FIG. 3, the millimeter-wave band thin package 1 according to the first embodiment includes a conductor base plate 200, terminal connection patterns 19 a, 19 b, 21 g, 21 d, and terminal connection patterns 19 a, 19 b, A ceramic substrate 20 disposed on a conductor base plate 200 having terminal electrodes 21a, 21b, 23G, and 23D connected on 21g and 21d on the front surface, a back metal layer 20a on the back surface, and an opening 30; Is provided.

第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1〜図3に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置された入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21dと、入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21d上に接続されたRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dと、セラミック基板20の裏面に配置された裏面金属層20aと、導体ベースプレート200と、導体ベースプレート200上に配置された半田層200aと、半田層200aに裏面金属層20aを接合させて、導体ベースプレート200上に配置したセラミック基板20の開口部30において、導体ベースプレート200上に半田層200aを介して配置された半導体装置24とを備える。   As shown in FIGS. 1 to 3, the thin millimeter-wave package 1 according to the first embodiment includes a ceramic substrate 20 having an opening 30 and an input terminal connection pattern disposed on the surface of the ceramic substrate 20. 19a, output terminal connection pattern 19b, gate terminal connection pattern 21g, drain terminal connection pattern 21d, and input terminal connection pattern 19a, output terminal connection pattern 19b, gate terminal connection pattern 21g, RF connected on the drain terminal connection pattern 21d The input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, the drain terminal electrode 23D, the back metal layer 20a disposed on the back surface of the ceramic substrate 20, the conductor base plate 200, and the conductor base plate 200. Solder layer 200a, and back surface metal layer 2 on solder layer 200a By joining a, it comprises the opening 30 of the ceramic substrate 20 arranged on the conductor base plate 200, and a semiconductor device 24 disposed on the conductor base plate 200 through a solder layer 200a.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1(a)に示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に導体ベースプレート200が配置される。   Further, the millimeter-wave band thin package 1 according to the first embodiment may include a housing 70 having a recess 80 as shown in FIG. Here, the conductor base plate 200 is disposed on the mounting surface 70a on the bottom surface of the recess.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1(a)および図1(b)に示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a・61bとを備えていても良い。ここで、RF入力端子電極21a・RF出力端子電極21bは、配線基板60上に延伸し、配線層61a・61bと接続される。ここで、図示は省略するが、ゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。   Further, the millimeter-wave band thin package 1 according to the first embodiment is disposed on an end surface 80a surrounding the recess 80 of the housing 70 as shown in FIGS. 1 (a) and 1 (b). The wiring board 60 and wiring layers 61 a and 61 b arranged on the wiring board 60 may be provided. Here, the RF input terminal electrode 21a and the RF output terminal electrode 21b extend on the wiring substrate 60 and are connected to the wiring layers 61a and 61b. Here, although illustration is omitted, the gate terminal electrode 23G and the drain terminal electrode 23D are similarly extended on the wiring substrate 60 in the direction perpendicular to the paper surface and connected to another wiring layer.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、図1(a)に示すように、実装面70aから配線層61a・61bの表面までの高さは、実装面70aから入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21dの表面までの高さに等しい。第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、図1(a)に示すように、RF入力端子電極21a・RF出力端子電極21bの裏面の端子面21cは、入力端子接続パターン19a・出力端子接続パターン19bの表面および配線層61a・61bの表面に接している。   In addition, as shown in FIG. 1A, the millimeter-wave band thin package 1 according to the first embodiment has a height from the mounting surface 70a to the surface of the wiring layers 61a and 61b. It is equal to the height to the surface of the input terminal connection pattern 19a, the output terminal connection pattern 19b, the gate terminal connection pattern 21g, and the drain terminal connection pattern 21d. In the millimeter wave band thin package 1 according to the first embodiment, as shown in FIG. 1A, the terminal surface 21c on the back surface of the RF input terminal electrode 21a and the RF output terminal electrode 21b is connected to the input terminal. It is in contact with the surface of the pattern 19a / output terminal connection pattern 19b and the surface of the wiring layers 61a / 61b.

第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、裏面金属層20aによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1の入力端子接続パターン19a・出力端子接続パターン19bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt1を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt1は2mm以下まで許容可能であるが、30GHz帯では高さt1は1mm以下とする必要がある。   In the millimeter-wave band thin package 1 according to the first embodiment, a thin ceramic substrate 20 that is metallized on the back surface by the back surface metal layer 20a is used. The reason why the ceramic substrate 20 is made thin is from the signal line composed of the input terminal connection pattern 19a and the output terminal connection pattern 19b of the thin package 1 for millimeter wave band to the mounting surface 70a that becomes the ground of the housing 70 as the operating frequency increases. This is because it is necessary to reduce the height t1. For example, if the operating frequency is a 14 GHz band, the height t1 can be tolerated to 2 mm or less, but in the 30 GHz band, the height t1 needs to be 1 mm or less.

この高さt1は、導体ベースプレート200の厚さtBと、半田層200aの厚さtSと、裏面金属層20aの厚さtMと、セラミック基板20の厚さtAとの和で表される。例えば、導体ベースプレート200の厚さtBは、約0.500mm、半田層200aの厚さtSは、約0.100mm、裏面金属層20aの厚さtMは、真空蒸着法あるいはめっき技術で形成された場合、約0.002mm、セラミック基板20の厚さtAは、約0.200mmである。したがって、高さt1は、約0.802mmであり、1mm以下となる。 This height t1 is represented by the sum of the thickness t B of the conductor base plate 200, the thickness t S of the solder layer 200a, the thickness t M of the back surface metal layer 20a, and the thickness t A of the ceramic substrate 20. Is done. For example, the thickness t B of the conductor base plate 200 is about 0.500 mm, the thickness t S of the solder layer 200a is about 0.100 mm, and the thickness t M of the back metal layer 20a is determined by a vacuum evaporation method or a plating technique. When formed, the thickness t A of the ceramic substrate 20 is about 0.002 mm and about 0.200 mm. Therefore, the height t1 is about 0.802 mm, which is 1 mm or less.

(製造方法)
第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図2(a)に示すように、開口部30を有するセラミック基板20の表面に入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21dを形成する工程と、図2(b)に示すように、入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21d上に、例えば、銀ロウ付けにより、RF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを形成する工程と、図2(c)に示すように、セラミック基板20の裏面に裏面金属層20aを形成する工程とを有する。
(Production method)
As shown in FIG. 2A, the manufacturing method of the millimeter-wave band thin package 1 according to the first embodiment includes an input terminal connection pattern 19a and an output terminal connection on the surface of the ceramic substrate 20 having the opening 30. The step of forming the pattern 19b, the gate terminal connection pattern 21g, and the drain terminal connection pattern 21d and, as shown in FIG. 2B, the input terminal connection pattern 19a, the output terminal connection pattern 19b, the gate terminal connection pattern 21g, and the drain terminal The step of forming the RF input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D on the connection pattern 21d by, for example, silver brazing, as shown in FIG. Forming a back metal layer 20a on the back surface of the ceramic substrate 20.

さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図3(a)に示すように、導体ベースプレート200を加熱する工程と、図3(b)に示すように、導体ベースベースプレート200上に半田層200aを形成する工程と、図3(c)に示すように、半田層200aに裏面金属層20aを接合させて、セラミック基板20を導体ベースプレート200上に実装する工程と、図3(d)に示すように、開口部30において、半田層200aを介して導体ベースプレート200上に半導体装置24を実装する工程とを有する。   Furthermore, the manufacturing method of the millimeter wave band thin package 1 according to the first embodiment includes a step of heating the conductor base plate 200 as shown in FIG. 3A and a step of heating the conductor base plate 200 as shown in FIG. The step of forming the solder layer 200a on the conductor base base plate 200, and as shown in FIG. 3C, the back surface metal layer 20a is joined to the solder layer 200a, and the ceramic substrate 20 is mounted on the conductor base plate 200. 3D, the semiconductor device 24 is mounted on the conductor base plate 200 through the solder layer 200a in the opening 30 as shown in FIG.

ここで、セラミック基板20を導体ベースプレート200上に実装する工程と、導体ベースプレート200上に半導体装置24を実装する工程とを同時に実施する。   Here, the process of mounting the ceramic substrate 20 on the conductor base plate 200 and the process of mounting the semiconductor device 24 on the conductor base plate 200 are performed simultaneously.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図1(a)に示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に導体ベースプレート200を実装する工程を有する。   In addition, as shown in FIG. 1A, the manufacturing method of the millimeter wave band thin package 1 according to the first embodiment includes a step of forming a recess 80 in the housing 70 and a mounting surface 70a on the bottom of the recess. A step of mounting the conductor base plate 200 thereon;

さらに、第1の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図1(a)に示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a・61bを形成する工程と、配線基板60上に延伸する端子電極RF入力端子電極21a・RF出力端子電極21bを配線層61a・61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。   Further, in the manufacturing method of the millimeter wave band thin package 1 according to the first embodiment, as shown in FIG. 1A, the wiring substrate 60 is formed on the end surface 80 a of the housing 70 surrounding the recess 80. A step of forming wiring layers 61a and 61b on the wiring substrate 60, and a step of connecting the terminal electrode RF input terminal electrode 21a and the RF output terminal electrode 21b extending on the wiring substrate 60 to the wiring layers 61a and 61b. Have In this step, although not shown, the gate terminal electrode 23G and the drain terminal electrode 23D extending on the wiring substrate 60 are also connected to another wiring layer in a direction perpendicular to the paper surface.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1において、入力端子接続パターン19a・出力端子接続パターン19b・ゲート端子接続パターン21g・ドレイン端子接続パターン21dおよび裏面金属層20aは、真空蒸着層、若しくはメッキ層で形成可能である。   In the thin millimeter-wave band package 1 according to the first embodiment, the input terminal connection pattern 19a, the output terminal connection pattern 19b, the gate terminal connection pattern 21g, the drain terminal connection pattern 21d, and the back metal layer 20a are vacuum It can be formed of a vapor deposition layer or a plating layer.

また、半田層200aには、例えば、AuSn半田を適用可能である。   For example, AuSn solder can be applied to the solder layer 200a.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1において、セラミック基板20は、酸化アルミニウム(Al23)、窒化アルミニウム(AlN)、若しくは酸化ベリリウム(BeO)のいずれかで形成可能である。 Further, in the millimeter wave band thin package 1 according to the first embodiment, the ceramic substrate 20 is formed of any one of aluminum oxide (Al 2 O 3 ), aluminum nitride (AlN), or beryllium oxide (BeO). Is possible.

第1の実施の形態に係るミリ波帯用薄型パッケージ1に適用される導体ベースプレート200は、導電性と放熱性の高い金属からなり、例えば、銅(Cu)、アルミニウム(Al)などによって形成されている。さらに、導体ベースプレート200の表面には、例えば、Au、Ni、Ag、Ag−Pt合金、Ag−Pd合金などのメッキ導体を形成してもよい。   The conductor base plate 200 applied to the millimeter-wave band thin package 1 according to the first embodiment is made of a metal having high conductivity and heat dissipation, and is formed of, for example, copper (Cu), aluminum (Al), or the like. ing. Furthermore, a plated conductor such as Au, Ni, Ag, Ag—Pt alloy, or Ag—Pd alloy may be formed on the surface of the conductor base plate 200.

第1の実施の形態に係るミリ波帯用薄型パッケージ1に適用されるキャップ10は、図1に示すように、例えば、鍵型の平板形状を備える。キャップ10は、例えば、アルミニウム、モリブデン、銅モリブデン合金などの導電性金属、若しくはセラミックによって形成可能である。   The cap 10 applied to the millimeter-wave band thin package 1 according to the first embodiment has, for example, a key-shaped flat plate shape as shown in FIG. The cap 10 can be formed of, for example, a conductive metal such as aluminum, molybdenum, copper molybdenum alloy, or ceramic.

また、第1の実施の形態に係るミリ波帯用薄型パッケージ1は、セラミック基板20に囲まれた導体ベースプレート200上に半導体装置24に隣接して配置された整合回路基板と、整合回路基板上に配置された整合回路と、半導体装置と整合回路を接続するボンディングワイヤとなどを備えていても良い。   Further, the millimeter-wave band thin package 1 according to the first embodiment includes a matching circuit board disposed adjacent to the semiconductor device 24 on the conductor base plate 200 surrounded by the ceramic substrate 20, and a matching circuit board. And a matching wire for connecting the semiconductor device and the matching circuit, and the like.

第1の実施の形態に係るミリ波帯用薄型パッケージ1においては、筐体70の凹部80内の実装面70a上に導体ベースプレート200、セラミック基板20、半導体装置24、整合回路基板などを配置し、ボンディングワイヤなどを実装後、接着剤等でキャップを固定して封止する。   In the millimeter waveband thin package 1 according to the first embodiment, the conductor base plate 200, the ceramic substrate 20, the semiconductor device 24, the matching circuit substrate, and the like are disposed on the mounting surface 70a in the recess 80 of the housing 70. After mounting the bonding wire or the like, the cap is fixed with an adhesive or the like and sealed.

第1の実施の形態によれば、入力端子接続パターン19a・出力端子接続パターン19bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt1を1mm以下に薄くすることができる。   According to the first embodiment, the height t1 from the signal line including the input terminal connection pattern 19a and the output terminal connection pattern 19b to the mounting surface 70a serving as the ground of the housing 70 can be reduced to 1 mm or less. .

第1の実施の形態によれば、予めメタライズされた薄いセラミック基板と導電性と放熱性の良好な導体ベースプレートを接合して形成されるため、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージを提供することができる。   According to the first embodiment, since a thin metal substrate that has been metallized in advance and a conductive base plate having good conductivity and heat dissipation are formed, the stress is reduced and the millimeter wave has good heat dissipation. A thin package for a band can be provided.

[第2の実施の形態]
第2の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図4(a)に示すように表され、図4(a)のQ部分の拡大構造は、図4(b)に示すように表される。
[Second Embodiment]
The schematic cross-sectional structure of the millimeter-wave band thin package 1 according to the second embodiment is represented as shown in FIG. 4A, and the enlarged structure of the Q portion in FIG. It is expressed as shown in b).

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面に、RF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを配置すると共に、セラミック基板20の裏面に金属箔20bを配置する工程は、図5(a)に示すように表され、セラミック基板20の表面に、RF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程、および裏面金属層20aの形成工程は、図5(b)に示すように表される。   Further, it is a schematic bird's-eye view structure for explaining the manufacturing method of the millimeter-wave band thin package 1 according to the second embodiment, and the RF input terminal electrode 21a, the RF output terminal electrode 21b, The process of disposing the gate terminal electrode 23G and the drain terminal electrode 23D and disposing the metal foil 20b on the back surface of the ceramic substrate 20 is expressed as shown in FIG. The process of forming the metal foil 20b on the back surface of the ceramic substrate 20 and the process of forming the back surface metal layer 20a simultaneously with the formation of the terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D are shown in FIG. It is expressed as shown in (b).

さらに、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法を説明する模式的鳥瞰構造であって、導体ベースプレート200を加熱する工程は、図6(a)に示すように表され、導体ベースプレート200上に半田層200aを形成する工程は、図6(b)に示すように表され、図6(b)の工程後のセラミック基板20を導体ベースプレート200上に接合する工程は、図6(c)に示すように表され、半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程は、図6(d)に示すように表され、半導体装置24を半田層200bを介して導体ベースプレート200上に実装する工程は、図6(e)に示すように表される。ここで、図4(a)は、筐体70・配線基板60・配線層61a・61bを除き、図6(e)のII−II線に沿う模式的断面構造に対応している。   Furthermore, it is a schematic bird's-eye view structure for explaining the manufacturing method of the millimeter-wave band thin package 1 according to the second embodiment, and the step of heating the conductor base plate 200 is represented as shown in FIG. The process of forming the solder layer 200a on the conductor base plate 200 is expressed as shown in FIG. 6B, and the process of joining the ceramic substrate 20 after the process of FIG. The process of forming the solder layer 200b on the metal foil 20b surrounded by the ceramic substrate 20 is represented as shown in FIG. 6D, and the semiconductor device 24 is represented as shown in FIG. The process of mounting on the conductor base plate 200 via the solder layer 200b is expressed as shown in FIG. Here, FIG. 4A corresponds to a schematic cross-sectional structure taken along line II-II in FIG. 6E except for the case 70, the wiring board 60, and the wiring layers 61a and 61b.

第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4〜図6に示すように、端子電極21a・21b・23G・23Dと金属箔20bとを備えたセラミック基板20と、導体ベースプレート200から構成される。セラミック基板20と導体ベースプレート200は、半導体装置24の接合時に、半田200aにより接合される。   As shown in FIGS. 4 to 6, the thin package 1 for millimeter wave band according to the second embodiment includes a ceramic substrate 20 including terminal electrodes 21 a, 21 b, 23 G, and 23 D and a metal foil 20 b, a conductor It consists of a base plate 200. The ceramic substrate 20 and the conductor base plate 200 are joined by solder 200a when the semiconductor device 24 is joined.

第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4〜図6に示すように、導体ベースプレート200と、端子電極21a・21b・23G・23Dを表面に備え,金属箔20bを裏面に備え,開口部30を有する,導体ベースプレート200上に配置されたセラミック基板20とを備える。   As shown in FIGS. 4 to 6, the millimeter-wave band thin package 1 according to the second embodiment includes a conductor base plate 200 and terminal electrodes 21a, 21b, 23G, and 23D on the surface, and a metal foil 20b. The ceramic substrate 20 provided on the conductor base plate 200 having the opening 30 is provided on the back surface.

第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4〜図6に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置されたRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dと、セラミック基板20の裏面側に配置された金属箔20bと、セラミック基板20の裏面側から金属箔20b上に配置された裏面金属層20aと、導体ベースプレート200と、導体ベースプレート200上に配置された半田層200aと、半田層200aに裏面金属層20aを接合させて、導体ベースプレート200上に配置したセラミック基板20の開口部30内において、金属箔20b上に配置された半田層200bと、セラミック基板20の開口部30内において、半田層200b上に配置された半導体装置24とを備える。   The millimeter wave band thin package 1 according to the second embodiment includes a ceramic substrate 20 having an opening 30 and an RF input terminal electrode arranged on the surface of the ceramic substrate 20 as shown in FIGS. 21a, RF output terminal electrode 21b, gate terminal electrode 23G, drain terminal electrode 23D, metal foil 20b disposed on the back surface side of the ceramic substrate 20, and back surface disposed on the metal foil 20b from the back surface side of the ceramic substrate 20 The metal layer 20a, the conductor base plate 200, the solder layer 200a disposed on the conductor base plate 200, and the opening 30 of the ceramic substrate 20 disposed on the conductor base plate 200 by bonding the back surface metal layer 20a to the solder layer 200a. The solder layer 200b disposed on the metal foil 20b and the opening 30 of the ceramic substrate 20 Te, and a semiconductor device 24 arranged on the solder layer 200b.

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4(a)に示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に導体ベースプレート200が配置される。   Moreover, the millimeter-wave band thin package 1 according to the second embodiment may include a housing 70 having a recess 80 as shown in FIG. Here, the conductor base plate 200 is disposed on the mounting surface 70a on the bottom surface of the recess.

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4(a)および図4(b)に示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a・61bとを備えていても良い。ここで、RF入力端子電極21a・RF出力端子電極21bは、配線基板60上に延伸し、配線層61a・61bと接続される。ここで、図示は省略するが、ゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。   Further, the millimeter-wave band thin package 1 according to the second embodiment is disposed on an end surface 80a surrounding the recess 80 of the housing 70 as shown in FIGS. 4 (a) and 4 (b). The wiring board 60 and wiring layers 61 a and 61 b arranged on the wiring board 60 may be provided. Here, the RF input terminal electrode 21a and the RF output terminal electrode 21b extend on the wiring substrate 60 and are connected to the wiring layers 61a and 61b. Here, although illustration is omitted, the gate terminal electrode 23G and the drain terminal electrode 23D are similarly extended on the wiring substrate 60 in the direction perpendicular to the paper surface and connected to another wiring layer.

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1は、図4(a)に示すように、実装面70aから配線層61a・61bの表面までの高さt2は、実装面70aから、セラミック基板20表面までの高さに等しい。第2の実施の形態に係るミリ波帯用薄型パッケージ1においては、図4(a)に示すように、RF入力端子電極21a・RF出力端子電極21bの裏面の端子面21cは、セラミック基板20の表面および配線層61a・61bの表面に接している。   Further, as shown in FIG. 4A, the millimeter wave band thin package 1 according to the second embodiment has a height t2 from the mounting surface 70a to the surfaces of the wiring layers 61a and 61b. To the height of the ceramic substrate 20 surface. In the millimeter wave band thin package 1 according to the second embodiment, as shown in FIG. 4A, the terminal surfaces 21c on the back surfaces of the RF input terminal electrode 21a and the RF output terminal electrode 21b are formed on the ceramic substrate 20. And the surfaces of the wiring layers 61a and 61b.

第2の実施の形態に係るミリ波帯用薄型パッケージ1においては、金属箔20bおよび裏面金属層20aによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1のRF入力端子電極21a・RF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt2を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt2は2mm以下まで許容可能であるが、30GHz帯では高さt2は1mm以下とする必要がある。   In the millimeter wave band thin package 1 according to the second embodiment, a thin ceramic substrate 20 that is metallized on the back surface by a metal foil 20b and a back surface metal layer 20a is used. The reason for thinning the ceramic substrate 20 is from the signal line made up of the RF input terminal electrode 21a and the RF output terminal electrode 21b of the millimeter wave band thin package 1 to the mounting surface 70a serving as the ground of the housing 70 as the operating frequency increases. This is because it is necessary to reduce the height t2. For example, if the operating frequency is a 14 GHz band, the height t2 can be tolerated to 2 mm or less, but in the 30 GHz band, the height t2 needs to be 1 mm or less.

この高さt2は、導体ベースプレート200の厚さtBと、半田層200aの厚さtSと、裏面金属層20aの厚さtMと、金属箔の厚さtCと、セラミック基板20の厚さtAとの和で表される。例えば、導体ベースプレート200の厚さtBは、約0.500mm、半田層200aの厚さtSは、約0.100mm、裏面金属層20aの厚さtMは、真空蒸着法あるいはめっき技術で形成された場合、約0.002mm、金属箔の厚さtCは、例えば、DBCによる銅箔の場合、約0.050mm、セラミック基板20の厚さtAは、約0.200mmである。したがって、高さt2は、約0.852mmであり、1mm以下となる。 The height t2 includes the thickness t B of the conductor base plate 200, the thickness t S of the solder layer 200a, the thickness t M of the back surface metal layer 20a, the thickness t C of the metal foil, and the ceramic substrate 20 Expressed as the sum of thickness t A. For example, the thickness t B of the conductor base plate 200 is about 0.500 mm, the thickness t S of the solder layer 200a is about 0.100 mm, and the thickness t M of the back metal layer 20a is determined by a vacuum evaporation method or a plating technique. When formed, the thickness t C of the metal foil is about 0.002 mm. For example, in the case of a copper foil made of DBC, the thickness t A is about 0.050 mm, and the thickness t A of the ceramic substrate 20 is about 0.200 mm. Therefore, the height t2 is about 0.852 mm, which is 1 mm or less.

(製造方法)
第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図5(a)に示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを配置すると共に、セラミック基板20の裏面側に金属箔20bを配置する工程と、図5(b)に示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面側に金属箔20bを形成する工程、およびセラミック基板20の裏面側から金属箔20b上に裏面金属層20aを形成する工程と、図6(a)に示すように、導体ベースプレート200を加熱する工程と、図6(b)に示すように、導体ベースプレート200上に半田層200aを形成する工程と、図6(c)に示すように、半田層200aに裏面金属層20aを接合させて、セラミック基板20を導体ベースプレート200上に実装する工程と、図6(d)に示すように、セラミック基板20の開口部30内において、金属箔20b上に半田層200bを形成する工程と、図6(e)に示すように、セラミック基板20の開口部30内において、半田層200b上に半導体装置24を実装する工程とを有する。
(Production method)
As shown in FIG. 5A, the manufacturing method of the millimeter-wave band thin package 1 according to the second embodiment includes an RF input terminal electrode 21a and an RF output terminal on the surface of the ceramic substrate 20 having the opening 30. The step of disposing the electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D and disposing the metal foil 20b on the back side of the ceramic substrate 20, and the ceramic substrate having the opening 30 as shown in FIG. Forming the RF input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D on the surface of the ceramic substrate 20, and forming the metal foil 20b on the back side of the ceramic substrate 20; A step of forming a back metal layer 20a on the metal foil 20b from the back side, and a conductor base plate 20 as shown in FIG. 6B, a step of forming a solder layer 200a on the conductor base plate 200 as shown in FIG. 6B, and a back metal layer 20a bonded to the solder layer 200a as shown in FIG. 6C. The step of mounting the ceramic substrate 20 on the conductor base plate 200 and the step of forming the solder layer 200b on the metal foil 20b in the opening 30 of the ceramic substrate 20 as shown in FIG. 6E, a step of mounting the semiconductor device 24 on the solder layer 200b in the opening 30 of the ceramic substrate 20 is included.

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図4(a)に示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に導体ベースプレート200を実装する工程とを有する。   In addition, as shown in FIG. 4A, the manufacturing method of the millimeter wave band thin package 1 according to the second embodiment includes a step of forming a recess 80 in the housing 70 and a mounting surface 70a on the bottom of the recess. And a step of mounting the conductor base plate 200 thereon.

さらに、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図4(a)に示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a・61bを形成する工程と、配線基板60上に延伸するRF入力端子電極21a・RF出力端子電極21bを配線層61a・61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。   Furthermore, in the manufacturing method of the millimeter wave band thin package 1 according to the second embodiment, as shown in FIG. 4A, the wiring substrate 60 is formed on the end surface 80 a of the housing 70 surrounding the recess 80. A process, a process of forming wiring layers 61a and 61b on the wiring board 60, and a process of connecting the RF input terminal electrode 21a and the RF output terminal electrode 21b extending on the wiring board 60 to the wiring layers 61a and 61b. . In this step, although not shown, the gate terminal electrode 23G and the drain terminal electrode 23D extending on the wiring substrate 60 are also connected to another wiring layer in a direction perpendicular to the paper surface.

また、第2の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法において、RF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dおよび金属箔20bは、DBCで形成可能である。   In the manufacturing method of the millimeter-wave band thin package 1 according to the second embodiment, the RF input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, the drain terminal electrode 23D, and the metal foil 20b are DBC. Can be formed.

ここで、DBC工程について説明する。まず、薄いセラミック基板20を所望の形状に加工後、上面のRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23DとなるDBC(Cu箔)と下面の金属箔20bとなるDBC(Cu箔)とで、セラミック基板20を挟み、例えば、約1100℃の熱処理工程を実施する。このとき、DBCのCuは、例えば、アルミナ(Al23)と溶融する。DBC処理後、Cu部分にAuメッキを施しても良い。また、その他の構成および工程は、第1の実施の形態と同様であるため、重複説明は省略する。 Here, the DBC process will be described. First, after processing the thin ceramic substrate 20 into a desired shape, DBC (Cu foil) that becomes the RF input terminal electrode 21a, RF output terminal electrode 21b, gate terminal electrode 23G, and drain terminal electrode 23D on the upper surface and the metal foil 20b on the lower surface A ceramic substrate 20 is sandwiched between DBC (Cu foil) to be, and a heat treatment step of, for example, about 1100 ° C. is performed. At this time, Cu of DBC melts with alumina (Al 2 O 3 ), for example. After the DBC treatment, Au plating may be applied to the Cu portion. Other configurations and steps are the same as those in the first embodiment, and thus redundant description is omitted.

第2の実施の形態に係るミリ波帯用薄型パッケージ1の構造は、図4(a)に示すように、第1の実施の形態と比べて、金属箔20bを有する分だけ半導体装置24の底面から筐体70の実装面70aまでの距離は厚く形成される。しかしながら、金属箔20bは、DBCによって形成された純Cuであるため、放熱性を損なうことは無い。   As shown in FIG. 4A, the structure of the millimeter-wave band thin package 1 according to the second embodiment is the same as that of the first embodiment in that the semiconductor device 24 includes the metal foil 20b. The distance from the bottom surface to the mounting surface 70a of the housing 70 is formed thick. However, since the metal foil 20b is pure Cu formed by DBC, the heat dissipation is not impaired.

第2の実施の形態に係るミリ波帯用薄型パッケージによれば、RF入力端子電極21a・RF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt2を1mm以下に薄くすることができる。   According to the millimeter-wave band thin package according to the second embodiment, the height t2 from the signal line composed of the RF input terminal electrode 21a and the RF output terminal electrode 21b to the mounting surface 70a serving as the ground of the housing 70 is set. The thickness can be reduced to 1 mm or less.

第2の実施の形態に係るミリ波帯用薄型パッケージによれば、DBC技術により、端子電極および裏面金属箔を形成するため、製造工程が簡単化され、またセラミック基板の薄型構造を容易に実現することができる。   According to the thin package for millimeter wave band according to the second embodiment, the terminal electrode and the backside metal foil are formed by DBC technology, so that the manufacturing process is simplified and the thin structure of the ceramic substrate is easily realized. can do.

[第3の実施の形態]
第3の実施の形態に係るミリ波帯用薄型パッケージ1の模式的断面構造は、図7(a)に示すように表され、図7(a)のR部分の拡大構造は、図7(b)に示すように表される。
[Third embodiment]
A schematic cross-sectional structure of the millimeter-wave band thin package 1 according to the third embodiment is represented as shown in FIG. 7A, and the enlarged structure of the R portion in FIG. It is expressed as shown in b).

また、第3の実施の形態に係るミリ波帯用薄型パッケージの第3の製造方法を説明する模式的鳥瞰構造であって、セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを配置すると共に、当該セラミック基板20を金属箔20b上に配置する工程は、図8(a)に示すように表され、セラミック基板20の表面にRF入力端子電極21a、RF出力端子電極21b、ゲート端子電極23G、およびドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面に金属箔20bを形成する工程は、図8(b)に示すように表され、半田層200bをセラミック基板20に囲まれた金属箔20b上に形成する工程は、図8(c)に示すように表され、導体ベースプレート200cを半田層200b上に形成する工程は、図8(d)に示すように表され、半田層200dを導体ベースプレート200c上に形成する工程は、図8(e)に示すように表され、半導体装置24を半田層200d上に実装する工程は、図8(f)に示すように表される。ここで、図7(a)は、筐体70・配線基板60・配線層61a・61bを除き、図8(f)のIII−III線に沿う模式的断面構造に対応している。   Further, it is a schematic bird's-eye view structure for explaining a third manufacturing method of the millimeter-wave band thin package according to the third embodiment, and the RF input terminal electrode 21a and the RF output terminal electrode 21b are formed on the surface of the ceramic substrate 20. The step of disposing the gate terminal electrode 23G and the drain terminal electrode 23D and disposing the ceramic substrate 20 on the metal foil 20b is expressed as shown in FIG. The step of forming the metal foil 20b on the back surface of the ceramic substrate 20 simultaneously with the formation of the input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D is as shown in FIG. The step of forming the solder layer 200b on the metal foil 20b surrounded by the ceramic substrate 20 is expressed as shown in FIG. The process of forming the body base plate 200c on the solder layer 200b is represented as shown in FIG. 8D, and the process of forming the solder layer 200d on the conductor base plate 200c is represented as shown in FIG. 8E. Then, the process of mounting the semiconductor device 24 on the solder layer 200d is expressed as shown in FIG. Here, FIG. 7A corresponds to a schematic cross-sectional structure taken along line III-III in FIG. 8F except for the case 70, the wiring board 60, and the wiring layers 61a and 61b.

第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7〜図8に示すように、端子電極21a・21b・23G・23Dと金属箔20bとを備えたセラミック基板20と、導体ベースプレート200cから構成される。セラミック基板20と導体ベースプレート200cは、半導体装置24の接合時に、半田200bにより接合される。   As shown in FIGS. 7 to 8, the thin package 1 for millimeter wave band according to the third embodiment includes a ceramic substrate 20 including terminal electrodes 21a, 21b, 23G, and 23D and a metal foil 20b, and a conductor. It consists of a base plate 200c. The ceramic substrate 20 and the conductor base plate 200c are joined by the solder 200b when the semiconductor device 24 is joined.

第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7〜図8に示すように、端子電極21a・21b・23G・23Dを表面に備え,金属箔20bを裏面に備え,開口部30を有するセラミック基板20と、セラミック基板20の開口部30の金属箔20b上に配置される導体ベースプレート200cとを備える。   As shown in FIGS. 7 to 8, the millimeter wave band thin package 1 according to the third embodiment includes terminal electrodes 21 a, 21 b, 23 G, and 23 D on the front surface, metal foil 20 b on the back surface, and an opening. The ceramic substrate 20 having the portion 30 and the conductor base plate 200c disposed on the metal foil 20b of the opening 30 of the ceramic substrate 20 are provided.

第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7〜図8に示すように、開口部30を有するセラミック基板20と、セラミック基板20の表面に配置されたRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dと、セラミック基板20の裏面側に配置された金属箔20bと、セラミック基板20の開口部30内において、金属箔20b上に配置された半田層200bと、セラミック基板20の開口部30内において、半田層200b上に配置された導体ベースプレート200cと、セラミック基板20の開口部30内において、導体ベースプレート200c上に配置された半田層200dと、セラミック基板20の前記開口部30内において、半田層200d上に配置された半導体装置24とを備える。   As shown in FIGS. 7 to 8, the thin millimeter-wave band package 1 according to the third embodiment includes a ceramic substrate 20 having an opening 30 and an RF input terminal electrode disposed on the surface of the ceramic substrate 20. 21a, RF output terminal electrode 21b, gate terminal electrode 23G, drain terminal electrode 23D, metal foil 20b disposed on the back side of the ceramic substrate 20, and disposed on the metal foil 20b in the opening 30 of the ceramic substrate 20. The solder layer 200b, the conductor base plate 200c disposed on the solder layer 200b in the opening 30 of the ceramic substrate 20, and the solder layer disposed on the conductor base plate 200c in the opening 30 of the ceramic substrate 20. 200d and a semiconductor disposed on the solder layer 200d in the opening 30 of the ceramic substrate 20 And a device 24.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7(a)に示すように、凹部80を有する筐体70を備えていても良い。ここで、凹部底面の実装面70a上に金属箔20bを介してセラミック基板20が実装される。   Moreover, the millimeter-wave band thin package 1 according to the third embodiment may include a housing 70 having a recess 80 as shown in FIG. Here, the ceramic substrate 20 is mounted on the mounting surface 70a on the bottom surface of the recess through the metal foil 20b.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7(a)および図7(b)に示すように、筐体70の凹部80を囲む端面80a上に配置された配線基板60と、配線基板60上に配置された配線層61a・61bとを備えていても良い。ここで、RF入力端子電極21a・RF出力端子電極21bは、配線基板60上に延伸し、配線層61a・61bと接続される。ここで、図示は省略するが、ゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、同様に配線基板60上に延伸し、別の配線層と接続される。   Further, the millimeter-wave band thin package 1 according to the third embodiment is disposed on an end face 80a surrounding the recess 80 of the housing 70 as shown in FIGS. 7 (a) and 7 (b). The wiring board 60 and wiring layers 61 a and 61 b arranged on the wiring board 60 may be provided. Here, the RF input terminal electrode 21a and the RF output terminal electrode 21b extend on the wiring substrate 60 and are connected to the wiring layers 61a and 61b. Here, although illustration is omitted, the gate terminal electrode 23G and the drain terminal electrode 23D are similarly extended on the wiring substrate 60 in the direction perpendicular to the paper surface and connected to another wiring layer.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1は、図7(a)に示すように、実装面70aから配線層61a・61b表面までの高さt3は、実装面70aからセラミック基板20表面までの高さに等しい。第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、図7(a)に示すように、RF入力端子電極21a・RF出力端子電極21bの裏面の端子面21cは、セラミック基板20の表面および配線層61a・61bの表面に接している。   Further, in the millimeter wave band thin package 1 according to the third embodiment, as shown in FIG. 7A, the height t3 from the mounting surface 70a to the surface of the wiring layers 61a and 61b is from the mounting surface 70a. It is equal to the height to the surface of the ceramic substrate 20. In the millimeter wave band thin package 1 according to the third embodiment, as shown in FIG. 7A, the terminal surfaces 21c on the back surfaces of the RF input terminal electrode 21a and the RF output terminal electrode 21b are formed on the ceramic substrate 20. And the surfaces of the wiring layers 61a and 61b.

第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、金属箔20bによって裏面メタライズされた薄いセラミック基板20を使用する。セラミック基板20を薄くする理由は、動作周波数の高周波化とともにミリ波帯用薄型パッケージ1のRF入力端子電極21a・RF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt3を低くする必要があるからである。例えば、動作周波数が、14GHz帯ならば、高さt3は2mm以下まで許容可能であるが、30GHz帯では高さt3は1mm以下とする必要がある。   In the millimeter-wave band thin package 1 according to the third embodiment, a thin ceramic substrate 20 whose back surface is metallized with a metal foil 20b is used. The reason for thinning the ceramic substrate 20 is from the signal line made up of the RF input terminal electrode 21a and the RF output terminal electrode 21b of the millimeter wave band thin package 1 to the mounting surface 70a serving as the ground of the housing 70 as the operating frequency increases. This is because it is necessary to reduce the height t3. For example, if the operating frequency is a 14 GHz band, the height t3 can be tolerated to 2 mm or less, but in the 30 GHz band, the height t3 needs to be 1 mm or less.

この高さt3は、金属箔20bの厚さtCと、セラミック基板20の厚さtAとの和で表される。例えば、金属箔20bの厚さtCは、DBCによる銅箔の場合、約0.050mm、セラミック基板20の厚さtAは、約0.500mmである。したがって、高さt2は、約0.550mmであり、十分に1mm以下となる。 This height t3 is represented by the sum of the thickness t C of the metal foil 20b and the thickness t A of the ceramic substrate 20. For example, the thickness t C of the metal foil 20b is about 0.050 mm in the case of a copper foil made of DBC, and the thickness t A of the ceramic substrate 20 is about 0.500 mm. Accordingly, the height t2 is about 0.550 mm, which is sufficiently 1 mm or less.

第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、セラミック基板20の厚さtAとして、約0.500mmとして、相対的に厚い基板を使用するため、強度的にも強化されている。 In the millimeter wave band thin package 1 according to the third embodiment, the thickness t A of the ceramic substrate 20 is about 0.500 mm, and a relatively thick substrate is used. ing.

また、高温のDBC接合処理で、薄いセラミック基板20が割れないようにするためには、Cu箔は50μm程度が適している。しかしながら50μm程度では発熱体である半導体装置24を実装する放熱板としては機能しない。このため、第3の実施の形態に係るミリ波帯用薄型パッケージ1においては、ある程度の厚さ、例えば、0.500mm程度の導体ベースプレート200cを比較的低温の実装工程で接合している。   Further, in order to prevent the thin ceramic substrate 20 from being broken by the high temperature DBC bonding process, the Cu foil is suitably about 50 μm. However, when the thickness is about 50 μm, it does not function as a heat radiating plate for mounting the semiconductor device 24 as a heating element. For this reason, in the millimeter-wave band thin package 1 according to the third embodiment, the conductor base plate 200c having a certain thickness, for example, about 0.500 mm is joined in a relatively low temperature mounting process.

(製造方法)
第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図8(a)に示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを配置し、セラミック基板20の裏面側に金属箔20bを配置する工程と、図8(b)に示すように、開口部30を有するセラミック基板20の表面にRF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dを形成すると同時に、セラミック基板20の裏面側に金属箔20bを形成する工程と、図8(c)に示すように、セラミック基板20の開口部30内において、金属箔20b上に半田層200bを形成する工程と、図8(d)に示すように、セラミック基板20の開口部30内において、半田層200b上に導体ベースプレート200cを形成する工程と、図8(e)に示すように、セラミック基板20の開口部30内において、導体ベースプレート200c上に半田層200dを形成する工程と、セラミック基板20の開口部30内において、半田層200d上に半導体装置24を実装する工程とを有する。
(Production method)
As shown in FIG. 8A, the manufacturing method of the millimeter-wave band thin package 1 according to the third embodiment includes an RF input terminal electrode 21a and an RF output terminal on the surface of the ceramic substrate 20 having the opening 30. The step of disposing the electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D and disposing the metal foil 20b on the back surface side of the ceramic substrate 20, and the ceramic substrate 20 having the opening 30 as shown in FIG. Forming the RF input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, and the drain terminal electrode 23D at the same time, and forming the metal foil 20b on the back side of the ceramic substrate 20, and FIG. As shown in FIG. 8D, a step of forming a solder layer 200b on the metal foil 20b in the opening 30 of the ceramic substrate 20, The step of forming the conductor base plate 200c on the solder layer 200b in the opening 30 of the ceramic substrate 20, and the solder on the conductor base plate 200c in the opening 30 of the ceramic substrate 20 as shown in FIG. A step of forming the layer 200d, and a step of mounting the semiconductor device 24 on the solder layer 200d in the opening 30 of the ceramic substrate 20.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図7(a)に示すように、筐体70に凹部80を形成する工程と、凹部底面の実装面70a上に金属箔20bを介してセラミック基板20を実装する工程とを有する。   Further, in the manufacturing method of the millimeter-wave band thin package 1 according to the third embodiment, as shown in FIG. 7A, the step of forming the recess 80 in the housing 70 and the mounting surface 70a on the bottom surface of the recess. And mounting the ceramic substrate 20 on the metal foil 20b.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法は、図7(a)に示すように、凹部80を囲む筐体70の端面80a上に配線基板60を形成する工程と、配線基板60上に配線層61a・61bを形成する工程と、配線基板60上に延伸するRF入力端子電極21a・RF出力端子電極21bを配線層61a・61bと接続する工程とを有する。ここで、同工程において、図示は省略するが、配線基板60上に延伸するゲート端子電極23G・ドレイン端子電極23Dも、紙面に垂直な方向において、別の配線層と接続される。   Further, in the manufacturing method of the millimeter wave band thin package 1 according to the third embodiment, as shown in FIG. 7A, the wiring substrate 60 is formed on the end surface 80 a of the casing 70 surrounding the recess 80. A process, a process of forming wiring layers 61a and 61b on the wiring board 60, and a process of connecting the RF input terminal electrode 21a and the RF output terminal electrode 21b extending on the wiring board 60 to the wiring layers 61a and 61b. . In this step, although not shown, the gate terminal electrode 23G and the drain terminal electrode 23D extending on the wiring substrate 60 are also connected to another wiring layer in a direction perpendicular to the paper surface.

また、第3の実施の形態に係るミリ波帯用薄型パッケージ1の製造方法において、RF入力端子電極21a・RF出力端子電極21b・ゲート端子電極23G・ドレイン端子電極23Dおよび金属箔20bは、DBCで形成可能である。DBC工程は、第2の実施の形態と同様である。また、その他の構成および工程は、第1の実施の形態と同様であるため、重複説明は省略する。   In the method for manufacturing the millimeter-wave band thin package 1 according to the third embodiment, the RF input terminal electrode 21a, the RF output terminal electrode 21b, the gate terminal electrode 23G, the drain terminal electrode 23D, and the metal foil 20b are DBC. Can be formed. The DBC process is the same as that in the second embodiment. Other configurations and steps are the same as those in the first embodiment, and thus redundant description is omitted.

第3の実施の形態に係るミリ波帯用薄型パッケージによれば、RF入力端子電極21a・RF出力端子電極21bからなる信号ラインから筐体70のグランドとなる実装面70aまでの高さt3を1mm以下に薄くすることができる。   According to the millimeter wave band thin package according to the third embodiment, the height t3 from the signal line formed of the RF input terminal electrode 21a and the RF output terminal electrode 21b to the mounting surface 70a serving as the ground of the housing 70 is set. The thickness can be reduced to 1 mm or less.

第3の実施の形態に係るミリ波帯用薄型パッケージによれば、DBC技術により、端子電極および裏面金属箔を形成するため、製造工程が簡単化され、またセラミック基板の薄型構造を容易に実現することができる。   According to the thin package for the millimeter wave band according to the third embodiment, the manufacturing process is simplified and the thin structure of the ceramic substrate is easily realized because the terminal electrode and the back surface metal foil are formed by DBC technology. can do.

第3の実施の形態に係るミリ波帯用薄型パッケージによれば、セラミック基板の開口部内に導体ベースプレートを配置する構造を有するため、薄型構造を容易に実現することができる。   The millimeter wave band thin package according to the third embodiment has a structure in which the conductor base plate is arranged in the opening of the ceramic substrate, so that the thin structure can be easily realized.

(半導体素子構造)
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24の模式的平面パターン構成の拡大図は、図9(a)に示すように表され、図9(a)のJ部分の拡大図は、図9(b)に示すように表される。また、実施の形態に係るパッケージに搭載される半導体装置24の構成例1〜4であって、図9(b)のIV−IV線に沿う模式的断面構成例1〜4は、それぞれ図12〜図15に示すように表される。
(Semiconductor element structure)
An enlarged view of a schematic planar pattern configuration of the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments is expressed as shown in FIG. An enlarged view of portion J in (a) is expressed as shown in FIG. Moreover, it is the structural examples 1-4 of the semiconductor device 24 mounted in the package which concerns on Embodiment, Comprising: The typical cross-section structural examples 1-4 along the IV-IV line of FIG.9 (b) are respectively FIG. To be expressed as shown in FIG.

第1〜第3の実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置24において、複数のFETセルFET1〜FET10は、図10〜図13に示すように、半絶縁性基板110と、半絶縁性基板110の第1表面に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、半絶縁性基板110の第1表面に配置され、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,…,G10、複数のソース端子電極S11,S12,S21,S22,…,S101,S102およびドレイン端子電極D1,D2,…,D10と、ソース端子電極S11,S12,S21,S22,…,S101,S102の下部に配置されたVIAホールSC11,SC12,SC21,SC22,…,SC101,SC102と、半絶縁性基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S11,S12,S21,S22,…,S101,S102に対してVIAホールSC11,SC12,SC21,SC22,…,SC101,SC102を介して接続された接地電極(図示省略)とを備える。   In the semiconductor device 24 mounted on the millimeter-wave band thin package according to the first to third embodiments, the plurality of FET cells FET1 to FET10 are formed of a semi-insulating substrate 110 as shown in FIGS. And a gate finger electrode 124, a source finger electrode 120 and a drain finger electrode 122, each having a plurality of fingers, disposed on the first surface of the semi-insulating substrate 110, and disposed on the first surface of the semi-insulating substrate 110, A plurality of gate terminal electrodes G1, G2,..., G10 formed by bundling a plurality of fingers for each of the gate finger electrode 124, the source finger electrode 120 and the drain finger electrode 122, and a plurality of source terminal electrodes S11, S12, S21, S22. ,..., S101, S102 and drain terminal electrodes D1, D2 .., D10, VIA holes SC11, SC12, SC21, SC22,..., SC101, SC102 disposed under the source terminal electrodes S11, S12, S21, S22,. Arranged on the second surface opposite to the first surface, via the VIA holes SC11, SC12, SC21, SC22,..., SC101, SC102 with respect to the source terminal electrodes S11, S12, S21, S22,. Connected to a ground electrode (not shown).

ゲート端子電極G1,G2,…,G10には、ボンディングワイヤが接続され、ドレイン端子電極D1,D2,…,D10には、ボンディングワイヤが接続され、ソース端子電極S11,S12,S21,S22,…,S101,S102の下部には、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102が形成され、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102の内壁に形成されたバリア金属層(図示省略)およびバリア金属層上に形成され、VIAホールを充填する充填金属層(図示省略)を介してソース端子電極S11,S12,S21,S22,…,S101,S102は、接地電極(図示省略)に接続されている。   The gate terminal electrodes G1, G2,..., G10 are connected with bonding wires, the drain terminal electrodes D1, D2,..., D10 are connected with bonding wires, and the source terminal electrodes S11, S12, S21, S22,. , S101, S102, VIA holes SC11, SC12, SC21, SC22,..., SC101, SC102 are formed, and barriers formed on the inner walls of the VIA holes SC11, SC12, SC21, SC22,. The source terminal electrodes S11, S12, S21, S22,..., S101, and S102 are ground electrodes through a metal layer (not shown) formed on the metal layer (not shown) and the barrier metal layer and filling the VIA hole. (Not shown).

半絶縁性基板110は、GaAs基板、SiC基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板、若しくはダイヤモンド基板のいずれかである。   The semi-insulating substrate 110 is a GaAs substrate, a SiC substrate, a GaN substrate, a substrate in which a GaN epitaxial layer is formed on a SiC substrate, a substrate in which a heterojunction epitaxial layer made of GaN / AlGaN is formed on a SiC substrate, a sapphire substrate, or One of the diamond substrates.

(構造例1)
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例1は、図10に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120、ゲートフィンガー電極(G)124およびドレインフィンガー電極(D)122とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2次元電子ガス(2DEG:Two Dimensional Electron Gas)層116が形成されている。図10に示す構成例1では、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が示されている。
(Structural example 1)
As shown in FIG. 10, the configuration example 1 of the FET cell of the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments includes a semi-insulating substrate 110 and a semi-insulating substrate. Nitride compound semiconductor layer 112 disposed on conductive substrate 110 and aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) disposed on nitride compound semiconductor layer 112 ) 118, and a source finger electrode (S) 120, a gate finger electrode (G) 124, and a drain finger disposed on the aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118 And an electrode (D) 122. A two-dimensional electron gas (2DEG) layer is formed at the interface between the nitride-based compound semiconductor layer 112 and the aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118. 116 is formed. In the configuration example 1 shown in FIG. 10, a high electron mobility transistor (HEMT) is shown.

(構造例2)
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例2は、図11に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたソース領域126およびドレイン領域128と、ソース領域126上に配置されたソースフィンガー電極(S)120、窒化物系化合物半導体層112上に配置されたゲートフィンガー電極(G)124およびドレイン領域128上に配置されたドレインフィンガー電極(D)122とを備える。窒化物系化合物半導体層112とゲートフィンガー電極(G)124との界面には、ショットキーコンタクト(Schottky Contact)が形成されている。図11に示す構成例2では、金属−半導体電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)が示されている。
(Structural example 2)
As shown in FIG. 11, the configuration example 2 of the FET cell of the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments includes a semi-insulating substrate 110 and a semi-insulating substrate. Nitride compound semiconductor layer 112 disposed on conductive substrate 110, source region 126 and drain region 128 disposed on nitride compound semiconductor layer 112, and source finger electrode disposed on source region 126 ( S) 120, a gate finger electrode (G) 124 disposed on the nitride-based compound semiconductor layer 112, and a drain finger electrode (D) 122 disposed on the drain region 128. A Schottky contact is formed at the interface between the nitride-based compound semiconductor layer 112 and the gate finger electrode (G) 124. In the configuration example 2 shown in FIG. 11, a metal-semiconductor field effect transistor (MESFET) is shown.

(構造例3)
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例3は、図12に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120およびドレインフィンガー電極(D)122と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上のリセス部に配置されたゲートフィンガー電極(G)124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2DEG層116が形成されている。図12に示す構成例3では、HEMTが示されている。
(Structural example 3)
As shown in FIG. 12, the configuration example 3 of the FET cell of the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments includes a semi-insulating substrate 110 and a semi-insulating substrate. Nitride compound semiconductor layer 112 disposed on conductive substrate 110 and aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) disposed on nitride compound semiconductor layer 112 ) 118, a source finger electrode (S) 120 and a drain finger electrode (D) 122 disposed on an aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118, and aluminum And a gate finger electrode (G) 124 disposed in a recess portion on the gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118. A 2DEG layer 116 is formed at the interface between the nitride-based compound semiconductor layer 112 and the aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118. In the configuration example 3 illustrated in FIG. 12, the HEMT is illustrated.

(構造例4)
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24のFETセルの構成例4は、図13に示すように、半絶縁性基板110と、半絶縁性基板110上に配置された窒化物系化合物半導体層112と、窒化物系化合物半導体層112上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上に配置されたソースフィンガー電極(S)120およびドレインフィンガー電極(D)122と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118上の2段リセス部に配置されたゲートフィンガー電極124とを備える。窒化物系化合物半導体層112とアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)118との界面には、2DEG層116が形成されている。図13に示す構成例4では、HEMTが示されている。
(Structural example 4)
As shown in FIG. 13, the configuration example 4 of the FET cell of the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments includes a semi-insulating substrate 110 and a semi-insulating substrate. Nitride compound semiconductor layer 112 disposed on conductive substrate 110 and aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) disposed on nitride compound semiconductor layer 112 ) 118, a source finger electrode (S) 120 and a drain finger electrode (D) 122 disposed on an aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118, and aluminum And a gate finger electrode 124 disposed in a two-stage recess portion on a gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118. A 2DEG layer 116 is formed at the interface between the nitride-based compound semiconductor layer 112 and the aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 118. In the configuration example 4 illustrated in FIG. 13, the HEMT is illustrated.

また、上記の構成例1〜4においては、活性領域以外の窒化物系化合物半導体層112を電気的に不活性な素子分離領域として用いている。ここで、活性領域とは、ソースフィンガー電極120、ゲートフィンガー電極124およびドレインフィンガー電極122の直下の2DEG層116、ソースフィンガー電極120とゲートフィンガー電極124間およびドレインフィンガー電極122とゲートフィンガー電極124間の2DEG層116からなる。   Moreover, in the above configuration examples 1 to 4, the nitride-based compound semiconductor layer 112 other than the active region is used as an electrically inactive element isolation region. Here, the active region refers to the 2DEG layer 116 immediately below the source finger electrode 120, the gate finger electrode 124, and the drain finger electrode 122, between the source finger electrode 120 and the gate finger electrode 124, and between the drain finger electrode 122 and the gate finger electrode 124. 2 DEG layer 116.

素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18および窒化物系化合物半導体層112の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素(N)、アルゴン(Ar)などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014(ions/cm2)であり、加速エネルギーは、例えば、約100keV〜200keVである。 As another method for forming the element isolation region, the aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1) 18 and a part of the nitride-based compound semiconductor layer 112 in the depth direction are used. It can also be formed by ion implantation. As the ion species, for example, nitrogen (N), argon (Ar), or the like can be applied. The dose accompanying ion implantation is, for example, about 1 × 10 14 (ions / cm 2 ), and the acceleration energy is, for example, about 100 keV to 200 keV.

素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層(図示省略)が形成されている。この絶縁層としては、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法によって堆積された窒化膜、アルミナ(Al23)膜、酸化膜(SiO2)、酸窒化膜(SiON)などで形成することができる。 A passivation insulating layer (not shown) is formed on the element isolation region and the device surface. As this insulating layer, for example, a nitride film, an alumina (Al 2 O 3 ) film, an oxide film (SiO 2 ), an oxynitride film (SiON) or the like deposited by PECVD (Plasma Enhanced Chemical Vapor Deposition) method is formed. be able to.

ソースフィンガー電極120およびドレインフィンガー電極122は、例えば、Ti/Alなどで形成される。ゲートフィンガー電極124は、例えばNi/Auなどで形成することができる。   The source finger electrode 120 and the drain finger electrode 122 are made of, for example, Ti / Al. The gate finger electrode 124 can be formed of, for example, Ni / Au.

なお、第1〜第3の実施の形態に係るミリ波帯用薄型パッケージパッケージに搭載される半導体装置24において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のパターン長は、動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm〜50μmである。   In the semiconductor device 24 mounted on the millimeter-wave band thin package package according to the first to third embodiments, the longitudinal pattern lengths of the gate finger electrode 124, the source finger electrode 120, and the drain finger electrode 122 are as follows. The shorter the operating frequency, the shorter is set. For example, in the millimeter wave band, the pattern length is about 25 μm to 50 μm.

また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S11,S12,S21,S22,…,S101,S102の幅は、例えば、約100μm程度である。また、VIAホールSC11,SC12,SC21,SC22,…,SC101,SC102の形成幅は、例えば、約10μm〜40μm程度である。   Further, the width of the source finger electrode 120 is, for example, about 40 μm, and the width of the source terminal electrodes S11, S12, S21, S22,..., S101, S102 is, for example, about 100 μm. Further, the formation width of the VIA holes SC11, SC12, SC21, SC22,..., SC101, SC102 is, for example, about 10 μm to 40 μm.

本実施の形態によれば、応力が緩和され、かつ放熱性の良好なミリ波帯用薄型パッケージおよびその製造方法を提供することができる。   According to the present embodiment, it is possible to provide a thin package for a millimeter wave band with reduced stress and good heat dissipation and a method for manufacturing the same.

[その他の実施の形態]
第1〜第3の実施の形態に係るミリ波帯用薄型パッケージおよびその製造方法を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
[Other embodiments]
Although the millimeter-wave band thin package and the manufacturing method thereof according to the first to third embodiments have been described, this embodiment is presented as an example and is not intended to limit the scope of the invention. Absent. The novel embodiment can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. This embodiment and its modifications are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

なお、第1〜第3の実施の形態に係るミリ波帯用薄型パッケージに搭載される半導体装置としては、FET、HEMTに限らず、LDMOS(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子なども適用できることは言うまでもない。   The semiconductor devices mounted on the millimeter-wave band thin package according to the first to third embodiments are not limited to FETs and HEMTs, but are also LDMOS (Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistors) and heterogeneous devices. Needless to say, an amplifying element such as a junction bipolar transistor (HBT) or a micro electro mechanical systems (MEMS) element can also be applied.

このように、ここでは記載していない様々な実施の形態などを含む。   As described above, various embodiments that are not described herein are included.

1…ミリ波帯用薄型パッケージ
10…キャップ
19a…入力端子接続パターン
19b…出力端子接続パターン
20…セラミック基板
20a…裏面金属層
20b…金属箔
21a…RF入力端子電極
21b…RF出力端子電極
21c…端子面
21g…ゲート端子接続パターン
21d…ドレイン端子接続パターン
23G…ゲート端子電極
23D…ドレイン端子電極
24…半導体装置
30…開口部
60…配線基板
61a、61b…配線層
70…筐体
70a…実装面
80…凹部
80a…端面
110…半絶縁性基板
112…窒化物系化合物半導体層(GaNエピタキシャル成長層)
116…2次元電子ガス(2DEG)層
118…アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)
120…ソースフィンガー電極
122…ドレインフィンガー電極
124…ゲートフィンガー電極
126…ソース領域
128…ドレイン領域
200、200c…導体ベースプレート
200a、200b、200d…半田層
G,G1,G2,…,G10…ゲート端子電極
S,S11,S12,…,S101,S102…ソース端子電極
D,D1,D2,…,D10…ドレイン端子電極
SC11,SC12,…,SC91,SC92,SC101,SC102…VIAホール
DESCRIPTION OF SYMBOLS 1 ... Thin package 10 for millimeter wave band ... Cap 19a ... Input terminal connection pattern 19b ... Output terminal connection pattern 20 ... Ceramic substrate 20a ... Back surface metal layer 20b ... Metal foil 21a ... RF input terminal electrode 21b ... RF output terminal electrode 21c ... Terminal surface 21g ... Gate terminal connection pattern 21d ... Drain terminal connection pattern 23G ... Gate terminal electrode 23D ... Drain terminal electrode 24 ... Semiconductor device 30 ... Opening 60 ... Wiring substrate 61a, 61b ... Wiring layer 70 ... Housing 70a ... Mounting surface 80 ... Recess 80a ... End face 110 ... Semi-insulating substrate 112 ... Nitride compound semiconductor layer (GaN epitaxial growth layer)
116: Two-dimensional electron gas (2DEG) layer 118: Aluminum gallium nitride layer (Al x Ga 1-x N) (0.1 ≦ x ≦ 1)
DESCRIPTION OF SYMBOLS 120 ... Source finger electrode 122 ... Drain finger electrode 124 ... Gate finger electrode 126 ... Source region 128 ... Drain region 200, 200c ... Conductor base plate 200a, 200b, 200d ... Solder layer G, G1, G2, ..., G10 ... Gate terminal electrode S, S11, S12, ..., S101, S102 ... Source terminal electrodes D, D1, D2, ..., D10 ... Drain terminal electrodes SC11, SC12, ..., SC91, SC92, SC101, SC102 ... VIA holes

Claims (20)

導体ベースプレートと、
端子接続パターンと、前記端子接続パターン上に接続された端子電極とを表面に備え、裏面金属層を裏面に備え、開口部を有する、前記導体ベースプレート上に配置されたセラミック基板と
を備えることを特徴とするミリ波帯用薄型パッケージ。
A conductor base plate;
A ceramic substrate disposed on the conductor base plate, comprising a terminal connection pattern and a terminal electrode connected on the terminal connection pattern on a front surface, a back surface metal layer on the back surface, and an opening. A featured thin package for millimeter-wave bands.
凹部を有する筐体と、
前記筐体の前記凹部を囲む端面上に配置された配線基板と、
前記配線基板上に配置された配線層と
を備え、前記端子電極は、前記配線基板上に延伸し、前記配線層と接続されることを特徴とする請求項1に記載のミリ波帯用薄型パッケージ。
A housing having a recess;
A wiring board disposed on an end surface surrounding the recess of the housing;
The thin layer for millimeter wave band according to claim 1, further comprising: a wiring layer disposed on the wiring board, wherein the terminal electrode extends on the wiring board and is connected to the wiring layer. package.
前記実装面から前記配線層表面までの高さは、前記実装面から前記端子接続パターン表面までの高さに等しいことを特徴とする請求項2に記載のミリ波帯用薄型パッケージ。   The thin package for a millimeter wave band according to claim 2, wherein a height from the mounting surface to the surface of the wiring layer is equal to a height from the mounting surface to the surface of the terminal connection pattern. 前記端子接続パターンおよび前記裏面金属層は、真空蒸着層、若しくはメッキ層であることを特徴とする請求項1に記載のミリ波帯用薄型パッケージ。   The thin package for a millimeter wave band according to claim 1, wherein the terminal connection pattern and the back surface metal layer are vacuum deposited layers or plated layers. 導体ベースプレートと、
端子電極を表面に備え、金属箔を裏面に備え、開口部を有する、前記導体ベースプレート上に配置されたセラミック基板と
を備えることを特徴とするミリ波帯用薄型パッケージ。
A conductor base plate;
A thin package for a millimeter-wave band, comprising: a ceramic substrate disposed on the conductor base plate, comprising a terminal electrode on the front surface, a metal foil on the back surface, and an opening.
凹部を有する筐体を備え、前記凹部底面の実装面上に前記導体ベースプレートが配置されたことを特徴とする請求項1または5に記載のミリ波帯用薄型パッケージ。   The thin package for a millimeter wave band according to claim 1, further comprising a housing having a recess, wherein the conductor base plate is disposed on a mounting surface of the bottom surface of the recess. 端子電極を表面に備え、金属箔を裏面に備え、開口部を有するセラミック基板と、
前記セラミック基板の前記開口部の金属箔上に配置される導体ベースプレートと
を備えることを特徴とするミリ波帯用薄型パッケージ。
A ceramic substrate having a terminal electrode on the front surface, a metal foil on the back surface, and having an opening;
A thin package for millimeter wave band, comprising: a conductor base plate disposed on a metal foil in the opening of the ceramic substrate.
凹部を有する筐体を備え、前記凹部底面の実装面上に前記金属箔を介して前記セラミック基板が実装されたことを特徴とする請求項7に記載のミリ波帯用薄型パッケージ。   The thin package for a millimeter wave band according to claim 7, further comprising a housing having a recess, wherein the ceramic substrate is mounted on the mounting surface of the bottom surface of the recess via the metal foil. 凹部を有する筐体と、
前記筐体の前記凹部を囲む端面上に配置された配線基板と、
前記配線基板上に配置された配線層と
を備え、前記端子電極は、前記配線基板上に延伸し、前記配線層と接続されることを特徴とする請求項5または7に記載のミリ波帯用薄型パッケージ。
A housing having a recess;
A wiring board disposed on an end surface surrounding the recess of the housing;
The millimeter waveband according to claim 5 or 7, further comprising: a wiring layer disposed on the wiring board, wherein the terminal electrode extends on the wiring board and is connected to the wiring layer. Thin package for use.
前記凹部底面の実装面から前記配線層表面までの高さは、前記凹部底面の実装面から前記セラミック基板表面までの高さに等しいことを特徴とする請求項9に記載のミリ波帯用薄型パッケージ。   10. The thin millimeter wave band according to claim 9, wherein a height from the mounting surface of the bottom surface of the recess to the surface of the wiring layer is equal to a height from the mounting surface of the bottom surface of the recess to the surface of the ceramic substrate. package. 前記端子電極および前記金属箔は、DBC金属層であることを特徴とする請求項5または7に記載のミリ波帯用薄型パッケージ。   The thin package for a millimeter wave band according to claim 5 or 7, wherein the terminal electrode and the metal foil are DBC metal layers. 前記セラミック基板は、酸化アルミニウム(Al23)、窒化アルミニウム(AlN)、若しくは酸化ベリリウム(BeO)のいずれかであることを特徴とする請求項1〜11のいずれか1項に記載のミリ波帯用薄型パッケージ。 Said ceramic substrate is an aluminum oxide (Al 2 O 3), millimeters of any one of claims 1 to 11, characterized in that either an aluminum nitride (AlN), or beryllium oxide (BeO) Thin package for wave bands. 開口部を有するセラミック基板の表面に端子接続パターンを形成する工程と、
前記端子接続パターン上に端子電極を形成する工程と、
前記セラミック基板の裏面に裏面金属層を形成する工程と、
導体ベースベースプレート上に半田層を形成する工程と、
前記半田層に前記裏面金属層を接合させて、前記セラミック基板を前記導体ベースプレート上に実装する工程と、
前記開口部において、前記半田層を介して前記導体ベースプレート上に半導体装置を実装する工程と
を有することを特徴とするミリ波帯用薄型パッケージの製造方法。
Forming a terminal connection pattern on the surface of the ceramic substrate having an opening;
Forming a terminal electrode on the terminal connection pattern;
Forming a back metal layer on the back surface of the ceramic substrate;
Forming a solder layer on the conductor base base plate;
Bonding the back metal layer to the solder layer and mounting the ceramic substrate on the conductor base plate;
And a step of mounting a semiconductor device on the conductor base plate through the solder layer in the opening.
前記セラミック基板を前記導体ベースプレート上に実装する工程と、前記導体ベースプレート上に半導体装置を実装する工程とを同時に実施することを特徴とする請求項13に記載のミリ波帯用薄型パッケージの製造方法。 The method of manufacturing a thin package for a millimeter wave band according to claim 13, wherein the step of mounting the ceramic substrate on the conductor base plate and the step of mounting a semiconductor device on the conductor base plate are performed simultaneously. . 開口部を有するセラミック基板の表面に端子電極を配置し、前記セラミック基板の裏面側に金属箔を配置する工程と、
前記セラミック基板の表面に前記端子電極を形成すると同時に、前記セラミック基板の裏面に前記金属箔を形成する工程と、
前記セラミック基板の裏面側から前記金属箔上に裏面金属層を形成する工程と、
導体ベースプレート上に第1半田層を形成する工程と、
前記第1半田層に前記裏面金属層を接合させて、前記セラミック基板を前記導体ベースプレート上に実装する工程と、
前記セラミック基板の前記開口部内において、前記金属箔上に第2半田層を形成する工程と、
前記セラミック基板の前記開口部内において、前記第2半田層上に半導体装置を実装する工程と
を有することを特徴とするミリ波帯用薄型パッケージの製造方法。
Arranging a terminal electrode on the surface of the ceramic substrate having an opening, and arranging a metal foil on the back side of the ceramic substrate;
Forming the terminal electrode on the surface of the ceramic substrate and simultaneously forming the metal foil on the back surface of the ceramic substrate;
Forming a back metal layer on the metal foil from the back side of the ceramic substrate;
Forming a first solder layer on the conductor base plate;
Bonding the back metal layer to the first solder layer and mounting the ceramic substrate on the conductor base plate;
Forming a second solder layer on the metal foil in the opening of the ceramic substrate;
And a step of mounting a semiconductor device on the second solder layer in the opening of the ceramic substrate.
筐体に凹部を形成する工程と、
前記凹部底面の実装面上に前記導体ベースプレートを実装する工程と
を有することを特徴とする請求項13または15に記載のミリ波帯用薄型パッケージの製造方法。
Forming a recess in the housing;
The method for manufacturing a thin package for a millimeter wave band according to claim 13 or 15, further comprising: mounting the conductor base plate on a mounting surface of the bottom surface of the recess.
開口部を有するセラミック基板の表面に端子電極を配置し、前記セラミック基板の裏面側に金属箔を配置する工程と、
前記セラミック基板の表面に前記端子電極を形成すると同時に、前記セラミック基板の裏面に前記金属箔を形成する工程と、
前記セラミック基板の前記開口部内において、前記金属箔上に第1半田層を形成する工程と、
前記セラミック基板の前記開口部内において、前記第1半田層上に導体ベースプレートを形成する工程と、
前記セラミック基板の前記開口部内において、前記導体ベースプレート上に第2半田層を形成する工程と、
前記セラミック基板の前記開口部内において、前記第2半田層上に半導体装置を実装する工程と
を有することを特徴とするミリ波帯用薄型パッケージの製造方法。
Arranging a terminal electrode on the surface of the ceramic substrate having an opening, and arranging a metal foil on the back side of the ceramic substrate;
Forming the terminal electrode on the surface of the ceramic substrate and simultaneously forming the metal foil on the back surface of the ceramic substrate;
Forming a first solder layer on the metal foil in the opening of the ceramic substrate;
Forming a conductor base plate on the first solder layer in the opening of the ceramic substrate;
Forming a second solder layer on the conductor base plate in the opening of the ceramic substrate;
And a step of mounting a semiconductor device on the second solder layer in the opening of the ceramic substrate.
筐体に凹部を形成する工程と、
前記凹部底面の実装面上に前記金属箔を介して前記セラミック基板を実装する工程と
を有することを特徴とする請求項17に記載のミリ波帯用薄型パッケージの製造方法。
Forming a recess in the housing;
The method of manufacturing a thin package for a millimeter wave band according to claim 17, further comprising: mounting the ceramic substrate on the mounting surface of the bottom surface of the recess via the metal foil.
前記凹部を囲む前記筐体の端面上に配線基板を形成する工程と、
前記配線基板上に配線層を形成する工程と、
前記配線基板上に延伸する前記端子電極を前記配線層と接続する工程とを有することを特徴とする請求項16または18に記載のミリ波帯用薄型パッケージの製造方法。
Forming a wiring board on an end surface of the casing surrounding the recess;
Forming a wiring layer on the wiring board;
The method of manufacturing a thin package for a millimeter wave band according to claim 16 or 18, further comprising a step of connecting the terminal electrode extending on the wiring board to the wiring layer.
前記端子電極および前記金属箔は、DBC処理で同時に形成されたことを特徴とする請求項15または17に記載のミリ波帯用薄型パッケージの製造方法。   The method of manufacturing a thin package for a millimeter wave band according to claim 15 or 17, wherein the terminal electrode and the metal foil are simultaneously formed by DBC processing.
JP2011072261A 2011-03-29 2011-03-29 Low-profile millimeter waveband package and method of manufacturing the same Withdrawn JP2012209334A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011072261A JP2012209334A (en) 2011-03-29 2011-03-29 Low-profile millimeter waveband package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011072261A JP2012209334A (en) 2011-03-29 2011-03-29 Low-profile millimeter waveband package and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2012209334A true JP2012209334A (en) 2012-10-25

Family

ID=47188857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011072261A Withdrawn JP2012209334A (en) 2011-03-29 2011-03-29 Low-profile millimeter waveband package and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2012209334A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2015176980A (en) * 2014-03-14 2015-10-05 株式会社東芝 High frequency package, high frequency unit and manufacturing method of high frequency unit
JP2016163304A (en) * 2015-03-05 2016-09-05 株式会社東芝 High-frequency module and microwave transmitter/receiver

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9013034B2 (en) 2013-04-15 2015-04-21 Kabushiki Kaisha Toshiba Semiconductor package
US9041190B2 (en) 2013-04-15 2015-05-26 Kabushiki Kaisha Toshiba Semiconductor package
JP2015176980A (en) * 2014-03-14 2015-10-05 株式会社東芝 High frequency package, high frequency unit and manufacturing method of high frequency unit
JP2016163304A (en) * 2015-03-05 2016-09-05 株式会社東芝 High-frequency module and microwave transmitter/receiver

Similar Documents

Publication Publication Date Title
JP5450313B2 (en) High frequency semiconductor package and manufacturing method thereof
US8637873B2 (en) Package and high frequency terminal structure for the same
JP5439415B2 (en) Package for MMIC
JP2012209334A (en) Low-profile millimeter waveband package and method of manufacturing the same
JP2012038837A (en) Package and fabrication method thereof
JP2012178525A (en) Package
KR101504871B1 (en) Package
JP2012182386A (en) Package
JP5269864B2 (en) Semiconductor device
JP5562898B2 (en) Semiconductor device and manufacturing method thereof
JP5851334B2 (en) High frequency semiconductor package
JP5843703B2 (en) High frequency semiconductor package
JP5734727B2 (en) Semiconductor device
JP5513991B2 (en) High frequency module and operation method thereof
JP2010186959A (en) Semiconductor package, and method of fabricating the same
JP5433242B2 (en) Semiconductor package
JP2012146910A (en) Semiconductor device
JP2013093491A (en) Semiconductor device and manufacturing method of the same
JP2010186962A (en) Semiconductor package, and method of fabricating the same
JP6012953B2 (en) High frequency semiconductor device
JP5892770B2 (en) High frequency semiconductor device
JP2012146728A (en) Package
JP2011250360A (en) High frequency module
JP2011238842A (en) High frequency semiconductor device and method of manufacturing the same
JP2010186965A (en) Semiconductor package and method of fabricating the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140603