JP2007266501A - Semiconductor device mount method and mount substrate - Google Patents

Semiconductor device mount method and mount substrate Download PDF

Info

Publication number
JP2007266501A
JP2007266501A JP2006092299A JP2006092299A JP2007266501A JP 2007266501 A JP2007266501 A JP 2007266501A JP 2006092299 A JP2006092299 A JP 2006092299A JP 2006092299 A JP2006092299 A JP 2006092299A JP 2007266501 A JP2007266501 A JP 2007266501A
Authority
JP
Japan
Prior art keywords
semiconductor device
land
mounting substrate
terminals
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006092299A
Other languages
Japanese (ja)
Inventor
Masato Kobayashi
正人 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2006092299A priority Critical patent/JP2007266501A/en
Publication of JP2007266501A publication Critical patent/JP2007266501A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device mount method for easily checking whether or not soldered junctions between land terminals on a semiconductor device and a mount substrate are good, and the mount substrate. <P>SOLUTION: A test land terminal 5a having a surface area larger than that of the other land terminal 5 is created on a mount substrate 1 and a solder paste on the test land terminal 5a is formed in a position deviated in a plane direction from a solder bump 6a on the opposing BGA semiconductor device 2. After mounting, the continuity between the test land terminal 5a on the mount substrate 1 and the land terminal 4a on the opposing BGA semiconductor device 2 can be checked to determine whether or not the respective soldered junctions between land terminals 4 on the BGA semiconductor device 2 and land terminals 5 on the mount substrate 1 are good. This eliminates the need for developing the special BGA semiconductor device 2 and allows the use of a general package, so that each soldered junction can be tested in a simple way. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置の実装方法及び実装基板に関するもので、特に、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する実装方法及び該実装方法で半導体装置が実装される実装基板に関するものである。   The present invention relates to a mounting method for a semiconductor device and a mounting substrate, and more particularly, a mounting method for mounting a semiconductor device in which solder bumps are respectively formed on a plurality of land terminals on the mounting substrate, and the semiconductor device mounted by the mounting method. This relates to a mounting board.

半導体装置、例えば、ＢＧＡ型半導体装置には、その基材の表面に外部電極として格子状に配列された複数のランド端子が形成され、各ランド端子のそれぞれには、球状のはんだ（以下、はんだバンプという）が形成されている。
一方、実装基板には、ＢＧＡ型半導体装置が実装される部位に、ＢＧＡ型半導体装置に設けられた各はんだバンプと相対するように、上面にはんだペーストが形成された各ランド端子が格子状に配列されて形成されている。
そして、ＢＧＡ型半導体装置を実装基板に実装する際には、ＢＧＡ型半導体装置を実装基板の所定部位に、それぞれの各ランド端子が相対するように位置決めして搭載する。続いて、これらＢＧＡ型半導体装置及び実装基板を加熱炉にてリフローすることにより、ＢＧＡ型半導体装置の各はんだバンプ及び実装基板の各はんだペーストが溶融すると共に、溶融した各はんだバンプ及び各はんだペーストが凝固しはんだ接合部を形成して、ＢＧＡ型半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して接続される。 In a semiconductor device, for example, a BGA type semiconductor device, a plurality of land terminals arranged in a grid pattern as external electrodes are formed on the surface of a base material, and each land terminal has a spherical solder (hereinafter referred to as a solder). Bumps) are formed.
On the other hand, on the mounting substrate, each land terminal having a solder paste formed on the upper surface thereof is arranged in a grid pattern so as to be opposed to each solder bump provided on the BGA type semiconductor device at a portion where the BGA type semiconductor device is mounted. It is arranged and formed.
When mounting the BGA type semiconductor device on the mounting substrate, the BGA type semiconductor device is positioned and mounted on a predetermined portion of the mounting substrate so that each land terminal faces each other. Subsequently, by reflowing the BGA type semiconductor device and the mounting substrate in a heating furnace, each solder bump of the BGA type semiconductor device and each solder paste of the mounting substrate are melted, and each molten solder bump and each solder paste is melted. Solidify to form a solder joint, and each land terminal of the BGA type semiconductor device and each land terminal of the mounting substrate are connected via each solder joint.

しかしながら、電子機器の小型化等の要求により、ＢＧＡ型半導体装置の各ランド端子の配列ピッチが狭くなる傾向にあり、ＢＧＡ型半導体装置の各ランド端子と実装基板の各ランド端子との各はんだ接合部において、未はんだボンディング欠陥を生じることがあった。
そこで、一般に、各はんだ接合部の未はんだボンディング欠陥の検査として、実体顕微鏡による外観検査、電気的導通検査やＸ線検査等が知られている。ところが、外観検査では、外側に位置するはんだ接合部に対して、中央に位置するはんだ接合部の検査が極めて困難となる。また、電気的導通検査では、ロジックを組み合わせて検査を行うため、その検査時間に多大な時間を要する。さらに、Ｘ線検査では、Ｘ線装置を備える必要があり設備コストが高くなり、しかも、このＸ線検査では、全てのはんだ接合部にＸ線を照射する必要があり、その上、各はんだ接合部の画像を解析する時間が必要で、検査時間に多大な時間を要し、生産ラインの生産低下を招いていた。 However, the arrangement pitch of each land terminal of the BGA type semiconductor device tends to become narrow due to a demand for downsizing of electronic equipment, and each solder joint between each land terminal of the BGA type semiconductor device and each land terminal of the mounting substrate. In some cases, unsolder bonding defects may occur.
Therefore, in general, visual inspection, electrical continuity inspection, X-ray inspection, and the like are known as inspections for unsolder bonding defects at each solder joint. However, in the appearance inspection, it is extremely difficult to inspect the solder joint located in the center with respect to the solder joint located outside. Further, in the electrical continuity test, since the test is performed by combining logic, a long time is required for the test time. Further, in the X-ray inspection, it is necessary to provide an X-ray apparatus, which increases the equipment cost. In addition, in this X-ray inspection, it is necessary to irradiate all the solder joints with X-rays, and each solder joint. It takes time to analyze the image of the part, and a lot of time is required for the inspection time, leading to a decrease in production on the production line.

ところで、上述したような、各はんだ接合部の未はんだボンディング欠陥の検査方法を採用せずに、未はんだボンディング欠陥を検査する従来技術として特許文献１には、実装基板に接続される複数のはんだバンプを有する半導体装置において、該半導体装置に、はんだバンプの外形サイズとよりも小さい外形サイズで形成された複数の検査用はんだバンプが設けられ、半導体装置を実装基板に実装した後に、複数の検査用はんだバンプの間が電気的に導通されることを確認することにより、全てのはんだバンプが実装基板に接続されているか否かを判断するという半導体装置の実装方法が開示されている。
特開２００３−２６４２５９号公報 By the way, Patent Document 1 discloses a plurality of solders connected to a mounting board as a conventional technique for inspecting an unsoldered bonding defect without adopting the method for inspecting an unsoldered bonding defect at each solder joint as described above. In a semiconductor device having a bump, the semiconductor device is provided with a plurality of inspection solder bumps formed with an outer size smaller than the outer size of the solder bump, and after the semiconductor device is mounted on the mounting substrate, a plurality of inspections are performed. A semiconductor device mounting method is disclosed in which it is determined whether or not all solder bumps are connected to a mounting substrate by confirming that the solder bumps are electrically connected.
JP 2003-264259 A

しかしながら、特許文献１の発明では、ＢＧＡ型半導体装置と実装基板との各はんだ接合部において、全体の接続状況を確認するために、多数の検査用はんだバンプを配置する必要があり、部品点数が増加すると共に、ＢＧＡ型半導体装置がサイズアップする。
また、通常、はんだバンプを搭載するＢＧＡ型半導体装置では、１個のＢＧＡ型半導体装置の中で異なる径のはんだバンプを搭載することは非常に困難であり、別途、搭載工程を追加する必要がある。また、ＢＧＡ型半導体装置にはんだを印刷しリフローではんだバンプを製造する場合にも専用マスクが必要で煩雑である。いずれにしても、汎用のパッケージでの対応は困難で、特殊なパッケージを開発する必要がある。
さらに、この特許文献１の発明では、各検査用はんだバンプは、はんだ量が少ないために、冷熱サイクル等の信頼性が、他のはんだバンプに比べ低下するので、初期の検査用のみの用途に限定され、ＢＧＡ型半導体装置のサイズアップの要因となる。 However, in the invention of Patent Document 1, it is necessary to arrange a large number of inspection solder bumps at each solder joint between the BGA type semiconductor device and the mounting substrate in order to confirm the overall connection state, and the number of parts is reduced. As the number increases, the size of the BGA type semiconductor device increases.
In addition, normally, in a BGA type semiconductor device on which solder bumps are mounted, it is very difficult to mount solder bumps of different diameters in one BGA type semiconductor device, and it is necessary to add a mounting process separately. is there. Also, when a solder bump is manufactured by reflowing solder printed on a BGA type semiconductor device, a dedicated mask is necessary and complicated. In any case, it is difficult to deal with general-purpose packages, and special packages need to be developed.
Furthermore, in the invention of this Patent Document 1, since each inspection solder bump has a small amount of solder, reliability such as a thermal cycle is lowered as compared with other solder bumps. It is limited and causes an increase in the size of the BGA type semiconductor device.

本発明は、かかる点に鑑みてなされたものであり、簡易な方法で、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を判断できる半導体装置の実装方法及び実装基板を提供することを目的とする。   The present invention has been made in view of the above points, and a mounting method of a semiconductor device capable of determining the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate by a simple method. And it aims at providing a mounting substrate.

本発明は、上記課題を解決するための第１の手段として、請求項１に記載した半導体装置の実装方法の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、前記実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されて、前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とするものである。
請求項２に記載した半導体装置の実装方法の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、前記実装基板に設けられた複数のランド端子の内、他のランド端子に対して、はんだペーストを省いた構成の検査用ランド端子を設け、前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とするものである。 According to the present invention, as a first means for solving the above-mentioned problems, the invention of the semiconductor device mounting method according to claim 1 is directed to mounting a semiconductor device in which solder bumps are respectively formed on a plurality of land terminals on a mounting substrate. In the mounting method of the semiconductor device to be mounted, an inspection land terminal having a larger surface area than other land terminals is provided among the plurality of land terminals provided on the mounting substrate, and the solder on the inspection land terminal The paste is formed at a position shifted in a planar direction from the solder bumps of the semiconductor device facing each other, and the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate is determined. Judging by confirming the continuity between the inspection land terminal provided on the mounting substrate and the land terminal of the semiconductor device facing the inspection land terminal. It is an feature.
According to another aspect of the present invention, there is provided a semiconductor device mounting method in which a semiconductor device having solder bumps formed on a plurality of land terminals is mounted on a mounting substrate. Among the other land terminals, an inspection land terminal having a configuration in which solder paste is omitted is provided with respect to the other land terminals, and each solder joint portion between each land terminal of the semiconductor device and each land terminal of the mounting substrate The quality of the semiconductor device is determined by confirming continuity between the inspection land terminal provided on the mounting substrate and the land terminal of the semiconductor device opposite to the inspection land terminal.

また、本発明は、上記課題を解決するための第２の手段として、請求項３に記載した実装基板の発明は、複数のランド端子にそれぞれはんだバンプが形成された半導体装置が実装される実装基板であって、該実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されていることを特徴とするものである。   According to another aspect of the present invention, as a second means for solving the above-described problem, the mounting substrate invention described in claim 3 is mounted by mounting a semiconductor device in which solder bumps are respectively formed on a plurality of land terminals. A plurality of land terminals provided on the mounting board, and provided with an inspection land terminal having a surface area larger than other land terminals, and the solder paste on the inspection land terminal is The semiconductor device is characterized in that it is formed at a position shifted in the plane direction from the solder bump of the semiconductor device.

従って、請求項１に記載した半導体装置の実装方法の発明では、半導体装置を、実装基板に対して、平面方向で検査用ランド端子のはんだペーストが形成されていない部位側にずらした状態で実装基板に搭載して加熱炉にてリフローする。すると、始めは、実装基板の検査用ランド端子のはんだペーストと、該検査用ランド端子に相対する半導体装置のはんだバンプとは接触せずに離れた状態で、また、半導体装置の他の各ランド端子と、実装基板の他の各ランド端子とは、それぞれのはんだバンプとはんだペーストとが部分的に重なった状態となる。その後、セルフアライメント作用により、半導体装置が、各はんだバンプと実装基板の各はんだペーストとが全域で重なるように微動して、半導体装置の各ランド端子の各はんだバンプと、実装基板の各ランド端子のはんだペーストとが全域で重なり良好に接続されると、実装基板の検査用ランド端子上のはんだペーストと、該検査用ランド端子に相対する半導体装置のはんだバンプとが部分的に重なり接続された状態となる。
そして、半導体装置の各ランド端子と、相対する実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。
請求項２に記載した半導体装置の実装方法の発明では、半導体装置を、各ランド端子の各はんだバンプが相対する実装基板の検査用ランド端子を含む全てのランド端子に接続されるように実装基板に搭載した後加熱炉にてリフローする。この時、半導体装置の、実装基板の検査用ランド端子に相対するはんだバンプが、実装基板の検査用ランド端子に接続された環境であれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して確実に接続されるようになる。
そして、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。 Therefore, in the invention of the semiconductor device mounting method according to the first aspect, the semiconductor device is mounted in a state where it is shifted with respect to the mounting substrate in a plane direction to a portion where the solder paste of the inspection land terminal is not formed. It is mounted on a substrate and reflowed in a heating furnace. Then, at first, the solder paste of the mounting land inspection land terminal and the solder bump of the semiconductor device facing the inspection land terminal are not in contact with each other, and each other land of the semiconductor device is separated. The terminals and the other land terminals of the mounting substrate are in a state where the solder bumps and the solder paste partially overlap each other. Thereafter, the self-alignment action causes the semiconductor device to finely move so that each solder bump and each solder paste of the mounting substrate overlap each other, and each solder bump of each land terminal of the semiconductor device and each land terminal of the mounting substrate. The solder paste on the mounting board and the solder bumps of the semiconductor device opposite to the inspection land terminals are partially overlapped and connected to each other when the solder paste of 1 It becomes a state.
Then, when inspecting the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate facing each other, the inspection land terminal of the mounting substrate is opposed to the inspection land terminal. If the continuity with the land terminal of the semiconductor device is confirmed and the continuity is confirmed, it is determined that each land terminal of the semiconductor device and each land terminal of the mounting substrate are well connected via each solder joint. Is done.
In the invention of the mounting method of the semiconductor device according to claim 2, the mounting substrate is connected so that the solder bumps of each land terminal are connected to all the land terminals including the inspection land terminals of the mounting substrate to which the solder bumps face each other. Reflow in a heating furnace after mounting. At this time, if the solder bumps of the semiconductor device facing the mounting land inspection land terminals are connected to the mounting substrate inspection land terminals, each semiconductor device land terminal and each mounting substrate land The terminals are securely connected to each other through the solder joints.
Then, when inspecting the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate, the inspection land terminal of the mounting substrate and the semiconductor device opposite to the inspection land terminal If the continuity with the land terminal is confirmed and the continuity is confirmed, it is determined that each land terminal of the semiconductor device and each land terminal of the mounting substrate are well connected through each solder joint. .

また、請求項３に記載した実装基板の発明では、実装基板に、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する半導体装置のはんだバンプよりも平面方向にずれた位置に形成されているので、半導体装置を実装後、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を検査する際には、実装基板の検査用ランド端子と、該検査用ランド端子に相対する半導体装置のランド端子との導通を確認して、その導通が確認できれば、半導体装置の各ランド端子と、実装基板の各ランド端子とが各はんだ接合部を介して良好に接続されていると判断される。   In the invention of the mounting board described in claim 3, the mounting board is provided with an inspection land terminal having a larger surface area than other land terminals, and the solder paste on the inspection land terminal is opposed to the mounting land terminal. Since it is formed at a position displaced in the plane direction from the solder bumps of the semiconductor device, after mounting the semiconductor device, the solder joints between the land terminals of the semiconductor device and the land terminals of the mounting substrate are inspected for quality. When checking the continuity between the inspection land terminal of the mounting substrate and the land terminal of the semiconductor device opposite to the inspection land terminal, if the continuity can be confirmed, each land terminal of the semiconductor device and the mounting It is determined that each land terminal of the board is well connected via each solder joint.

本発明によれば、簡易な方法で、半導体装置の各ランド端子と、実装基板の各ランド端子との各はんだ接合部の良否を判断できる半導体装置の実装方法及び実装基板を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the mounting method of a semiconductor device and a mounting board which can judge the quality of each solder joint of each land terminal of a semiconductor device and each land terminal of a mounting board by a simple method can be provided. .

以下、本発明を実施するための最良の形態を図１〜図７に基いて詳細に説明する。
本発明の実施の形態では、図１に示すように、半導体装置としてＢＧＡ型半導体装置２が採用されており、該ＢＧＡ型半導体装置２が、第１または第２の実施の形態に係る実装基板１または１ａに実装される実装方法を説明する。
ＢＧＡ型半導体装置２は、図１及び図２に示すように、基材３の一面（図１では下向きの面）に外部電極として、複数のランド端子４、４ａが設けられている。これらのランド端子４、４ａは、実装基板１に設けられた各ランド端子５、５ａと相対するように格子状に複数配列されている。また、ＢＧＡ型半導体装置２の各ランド端子４、４ａには、はんだバンプ６、６ａが形成されている。
なお、図１及び図２において、符号４ａは、後述する実装基板１の検査用ランド端子５ａに相対するＢＧＡ型半導体装置２のランド端子を示し、説明上、他のランド端子４と区別できるように符号を相違させたもので形状・寸法は他のランド端子４と略同一である。また、符号６ａも同様で、後述する実装基板１の検査用ランド端子５ａに相対するＢＧＡ型半導体装置２のランド端子４ａに形成されたはんだバンプを示し、説明上、他のはんだバンプ６と区別できるように符号を相違させたもので形状・寸法は他のはんだバンプ６と略同一である。 Hereinafter, the best mode for carrying out the present invention will be described in detail with reference to FIGS.
In the embodiment of the present invention, as shown in FIG. 1, a BGA type semiconductor device 2 is adopted as a semiconductor device, and the BGA type semiconductor device 2 is mounted on the mounting substrate according to the first or second embodiment. The mounting method mounted on 1 or 1a will be described.
As shown in FIGS. 1 and 2, the BGA type semiconductor device 2 is provided with a plurality of land terminals 4, 4 a as external electrodes on one surface of the base material 3 (downward surface in FIG. 1). A plurality of land terminals 4 and 4 a are arranged in a lattice shape so as to face the land terminals 5 and 5 a provided on the mounting substrate 1. Solder bumps 6 and 6a are formed on the land terminals 4 and 4a of the BGA type semiconductor device 2, respectively.
1 and 2, reference numeral 4 a indicates a land terminal of the BGA type semiconductor device 2 that is opposed to an inspection land terminal 5 a of the mounting substrate 1 to be described later, and can be distinguished from other land terminals 4 for explanation. The shapes and dimensions are substantially the same as those of the other land terminals 4. Reference numeral 6a is also the same, and shows a solder bump formed on a land terminal 4a of a BGA type semiconductor device 2 opposite to an inspection land terminal 5a of a mounting board 1 to be described later, and is distinguished from other solder bumps 6 for explanation. The shapes and dimensions of the solder bumps 6 are substantially the same as those of the other solder bumps 6.

そして、まず、上述したＢＧＡ型半導体装置２が実装される、第１の実施の形態に係る実装基板１を図１及び図３に基いて説明する。
第１の実施の形態に係る実装基板１には、その一面（図１では上向きの面）に、ＢＧＡ型半導体装置２に格子状に設けられた各ランド端子４、４ａの各はんだバンプ６、６ａに相対する複数のランド端子５、５ａが格子状に設けられている。また、この実装基板１には、各ランド端子５、５ａ内に、検査用ランド端子５ａ、５ａが２箇所設けられている。
これら各検査用ランド端子５ａ、５ａは、格子状に配列される各ランド端子５、５ａの中で、最外側で対向する２隅に形成されている。また、各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５は円形状に形成されており、これに対して、各検査用ランド端子５ａ、５ａは、他のランド端子５、５よりも表面積が大きく、各検査用ランド端子５ａ、５ａを結ぶ対角線上に沿って、それぞれ外方に延びるように長円形状に形成されている。 First, the mounting substrate 1 according to the first embodiment on which the above-described BGA type semiconductor device 2 is mounted will be described with reference to FIGS.
On the mounting substrate 1 according to the first embodiment, the solder bumps 6 of the land terminals 4, 4 a provided on the BGA type semiconductor device 2 in a lattice shape on one surface (upward surface in FIG. 1), A plurality of land terminals 5, 5a opposite to 6a are provided in a grid pattern. The mounting substrate 1 is provided with two land terminals for inspection 5a and 5a in each land terminal 5 and 5a.
Each of the inspection land terminals 5a and 5a is formed at two corners facing each other on the outermost side among the land terminals 5 and 5a arranged in a lattice pattern. The land terminals 5 and 5 other than the inspection land terminals 5a and 5a are formed in a circular shape. On the other hand, the inspection land terminals 5a and 5a are more than the other land terminals 5 and 5, respectively. Also, the surface area is large and is formed in an oval shape so as to extend outward along a diagonal line connecting the inspection land terminals 5a and 5a.

また、各検査用ランド端子５ａ、５ａを含む全てのランド端子５、５ａには、印刷手法によりはんだペースト７、７が形成されている。各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５には、略同心円状で、ランド端子５、５よりも小径の略円形状のはんだペースト７、７が形成されている。これに対して、各検査用ランド端子５ａ、５ａには、他の各ランド端子５、５のはんだペースト７、７と同じ形状・寸法のはんだペースト７、７が、長円形状の検査用ランド端子５ａ、５ａの中心からずれ、その端部に形成されている。すなわち、検査用ランド端子５ａ、５ａ上のはんだペースト７、７は、相対するＢＧＡ型半導体装置２の各はんだバンプ６ａ、６ａよりも平面方向にずれた位置に形成されている。また、２隅に設けられた検査用ランド端子５ａ、５ａの各はんだペースト７、７は、いずれも、検査用ランド端子５ａ、５ａの同じ側（図３の紙面視で左斜下側）の端部に配置されている。   Solder pastes 7 and 7 are formed on all the land terminals 5 and 5a including the inspection land terminals 5a and 5a by a printing method. The land terminals 5, 5 other than the inspection land terminals 5 a, 5 a have substantially circular solder pastes 7, 7 that are substantially concentric and have a smaller diameter than the land terminals 5, 5. On the other hand, each inspection land terminal 5a, 5a has an elliptical inspection land with solder paste 7, 7 having the same shape and dimensions as the solder paste 7, 7 of each other land terminal 5, 5. It is shifted from the center of the terminals 5a and 5a and is formed at the end thereof. That is, the solder pastes 7 and 7 on the inspection land terminals 5a and 5a are formed at positions shifted in the plane direction from the solder bumps 6a and 6a of the opposing BGA type semiconductor device 2. Further, the solder pastes 7 and 7 of the inspection land terminals 5a and 5a provided at the two corners are all on the same side of the inspection land terminals 5a and 5a (lower left oblique side in the plan view of FIG. 3). It is arranged at the end.

次に、ＢＧＡ型半導体装置２を、第１の実施形態に係る実装基板１に実装する実装方法を説明する。
まず、ＢＧＡ型半導体装置２を、図１に示すように、その各はんだバンプ６、６ａと、実装基板１の各はんだペースト７、７とが互いに向き合うように配置して、且つＢＧＡ型半導体装置２を、実装基板１に対して平面方向で各検査用ランド端子５ａ、５ａのはんだペースト７、７が形成されていない部位側（図３の紙面視で右斜上方）にずらして実装基板１に搭載して加熱炉にてリフローする。
すると、図４に示すように、始めは、ＢＧＡ型半導体装置２の各ランド端子４、４の各はんだバンプ６、６と、相対する実装基板１の検査用ランド端子５ａ、５ａ以外の各ランド端子５、５の各はんだペースト７、７とが部分的に重なり接続された状態となる。これに対して、ＢＧＡ型半導体装置２の、実装基板１の各検査用ランド端子５ａ、５ａに相対するランド端子４ａ、４ａのはんだバンプ６ａ、６ａと、実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とは接触せずに離れた状態になっている。 Next, a mounting method for mounting the BGA type semiconductor device 2 on the mounting substrate 1 according to the first embodiment will be described.
First, as shown in FIG. 1, the BGA type semiconductor device 2 is disposed so that the solder bumps 6 and 6a thereof and the solder pastes 7 and 7 of the mounting substrate 1 face each other, and the BGA type semiconductor device is provided. 2 is shifted in the plane direction with respect to the mounting substrate 1 to the side of the inspection land terminals 5a, 5a where the solder pastes 7, 7 are not formed (upward obliquely in the plan view of FIG. 3). And reflow in a heating furnace.
Then, as shown in FIG. 4, first, each land other than the solder bumps 6 and 6 of each land terminal 4 and 4 of the BGA type semiconductor device 2 and the inspection land terminals 5a and 5a of the mounting substrate 1 facing each other. The solder pastes 7 and 7 of the terminals 5 and 5 are partially overlapped and connected. On the other hand, the solder bumps 6a and 6a of the land terminals 4a and 4a opposite to the inspection land terminals 5a and 5a of the mounting substrate 1 of the BGA type semiconductor device 2 and the inspection land terminals 5a of the mounting substrate 1 are provided. 5a solder paste 7 and 7 are not in contact with each other.

その後、セルフアライメント作用により、図５に示すように、ＢＧＡ型半導体装置２の各ランド端子４、４の各はんだバンプ６、６と、相対する実装基板１の各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５のはんだペースト７、７とが全域で重なるように、ＢＧＡ型半導体装置２が、本実施の形態では図５の紙面視で左斜下方向に微動する。
その結果、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５とが良好に各はんだ接合部（図示略）を介して接続されると共に、ＢＧＡ型半導体装置２の各ランド端子４ａ、４ａの各はんだバンプ６ａ、６ａと、相対する実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とが部分的に重なり接続された状態となる。 Thereafter, due to the self-alignment action, as shown in FIG. 5, the solder bumps 6 and 6 of the land terminals 4 and 4 of the BGA type semiconductor device 2 and the inspection land terminals 5 a and 5 a of the mounting substrate 1 facing each other. In this embodiment, the BGA type semiconductor device 2 slightly moves in the diagonally lower left direction as viewed in FIG. 5 so that the solder pastes 7 and 7 of the land terminals 5 and 5 overlap each other.
As a result, each land terminal 4, 4 of the BGA type semiconductor device 2 and each land terminal 5, 5 other than each inspection land terminal 5 a, 5 a of the mounting substrate 1 facing each other can be satisfactorily connected to each solder joint (not shown). ), Solder bumps 6a and 6a of the land terminals 4a and 4a of the BGA type semiconductor device 2, and solder pastes 7 and 7 of the inspection land terminals 5a and 5a of the mounting substrate 1 facing each other. Are partially overlapped and connected.

そして、実装後、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５（検査用ランド端子５ａ、５ａ以外）との各はんだ接合部の良否を検査する際には、実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認して、その導通が確認できれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５とが各はんだ接合部を介して正常に接続されたと判断される。   After the mounting, the quality of each solder joint between each land terminal 4, 4 of the BGA type semiconductor device 2 and each land terminal 5, 5 (other than the inspection land terminals 5 a, 5 a) of the mounting substrate 1 facing each other is determined. When inspecting, check the continuity between each inspection land terminal 5a, 5a of the mounting substrate 1 and each land terminal 4a, 4a of the BGA type semiconductor device 2 opposite to the inspection land terminal 5a, 5a. If the continuity is confirmed, it is determined that the land terminals 4 and 4 of the BGA type semiconductor device 2 and the land terminals 5 and 5 of the mounting substrate 1 facing each other are normally connected through the solder joints. .

なお、第１の実施の形態では、実装基板１に設けた各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとは、検査用として形成されたが、検査用だけでなく、通常の回路の一端子としての機能を持たせることができる。
また、第１の実施の形態では、実装基板１に、検査用ランド端子５ａを２箇所設けた形態を説明したが、１箇所でも良いし、３箇所以上設けても良い。 In the first embodiment, the inspection land terminals 5a and 5a provided on the mounting substrate 1 and the land terminals 4a and 4a of the BGA type semiconductor device 2 facing the inspection land terminals 5a and 5a Although formed for inspection, it can have a function not only for inspection but also as one terminal of a normal circuit.
Further, in the first embodiment, the configuration in which the inspection land terminal 5a is provided at two places on the mounting substrate 1 has been described, but it may be provided at one place or three or more places.

以上説明したように、本発明の第１の実施の形態では、実装基板１に検査用ランド端子５ａ、５ａを２箇所設け、各検査用ランド端子５ａ、５ａを、他のランド端子５、５に比べその表面積を大きくして、且つ検査用ランド端子５ａ、５ａの端部にはんだペースト７、７を形成しておき、ＢＧＡ型半導体装置２を、実装基板１の検査用ランド端子５ａ、５ａのはんだペースト７、７が形成されていない部位側にずらして、実装基板１に搭載して加熱炉にてリフローする。
そして、ＢＧＡ型半導体装置２が、セルフアライメント作用により微動すると、接触せずに離れていた、ＢＧＡ型半導体装置２の各ランド端子４ａ、４ａのはんだバンプ６ａ、６ａと、相対する実装基板１の各検査用ランド端子５ａ、５ａのはんだペースト７、７とが部分的に重なり接続されるので、これら実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認すれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１の各ランド端子５、５とが各はんだ接合部を介して正常に接続されたことが判断される。 As described above, in the first embodiment of the present invention, the mounting board 1 is provided with the two inspection land terminals 5a and 5a, and the inspection land terminals 5a and 5a are connected to the other land terminals 5 and 5a. The solder paste 7, 7 is formed on the end portions of the inspection land terminals 5 a, 5 a, and the BGA type semiconductor device 2 is connected to the inspection land terminals 5 a, 5 a of the mounting substrate 1. The solder pastes 7 and 7 are shifted to the side where the solder paste 7 is not formed, mounted on the mounting substrate 1 and reflowed in a heating furnace.
Then, when the BGA type semiconductor device 2 is finely moved by the self-alignment action, the solder bumps 6a and 6a of the land terminals 4a and 4a of the BGA type semiconductor device 2 which are separated without contacting with each other and the mounting substrate 1 opposite to each other. Since the solder pastes 7 and 7 of the inspection land terminals 5a and 5a are partially overlapped and connected, the inspection land terminals 5a and 5a of the mounting substrate 1 and the inspection land terminals 5a and 5a are relative to each other. If the continuity with the land terminals 4a and 4a of the BGA type semiconductor device 2 is confirmed, the land terminals 4 and 4 of the BGA type semiconductor device 2 and the land terminals 5 and 5 of the mounting substrate 1 facing each other are connected. It is determined that the connection is normally made through the solder joint.

これにより、ＢＧＡ型半導体装置２と実装基板１との各はんだ接合部の検査において、検査のためのＸ線装置等を備える必要もなく、ＢＧＡ型半導体装置２については、特殊なパッケージを開発する必要がなく、汎用のパッケージが使用可能になり、簡易な方法で検査が可能になった。しかも、実装基板１の各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとは、検査用としてだけでなく、通常の回路の一端子として機能させることができるので、ＢＧＡ型半導体装置２がサイズアップすることもない。   Thus, it is not necessary to provide an X-ray device or the like for the inspection of each solder joint portion between the BGA type semiconductor device 2 and the mounting substrate 1, and a special package is developed for the BGA type semiconductor device 2. There is no need, and a general-purpose package can be used, and inspection can be performed by a simple method. Moreover, the inspection land terminals 5a and 5a of the mounting substrate 1 and the land terminals 4a and 4a of the BGA type semiconductor device 2 opposite to the inspection land terminals 5a and 5a are not only for inspection, Therefore, the size of the BGA type semiconductor device 2 is not increased.

次に、ＢＧＡ型半導体装置２が実装される、第２の実施の形態に係る実装基板１ａを図６及び図７に基いて説明する。なお、第２の実施の形態に係る実装基板１ａの説明においては、第１の実施の形態に係る実装基板１との相違点のみを説明する。
第２の実施の形態に係る実装基板１ａには、複数のランド端子５、５ａ内で、検査用ランド端子５ａ、５ａが複数（図６では２箇所）設けられている。
これら各検査用ランド端子５ａ、５ａは、他のランド端子５、５と同じ略円形状に形成されている。また、各検査用ランド端子５ａ、５ａは、他のランド端子５、５にはんだペースト７、７が形成されているのに対して、はんだペースト７、７が省かれた構成となっている。 Next, a mounting substrate 1a according to the second embodiment on which the BGA type semiconductor device 2 is mounted will be described with reference to FIGS. In the description of the mounting substrate 1a according to the second embodiment, only differences from the mounting substrate 1 according to the first embodiment will be described.
The mounting board 1a according to the second embodiment is provided with a plurality of inspection land terminals 5a, 5a (two in FIG. 6) among the plurality of land terminals 5, 5a.
Each of the inspection land terminals 5a, 5a is formed in the same substantially circular shape as the other land terminals 5, 5. Each of the inspection land terminals 5a and 5a has a configuration in which the solder pastes 7 and 7 are omitted while the solder pastes 7 and 7 are formed on the other land terminals 5 and 5, respectively.

そして、ＢＧＡ型半導体装置２を、第２の実施の形態に係る実装基板１ａに実装する際には、まず、ＢＧＡ型半導体装置２を、各はんだバンプ６、６ａが、相対する実装基板１ａの検査用ランド端子５ａを含む全てランド端子５、５ａに接続されるように搭載した後加熱炉にてリフローする。
その後、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５（検査用ランド端子５ａ、５ａ以外）との各はんだ接合部の良否を検査する際には、図７（ｂ）に示すように、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２、２の各ランド端子４ａ、４ａとの導通を確認して、その導通が確認できれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５とが各はんだ接合部を介して良好に接続されていると判断される。 When the BGA type semiconductor device 2 is mounted on the mounting substrate 1a according to the second embodiment, first, the BGA type semiconductor device 2 is mounted on the mounting substrate 1a with the solder bumps 6 and 6a facing each other. After mounting so that all the land terminals 5a including the inspection land terminals 5a are connected to the land terminals 5a, reflow is performed in a heating furnace.
Thereafter, when inspecting the quality of each solder joint between the land terminals 4 and 4 of the BGA type semiconductor device 2 and the land terminals 5 and 5 (other than the inspection land terminals 5a and 5a) of the mounting substrate 1a facing each other. As shown in FIG. 7B, each inspection land terminal 5a, 5a of the mounting substrate 1a and each land terminal 4a of the BGA type semiconductor devices 2, 2 facing the inspection land terminals 5a, 5a are provided. 4a, if the continuity is confirmed, the land terminals 4 and 4 of the BGA type semiconductor device 2 and the land terminals 5 and 5 of the mounting substrate 1a facing each other pass through the solder joints. It is judged that it is connected well.

なお、図７（ａ）に示すように、ＢＧＡ型半導体装置２の基材３または実装基板１ａが熱変形する等何らかの要因により、ＢＧＡ型半導体装置２の基材３と実装基板１ａとの間の間隔が拡がると、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各検査用ランド端子５ａ、５ａ以外の各ランド端子５、５との各はんだ接合部の状態が不良となり、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａのはんだバンプ６ａ、６ａとの間に隙間が生じることになる。
そして、検査時には、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２のランド端子４ａ、４ａとが導通されないために、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５との各はんだ接合部が不良であると判断される。 As shown in FIG. 7A, the base material 3 or the mounting substrate 1a of the BGA type semiconductor device 2 is thermally deformed or the like between the base material 3 of the BGA type semiconductor device 2 and the mounting substrate 1a. When the distance between the land terminals 4 and 4 of the BGA type semiconductor device 2 increases, the state of each solder joint between the land terminals 5 and 5 other than the inspection land terminals 5a and 5a of the opposing mounting substrate 1a Between the land terminals 5a and 5a for inspection on the mounting substrate 1a and the solder bumps 6a and 6a of the land terminals 4a and 4a of the BGA type semiconductor device 2 facing the inspection land terminals 5a and 5a. There will be a gap in the gap.
At the time of inspection, the inspection land terminals 5a and 5a of the mounting substrate 1a are not electrically connected to the land terminals 4a and 4a of the BGA type semiconductor device 2 opposite to the inspection land terminals 5a and 5a. It is determined that the solder joints between the land terminals 4 and 4 of the semiconductor device 2 and the land terminals 5 and 5 of the mounting substrate 1a facing each other are defective.

そこで、この第２の実施の形態では、実装基板１ａには、検査用ランド端子５ａが図面の表示上２箇所しか示されていないが、ＢＧＡ型半導体装置２が実装される実装基板１ａの部位全体の接続状態を把握するために、ＢＧＡ型半導体装置２が実装される実装基板１ａの部位全体に散らばるように複数配置されるのが好ましい。   Therefore, in the second embodiment, the mounting substrate 1a has only two inspection land terminals 5a on the display of the drawing, but the portion of the mounting substrate 1a on which the BGA type semiconductor device 2 is mounted. In order to grasp the entire connection state, it is preferable to arrange a plurality of parts so as to be scattered over the entire portion of the mounting substrate 1a on which the BGA type semiconductor device 2 is mounted.

以上説明したように、本発明の第２の実施の形態では、実装基板１ａに検査用ランド端子５ａ、５ａを複数設け、各検査用ランド端子５ａ、５ａを、他のランド端子５、５に対して、はんだペースト７、７を省いた構成にしておき、ＢＧＡ型半導体装置２を、各はんだバンプ６、６ａが、相対する実装基板１ａの検査用ランド端子５ａを含む全てのランド端子５、５ａに接続するように搭載した後加熱炉にてリフローする。
そして、各はんだ接合部の良否の検査時には、実装基板１ａの各検査用ランド端子５ａ、５ａと、該検査用ランド端子５ａ、５ａに相対するＢＧＡ型半導体装置２の各ランド端子４ａ、４ａとの導通を確認すれば、ＢＧＡ型半導体装置２の各ランド端子４、４と、相対する実装基板１ａの各ランド端子５、５とが各はんだ接合部を介して正常に接続されたことが判断される。
これにより、ＢＧＡ型半導体装置２と実装基板１ａとの各はんだ接合部の検査において、検査のためのＸ線装置等を備える必要もなく、ＢＧＡ型半導体装置２については、特殊なパッケージを開発する必要がなく、汎用のパッケージが使用可能になり、簡易な方法で各はんだ接合部の検査が可能になった。 As described above, in the second embodiment of the present invention, a plurality of inspection land terminals 5a, 5a are provided on the mounting substrate 1a, and each inspection land terminal 5a, 5a is connected to the other land terminals 5, 5. On the other hand, the solder pastes 7 and 7 are omitted, and the BGA type semiconductor device 2 is made up of all the land terminals 5 including the soldering bumps 6 and 6a and the inspection land terminals 5a of the mounting board 1a facing each other. After being mounted so as to be connected to 5a, it is reflowed in a heating furnace.
When the quality of each solder joint is inspected, the inspection land terminals 5a and 5a of the mounting substrate 1a and the land terminals 4a and 4a of the BGA type semiconductor device 2 facing the inspection land terminals 5a and 5a If it is confirmed that each of the land terminals 4 and 4 of the BGA type semiconductor device 2 is connected to each of the land terminals 5 and 5 of the mounting substrate 1a facing each other, it is determined that they are normally connected via the solder joints. Is done.
Thereby, in the inspection of each solder joint between the BGA type semiconductor device 2 and the mounting substrate 1a, it is not necessary to provide an X-ray device or the like for the inspection, and a special package is developed for the BGA type semiconductor device 2. There is no need, and general-purpose packages can be used, and each solder joint can be inspected by a simple method.

図１は、第１の実施の形態に係る実装基板にＢＧＡ型半導体装置を対向させた状態を示す図である。FIG. 1 is a diagram showing a state in which a BGA type semiconductor device is opposed to a mounting substrate according to the first embodiment. 図２は、ＢＧＡ型半導体装置の実装面の平面図である。FIG. 2 is a plan view of the mounting surface of the BGA type semiconductor device. 図３は、図１に示す実装基板の、ＢＧＡ型半導体装置が実装される部位の平面図である。FIG. 3 is a plan view of a portion where the BGA type semiconductor device is mounted on the mounting substrate shown in FIG. 図４は、図３のＡ部の拡大図で、ＢＧＡ型半導体装置が実装基板に搭載された時の、各はんだペーストに対する各はんだバンプの位置関係を示した図である。FIG. 4 is an enlarged view of part A in FIG. 3 and shows a positional relationship of each solder bump with respect to each solder paste when the BGA type semiconductor device is mounted on the mounting substrate. 図５は、図３のＡ部の拡大図で、ＢＧＡ型半導体装置が実装基板に実装された時の、各はんだペーストに対する各はんだバンプの位置関係を示した図である。FIG. 5 is an enlarged view of a portion A in FIG. 3 and shows a positional relationship of each solder bump with respect to each solder paste when the BGA type semiconductor device is mounted on the mounting substrate. 図６は、第２の実施の形態に係る実装基板にＢＧＡ型半導体装置を対向させた状態を示す図である。FIG. 6 is a diagram illustrating a state in which a BGA type semiconductor device is opposed to the mounting substrate according to the second embodiment. 図７は、図６におけるＢＧＡ型半導体装置の各ランド端子と実装基板の各ランド端子との接続状態の良否を示す図であり、（ａ）はＮＧで、（ｂ）はＯＫを示している。FIG. 7 is a diagram showing the quality of the connection state between each land terminal of the BGA type semiconductor device and each land terminal of the mounting substrate in FIG. 6, where (a) is NG and (b) is OK. .

符号の説明Explanation of symbols

１、１ａ 実装基板，２ ＢＧＡ型半導体装置，４、４ａ ランド端子，５ ランド端子，５ａ 検査用ランド端子，６、６ａ はんだバンプ，７ はんだペースト
1, 1a mounting substrate, 2 BGA type semiconductor device, 4, 4a land terminal, 5 land terminal, 5a inspection land terminal, 6, 6a solder bump, 7 solder paste

Claims (3)

複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、
前記実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されて、
前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とする半導体装置の実装方法。 In a mounting method of a semiconductor device in which a semiconductor device in which solder bumps are respectively formed on a plurality of land terminals is mounted on a mounting substrate,
Among the plurality of land terminals provided on the mounting substrate, an inspection land terminal having a surface area larger than that of the other land terminals is provided, and the solder paste on the inspection land terminal corresponds to the opposite of the semiconductor device. It is formed at a position shifted in the plane direction from the solder bump,
The semiconductor device in which the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate is determined relative to the inspection land terminal provided on the mounting substrate and the inspection land terminal A method for mounting a semiconductor device, wherein the determination is made by confirming continuity with a land terminal of the semiconductor device. 複数のランド端子にそれぞれはんだバンプが形成された半導体装置を実装基板に実装する半導体装置の実装方法において、
前記実装基板に設けられた複数のランド端子の内、他のランド端子に対して、はんだペーストを省いた構成の検査用ランド端子を設け、
前記半導体装置の各ランド端子と、前記実装基板の各ランド端子との各はんだ接合部の良否を、前記実装基板に設けた前記検査用ランド端子と、該検査用ランド端子に相対する前記半導体装置のランド端子との導通を確認することにより判断することを特徴とする半導体装置の実装方法。 In a mounting method of a semiconductor device in which a semiconductor device in which solder bumps are respectively formed on a plurality of land terminals is mounted on a mounting substrate,
Among the plurality of land terminals provided on the mounting substrate, with respect to other land terminals, a test land terminal having a configuration in which solder paste is omitted is provided,
The semiconductor device in which the quality of each solder joint between each land terminal of the semiconductor device and each land terminal of the mounting substrate is determined relative to the inspection land terminal provided on the mounting substrate and the inspection land terminal A method for mounting a semiconductor device, wherein the determination is made by confirming continuity with a land terminal of the semiconductor device. 複数のランド端子にそれぞれはんだバンプが形成された半導体装置が実装される実装基板であって、
該実装基板に設けられた複数のランド端子の内、他のランド端子よりもその表面積を大きく形成した検査用ランド端子を設け、該検査用ランド端子上のはんだペーストは、相対する前記半導体装置のはんだバンプよりも平面方向にずれた位置に形成されていることを特徴とする実装基板。
A mounting substrate on which a semiconductor device having solder bumps formed on a plurality of land terminals is mounted,
Among the plurality of land terminals provided on the mounting substrate, an inspection land terminal having a surface area larger than that of the other land terminals is provided, and the solder paste on the inspection land terminal is provided on the opposite side of the semiconductor device. A mounting board, wherein the mounting board is formed at a position shifted in a plane direction from a solder bump.
JP2006092299A 2006-03-29 2006-03-29 Semiconductor device mount method and mount substrate Pending JP2007266501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006092299A JP2007266501A (en) 2006-03-29 2006-03-29 Semiconductor device mount method and mount substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006092299A JP2007266501A (en) 2006-03-29 2006-03-29 Semiconductor device mount method and mount substrate

Publications (1)

Publication Number Publication Date
JP2007266501A true JP2007266501A (en) 2007-10-11

Family

ID=38639159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006092299A Pending JP2007266501A (en) 2006-03-29 2006-03-29 Semiconductor device mount method and mount substrate

Country Status (1)

Country Link
JP (1) JP2007266501A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192774A (en) * 2009-02-19 2010-09-02 Murata Mfg Co Ltd Electronic component module
JP2016223802A (en) * 2015-05-27 2016-12-28 ファナック株式会社 Electronic component having function to detect manufacturing defect, damage, and deterioration, and printed circuit board
CN114531791A (en) * 2022-03-04 2022-05-24 深圳市晶世界透明显示技术股份有限公司 Manufacturing method of LED die bonding transparent display screen, storage medium and electronic equipment

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192774A (en) * 2009-02-19 2010-09-02 Murata Mfg Co Ltd Electronic component module
JP2016223802A (en) * 2015-05-27 2016-12-28 ファナック株式会社 Electronic component having function to detect manufacturing defect, damage, and deterioration, and printed circuit board
CN114531791A (en) * 2022-03-04 2022-05-24 深圳市晶世界透明显示技术股份有限公司 Manufacturing method of LED die bonding transparent display screen, storage medium and electronic equipment
CN114531791B (en) * 2022-03-04 2023-04-14 深圳市晶世界透明显示技术股份有限公司 Manufacturing method of LED die bonding transparent display screen, storage medium and electronic equipment

Similar Documents

Publication Publication Date Title
JPH0945810A (en) Semiconductor device and wiring board
JP5143211B2 (en) Semiconductor module
KR20090063104A (en) Semiconductor package
JP5350604B2 (en) Semiconductor device and manufacturing method thereof
JP2007266501A (en) Semiconductor device mount method and mount substrate
JP5331371B2 (en) Electronic component package, circuit board, electronic component mounting apparatus, and method for inspecting junctions thereof
JP2006286744A (en) Semiconductor mounting substrate, substrate for mounting semiconductor, and appearance inspection method and device for them
JP2009239239A5 (en)
JP4179234B2 (en) Semiconductor device
US20100140796A1 (en) Manufacturing method of semiconductor device, and semiconductor device
JPH11121648A (en) Electronic part package body and substrate constituting it
US8716868B2 (en) Semiconductor module for stacking and stacked semiconductor module
JP3601714B2 (en) Semiconductor device and wiring board
JP5489860B2 (en) Multilayer semiconductor module
JP2006165325A (en) Wiring structure of board mounting ic package and method for inspecting defective electric connection
JP2010118472A (en) Method of testing connecting conditions of electronic device
TWI246751B (en) IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body
KR100801899B1 (en) Testing method for printed circuit board
JPH1074802A (en) Structure of bonding ball grid array package and method of inspecting bonding
JP2003004794A (en) Electronic component, circuit board and inspection method for solder joint of electronic component to circuit board
JP2007250660A (en) Mounting board inspecting method and mounting board
JP3437467B2 (en) Inspection method for semiconductor device
JP2005235854A (en) Electrode structure of electronic component having grid array electrode and its mounting substrate
JP2002043711A (en) Circuit board, electronic apparatus and inspection method of soldering joint of circuit board and electronic apparatus
JP2001298244A (en) Printed board for mounting semiconductor device