JP2001298244A - Printed board for mounting semiconductor device - Google Patents
Printed board for mounting semiconductor deviceInfo
- Publication number
- JP2001298244A JP2001298244A JP2000115076A JP2000115076A JP2001298244A JP 2001298244 A JP2001298244 A JP 2001298244A JP 2000115076 A JP2000115076 A JP 2000115076A JP 2000115076 A JP2000115076 A JP 2000115076A JP 2001298244 A JP2001298244 A JP 2001298244A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor device
- pads
- inspection
- printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Supply And Installment Of Electrical Components (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は,半導体装置のBG
A(Ball Grid Array)パッケージ実装
或いはフリップ接合による実装の良否の確認を容易にす
る半導体装置実装用プリント基板に関するものである。[0001] The present invention relates to a semiconductor device BG.
The present invention relates to a printed circuit board for mounting a semiconductor device, which makes it easy to confirm the quality of mounting by A (Ball Grid Array) package or flip bonding.
【0002】[0002]
【従来の技術】図7は、従来の方法により半導体装置の
実装時の位置ズレを検出する検査装置の構成図である。
図7において、5は半導体装置、11は半導体装置5が
実装されたプリント基板、12はプリント基板11に実
装された半導体装置5を撮影し検査用の画像を得る画像
入力部、13は画像入力部で得られた検査用画像を画像
処理する画像処理部、14は画像処理された検査画像か
ら半導体装置5の位置ズレを検出する実装不良検出処理
部である。2. Description of the Related Art FIG. 7 is a block diagram of an inspection apparatus for detecting a positional shift when a semiconductor device is mounted by a conventional method.
In FIG. 7, reference numeral 5 denotes a semiconductor device, 11 denotes a printed circuit board on which the semiconductor device 5 is mounted, 12 denotes an image input unit for photographing the semiconductor device 5 mounted on the printed circuit board 11 to obtain an image for inspection, and 13 denotes an image input unit. An image processing unit 14 performs image processing on the inspection image obtained by the unit, and a mounting failure detection processing unit 14 detects a position shift of the semiconductor device 5 from the image-processed inspection image.
【0003】次に上記のように構成される従来の検査装
置の動作を説明する。まず画像入力部12は、ビデオカ
メラなどの光学的な画像入力手段によりプリント基板1
1に実装された半導体装置5を撮影し検査用の画像を得
る。次に画像処理部13は、前記画像入力部12で得ら
れた検査画像にエッジ検出など所定の画像処理を施し
て、半導体装置5の電極端子及びプリント基板11の実
装パッドの外形が抽出された検出画像を生成する。前記
画像処理部13によって生成された検出画像は、実装不
良検出処理部14に送られる。[0003] Next, the operation of the conventional inspection apparatus configured as described above will be described. First, the image input unit 12 is connected to the printed circuit board 1 by an optical image input unit such as a video camera.
The semiconductor device 5 mounted on 1 is photographed to obtain an image for inspection. Next, the image processing unit 13 performs predetermined image processing such as edge detection on the inspection image obtained by the image input unit 12 to extract the outer shape of the electrode terminals of the semiconductor device 5 and the mounting pads of the printed board 11. Generate a detection image. The detection image generated by the image processing unit 13 is sent to a mounting failure detection processing unit 14.
【0004】一方、実装不良検出処理部14には、予め
半導体装置5がプリント基板11上の望ましい位置に実
装された場合の検出画像のモデルが保存されている。実
装不良検出処理部14は、前記検出画像と前記モデルと
を比較して半導体装置5がパターン基板11上の望まし
い位置に実装されているか否かを判定することにより位
置ズレを検出する。On the other hand, the mounting failure detection processing unit 14 stores in advance a model of a detected image when the semiconductor device 5 is mounted at a desired position on the printed circuit board 11. The mounting failure detection processing unit 14 detects a positional shift by comparing the detected image with the model to determine whether the semiconductor device 5 is mounted at a desired position on the pattern substrate 11.
【0005】また、半導体装置5の実装時の半田接合の
不良を検出する第2の従来技術として、例えば特開平1
0−74800号公報に示された「半導体装置の実装構
造、実装用基板及び実装状態の検査方法」がある。前記
文献に示された半導体装置の実装基板では、半導体装置
の電極端子が半田接合される前記実装基板上の全ての実
装用パッドがそれぞれ複数の領域に分割され、当該分割
された実装用パッドはそれぞれ内部配線によって別個の
検査用端子に接続される。ここで前記検査用端子は基板
上にプリントされたパッドを使用する。Further, as a second conventional technique for detecting a defective solder joint at the time of mounting the semiconductor device 5, for example, Japanese Unexamined Patent Publication No.
Japanese Patent Application Laid-Open No. 0-74800 discloses “Inspection Method of Semiconductor Device Mounting Structure, Mounting Board and Mounting State”. In the mounting board of the semiconductor device disclosed in the document, all mounting pads on the mounting board to which the electrode terminals of the semiconductor device are soldered are respectively divided into a plurality of regions, and the divided mounting pads are Each is connected to a separate inspection terminal by an internal wiring. Here, the test terminal uses a pad printed on a substrate.
【0006】前記実装基板上の実装用パッドに半導体装
置の電極端子が良好に半田接合されると、当該実装用パ
ッドの分割された領域は半田バンプにより互いに接続さ
れる。一方、電極端子の半田接続が不良である場合に
は、前記実装用パッドの分割された領域は互いに接続さ
れない。したがって、半導体装置実装後に、実装用パッ
ドの分割された領域がそれぞれ接続された前記検証用パ
ット間で導通状態を検査することによって、前記半導体
装置の電極端子と前記実装用パッドの半田不足や半田漏
れ不良による半田接合不良を確認することができる。When the electrode terminals of the semiconductor device are satisfactorily soldered to the mounting pads on the mounting board, the divided areas of the mounting pads are connected to each other by solder bumps. On the other hand, when the solder connection of the electrode terminals is poor, the divided areas of the mounting pad are not connected to each other. Therefore, after the semiconductor device is mounted, the conduction state is inspected between the verification pads to which the divided regions of the mounting pad are connected, so that the electrode terminals of the semiconductor device and the mounting pads have insufficient or insufficient solder. It is possible to confirm solder joint failure due to leakage failure.
【0007】[0007]
【発明が解決しようとする課題】前記、従来の光学的画
像入力手段を用いた検査装置では、半導体装置の電極端
子及びプリント基板上の実装用パッドが半導体装置の下
面に隠れてしまうBGAパッケージ実装やフリップ接合
実装などの実装方法では、前記電極端子及び実装用パッ
ドを直接撮影することができず実装時の位置ズレを検出
することができない、という問題があった。In the inspection apparatus using the conventional optical image input means, the BGA package mounting in which the electrode terminals of the semiconductor device and the mounting pads on the printed circuit board are hidden on the lower surface of the semiconductor device. In a mounting method such as a flip-chip mounting method or the like, there is a problem that the electrode terminal and the mounting pad cannot be directly photographed, and a positional deviation at the time of mounting cannot be detected.
【0008】これに対し、半導体装置とプリント基板の
相対的な位置関係を前記検査装置により検出し、これに
基づいて半導体装置下面に隠れた電極端子及び実装用パ
ッドの位置ズレを推定する方法が行われている。On the other hand, there is a method of detecting a relative positional relationship between a semiconductor device and a printed board by the inspection device and estimating a positional deviation of an electrode terminal and a mounting pad hidden on the lower surface of the semiconductor device based on the detected positional relationship. Is being done.
【0009】しかしながら、半導体装置の製造過程にお
いては、電極端子の形成プロセスと、半導体装置のパッ
ケージの外形形成プロセスと、は全く別個に行われるの
が一般的である。したがって、格子状に配置された各電
極端子間のピッチ間隔は高精度であるのに対し、半導体
装置パッケージの外形形成プロセスにおいて半導体装置
ごとにパッケージ上における電極端子の配列全体として
の位置のばらつきが生じることになる。However, in the process of manufacturing a semiconductor device, the process of forming the electrode terminals and the process of forming the outer shape of the package of the semiconductor device are generally performed completely separately. Therefore, while the pitch interval between the electrode terminals arranged in a lattice pattern is highly accurate, in the process of forming the outer shape of the semiconductor device package, the variation in the position of the entire electrode terminal arrangement on the package for each semiconductor device is different. Will happen.
【0010】その一方で、半導体装置の集積度が高まり
必要な電極端子の数が増加すると、前記各電極端子間の
ピッチ距離は小さくなる。このような場合には、前記半
導体装置のパッケージ上におけるの電極端子の配列全体
としての位置のばらつきが、前記電極端子間のピッチ距
離と比較して無視できない大きさとなり、前記光学的手
法による電極端子及び実装用パッドの位置ズレの推定が
正確に行われない、という問題があった。On the other hand, as the degree of integration of the semiconductor device increases and the number of required electrode terminals increases, the pitch distance between the electrode terminals decreases. In such a case, the variation in the position of the entire arrangement of the electrode terminals on the package of the semiconductor device is not negligible compared to the pitch distance between the electrode terminals. There has been a problem that the misalignment of the terminals and the mounting pads cannot be accurately estimated.
【0011】一方、前記第2の従来技術である実装用基
板によれば、半導体装置下面に電極端子及び接続用パッ
ドが隠れてしまう場合であっても各電極端子の半田接合
の良否を判定することができる。しかしながら、前述の
通り半導体装置の高集積化が進み電極端子数が多数とな
った場合には、各電極端子の大きさが微細化されピッチ
距離もごく小さくなって該電極端子が接合される実装用
パッドの大きさが制限される。この場合、全ての実装用
パッドを複数の領域に分割し、さらに分割された領域そ
れぞれについて内部配線を接続しそれぞれ別個の検査用
パッドを設けることは、実装面積の制約及び検査の煩雑
さの観点から現実的ではない。On the other hand, according to the mounting substrate of the second prior art, even if the electrode terminals and the connection pads are hidden on the lower surface of the semiconductor device, the quality of the solder joint of each electrode terminal is determined. be able to. However, as described above, when the degree of integration of the semiconductor device has increased and the number of electrode terminals has increased, the size of each electrode terminal has been reduced and the pitch distance has become extremely small, so that the mounting of the electrode terminal has been completed. The size of the pad is limited. In this case, dividing all the mounting pads into a plurality of regions, connecting the internal wiring to each of the divided regions, and providing separate inspection pads for each of the divided regions is difficult in terms of mounting area restrictions and inspection complexity. Not realistic from.
【0012】また、前記検査用パッド及びこれに接続さ
れる内部配線は、検査時以外すなわち半導体装置が良好
に実装され正常に機能している場合にも半導体装置の電
極端子に接続されている。この場合、当該検査用パッド
及び内部配線において信号相互間の干渉が発生する、と
いった問題がある。The test pads and the internal wiring connected to the test pads are connected to the electrode terminals of the semiconductor device other than during the test, that is, even when the semiconductor device is properly mounted and functioning normally. In this case, there is a problem that interference between signals occurs in the inspection pad and the internal wiring.
【0013】本発明は,前記課題を解決するためになさ
れたものであり、電極端子及び接続用パッドが半導体装
置の下面に隠れてしまうBGAパッケージ実装或いはフ
リップ接合実装などの実装方法あっても、半導体装置の
電極端子と実装用パッドの位置ズレを容易に検出するこ
とが可能であり、且つ前記位置ズレの検出のための検査
用パッドや内部配線を配置するために要する実装面上の
面積の増加をできる限り小さくした半導体装置実装用の
プリント基板を提供するものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and there is provided a mounting method such as a BGA package mounting or a flip bonding mounting in which electrode terminals and connection pads are hidden on the lower surface of a semiconductor device. It is possible to easily detect the positional deviation between the electrode terminal of the semiconductor device and the mounting pad, and to reduce the area on the mounting surface required to arrange the inspection pad and the internal wiring for detecting the positional deviation. An object of the present invention is to provide a printed circuit board for mounting a semiconductor device in which the increase is as small as possible.
【0014】[0014]
【課題を解決するための手段】前記の課題を解決し、目
的を達成するために、本発明にかかる半導体装置実装用
プリント基板にあっては、基板の実装面に半導体装置の
電極端子が接合される等ピッチ間隔の格子状にプリント
された複数の実装用パッドと、同じく前記基板の実装面
でかつ前記実装用パッドの格子状の配列の各4辺の外側
に、前記実装用パッドの直線状の配列の延長上で前記格
子状の配列の最外郭の実装用パッドから前記ピッチ間隔
にある位置にプリントされた、互いに絶縁された複数の
領域からなる複数の位置ズレ検出用パッドと、同じく前
記基板の実装面にプリントされ、前記の各位置ズレ検出
用パッドに対応し、前記位置ズレ検査用パッドの分割さ
れた複数の領域がそれぞれ別個に接続された複数の検査
用パッドと、を備えたことを特徴とする。In order to solve the above-mentioned problems and achieve the object, in a printed circuit board for mounting a semiconductor device according to the present invention, an electrode terminal of the semiconductor device is bonded to a mounting surface of the substrate. A plurality of mounting pads printed in a grid pattern at equal pitch intervals, and a straight line of the mounting pads on the mounting surface of the substrate and outside each of four sides of the grid array of the mounting pads. A plurality of misregistration detection pads consisting of a plurality of regions insulated from each other, which are printed at positions at the pitch intervals from the outermost mounting pads of the lattice-like arrangement on the extension of the lattice-like arrangement, A plurality of inspection pads which are printed on the mounting surface of the substrate and correspond to the respective misalignment detection pads, and a plurality of divided regions of the misalignment inspection pads are separately connected to each other. Characterized in that was.
【0015】次の発明にかかる半導体装置実装用プリン
ト基板にあっては、前記検査用パッドを少なくとも2個
一対備え、前記検査用パッドの一方には、複数の位置ズ
レ検出用パッドの分割された領域の一方が接続され、前
記検査用パッドの他方には、前記複数の位置ズレ検出用
パッドの他方の領域が接続された構成とされたことを特
徴とする。In the printed circuit board for mounting a semiconductor device according to the next invention, at least two pairs of the inspection pads are provided, and one of the inspection pads is divided into a plurality of misalignment detection pads. One of the regions is connected, and the other of the plurality of position detecting pads is connected to the other of the inspection pads.
【0016】次の発明にかかる半導体装置実装用プリン
ト基板にあっては、前記検査用パッドは、前記基板の裏
面にプリントされた構成とされたことを特徴とする。In a printed circuit board for mounting a semiconductor device according to the next invention, the inspection pads are printed on the back surface of the board.
【0017】次の発明にかかる半導体装置実装用プリン
ト基板にあっては、前記検査用パッドに代えて、前記の
各位置ズレ検出用パッドに対応し、前記位置ズレ検査用
パッドの分割された複数の領域がそれぞれ別個に接続さ
れた複数のスルーホールを前記基板に備えたことを特徴
とする。In the printed circuit board for mounting a semiconductor device according to the next invention, a plurality of divided positional shift inspection pads correspond to the respective positional shift detection pads instead of the inspection pads. Are provided on the substrate with a plurality of through holes each of which is separately connected.
【0018】[0018]
【発明の実施の形態】実施の形態1.図1は、本実施の
形態1のプリント基板の半導体装置実装部分の概要を示
した構成図である。図1において,9は基板、1は2つ
の互いに絶縁された領域からなり前記基板9の実装面上
にプリントされる位置ズレ検出用パッド、2は前記基板
9の実装面上にプリントされ位置ズレ検出用パッド1と
後述の検査用パッドに接続する内部配線、3は前記基板
9の実装面上にプリントされ位置ズレ検出用パッド1の
分割された領域がそれぞれ接続された一対の検査用パッ
ド、4は、図1では示されていない半導体装置の電極端
子が半田接合される、前記基板9の実装面上に等間隔の
格子状にプリントされた実装用パッド、10は前記位置
ズレ検出用パッド1、内部配線2、検査用パッド3及び
実装用パッド4より構成されるプリント基板の半導体装
置実装部分である。本実施の形態1では、半導体装置の
実装後に位置ズレ発生の検査を行うための検査用端子と
して、前記検査用パッド3を用いる。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to the first embodiment. In FIG. 1, reference numeral 9 denotes a substrate, and 1 denotes a position shift detecting pad which is composed of two mutually insulated regions and is printed on the mounting surface of the substrate 9; A pair of inspection pads printed on the mounting surface of the substrate 9 and connected to the divided areas of the misalignment detection pads 1; Reference numeral 4 denotes mounting pads printed on the mounting surface of the substrate 9 in a grid pattern at regular intervals on which the electrode terminals of the semiconductor device not shown in FIG. 1, a semiconductor device mounting portion of a printed circuit board including an internal wiring 2, an inspection pad 3, and a mounting pad 4. In the first embodiment, the inspection pad 3 is used as an inspection terminal for performing an inspection for occurrence of displacement after mounting the semiconductor device.
【0019】本実施の形態1のプリント基板の半導体装
置実装部分10にはBGAパッケージの半導体装置が実
装される。実装されるBGAパッケージの半導体装置
は、該半導体装置の下面に半球状の電極端子が格子状に
配列されている。前記電極端子数は、おおむね数百個と
多数であり、端子間のピッチ間隔は1mm程度であるの
が一般的である。この電極端子を半田接合するために、
基板9上には実装用パッド4が前記電極端子と同じピッ
チ間隔で格子状にプリントされている。なお図1では、
説明の簡単のため実装用パッド4は16個しか示してい
ないが、実際には半導体装置の電極端子数に応じた個数
がプリントされる。基板9の実装面上には、半導体装置
実装部分10やその他の必要なパターンがプリントされ
て、半導体装置やその他の部品が実装されるプリント基
板となる。A semiconductor device of a BGA package is mounted on the semiconductor device mounting portion 10 of the printed circuit board according to the first embodiment. In a semiconductor device of a BGA package to be mounted, hemispherical electrode terminals are arranged in a lattice on the lower surface of the semiconductor device. The number of the electrode terminals is generally as large as several hundreds, and the pitch interval between the terminals is generally about 1 mm. To solder this electrode terminal,
The mounting pads 4 are printed on the substrate 9 in a grid pattern at the same pitch as the electrode terminals. In FIG. 1,
Although only 16 mounting pads 4 are shown for simplicity of description, actually, the number corresponding to the number of electrode terminals of the semiconductor device is printed. The semiconductor device mounting portion 10 and other necessary patterns are printed on the mounting surface of the substrate 9 to form a printed board on which the semiconductor device and other components are mounted.
【0020】本実施の形態1の半導体装置実装部分10
では、格子状に配列された実装用パッド4の外側に各辺
1個ずつ位置ズレ検出用パッド1を配置する。当該位置
ズレ検出用パッド1は、直線上に配置された実装用パッ
ド4の延長線上に、最外郭の実装用パッド4から前記ピ
ッチ間隔と等しい距離に配置される。Semiconductor device mounting portion 10 of the first embodiment
In this embodiment, the misalignment detection pads 1 are arranged one on each side outside the mounting pads 4 arranged in a lattice. The misalignment detection pad 1 is arranged at a distance equal to the pitch interval from the outermost mounting pad 4 on an extension of the mounting pad 4 arranged linearly.
【0021】ここで、半導体装置の実装時に発生する位
置ズレは、溶解した半田の表面張力に起因するいわゆる
セルフアライメント効果によって、前記ピッチ間隔を最
小の単位として発生するものであり、前記ピッチ間隔よ
り小さな位置ズレが発生することはない。したがって、
半導体装置の実装時に位置ズレが発生した場合には、半
導体装置の電極端子は前記所定位置に配置されたいずれ
かの位置ズレ検出用パッド1に必ず接合される。Here, the misalignment that occurs during the mounting of the semiconductor device is caused by the so-called self-alignment effect caused by the surface tension of the melted solder, and is generated using the pitch interval as a minimum unit. No small displacement occurs. Therefore,
When a position shift occurs during mounting of the semiconductor device, the electrode terminal of the semiconductor device is always joined to any of the position shift detection pads 1 arranged at the predetermined position.
【0022】前記位置ズレ検出用パッド1はそれぞれ半
月形の2つの領域に分割されている。さらに分割された
領域はそれぞれ内部配線2によって別個の検査用パッド
3に接続されている。したがって、位置ズレ検出用パッ
ド1が半導体装置の電極端子と半田接合されておらず、
分割された領域相互間が半田バンプで接続されていない
状態では、1個の位置ズレ検出用パッドに接続された一
対の検査用パッド3間は導通しない。Each of the displacement detecting pads 1 is divided into two half-moon-shaped regions. Each of the divided areas is connected to a separate inspection pad 3 by an internal wiring 2. Therefore, the displacement detection pad 1 is not soldered to the electrode terminal of the semiconductor device,
In a state where the divided areas are not connected to each other by the solder bumps, the pair of inspection pads 3 connected to one misalignment detection pad does not conduct.
【0023】図2は、半導体装置が半導体装置実装部分
10上の正しい位置に実装され電極端子と実装パッドと
の間に位置ズレが発生していない場合について示した説
明図である。図2において、5は実装された半導体装
置、黒丸で明示された6は前記半導体装置の下面に配置
された電極端子を示す。図2では、説明のため半導体装
置の電極端子6、位置ズレ検出用パッド1及び実装用パ
ッド4が示されているが、これらは半導体装置5の下部
に隠れてしまうため、実際には半導体装置5の上方から
は見えない。FIG. 2 is an explanatory view showing a case where the semiconductor device is mounted at a correct position on the semiconductor device mounting portion 10 and no positional displacement occurs between the electrode terminal and the mounting pad. In FIG. 2, reference numeral 5 denotes a mounted semiconductor device, and reference numeral 6 denotes an electrode terminal arranged on the lower surface of the semiconductor device. In FIG. 2, the electrode terminal 6, the misalignment detection pad 1, and the mounting pad 4 of the semiconductor device are shown for explanation, but these are hidden under the semiconductor device 5. 5 cannot be seen from above.
【0024】図2に示すとおり、半導体装置が正しい位
置に実装され電極端子6と実装用パッド4とが位置ズレ
なく接合されている場合には、何れの位置ズレ検出用パ
ッド1も電極端子と接合されず全ての検査用パッド3で
導通しない。半導体装置実装後の位置ズレ検査では各検
査用パッド3の導通チェックが行われ、その結果、全て
の検査用パッド3で導通が無いことから半導体装置が位
置ズレなく正しい位置に実装されていることが確認され
る。As shown in FIG. 2, when the semiconductor device is mounted at a correct position and the electrode terminal 6 and the mounting pad 4 are joined without any positional deviation, any of the positional deviation detecting pads 1 is connected to the electrode terminal. It is not joined and does not conduct at all the test pads 3. In the position shift inspection after mounting the semiconductor device, the continuity check of each test pad 3 is performed. As a result, there is no continuity in all the test pads 3, so that the semiconductor device is mounted in a correct position without a position shift. Is confirmed.
【0025】次に、半導体装置の実装時に位置ズレが発
生した場合について図3に従って説明する。図3では、
半導体装置が半導体装置実装部分10上の正しい位置よ
りも図上で左上方に実装されており、半導体装置の電極
端子と実装用パッドとの間で位置ズレが生じている。こ
の場合には、格子状に配置された実装用パッド4の上方
及び左側に配置された位置ズレ検出用パッド1がそれぞ
れ半導体装置の電極端子6と接合される。Next, a case where a position shift occurs during mounting of the semiconductor device will be described with reference to FIG. In FIG.
The semiconductor device is mounted on the upper left side of the figure on the semiconductor device mounting portion 10 with respect to the correct position, and a positional shift occurs between the electrode terminal of the semiconductor device and the mounting pad. In this case, the misalignment detection pads 1 arranged above and on the left side of the mounting pads 4 arranged in a lattice are respectively joined to the electrode terminals 6 of the semiconductor device.
【0026】前述の通り電極端子6と半田接合された位
置ズレ検出用パッド1では分割された2つ領域が半田バ
ンプによって相互に接続されて、内部配線2を介して当
該検出用パッド1と接続されている一対の検査用パッド
3の間が導通する。したがって図3に示す場合には、図
上で実装用パッド4の上方及び左側に配置された位置ズ
レ検出用パッド1に対応する検査用パッド3がそれぞれ
導通することになる。半導体装置実装後の位置ズレ検査
では検査用パッド3の導通チェックが行われ、その結
果、実装用パッド4の上方及び左側の検査用パッド3に
導通があることから半導体装置の位置ズレが発生してい
ることが確認される。As described above, in the misalignment detection pad 1 soldered to the electrode terminal 6, the two divided areas are connected to each other by the solder bumps and connected to the detection pad 1 via the internal wiring 2. The conduction between the pair of test pads 3 is conducted. Therefore, in the case shown in FIG. 3, the inspection pads 3 corresponding to the misalignment detection pads 1 arranged above and on the left side of the mounting pad 4 in the figure become conductive. In the positional displacement inspection after mounting the semiconductor device, the continuity of the inspection pad 3 is checked. As a result, the continuity of the inspection pad 3 above and on the left side of the mounting pad 4 causes the semiconductor device to be displaced. It is confirmed that.
【0027】このような構成とすることで、本実施の形
態1のプリント基板では、電極端子が半導体装置のパッ
ケージ下面に配置され、電極端子6及び半導体装置実装
部分10の実装用パッド4の位置が直接確認できない場
合であってもその位置ズレを容易に検出することができ
る。また、実装する半導体装置の電極端子6の数が多数
であっても、位置ズレ検査用パッド1の数は実装用パッ
ド4の外側に上下左右各1個ずつ合計4個あれば足り、
プリント基板上の配線面積の増大を抑えることができる
とともに、検査時の導通チェックの回数も最小限に抑え
ることができる。With this configuration, in the printed circuit board according to the first embodiment, the electrode terminals are arranged on the lower surface of the package of the semiconductor device, and the positions of the electrode terminals 6 and the mounting pads 4 of the semiconductor device mounting portion 10 are determined. Can not be directly confirmed, the positional deviation can be easily detected. In addition, even if the number of electrode terminals 6 of the semiconductor device to be mounted is large, the number of positional displacement inspection pads 1 only needs to be four outside the mounting pad 4, one each for upper, lower, left and right,
An increase in the wiring area on the printed circuit board can be suppressed, and the number of continuity checks at the time of inspection can be minimized.
【0028】また、半導体装置がプリント基板上の正し
い位置に実装された場合には、位置ズレ検出のために配
された位置ズレ検出用パッド1、内部配線2及び検査用
パッド3は、半導体装置の電極端子及び他の信号線に接
続されない。したがって、半導体装置が実際に動作する
際には、前記位置ズレ検出用パッド1、内部配線2及び
検査用パッド3は信号の干渉等を起こす要因とはならず
半導体装置の動作に影響を与えないといった効果があ
る。When the semiconductor device is mounted at a correct position on the printed circuit board, the misalignment detection pad 1, the internal wiring 2, and the inspection pad 3 arranged for misalignment detection are connected to the semiconductor device. Connected to other electrode terminals and other signal lines. Therefore, when the semiconductor device actually operates, the misalignment detection pad 1, the internal wiring 2, and the inspection pad 3 do not cause signal interference or the like and do not affect the operation of the semiconductor device. There is such an effect.
【0029】なお、前記実施の形態1では、位置ズレ検
出用パッド1は格子状に配置された実装用パッド4の外
側に上下左右各辺に1個ずつ配置されていたが、これは
各辺1個に限定されるものではなく一辺に2個以上配置
される構成であってもよい。また前述の位置ズレ検出用
パッド1は半月形の2つの領域に分割されているが、分
割される領域の形状はこれに限定されるものではなく、
半田バンプが接合されることにより2つの領域が互いに
接続される形状であれば他の形状であってもよい。In the first embodiment, the misalignment detecting pads 1 are arranged one by one on each of the upper, lower, left and right sides outside the mounting pads 4 arranged in a lattice. The configuration is not limited to one, but may be a configuration in which two or more are arranged on one side. Further, the above-described position shift detection pad 1 is divided into two half-moon-shaped regions, but the shape of the divided region is not limited to this.
Other shapes may be used as long as the two regions are connected to each other by joining the solder bumps.
【0030】実施の形態2.本実施の形態2では、全て
の位置ズレ検出用パッドの2つに分割された領域の一方
を1個の検査用パッドに接続し他方の領域を別の1個の
検査用パッドに接続することにより、全ての位置ズレ検
出用パッドの半田バンプによる接続の有無を一対の検査
用パッドの導通チェックで確認可能とする。Embodiment 2 FIG. In the second embodiment, one of the two divided regions of all the displacement detection pads is connected to one inspection pad, and the other region is connected to another inspection pad. Accordingly, the presence or absence of connection of all the displacement detection pads by the solder bumps can be confirmed by the continuity check of the pair of inspection pads.
【0031】図4は、本実施の形態2のプリント基板の
半導体装置実装部分のプリントパターンを示した構成図
である。図4において、7は各位置ズレ検出用パッドの
分割された領域と検査用パッドとを接続する内部配線で
ある。本実施の形態では、半導体装置実装部10に2個
一対の検査用パッド3を設け、当該検査用パッド3に前
記内部配線7を介して複数の位置ズレ検出用パッド1の
2つに分割された領域の夫々を接続する。すなわち、前
記2つに分割された領域の一方は図4において実線で示
す内部配線7によって1個の検査用パッド3に接続さ
れ、他方の領域は図4において破線で示す内部配線7に
よって別の1個の検査用パッド3に接続される。なお本
実施の形態2は、全ての位置ズレ検査用パッド1を内部
配線7を介して一対の検査用パッド3に接続するもので
あり、このほかの構成要素は前述の実施の形態1と同じ
であるため同一の符号を付して説明を省略する。FIG. 4 is a configuration diagram showing a print pattern of a semiconductor device mounting portion of the printed circuit board according to the second embodiment. In FIG. 4, reference numeral 7 denotes an internal wiring for connecting the divided area of each position shift detection pad and the inspection pad. In the present embodiment, two pairs of inspection pads 3 are provided on the semiconductor device mounting portion 10, and the inspection pads 3 are divided into two of the plurality of misalignment detection pads 1 via the internal wiring 7. Connected to each other. That is, one of the two divided areas is connected to one inspection pad 3 by an internal wiring 7 shown by a solid line in FIG. 4, and the other area is connected by another internal wiring 7 shown by a broken line in FIG. It is connected to one inspection pad 3. In the second embodiment, all the positional displacement inspection pads 1 are connected to the pair of inspection pads 3 via the internal wiring 7, and other components are the same as those in the first embodiment. Therefore, the same reference numerals are given and the description is omitted.
【0032】以下、上記のように構成される本実施の形
態2のプリント基板による半導体装置の位置ズレ検出の
方法について示す。まず、半導体装置がプリント基板上
の正しい位置に実装された場合には、実装用パッド4の
外側に配置された複数の位置ズレ検出用パッド1は何れ
も半田接合されず、各位置ズレ検出用パッド1の分割さ
れた領域は半田バンプによって接続されない。したがっ
て、前記検査用パッド3の導通チェックを行っても導通
は確認されないため、位置ズレが発生していないと判定
される。Hereinafter, a method of detecting a positional shift of a semiconductor device using the printed circuit board according to the second embodiment configured as described above will be described. First, when the semiconductor device is mounted at a correct position on the printed circuit board, none of the plurality of misalignment detecting pads 1 arranged outside the mounting pads 4 are soldered, and The divided areas of the pad 1 are not connected by the solder bump. Therefore, even if the continuity check of the inspection pad 3 is performed, the continuity is not confirmed, so that it is determined that the positional shift has not occurred.
【0033】一方、半導体装置が基板上の正しい位置に
実装されなかった場合には、前記位置ズレ検出用パッド
の何れかが半導体装置の電極端子と半田接合され分割さ
れた領域間が半田バンプにより接続される。この場合、
前記検査用パッド3の導通チェックを行うと導通が確認
されて位置ズレの発生が検出される。On the other hand, when the semiconductor device is not mounted at the correct position on the substrate, one of the misalignment detecting pads is soldered to the electrode terminal of the semiconductor device and the divided areas are solder bumped. Connected. in this case,
When the continuity check of the inspection pad 3 is performed, the continuity is confirmed, and the occurrence of the displacement is detected.
【0034】このような構成とすることにより、本実施
の形態2のプリント基板では、電極端子が半導体装置の
下面にあって電極端子と実装用パッドの位置関係を直接
確認できない場合であっても、実装時の位置ズレを容易
に検出することが可能なプリント基板を提供することが
できる。また、全ての位置ズレ検査用パッドが一対の検
査用パッドに接続されているので、位置ズレ発生の有無
を一度の導通チェックで確認することができ検査に要す
る作業工程を削減することができると同時に、検査用パ
ッド3の配置に要する面積を削減するといった効果を奏
する。With this configuration, in the printed circuit board according to the second embodiment, even if the electrode terminals are on the lower surface of the semiconductor device and the positional relationship between the electrode terminals and the mounting pads cannot be directly confirmed. In addition, it is possible to provide a printed circuit board capable of easily detecting a positional deviation during mounting. Further, since all the displacement inspection pads are connected to the pair of inspection pads, the presence / absence of the displacement can be confirmed by a single conduction check, and the number of work steps required for the inspection can be reduced. At the same time, there is an effect that the area required for disposing the inspection pads 3 is reduced.
【0035】実施の形態3.本実施の形態3では、検査
用パッド3をプリント基板の裏面に配置することによ
り、プリント基板の実装面上の検査用パッドの配置に要
する面積を削減する。Embodiment 3 FIG. In the third embodiment, by arranging the inspection pads 3 on the back surface of the printed board, the area required for arranging the inspection pads on the mounting surface of the printed board is reduced.
【0036】図5は、本実施の形態3のプリント基板の
半導体装置実装部分の概要を示した構成図である。図5
(a)に示す基板9の実装面には、等間隔の格子状に配
置された実装用パッド4の外側の上下左右各辺に1個ず
つ位置ズレ検出用パッド1がプリントされる。FIG. 5 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to the third embodiment. FIG.
On the mounting surface of the substrate 9 shown in (a), one misalignment detection pad 1 is printed on each of the upper, lower, left and right sides outside the mounting pads 4 arranged in a grid pattern at equal intervals.
【0037】一方、図5(b)に示す基板9の裏面に
は、前記の各位置ズレ検出用パッド1に対応する検査用
パッド3がプリントされている。当該検査用パッド3
は、実装面上で前記実装用パッド4及び位置ズレ検検出
用パッド1がプリントされた半導体装置実装部分10の
内側にあたる部分にプリントされる。On the other hand, on the back surface of the substrate 9 shown in FIG. 5B, the inspection pads 3 corresponding to the above-mentioned misalignment detection pads 1 are printed. The inspection pad 3
Is printed on a portion inside the semiconductor device mounting portion 10 on which the mounting pad 4 and the misalignment detection and detection pad 1 are printed on the mounting surface.
【0038】各位置ズレ検査用パッド1の分割された領
域とこれに対応する前記検査用パッド3とは、図5
(c)の半導体装置実装部分10の断面に示された通
り、基板9を貫通する内部配線2によって互いに接続さ
れる。なお、このほかの構成要素は前述の実施の形態1
と同じであるため同一の符号を付して説明を省略する。The divided area of each position shift inspection pad 1 and the corresponding inspection pad 3 are shown in FIG.
As shown in the cross section of the semiconductor device mounting portion 10 in (c), they are connected to each other by the internal wiring 2 penetrating the substrate 9. The other components are the same as those of the first embodiment.
Therefore, the same reference numerals are given and the description is omitted.
【0039】以上のような構成とすることで、実施の形
態3では、検査用パッド3をプリント基板の裏面に設け
て、位置ズレ検出のために必要となる実装面上の配線面
積の増加を小さくすることが可能であり、部品実装密度
が高い場合であっても半導体装置の位置ズレ検査を容易
に行うことができるプリント基板を得ることができる。With the above-described configuration, in the third embodiment, the inspection pads 3 are provided on the back surface of the printed circuit board to reduce the increase in the wiring area on the mounting surface required for detecting the positional deviation. It is possible to obtain a printed circuit board that can be reduced in size and that can easily perform a positional displacement inspection of a semiconductor device even when the component mounting density is high.
【0040】なお上記実施の形態3では、検査用パッド
3は、基板9の裏面上で、半導体装置実装部分10の内
側にあたる部分にプリントされているが、これは前記部
分に限定されるものではなく、該半導体装置実装部分1
0に隣接して配置される電子部品の実装に要する接合構
造によっては、同じく基板9の裏面上であって、実装面
上で前記実装用パッド4及び位置ズレ検検出用パッド1
がプリントされた半導体装置実装部分10の外側にあた
る部分にプリントされることによっても同様の効果を得
ることが可能である。In the third embodiment, the inspection pad 3 is printed on the inside of the semiconductor device mounting portion 10 on the back surface of the substrate 9, but this is not limited to the above-mentioned portion. And the semiconductor device mounting part 1
The mounting pad 4 and the misalignment detection and detection pad 1 on the mounting surface also on the back surface of the substrate 9, depending on the bonding structure required for mounting the electronic component disposed adjacent to the electronic component 0.
The same effect can be obtained by printing on a portion outside the printed semiconductor device mounting portion 10.
【0041】実施の形態4.図6は、本実施の形態4の
プリント基板の半導体装置実装部分の概要を示した構成
図である。図6において、プリント基板の実装面には、
実装用パッド4の格子状の配列の外側に位置ズレ検出用
パッド1が配置されている。8は、前記の各位置ズレ検
出用パッド1に対応した2個で一対のスルーホールであ
る。本実施の形態4では、半導体装置の実装後に位置ズ
レ発生の検査を行うための検査用端子として前記スルー
ホール8を用いる。各位置ズレ検出用パッド1の分割さ
れた領域は内部配線2によってそれぞれ別個のスルーホ
ール8に接続されている。当該スルーホール8の内径
は、後述の導通チェックに用いる検査機器の検査用電極
端子が挿入しやすいような大きさに設定される。なお、
このほかの構成要素は前述の実施の形態1と同じである
ため同一の符号を付して説明を省略する。Embodiment 4 FIG. FIG. 6 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to the fourth embodiment. In FIG. 6, on the mounting surface of the printed circuit board,
The misalignment detection pads 1 are arranged outside the grid-like arrangement of the mounting pads 4. Reference numeral 8 denotes a pair of two through holes corresponding to the above-described misalignment detection pads 1. In the fourth embodiment, the through-hole 8 is used as an inspection terminal for inspecting the occurrence of displacement after mounting the semiconductor device. The divided areas of the position shift detection pads 1 are connected to separate through holes 8 by the internal wiring 2. The inside diameter of the through hole 8 is set to a size that allows easy insertion of an inspection electrode terminal of an inspection device used for a continuity check described later. In addition,
The other components are the same as those in the first embodiment, and thus the same reference numerals are given and the description is omitted.
【0042】半導体装置実装後に位置ズレ検査では、前
記一対のスルーホール8に検査機器の検査用電極端子を
挿入し導通チェックを行う。その結果、全ての位置ズレ
検査用パッド1に対応したスルーホール8の対で導通が
無い場合には半導体装置が位置ズレなく正しい位置に実
装されていると判定され、いずれかのスルーホール8の
対で導通がある場合には半導体装置の位置ズレが発生し
ていると判定される。In the positional displacement inspection after the mounting of the semiconductor device, an inspection electrode terminal of an inspection device is inserted into the pair of through holes 8 to check the continuity. As a result, if there is no conduction in the pair of through holes 8 corresponding to all the positional displacement inspection pads 1, it is determined that the semiconductor device is mounted at a correct position without positional displacement, and any of the through holes 8 When there is conduction in the pair, it is determined that the position shift of the semiconductor device has occurred.
【0043】このような構成とすることで、実施の形態
4のプリント基板では、検査用端子として各位置ズレ検
出用パッドに接続されたスルーホールを設けたことによ
り、半導体装置実装後の位置ズレ検査のため導通チェッ
クを行う際に検査機器の接続が容易であるとともに、プ
リント基板の実装面及び裏面の双方から位置ズレ検査の
ための導通チェックを行うことができ、検査時の作業効
率を高めるといった効果を奏する。さらに前記スルーホ
ールに検査用のピンを立てて検査することにより検査の
作業効率を一層高めることも可能である。With such a configuration, in the printed circuit board according to the fourth embodiment, the through holes connected to the respective displacement detection pads are provided as inspection terminals, so that the displacement after mounting the semiconductor device is achieved. When conducting a continuity check for inspection, it is easy to connect inspection equipment, and a continuity check for positional deviation inspection can be performed from both the mounting surface and the back surface of the printed circuit board, thereby increasing the work efficiency at the time of inspection. This has the effect. Further, the inspection work efficiency can be further improved by performing an inspection by setting an inspection pin in the through hole.
【0044】[0044]
【発明の効果】以上のように、本発明にかかる半導体装
置実装用プリント基板では、格子状に配置された実装用
パッドの外側の所定位置に、互いに絶縁された複数の領
域に分割された位置ズレ検出用パッドを配置し、さらに
各位置ズレ検出用パッドに対応した検査用パッドを設け
る構成としたことにより、実装時に半導体装置の位置ズ
レが発生した場合には、何れかの位置ズレ検出用パッド
に半導体装置の電極端子が接合されるので、当該位置ズ
レ検出用パッドの分割された領域が半田バンプによって
互いに接続され対応する検査用パッド間が導通する。し
たがって、本発明によれば、前記検査用パッドの導通チ
ェックを行うことにより半導体装置の位置ズレの有無を
確認することが可能であり、半導体装置の電極端子及び
プリント基板の実装用パッドが半導体装置の下面に隠れ
てしまうBGAパッケージ実装やフリップ接合実装であ
っても、実装時の位置ズレを容易に検出することが可能
な半導体装置実装用プリント基板を提供することが可能
である。As described above, in the printed circuit board for mounting a semiconductor device according to the present invention, the position divided into a plurality of mutually insulated regions is provided at a predetermined position outside the mounting pads arranged in a grid. A misalignment detection pad is arranged and an inspection pad corresponding to each misalignment detection pad is provided. If a misalignment of the semiconductor device occurs during mounting, any of the misalignment detection pads is used. Since the electrode terminals of the semiconductor device are joined to the pads, the divided areas of the position shift detection pads are connected to each other by solder bumps, and the corresponding test pads are electrically connected. Therefore, according to the present invention, it is possible to confirm the presence / absence of misalignment of the semiconductor device by checking the continuity of the inspection pad. It is possible to provide a printed circuit board for mounting a semiconductor device, which can easily detect a positional deviation at the time of mounting even in a BGA package mounting or flip bonding mounting hidden behind the lower surface of the semiconductor device.
【0045】また、少なくとも一対の検査用パッドを設
け、そのうちの一方の検査用パッドに、複数の位置ズレ
検出用パッドの分割された領域の一方を接続し、他方の
検査用パッドに、前記複数の位置ズレ検出用パッドの他
方の領域を接続するような構成としたことにより、検査
用パッドの個数を削減しその設置に要する配線面積を削
減するとともに、検査用パッド間の導通チェックの回数
を削減し容易に位置ズレ検査を行うことが可能な半導体
装置実装用プリント基板を提供することができる。Further, at least one pair of test pads is provided, one of the test pads is connected to one of the divided regions of the plurality of misalignment detection pads, and the other test pad is connected to the plurality of test pads. By connecting the other area of the misalignment detection pad to the other area, the number of inspection pads is reduced, the wiring area required for the installation is reduced, and the number of continuity checks between the inspection pads is reduced. It is possible to provide a printed circuit board for mounting a semiconductor device, which can reduce and easily perform a displacement inspection.
【0046】また、前記検査用パッドを該半導体装置実
装用プリント基板の裏面に配置したことにより、実装面
上の前記検査用パッドの配置に要する面積を削減して、
位置ズレ検出に必要となる実装面上の配線面積の増加を
小さくすることが可能であり、部品実装密度が高い場合
であっても半導体装置の位置ズレ検査を容易に行い得る
半導体装置実装用プリント基板を提供することができ
る。Further, since the inspection pads are arranged on the back surface of the printed circuit board for mounting the semiconductor device, the area required for disposing the inspection pads on the mounting surface can be reduced.
It is possible to reduce the increase in the wiring area on the mounting surface required for detecting the displacement, and to easily perform the displacement inspection of the semiconductor device even when the component mounting density is high. A substrate can be provided.
【0047】また、前記検査用パッドに代えてスルーホ
ールを備えたことにより、位置ズレ検査で行われる導通
チェックの際には検査機器の検査用電極端子の接続が容
易となり、検査に要する作業効率を高めることが可能な
半導体装置実装用プリント基板を提供することができ
る。Further, the provision of through holes in place of the inspection pads facilitates connection of the inspection electrode terminals of the inspection equipment at the time of the continuity check performed in the positional deviation inspection, and the work efficiency required for the inspection. Can be provided.
【図1】 本発明の実施の形態1のプリント基板の半導
体装置実装部分の概要を示した構成図である。FIG. 1 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to a first embodiment of the present invention.
【図2】 本発明の実施の形態1の半導体装置実装部分
に半導体装置が正常に接合された場合をを示した説明図
である。FIG. 2 is an explanatory diagram showing a case where the semiconductor device is normally bonded to the semiconductor device mounting portion according to the first embodiment of the present invention.
【図3】 本発明の実施の形態1の半導体装置実装部分
に半導体装置が位置ズレを含んで接合された場合をを示
した説明図である。FIG. 3 is an explanatory diagram showing a case where the semiconductor device is bonded to the semiconductor device mounting portion according to the first embodiment of the present invention while including a positional shift;
【図4】 本発明の実施の形態2のプリント基板の半導
体装置実装部分の概要を示した構成図である。FIG. 4 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to a second embodiment of the present invention.
【図5】 本発明の実施の形態3のプリント基板の半導
体装置実装部分の概要を示した構成図である。FIG. 5 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to a third embodiment of the present invention.
【図6】 本発明の実施の形態4のプリント基板の半導
体装置実装部分の概要を示した構成図である。FIG. 6 is a configuration diagram showing an outline of a semiconductor device mounting portion of a printed circuit board according to a fourth embodiment of the present invention.
【図7】 従来の半導体装置の実装時の位置ズレを検出
する検査装置の構成図である。FIG. 7 is a configuration diagram of a conventional inspection device that detects a positional shift when a semiconductor device is mounted.
1 位置ズレ検出用パッド 2、7 内部配線 3 検査用パッド 4 実装用パッド 5 半導体装置 6 半導体装置の電極端子 8 スルーホール 9 基板 10 半導体装置実装部分 11 プリント基板 12 画像入力部 13 画像処理部 14 実装不良検出処理部 DESCRIPTION OF SYMBOLS 1 Position shift detection pad 2, 7 Internal wiring 3 Inspection pad 4 Mounting pad 5 Semiconductor device 6 Electrode terminal of semiconductor device 8 Through hole 9 Substrate 10 Semiconductor device mounting portion 11 Printed substrate 12 Image input unit 13 Image processing unit 14 Mounting failure detection processing unit
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 13/08 H01L 23/12 L ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H05K 13/08 H01L 23/12 L
Claims (4)
の電極端子が接合される等ピッチ間隔の格子状に形成さ
れた複数の実装用パッドと、 同じく前記基板の実装面でかつ前記実装用パッドの格子
状の配列の各4辺の外側に、前記実装用パッドの直線状
の配列の延長上で前記格子状の配列の最外郭の実装用パ
ッドから前記ピッチ間隔にある位置にプリントされた、
互いに絶縁された複数の領域からなる複数の位置ズレ検
出用パッドと、 同じく前記基板に備えられ、前記の各位置ズレ検出用パ
ッドに対応し、前記位置ズレ検出用パッドの分割された
複数の領域がそれぞれ別個に接続された複数の検査用端
子と、を備えたことを特徴とする半導体装置実装用プリ
ント基板。A plurality of mounting pads printed on a mounting surface of a substrate and formed in a grid pattern at equal pitches to which electrode terminals of a semiconductor device are joined; and a mounting pad also on the mounting surface of the substrate. Outside of each of the four sides of the lattice-shaped array of the above-mentioned grid-shaped array, printed at a position at the pitch interval from the outermost mounting pads of the lattice-shaped array on the extension of the linear array of the mounting pads,
A plurality of misregistration detection pads including a plurality of regions insulated from each other; and a plurality of divided regions of the misregistration detection pads which are also provided on the substrate and correspond to the misalignment detection pads. And a plurality of inspection terminals, each of which is separately connected.
え、前記検査用端子の一方には、複数の位置ズレ検出用
パッドの分割された領域の一方が接続され、前記検査用
端子の他方には、前記複数の位置ズレ検出用パッドの他
方の領域が接続された構成とされたことを特徴とする、
請求項1に記載の半導体装置実装用プリント基板。2. A method according to claim 1, wherein at least two pairs of the inspection terminals are provided, and one of the inspection terminals is connected to one of divided regions of a plurality of misalignment detection pads, and the other of the inspection terminals is connected to the other of the inspection terminals. Is characterized in that the other region of the plurality of displacement detection pads are connected to each other,
A printed circuit board for mounting a semiconductor device according to claim 1.
リントされた構成とされたことを特徴とする、請求項1
に記載の半導体装置実装用プリント基板。3. The inspection terminal according to claim 1, wherein the inspection terminal is printed on a back surface of the substrate.
A printed circuit board for mounting a semiconductor device according to item 1.
ことを特徴とする、請求項1に記載の半導体装置実装用
プリント基板。4. The printed circuit board according to claim 1, wherein the inspection terminal has a through hole.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000115076A JP2001298244A (en) | 2000-04-17 | 2000-04-17 | Printed board for mounting semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000115076A JP2001298244A (en) | 2000-04-17 | 2000-04-17 | Printed board for mounting semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001298244A true JP2001298244A (en) | 2001-10-26 |
Family
ID=18626784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000115076A Pending JP2001298244A (en) | 2000-04-17 | 2000-04-17 | Printed board for mounting semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001298244A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008014742A1 (en) * | 2008-03-18 | 2009-09-24 | Qimonda Ag | Arrangement for flip-chip-dry construction, has integrated switching circuit with multiple solder contact elements and support, on which integrated switching circuit is positioned |
JP2012049480A (en) * | 2010-08-30 | 2012-03-08 | Sharp Corp | Semiconductor device, inspection method of the same and electrical equipment |
CN105939569A (en) * | 2016-06-28 | 2016-09-14 | 广东欧珀移动通信有限公司 | Printed circuit board (PCB) component and mobile terminal therewith |
-
2000
- 2000-04-17 JP JP2000115076A patent/JP2001298244A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008014742A1 (en) * | 2008-03-18 | 2009-09-24 | Qimonda Ag | Arrangement for flip-chip-dry construction, has integrated switching circuit with multiple solder contact elements and support, on which integrated switching circuit is positioned |
JP2012049480A (en) * | 2010-08-30 | 2012-03-08 | Sharp Corp | Semiconductor device, inspection method of the same and electrical equipment |
CN105939569A (en) * | 2016-06-28 | 2016-09-14 | 广东欧珀移动通信有限公司 | Printed circuit board (PCB) component and mobile terminal therewith |
CN105939569B (en) * | 2016-06-28 | 2018-07-17 | 广东欧珀移动通信有限公司 | Pcb board component and mobile terminal with it |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8248091B2 (en) | Universal array type probe card design for semiconductor device testing | |
US6717263B2 (en) | Semiconductor device having contact opening smaller than test probe, and manufacturing process and inspecting method thereof | |
JP3459765B2 (en) | Mounting inspection system | |
KR20090063104A (en) | Semiconductor package | |
US7283373B2 (en) | Electronic device | |
JP2001298244A (en) | Printed board for mounting semiconductor device | |
JP3214420B2 (en) | Film carrier type semiconductor device, inspection probe head, and alignment method | |
JP2007266501A (en) | Semiconductor device mounting method and mounting substrate | |
JP3471208B2 (en) | Electronic components | |
JP3174536B2 (en) | How to check the soldering condition | |
JP3178784B2 (en) | Inspection apparatus and inspection method for semiconductor package substrate | |
TWI246751B (en) | IC package, inspection method of IC package mounting body, repairing method of IC package mounting body, and inspection pin for IC package mounting body | |
JP3722325B2 (en) | Surface mount electronic component, wiring board, mounting board, and mounting method | |
JPH01215034A (en) | Semiconductor device | |
US20130125392A1 (en) | Mounting of Components Using Solder Paste Fiducials | |
JP3592180B2 (en) | Electronic component mount | |
JP2009070998A (en) | Face-down mounting electronic component, circuit board, and semiconductor device | |
KR100716805B1 (en) | Printed Circuit Board for Semiconductor Package and Connection Inspection Method Using the Same | |
JP2627213B2 (en) | Method of detecting pattern deviation of printed wiring board | |
TWI771567B (en) | Circuit board and method of manufacturing the same | |
JPH1154562A (en) | Semiconductor package | |
JP2000174161A (en) | Flexible substrate and method for mounting semiconductor device using the same | |
JP2008232769A (en) | Electronic device and determining method of connection quality using it | |
JPH08306747A (en) | Inspection method for semiconductor device and probe card being employed in inspection | |
JP3167681B2 (en) | Electronic circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040629 |