JP3592180B2 - Electronic component mount - Google Patents
Electronic component mount Download PDFInfo
- Publication number
- JP3592180B2 JP3592180B2 JP2000050351A JP2000050351A JP3592180B2 JP 3592180 B2 JP3592180 B2 JP 3592180B2 JP 2000050351 A JP2000050351 A JP 2000050351A JP 2000050351 A JP2000050351 A JP 2000050351A JP 3592180 B2 JP3592180 B2 JP 3592180B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- pad
- solder
- check
- check pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、BGA(Ball Grid Array)、CSP(Chip Scale/Size Package)型の電子部品がプリント配線基板に実装される電子部品実装体に関し、さらに詳述すれば、電子部品が正常に実装されているかを容易に検査することができる電子部品実装体に関する。
【0002】
【従来の技術】
BGA型、CSP型等の電子部品をプリント配線基板に実装すると、電子部品がプリント配線基板上に正常に実装されているか、すなわち、プリント配線基板の半田接続パッドと、電子部品の半田ボール(半田バンプ)とが正常に接続されているかを検査する必要がある。この場合には、通常、JTAG(Joint Test Action Group)端子を用いて行われるバンダリスキャンテスト等によって、全ての端子の接続状態が検査されている。
【0003】
しかし、このような方法では、検査器具が高価であり、しかも、検査専用プログラムの開発が必要である等の問題があり、より簡易な実装検査方法が要望されている。
【0004】
BGA型あるいはCSP型の電子部品をプリント配線基板に実装する場合、各コーナー部分における半田ボールと半田パッドとの接続が、しばしば問題になる。
【0005】
このために、特開平11−26903号公報には、BGA型の電子部品が実装される実装基板の各コーナー部に、接続確認用の一対の半田バンプをそれぞれ設けて、電子部品が実装された後に、各半田バンプに基づいて、電子部品が正常に実装されているかを確認する方法が開示されている。この場合、接続確認用の一対の半田バンプの間隔が、他の半田バンプの配置間隔よりも狭く形成されており、半田バンプの溶融によって、相互に導通されるようになっている。
【0006】
このような構成では、接続確認用の一対の半田バンプの間隔が狭くなっているために、半田バンプの表面張力等によって、各半田バンプ同士が、溶融される前に、導通状態になるおそれがある。このような問題を回避するためには、半田バンプを精度よく形成する必要があるが、半田バンプを精度よく形成することは容易ではなく、また、コストアップを招くおそれもある。さらに、実装基板上に電子部品が実装された後に、接続確認のための導通検査を実施するためには、電子部品の表面に検査用の端子を設ける必要もある。
【0007】
特開平11−54881号公報には、BGA型の電子部品に接続確認用の半田バンプを設けるとともに、実装基板にも、その半田パッドに接続される接続確認のためのチェック用パッドを設ける構成が開示されている。この場合、接続確認用の半田バンプは、他の半田バンプよりも小さく形成されており、接続用半田バンプがチェック用パッドと接続されることによって、他の半田バンプおよびパッドも接続されたものと判断するようになっている。
【0008】
このような構成も、接続確認用の半田バンプを他の半田バンプよりも小さく形成する必要があり、その形成が容易ではなく、また、コストアップを招くおそれもある。さらに、実装基板上に電子部品が実装された後に、接続確認のための導通検査を実施するためには、電子部品の表面に検査用の端子を設ける必要もある。また、接続確認用の半田バンプに対して、他の半田バンプが大きくなっているために、他の半田バンプが実装基板におけるパッドに接続された場合に大きく変形するおそれがある。このように半田バンプが大きく変形すると、隣接する他の半田パッド同士が導通状態になる。
【0009】
特開平11−87003号公報には、各コーナー部における半田ボールと半田接続パッドとの接続状態を検査することにより、全ての半田ボールと半田パッドとの検査に代用する実装検査システムが開示されている。このような実装検査システムによって、短時間で、しかも、低コストで、電子部品の実装状態を検査することができる。
【0010】
図6は、このような実装検査システムに使用されるBGA型またはCPS型の電子部品の一例を示す表面図である。この電子部品30は、内部配線板35の表面上に、LSIチップ32が搭載されており、LSIチップ32表面に設けられたIO_BUFFER32aと内部配線板35とが、ボンディングワイヤ34によってワイヤーボンディングされている。そして、LSIチップ32が、ボンディングワイヤ34とともに樹脂にて封止されて方形パッケージとされている。
【0011】
図7は、その電子部品の裏面図である。内部配線板35の裏面には、多数の半田ボール23が、LSIチップ32が設けられた中央部を除く周縁部に沿って四角形の枠状に設けられている。なお、各半田ボール23は、縦方向に沿って順番に付けられたアルファベットと、横方向に沿って順番に付けられた番号とによって、それぞれが特定されるようになっている。
【0012】
内部配線板35の各コーナー部に配置された1つの半田ボール22に対してそれぞれ隣接して配置された一対の半田ボール23(黒丸で示す)、すなわち、「A−2」および「B−1」、「A−34」および「B−35」、「AP−1」および「AR−2」、「AP−35」および「AR−34」にてそれぞれ示される各一対の半田ボール23同士が、内部配線板15の裏面に沿って設けられた配線パターン24によって、それぞれ相互に接続されている。また、縦方向に対向した各コーナー部における一方の半田ボール23同士、すなわち、「B−1」の半田ボール23と、「AP−1」の半田ボール23とが、配線パターン24aによって接続されるとともに、「B−35」の半田ボール23と、「AP−35」の半田ボール23とが、配線パターン24aによって接続されている。
【0013】
図8は、このような電子部品30が実装されるプリント配線基板26の表面図である。プリント配線基板26の表面には、電子部品30の内部配線板35の裏面に設けられた各半田ボール22および23に対応した半田接続パッド36および29がそれぞれ設けられている。また、プリント配線基板26の表面には、実装される電子部品30の外形に対応した四角形の表示線がシルク印刷によって形成された外形シルク表示31が設けられており、この外形シルク表示31によって、電子部品30の実装位置が示されている。
【0014】
プリント配線基板26の表面には、実装される電子部品30(図6および図7参照)に設けられた各半田ボール22および23(図6および図7参照)と、プリント配線基板26に設けられた各半田接続パッド36および29とを、それぞれ特定するための番号およびアルファベットがシルク印刷によってそれぞれ形成されたシルク表示20aおよび20bがそれぞれ設けられている。
【0015】
プリント配線基板26の表面には、外形シルク表示31の外側であって、外形シルク表示31を形成する4本の外形線の中央部に対応して、一対のチェックパッド27がそれぞれ設けられている。各チェックパッド27には、プリント配線基板26の表面に、外形シルク表示31を形成する各外形線に沿ってそれぞれ設けられた配線パターン28の一方の端部が、それぞれ接続されている。各配線パターン28の他方の端部は、外形シルク表示31の各コーナー部にそれぞれ配置された半田接続パッド29にそれぞれ接続されている。配線パターン28がそれぞれ接続される各半田接続パッド29は、電子部品30における内部配線板35の各コーナー部にそれぞれ設けられた各半田ボール23にそれぞれ対応している。
【0016】
各チェックパッド27の近傍には、それぞれのチェックパッド27を特定するためのシルク表示20cが、シルク印刷によって形成されている。外形シルク表示31における横方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド27は、「CHECK PAD_A」および「CHECK PAD_B」と、それぞれシルク表示20cによって表示されており、これらの各チェックパッド27に対向して配置された一対のチェックパッド27は、「CHECK PAD_F」および「CHECK PAD_E」と、それぞれシルク表示20cによって表示されている。
【0017】
さらに、外形シルク表示31における縦方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド27は、「CHECK PAD_C」および「CHECK PAD_D」と、それぞれシルク表示20cによって表示されており、これらの各チェックパッド27に対向して配置された一対のチェックパッド27は、「CHECK PAD_H」および「CHECK PAD_G」と、それぞれシルク表示20cによって表示されている。
【0018】
図9は、電子部品30がプリント配線基板26に実装された状態における各半田接続パッド29の状態を示す平面図である。電子部品30がプリント配線基板26に正常に実装されると、電子部品30の裏面に設けられた各半田ボール22および23と、プリント配線基板26の表面に設けられた各半田接続パッド36および29とが、それぞれ相互に接続される。
【0019】
電子部品30がプリント配線基板26に実装されると、電子部品30が正常に実装されているかが検査される。例えば、「A−34」および「B−35」によって示される半田ボール23と、同様に「A−34」および「B−35」によって示される半田接続パッド29とが、正常に接続されているかを検査する場合には、「CHECK PAD_B」表示のチェックパッド27と、「CHECK PAD_C」表示のチェックパッド27との間の導通が検査される。同様に、他の一対のチェックパッド27同士の導通も検査される。
【0020】
【発明が解決しようとする課題】
このような構成の実装検査システムでは、方形状の電子部品30における一対の辺に沿って配線パターン24aをそれぞれ設ける必要がある。これらの配線パターン24aは、内部配線板35上において、半田ボール22の外側に設けるか、積層構造にする必要があり、その結果、電子部品30全体が大型化するおそれがある。
【0021】
これに対して、このような配線パターン24aを、内部配線板35の表面において、全半田ボール22が設けられた枠状領域内に設けることも可能である。しかしながら、この場合には、図6に示すように、配線パターン24aは、LSIチップ32と、内部配線板35とをボンディングするワイヤー34と交差した状態で設けなければならず、容易に配線することができないという問題がある。
【0022】
本発明は、このような問題を解決するものであり、その目的は、電子部品が大型化するおそれがなく、電子部品が正常に実装されていることを容易に検査することができる電子部品実装体を提供することにある。
【0023】
本発明の他の目的は、電子部品に対して、特別な部材、配線パターン等を設けることなく、電子部品が正常に実装されていることを容易に検査することができる電子部品実装体を提供することにある。
【0026】
【課題を解決するための手段】
本発明の電子部品実装体は、裏面に複数の半田ボールが設けられた電子部品が、各半田ボールにそれぞれ対応する複数の半田接続パッドが表面に設けられた基板上に、各半田パッドおよび各半田接続パッド同士が接続された状態で実装される電子部品実装体であって、それぞれが共通電位とされる一対の半田ボールにそれぞれ対応して前記基板表面に設けられた半田接続パッドに、それぞれ配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された検査用チェックパッドと、該検査用チェックパッドと、前記半田パッドの共通電位とされる端子とに配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された共通電位用チェックパッドと、を具備することを特徴とする。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【0028】
<実施形態1>
図1は、本発明の実装検査システムに用いられるBGA型またはCPS型の電子部品の一例を示す裏面図、図2は、その電子部品の内部構造を示す断面図である。
【0029】
BGA型またはCPS型の電子部品1は、図2に示すように、内部配線板15の表面上にLSIチップ12が搭載されており、LSIチップ12と内部配線板15とが、ボンディングワイヤ14によってワイヤーボンディングされている。そして、LSIチップ12が、ボンディングワイヤ14とともに樹脂13にて封止されて方形パッケージとされている。
【0030】
図1に示すように、内部配線板15の裏面には、多数の半田ボール2が、LSIチップ12が実装される中央部を除く周縁部に沿って四角形の枠状に設けられている。半田ホール2は、図1に示す縦方向には、6個ずつ横方向に並んだ状態で配置されており、また、横方向には、5個ずつ縦方向に並んだ状態で配置されている。そして、横方向の中央部においては、縦方向に並んだ5個の半田接続パッド2に対して1個の半田接続パッドが中央部側に並んでそれぞれ配置されている。
【0031】
なお、各半田ボール2は、縦方向に沿って順番に付けられたアルファベットと、横方向に沿って順番に付けられた番号とによって、それぞれが特定されるようになっている。
【0032】
内部配線板15の各コーナー部に配置された1つの半田ボール2に対してそれぞれ隣接して配置された一対の半田ボール3(黒丸で示す)、すなわち、「A−2」および「B−1」、「A−34」および「B−35」、「AP−1」および「AR−2」、「AP−35」および「AR−34」にて、それぞれ示される各一対の半田ボール3が、内部配線板15の裏面に沿って設けられた配線パターン4によって、それぞれ相互に接続されている。各配線パターン4は、前述した内部配線板15あるいはLSIチップ12の内部に接続されている。
【0033】
図3は、このようなBGA/CSP型の電子部品1が実装されるプリント配線基板6の表面図である。プリント配線基板6の表面には、BGA/CSP型の電子部品1の内部配線板15の裏面に設けられた各半田ボール2および3に対応した半田接続パッド16および9がそれぞれ設けられている。また、プリント配線基板6の表面には、実装される電子部品1の外形に対応した四角形の外形線がシルク印刷によって形成された外形シルク表示11が設けられており、この外形シルク表示11によって、電子部品1の実装位置が示されている。
【0034】
プリント配線基板6の表面には、実装される電子部品1に設けられた各半田ボール2および3とプリント配線基板6に設けられた各半田接続パッド16および9とをそれぞれ特定するための番号およびアルファベットがシルク印刷によってそれぞれ形成されたシルク表示10aおよび10bがそれぞれ設けられている。各シルク表示10aおよび10bは、外形シルク表示11の横方向に延びる一方の外形線および縦方向に延びる一方の外形線に沿って、それぞれシルク印刷によって形成されている。
【0035】
プリント配線基板6の表面には、外形シルク表示11の外側であって、外形シルク表示11を形成する4本の外形線の中央部に対応して、一対のチェックパッド7がそれぞれ設けられている。各チェックパッド7には、プリント配線基板6の表面に、外形シルク表示11を形成する各外形線に沿ってそれぞれ設けられたパターン配線8の一方の端部が、それぞれ接続されている。各配線パターン8の他方の端部は、外形シルク表示11の各コーナー部にそれぞれ配置された半田接続パッド9にそれぞれ接続されている。配線パターン8がそれぞれ接続される各半田接続パッド9は、BGA/CSP型の電子部品1における内部配線板15の各コーナー部にそれぞれ設けられた各半田ボール3にそれぞれ対応している。
【0036】
各チェックパッド7の近傍には、それぞれのチェックパッド7を特定するためのシルク表示10cが、シルク印刷によって形成されている。外形シルク表示11における横方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド7は、「CHECK PAD_A」および「CHECK PAD_B」と、それぞれシルク表示10cによって表示されており、これらの各チェックパッド7に対向して配置された一対のチェックパッド7は、「CHECK PAD_F」および「CHECK PAD_E」と、それぞれシルク表示10cによって表示されている。
【0037】
さらに、外形シルク表示11における縦方向に沿って延びる一方の表示線の中央部に対応して設けられた一対のチェックパッド7は、「CHECK PAD_C」および「CHECK PAD_D」と、それぞれシルク表示10cによって表示されており、これらの各チェックパッド7に対向して配置された一対のチェックパッド7は、「CHECK PAD_H」および「CHECK PAD_G」と、それぞれシルク表示10cによって表示されている。
【0038】
このようなプリント配線基板6に対して、BGA/CSP型の電子部品1が実装される。BGA/CSP型の電子部品1は、プリント配線基板6の外形シルク表示11に合わせて配置される。外形シルク表示11の外形線は、BGA/CSP型電子部品1がプリント配線基板6の表面に正常に実装された場合には、全てを目視することができ、BGA/CSP型の電子部品1が少しでもずれて実装されると、外形線は見えなくなるようになっている。
【0039】
BGA/CSP型の電子部品1がプリント配線基板6に正常に実装されると、BGA/CSP型電子部品1の裏面に設けられた各半田ボール2および3と、プリント配線基板6の表面に設けられた各半田接続パッド16および9とが、それぞれ相互に接続される。
【0040】
BGA/CSP型の電子部品1がプリント配線基板6に実装されると、BGA/CSP型の電子部品1が正常に実装されているかが検査される。例えば、「A−34」および「B−35」によって示される半田ボール3と、同様に「A−34」および「B−35」によって示される半田接続パッド9とが、正常に接続されているかを検査する場合には、「CHECK PAD_B」と表示されたチェックパッド7と、「CHECK PAD_C」と表示されたチェックパッド7との間の導通状態が導通チェッカー、簡易テスター等によって検査される。
【0041】
「CHECK PAD_B」と表示されたチェックパッド7に配線パターン8によって接続された「A−34」の半田接続パッド9が、BGA/CSP型の電子部品1の「A−34」の半田ボール3と正常に接続され、しかも、「CHECK PAD_C」と表示されたチェックパッド7に配線パターン8によって接続された「B−35」の半田接続パッド9が、BGA/CSP型の電子部品1の「B−35」の半田ボール3と正常に接続されていると、「A−34」および「B−35」の半田ボール3同士が、内部パターン配線4によって接続されているために、「CHECK PAD_B」のチェックパッド7と、「CHECK PAD_C」のチェックパッド7との間が導通状態となって短絡する。
【0042】
同様に、「CHECK PAD_D」と表示されたチェックパッド7と、「CHECK PAD_E」と表示されたチェックパッド7との間の導通、「CHECK PAD_F」と表示されたチェックパッド7と、「CHECK PAD_G」と表示されたチェックパッド7との間の導通、「CHECK PAD_H」と表示されたチェックパッド7と、「CHECK PAD_A」と表示されたチェックパッド7との間の導通状態が、それぞれ検査される。
【0043】
そして、全てにおいて導通状態になっている場合には、BGA/CSP型の電子部品1がプリント配線基板6に正常に実装されていると判断される。これに対して、いずれかにおいて、導通状態になっていない場合には、BGA/CSP型の電子部品1がプリント配線基板6に正常に実装されていないものと判断される。この場合、導通状態にならないチェックパッド7間において、接続不良が発生していることを認識することができるために、迅速に接続不良を解消することができる。
【0044】
このように、方形パッケージであるBGA/CSP型の電子部品1のコーナー部に配置された半田ボール3と、プリント配線基板6の各コーナー部に設けられた半田接続パッド9との接続不良を検査することによって、BGA/CSP型の電子部品1に機械的ストレス、熱ストレス等が加わった場合において、BGA/CSP型の電子部品1とプリント配線6との物理的な接続不良が発生しやすいコーナー部の接続不良を容易に検出することができる。
【0045】
なお、このような構成に限定されず、他の部分の電気的接続状態を検査することによって、BGA/CSP型の電子部品1とプリント配線基板6との実装状態を確認するようにしても良い。
【0046】
<実施形態2>
図4は、本発明の実装検査システムに使用されるBGA/CSP型の電子部品1の他の例を示す裏面図である。BGA/CSP型の電子部品1における内部配線板15の裏面に設けられた半田ボール2において、対角線方向に沿ってそれぞれ配置された複数の半田ボール3、縦方向の中央部にて横方向に沿って並んで配置された複数の半田ボール3、横方向の中央部にて縦方向に沿って並んで配置された複数の半田ボール3は、それぞれ、共通電位とされるものであり、例えば、これらはGND電位とされる。
【0047】
図5は、実装検査システムに用いられるプリント配線基板の構造を示す表面図である。このプリント配線基板6では、BGA/CSP型の電子部品1において、それぞれ共通電位とされる一対の半田ボール3と接続される半田接続パッド9間に、検査用チェックパッド7aおよび共通電位用チェックパッド7bがそれぞれ設けられている。
【0048】
すなわち、プリント配線基板6における外形シルク表示11の各コーナー部において、対角線方向に沿って並んで配置された複数の半田接続パッドにおける両端の各半田接続パッド9に、検査用チェックパッド7aが、それぞれパターン配線8を介してそれぞれ接続されるとともに、その検査用チェックパッド7aに、GND電位とされる端子に接続された共通電位用チェックパッド7bも、配線パターン8を介して接続されている。各検査用チェックパッド7aおよび共通電位用チェックパッド7bは、それぞれ、2分割されており、分割された各半体部同士が非導通状態になっている。
【0049】
同様に、縦方向および横方向の中央部にて、横方向および縦方向に沿ってそれぞれ並んで配置された複数の半田接続パッドにおける両端の半田接続パッド9に、検査用チェックパッド7aが、パターン配線8を介してそれぞれ接続されるとともに、その検査用チェックパッド7aに、GND電位とされる端子に接続された共通電位用チェックパッド7bも、配線パターン8を介してそれぞれ接続されている。各検査用チェックパッド7aおよび共通電位用チェックバンド7bは、それぞれ、2分割されており、分割された各半体部同士が非導通状態になっている。
【0050】
具体的には、外形シルク表示11の1つのコーナー部において、「A−1」および「E−6」によって示される各半田接続パッド9に、「CHECK PAD_A」とシルク表示10によって表示された検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_B」表示のチェックパッド7bが接続されている。
【0051】
また、外形シルク表示11の横方向中央部の一方において、「A−18」および「F−18」によって示される各半田接続パッド9に、「CHECK PAD_D」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_C」表示の共通端子用チェックパッド7bが接続されている。
【0052】
外形シルク表示11の他のコーナー部において、「A−35」および「E−30」によって特定される各半田接続パッド9に、「CHECK PAD_E」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_F」表示の共通端子用チェックパッド7bが接続されている。
【0053】
外形シルク表示11の縦方向中央部の一方において、「V−30」および「V−35」によって示される各半田接続パッド9に、「CHECK PAD_H」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_G」表示の共通端子用チェックパッド7bが接続されている。
【0054】
外形シルク表示11の他のコーナー部において、「AL−30」および「AR−35」によって示される各半田接続パッド9に、「CHECK PAD_J」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_I」表示の共通用チェックパッド7bが接続されている。
【0055】
外形シルク表示11の横方向中央部の他方において、「AK−18」および「AR−18」によって特定される各半田接続パッド9に、「CHECK PAD_K」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_L」表示の共通端子用チェックパッド7bが接続されている。
【0056】
外形シルク表示11の他のコーナー部において、「AL−6」および「AR−1」によって特定される各半田接続パッド9に、「CHECK PAD_M」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_N」表示の共通端子用チェックパッド7bが接続されている。
【0057】
外形シルク表示11の縦方向中央部の他方において、「V−1」および「V−6」によって特定される各半田接続パッド9に、「CHECK PAD_O」表示の検査用チェックパッド7aが、パターン配線8によってそれぞれ接続されて、この検査用チェックパッド7aに、GND電位とされる端子に接続された「CHECK PAD_P」表示の共通端子用チェックパッド7bが接続されている。
【0058】
その他の構成は、前記実施の形態におけるプリント配線基板6と同様になっている。
【0059】
BGA/CSP型の電子部品1がプリント配線基板6に実装されると、BGA/CSP型の電子部品1が正常に実装されているかが検査される。例えば、「A−1」および「E−6」によって示される各半田ボール3と、同様に「A−1」および「E−6」によって示される各半田接続パッド9とが、それぞれ正常に接続されているかを検査する場合には、「CHECK PAD_A」表示の検査用チェックパッド7aにおける各半体部同士の導通が、導通チェッカー、簡易テスター等によって検査される。そして、「CHECK PAD_A」表示の検査チェックパッド7aにおける各半体部同士が短絡した導通状態であることにより、各半田ボール3と、各半田接続パッド9とが、それぞれ、接続状態になっていることが確認される。
【0060】
この場合、BGA/CSP型電子部品1の「A−1」および「E−6」によって示される各半田ボール3は、共通電位用端子であり、BGA/CSP型の電子部品1を動作させる際には、それぞれGND電位とする必要がある。このために、各半田ボール3と、各半田接続パッド9とが、それぞれ、接続状態になっていることが確認されると、「CHECK PAD_A」表示の検査用チェックパッド7aの各半体部同士が、半田等によって短絡されて導通状態とされるとともに、この「CHECK PAD_A」表示の検査用チェックパッド7aに接続された「CHECK PAD_B」表示の共通端子用チェックパッド7bの各半体部同士が、半田等によって短絡されて導通状態とされる。
【0061】
「CHECK PAD_B」表示の共通端子用チェックパッド7bは、GND電位とされる端子に接続されているために、「CHECK PAD_B」表示の共通端子用チェックパッド7bの各半体部同士が導通状態になるとともに、「CHECK PAD_A」表示の検査用チェックパッド7aの各半体部同士も導通状態になることにより、各半田ボール3は、容易にGND電位とされる。
【0062】
以下、同様にして、他の検査用チェックパッド7aによって、所定の半田ボール3と半田接続パッド9との接続状態が検査され、また、検査用チェックパッド7aの半体部同士を導通させるとともに、共通端子用チェックパッド7bの各半体部同士も導通させることにより、共通電位端子である半田ボール3を容易にGND電位とすることができる。
【0063】
なお、本実施の形態でも、機械的ストレス、熱ストレス等が加わった場合に、方形パッケージであるBGA/CSP型の電子部品1の各コーナー部に位置する半田ボール3と、プリント配線基板6の半田接続パッド9との接続不良が発生しやすいことから、BGA/CSP型の電子部品1の各コーナー部において、それらの電気的接続を検査するようにしたが、これに限定されるものでなく、他の部分の電気的接続状態を検査することによって、BGA/CSP型の電子部品1とプリント配線基板6との実装状態を確認するようにしても良い。
【0064】
【発明の効果】
本発明の電子部品実装体は、このように、チェックパッド間の電気的状態を検査することにより、基板に対する電子部品の実装状態を検査することができるため、複雑な検査装置を用いることなく、簡易テスター、導通チェッカー等の簡易な装置によって実装状態を検査することができる。また、電子部品が実装された後に、機械的ストレス、熱ストレス等によって、電子部品と基板とが接続不良になっていることも、チェックパッド間の導通状態を簡易テスター、導通チェッカー等により検査することによって、容易に発見することができる。
【0065】
特に、電子部品は、半田パッド同士を接続する配線パターンが、全半田パッドの形成領域内に設けられているために、大型化するおそれがない。
【0066】
さらには、電子部品における共通電位とされる半田パッドを利用することにより、電子部品に対して配線パターン、検査用のための半田ボール等を設ける必要もない。
【図面の簡単な説明】
【図1】本発明の電子部品実装体に使用される電子部品の一例を示す裏面図である。
【図2】その電子部品の断面図である。
【図3】その電子部品が実装されるプリント配線基板の表面図である。
【図4】本発明の電子部品実装体に使用される電子部品の他の例を示す裏面図である。
【図5】その電子部品が実装されるプリント配線基板の表面図である。
【図6】従来の電子部品実装体に使用される電子部品の一例を示す概略表面図である。
【図7】その電子部品の裏面図である。
【図8】その電子部品が実装されるプリント基板の一例を示す表面図である。
【図9】そのプリント配線基板に電子部品が実装された状態でのプリント配線基板の半田接続パッドの状態を示す表面図である。
【符号の説明】
1 BGA/CSP型の電子部品
2 半田ボール
3 半田ボール
4 パターン配線
6 プリント配線基板
7 チェックパッド
7a 検査用チェックパッド
7b 共通電位用チェックパッド
8 パターン配線
9 半田接続パッド
10a、10b、10c シルク表示
11 外形シルク表示
12 LSIチップ
13 封止樹脂
14 ボンディングワイヤー
15 内部配線板
16 半田接続パッド[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an electronic component mounting body in which a BGA (Ball Grid Array) or a CSP (Chip Scale / Size Package) type electronic component is mounted on a printed wiring board. The present invention relates to an electronic component mounted body capable of easily inspecting whether the electronic component is mounted.
[0002]
[Prior art]
When an electronic component such as a BGA type or a CSP type is mounted on a printed wiring board, it is checked whether the electronic component is normally mounted on the printed wiring board, that is, a solder connection pad of the printed wiring board and a solder ball (solder) of the electronic component. It is necessary to inspect whether or not the bumps) are properly connected. In this case, the connection state of all the terminals is normally inspected by a boundary scan test or the like performed using a JTAG (Joint Test Action Group) terminal.
[0003]
However, such a method has a problem that an inspection tool is expensive and a program dedicated to inspection needs to be developed. Therefore, a simpler mounting inspection method is demanded.
[0004]
When mounting a BGA type or CSP type electronic component on a printed wiring board, connection between solder balls and solder pads at each corner often poses a problem.
[0005]
For this purpose, Japanese Patent Application Laid-Open No. H11-26903 discloses that an electronic component is mounted by providing a pair of solder bumps for confirming connection at each corner of a mounting board on which a BGA type electronic component is mounted. Later, a method for confirming whether or not the electronic component is normally mounted based on each solder bump is disclosed. In this case, the interval between the pair of solder bumps for confirming the connection is formed narrower than the interval between the other solder bumps, and the solder bumps are electrically connected to each other by melting.
[0006]
In such a configuration, since the interval between the pair of solder bumps for confirming the connection is narrow, the solder bumps may be brought into a conductive state before being fused due to the surface tension of the solder bumps. is there. In order to avoid such a problem, it is necessary to form the solder bumps with high accuracy. However, it is not easy to form the solder bumps with high accuracy, and there is a possibility that the cost may be increased. Further, in order to conduct a continuity test for confirming connection after the electronic component is mounted on the mounting board, it is necessary to provide a terminal for inspection on the surface of the electronic component.
[0007]
Japanese Patent Application Laid-Open No. H11-54881 discloses a configuration in which a solder bump for connection confirmation is provided on a BGA type electronic component, and a check pad for connection confirmation connected to the solder pad is also provided on a mounting board. It has been disclosed. In this case, the solder bumps for connection confirmation are formed smaller than the other solder bumps, and the connection solder bumps are connected to the check pads so that the other solder bumps and pads are also connected. I am to judge.
[0008]
In such a configuration as well, it is necessary to form the solder bump for confirming the connection smaller than the other solder bumps, so that the formation is not easy and the cost may be increased. Further, in order to conduct a continuity test for confirming connection after the electronic component is mounted on the mounting board, it is necessary to provide a terminal for inspection on the surface of the electronic component. Further, since the other solder bumps are larger than the connection confirmation solder bumps, the other solder bumps may be greatly deformed when connected to the pads on the mounting board. When the solder bumps are greatly deformed in this way, other adjacent solder pads are brought into a conductive state.
[0009]
Japanese Patent Application Laid-Open No. H11-87003 discloses a mounting inspection system which substitutes for an inspection of all solder balls and solder pads by inspecting a connection state between a solder ball and a solder connection pad at each corner. I have. With such a mounting inspection system, the mounting state of the electronic component can be inspected in a short time and at low cost.
[0010]
FIG. 6 is a surface view showing an example of a BGA type or CPS type electronic component used in such a mounting inspection system. The
[0011]
FIG. 7 is a back view of the electronic component. On the back surface of the
[0012]
A pair of solder balls 23 (shown by black circles) arranged adjacent to one
[0013]
FIG. 8 is a front view of the printed
[0014]
On the surface of the printed
[0015]
A pair of
[0016]
In the vicinity of each
[0017]
Further, a pair of
[0018]
FIG. 9 is a plan view showing a state of each
[0019]
When the
[0020]
[Problems to be solved by the invention]
In the mounting inspection system having such a configuration, it is necessary to provide the
[0021]
On the other hand, it is also possible to provide such a
[0022]
An object of the present invention is to solve such a problem, and an object of the present invention is to provide an electronic component mounting apparatus capable of easily inspecting that electronic components are normally mounted without fear of increasing the size of the electronic components. Is to provide the body.
[0023]
Another object of the present invention is to provide an electronic component mounted body that can easily inspect that the electronic component is normally mounted without providing a special member, a wiring pattern, and the like to the electronic component. Is to do.
[0026]
[Means for Solving the Problems]
Book The electronic component mounted body of the present invention may be configured such that an electronic component having a plurality of solder balls provided on a back surface is provided with a plurality of solder connection pads corresponding to each solder ball on a substrate provided with a plurality of solder connection pads on the front surface. An electronic component mounted body mounted in a state where connection pads are connected to each other, wherein wirings are respectively provided on solder connection pads provided on the substrate surface in correspondence with a pair of solder balls each having a common potential; A check pad for inspection, which is connected via a pattern and is divided and arranged in a non-conductive state in a region other than the mounting region of the electronic component on the surface of the substrate, the check pad for inspection, and the solder pad And a terminal which is set to a common potential through a wiring pattern, and is in a non-conductive state in a region other than the mounting region of the electronic component on the surface of the substrate. Characterized in that it comprises a and a check pads for the common potential which is arranged is divided into.
[0027]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0028]
<First embodiment>
FIG. 1 is a rear view showing an example of a BGA type or CPS type electronic component used in the mounting inspection system of the present invention, and FIG. 2 is a sectional view showing the internal structure of the electronic component.
[0029]
As shown in FIG. 2, the BGA type or CPS type
[0030]
As shown in FIG. 1, a large number of
[0031]
Each of the
[0032]
A pair of solder balls 3 (shown by black circles) arranged adjacent to one
[0033]
FIG. 3 is a front view of a printed
[0034]
On the surface of the printed
[0035]
A pair of
[0036]
In the vicinity of each
[0037]
Further, a pair of
[0038]
The BGA / CSP type
[0039]
When the BGA / CSP type
[0040]
When the BGA / CSP type
[0041]
The “A-34”
[0042]
Similarly, conduction between the
[0043]
If all of them are in the conductive state, it is determined that the BGA / CSP type
[0044]
As described above, the connection failure between the
[0045]
Note that the present invention is not limited to such a configuration, and the mounting state of the BGA / CSP type
[0046]
<
FIG. 4 is a rear view showing another example of the BGA / CSP type
[0047]
FIG. 5 is a front view showing the structure of the printed wiring board used in the mounting inspection system. In the printed
[0048]
That is, at each corner of the
[0049]
Similarly, a
[0050]
More specifically, at one corner of the
[0051]
In addition, at one of the center portions in the horizontal direction of the
[0052]
In the other corners of the
[0053]
At one of the central portions in the vertical direction of the
[0054]
At the other corners of the
[0055]
On the other of the center in the horizontal direction of the
[0056]
At the other corners of the
[0057]
On the other side of the center part in the vertical direction of the
[0058]
Other configurations are the same as those of the printed
[0059]
When the BGA / CSP type
[0060]
In this case, the
[0061]
Since the
[0062]
Hereinafter, in the same manner, the connection state between the
[0063]
Also in the present embodiment, when mechanical stress, thermal stress, or the like is applied, the
[0064]
【The invention's effect】
Since the electronic component mounted body of the present invention can inspect the mounting state of the electronic component on the board by inspecting the electrical state between the check pads in this way, without using a complicated inspection device, The mounting state can be inspected by a simple device such as a simple tester or a continuity checker. Also, after the electronic component is mounted, the connection between the check pads is checked by a simple tester, a continuity checker, or the like, for the connection failure between the electronic component and the substrate due to mechanical stress, thermal stress, or the like. By doing so, it can be easily found.
[0065]
In particular, since the wiring pattern for connecting the solder pads to each other is provided in the area where all the solder pads are formed, the electronic component is not likely to be enlarged.
[0066]
Furthermore, by using a solder pad that is set to a common potential in the electronic component, it is not necessary to provide a wiring pattern, a solder ball for inspection, or the like on the electronic component.
[Brief description of the drawings]
FIG. 1 is a rear view showing an example of an electronic component used in an electronic component package of the present invention.
FIG. 2 is a sectional view of the electronic component.
FIG. 3 is a front view of a printed wiring board on which the electronic component is mounted.
FIG. 4 is a rear view showing another example of the electronic component used in the electronic component package of the present invention.
FIG. 5 is a front view of a printed wiring board on which the electronic component is mounted.
FIG. 6 is a schematic surface view showing an example of an electronic component used in a conventional electronic component package.
FIG. 7 is a back view of the electronic component.
FIG. 8 is a front view showing an example of a printed circuit board on which the electronic component is mounted.
FIG. 9 is a front view showing a state of solder connection pads of the printed wiring board in a state where electronic components are mounted on the printed wiring board.
[Explanation of symbols]
1 BGA / CSP electronic components
2 Solder balls
3 solder balls
4 Pattern wiring
6. Printed wiring board
7 Check pad
7a Check pad for inspection
7b Check pad for common potential
8 pattern wiring
9 Solder connection pad
10a, 10b, 10c Silk display
11 Outline silk display
12 LSI chip
13 Sealing resin
14 Bonding wire
15 Internal wiring board
16 Solder connection pad
Claims (1)
それぞれが共通電位とされる一対の半田ボールにそれぞれ対応して前記基板表面に設けられた半田接続パッドに、それぞれ配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された検査用チェックパッドと、
該検査用チェックパッドと、前記半田パッドの共通電位とされる端子とに配線パターンを介して接続されており、該基板の表面における電子部品の実装領域以外の領域において、非導通状態に分割されて配置された共通電位用チェックパッドと、
を具備することを特徴とする電子部品実装体。An electronic component having a plurality of solder balls provided on a back surface, and a state in which each solder pad and each solder connection pad are connected to each other on a substrate having a plurality of solder connection pads corresponding to each solder ball provided on a front surface thereof An electronic component mounted body mounted by
Each of them is connected via a wiring pattern to a solder connection pad provided on the surface of the substrate corresponding to a pair of solder balls, each of which has a common potential, and other than an electronic component mounting area on the surface of the substrate. In the region of, the inspection check pad divided and arranged in a non-conductive state,
The inspection check pad and a terminal that is set to a common potential of the solder pad are connected via a wiring pattern via a wiring pattern, and are divided into a non-conductive state in a region other than the electronic component mounting region on the surface of the substrate. A check pad for the common potential
An electronic component mounted body comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000050351A JP3592180B2 (en) | 2000-02-25 | 2000-02-25 | Electronic component mount |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000050351A JP3592180B2 (en) | 2000-02-25 | 2000-02-25 | Electronic component mount |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001244359A JP2001244359A (en) | 2001-09-07 |
JP3592180B2 true JP3592180B2 (en) | 2004-11-24 |
Family
ID=18572142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000050351A Expired - Fee Related JP3592180B2 (en) | 2000-02-25 | 2000-02-25 | Electronic component mount |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592180B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3917133B2 (en) | 2003-12-26 | 2007-05-23 | 株式会社東芝 | LSI package with interface module and interposer, interface module, connection monitor circuit, signal processing LSI used therefor |
WO2008149445A1 (en) * | 2007-06-07 | 2008-12-11 | Fujitsu Limited | Diagnosing device, diagnosing method and diagnosing program for electronic device having solder-jointed portion |
JP5014943B2 (en) * | 2007-10-05 | 2012-08-29 | シャープ株式会社 | Semiconductor device, semiconductor device manufacturing method, and semiconductor device test method |
-
2000
- 2000-02-25 JP JP2000050351A patent/JP3592180B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001244359A (en) | 2001-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6564986B1 (en) | Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board | |
US9329227B2 (en) | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board | |
JP5262945B2 (en) | Electronic equipment | |
JP3459765B2 (en) | Mounting inspection system | |
JP4252491B2 (en) | Module with inspection function and inspection method thereof. | |
KR20080022454A (en) | Semiconductor package having test pad on both side of substrate and method for testing thereof | |
KR20050030126A (en) | Semiconductor integrated circuit apparatus and electronic device | |
JP2013182128A (en) | Display device | |
JP3592180B2 (en) | Electronic component mount | |
JP4539396B2 (en) | Mounting structure of semiconductor device | |
JPH09246426A (en) | Surface mounted type electronic component, wiring board, mounting board and mounting method | |
JP4179234B2 (en) | Semiconductor device | |
JPH11121648A (en) | Electronic part package body and substrate constituting it | |
JPH11145328A (en) | Substrate for flip-chip bonding and method for testing the flip-chip bonding | |
JP3722325B2 (en) | Surface mount electronic component, wiring board, mounting board, and mounting method | |
JP2006165325A (en) | Wiring structure of board mounting ic package and method for inspecting defective electric connection | |
JP3471208B2 (en) | Electronic components | |
JP2005347710A (en) | Surface-mounted electronic component, printed wiring board, and mounting board | |
JP2018160609A (en) | Inspection circuit system and inspection method for mounting state of electronic device | |
JP2008218810A (en) | Semiconductor device and testing method thereof | |
KR100876964B1 (en) | Test board for semiconductor package | |
JPH1117057A (en) | Bga type semiconductor device with inspection pads | |
JP3163903B2 (en) | Inspection parts for multi-chip module substrates | |
JPH1154881A (en) | Electronic component mounting board and its connection check method | |
JP5495303B2 (en) | Semiconductor module and semiconductor module inspection method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040604 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040610 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |