JP2006286744A - Semiconductor mounting substrate, substrate for mounting semiconductor, and appearance inspection method and device for them - Google Patents
Semiconductor mounting substrate, substrate for mounting semiconductor, and appearance inspection method and device for them Download PDFInfo
- Publication number
- JP2006286744A JP2006286744A JP2005101850A JP2005101850A JP2006286744A JP 2006286744 A JP2006286744 A JP 2006286744A JP 2005101850 A JP2005101850 A JP 2005101850A JP 2005101850 A JP2005101850 A JP 2005101850A JP 2006286744 A JP2006286744 A JP 2006286744A
- Authority
- JP
- Japan
- Prior art keywords
- underfill
- substrate
- inspection
- semiconductor chip
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000007689 inspection Methods 0.000 title claims abstract description 123
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000011179 visual inspection Methods 0.000 claims abstract description 11
- 238000012360 testing method Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000011342 resin composition Substances 0.000 description 33
- 239000007788 liquid Substances 0.000 description 32
- 229910000679 solder Inorganic materials 0.000 description 17
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 239000002184 metal Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 229920001187 thermosetting polymer Polymers 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 239000003086 colorant Substances 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 239000002699 waste material Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000010309 melting process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
本発明は、半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置に関する。詳しくは、フェイス面に接続用電極部(バンプ)を形成した半導体チップをフェイスダウンで取り付けるインタポーザ等の半導体実装回路用基板に係り、特に、半導体チップの取り付けに際し、その半導体チップと基板との間にエポキシ樹脂等を主成分とする熱硬化性樹脂組成物を充填して封止する構造の半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置に関する。 The present invention relates to a semiconductor mounting substrate, a semiconductor mounting substrate, an appearance inspection method, and an appearance inspection apparatus. More specifically, the present invention relates to a semiconductor mounting circuit board such as an interposer for mounting a semiconductor chip having connection electrode portions (bumps) on the face face thereof face down, and in particular, between the semiconductor chip and the board when mounting the semiconductor chip. The present invention relates to a semiconductor mounting substrate, a semiconductor mounting substrate, a visual inspection method thereof, and a visual inspection device having a structure in which a thermosetting resin composition mainly composed of an epoxy resin or the like is filled and sealed.
近年、各種電子機器用回路基板に対する高密度実装及び低背化要求のさらなる高まりに伴い、パッケージングされていない半導体チップ(ベアチップ)によるダイレクトチップアタッチ方式が注目されている。たとえば、当該方式の代表であるフリップチップ実装では、半導体チップ側に高融点半田バンプを形成して、セラミック回路基板側の半田との金属間接合を行う、いわゆる「C4技術」が著名である。 2. Description of the Related Art In recent years, with a further increase in demand for high-density mounting and low profile on various electronic circuit boards, a direct chip attach method using an unpackaged semiconductor chip (bare chip) has attracted attention. For example, in flip chip mounting, which is a representative of this method, the so-called “C4 technology” is known, in which high melting point solder bumps are formed on the semiconductor chip side and metal-to-metal bonding with the solder on the ceramic circuit board side is performed.
ところで、セラミック回路基板の代わりにガラスエポキシ樹脂等の樹脂系回路基板を用いた場合には、半導体チップと樹脂系回路基板との熱膨張係数の違いに起因して半田バンプの接合部に破壊が生じることがあり、この対策として、半導体チップと樹脂系回路基板との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて接続の信頼性を向上するという技術、いわゆるアンダーフィルが行われている。 By the way, when a resin circuit board such as a glass epoxy resin is used instead of a ceramic circuit board, the solder bump joint is broken due to the difference in thermal expansion coefficient between the semiconductor chip and the resin circuit board. As a countermeasure against this, a technique of sealing the space between the semiconductor chip and the resin circuit board with a thermosetting liquid resin composition and dispersing thermal stress to improve connection reliability, so-called Underfill is being performed.
図7は、アンダーフィルの概念図である。この図において、まず、(a)に示すように、フェイス面に多数のバンプ1aを形成した半導体チップ1のフェイス面を下向きに(フェイスダウン)した状態でインタポーザ2の所定位置に載置し、半田溶融工程で、半導体チップ1のバンプ1aとインタポーザ2の半田2aとの金属間接合を行った後、(b)に示すように、半導体チップ1とインタポーザ2の間の空隙に毛細管現象を利用して熱硬化性の液状樹脂組成物3を充填し、(c)に示すように、熱を加えて硬化させることにより液状樹脂組成物3の固化物(以下、アンダーフィル4という)を形成する。
FIG. 7 is a conceptual diagram of underfill. In this figure, first, as shown in (a), the face surface of the
適切に形成されたアンダーフィル4は、(d)に示すように、半導体チップ1の4側面からのはみ出し(フィレット)がそれぞれほぼ均等であり、しかも、半導体チップ1の各側面を過不足なく覆っているが、不適切に形成されたアンダーフィル4は、たとえば、(e)に示すように、半導体チップ1の一つまたは複数の側面のアンダーフィル4のフィレットが不足(ア部参照)したり、または、(f)に示すように、大きなフィレット(イ部参照)になったり、あるいは、半導体チップ1の表面の全部または一部を覆って(ウ部参照)しまったりする。ア部の発生原因は液状樹脂組成物3の充填量不足であり、イ部及びウ部の発生原因は液状樹脂組成物3の充填量過剰である。
Properly formed
液状樹脂組成物3の充填量不足は、アンダーフィルの本来の目的、すなわち、半導体チップ1とインタポーザ2(特に樹脂系回路基板)との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて電気的接続の信頼性を向上することを阻害するおそれがあるため、検査工程で確実に見つけ出さなければならない。また、液状樹脂組成物3の充填量過剰は、アンダーフィルの本来の目的を阻害しないが、たとえば、大きなフィレット(イ部)は見た目が悪く、商品価値を損なうため、これも、検査工程で確実に見つけ出す必要がある。半導体チップ1の表面の全部や一部を覆っている(ウ部参照)場合も同様である。
The insufficient filling amount of the liquid resin composition 3 is the original purpose of the underfill, that is, the space between the
一般的に液状樹脂組成物3の塗布は、生産性を上げるために自動塗布機を用いて行われることが多い。しかしながら、小型化が要求される回路製品の場合は必然的にアンダーフィル4も微小化し、このため、自動機を用いて非常に微小なエリアに液状樹脂組成物3を塗布しなければならず、高精度な自動塗布機をもってしても、アンダーフィル4の不良(前記のア部、イ部、ウ部など)を絶無化することはきわめて難しい。
In general, the application of the liquid resin composition 3 is often performed using an automatic coating machine in order to increase productivity. However, in the case of circuit products that require miniaturization, the
こうした背景から、通常は、液状樹脂組成物3の塗布後や硬化形成後に、アンダーフィル4のフィレット良否を判断するための外観検査を行っている。
From such a background, the appearance inspection for judging the quality of the fillet of the
外観検査の方法の一つは検査員による目視検査である。しかしながら、目視検査は人的コストがかさむ上、小型化された回路製品のアンダーフィル形成部分は非常に微細で見にくいため、検査のバラツキも大きく、安定した検査精度を維持できない。一方、画像認識等による自動化された外観検査も可能ではあるが、この場合には、アンダーフィル4のフィレットの有無やフィレット形状を判定するための高精度なカメラや画像処理装置が必要であり、設備コストが嵩むという不都合がある。
One of the visual inspection methods is visual inspection by an inspector. However, the visual inspection increases human cost, and the underfill-formed portion of the miniaturized circuit product is very fine and difficult to see. Therefore, the inspection varies greatly, and stable inspection accuracy cannot be maintained. On the other hand, automated appearance inspection by image recognition or the like is also possible, but in this case, a highly accurate camera and image processing device for determining the presence or absence of the fillet of the
このように、従来のアンダーフィルの外観検査は、信頼性の点やコストの点で課題があり、精度よく、しかも、低コストで簡単に検査できる手法が望まれていた。 As described above, the conventional appearance inspection of the underfill has problems in terms of reliability and cost, and a technique that can be easily inspected with high accuracy and at low cost has been desired.
特許文献1には、回路基板へ実装されたベアチップ単体の電気的特性検査を容易に行うための技術が記載されている。この技術では、ベアチップ外周にバンプ接続部から電気的に配線された検査用パッドを形成し、測定機器からの配線をその検査用パッドに接続することにより、ベアチップ単体の特性検査を可能としている。この技術によれば、アンダーフィルで封止されたバンプ接合部を破壊することなく、回路製品の不良要因を特定することが可能であり、製造コストの低減を期待できるとされている。
しかしながら、特許文献1に記載された技術にあっては、回路基板上に形成されたパターンはあくまで特性検査用のパッドにすぎず、アンダーフィル外観検査の効率化を意図して設計されたものではない。したがって、精度よく、しかも、低コストで簡単にアンダーフィルの外観検査を行うための課題解決に利用できない。
However, in the technique described in
そこで、本発明の目的は、精度よく、しかも、低コストで簡単にアンダーフィルの外観検査を行うことができる半導体実装基板、半導体実装用基板、その外観検査方法及び外観検査装置を提供することにある。 Accordingly, an object of the present invention is to provide a semiconductor mounting substrate, a semiconductor mounting substrate, an appearance inspection method, and an appearance inspection apparatus capable of performing an underfill appearance inspection with high accuracy and at low cost. is there.
請求項1記載の発明は、半導体チップがフェイスダウン実装された基板と、前記半導体チップと前記基板の間に充填されたアンダーフィルとを含み、前記基板上の半導体チップ実装領域に対応させて、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたことを特徴とする半導体実装基板である。
請求項2記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項1記載の半導体実装基板である。
請求項3記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項1記載の半導体実装基板である。
請求項4記載の発明は、半導体チップをフェイスダウン実装し、前記半導体チップとの間にアンダーフィルが形成される半導体実装用基板において、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されていることを特徴とする半導体実装用基板である。
請求項5記載の発明は、前記検査パターンは、前記基板表面及び前記アンダーフィルとのコントラスト差により画像識別可能であることを特徴とする請求項4記載の半導体実装用基板である。
請求項6記載の発明は、前記検査パターンは、前記アンダーフィルのフィレットが適正な長さの場合に、その検査パターンのすべてが当該アンダーフィルによって隠されてしまう位置及び形状であることを特徴とする請求項4記載の半導体実装用基板である。
請求項7記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルが形成されている基板の外観検査方法であって、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法である。
請求項8記載の発明は、半導体チップがフェイスダウン実装され、前記半導体チップとの間にアンダーフィルを形成した後の基板の画像を撮影する撮影手段と、前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンが含まれているか否かを判定する判定手段と、前記判定手段の判定結果を報知する報知手段とを備えたことを特徴とする外観検査装置である。
The invention according to
According to a second aspect of the present invention, in the semiconductor mounting substrate according to the first aspect, the inspection pattern can be identified by a contrast difference between the substrate surface and the underfill.
The invention according to claim 3 is characterized in that, when the fillet of the underfill has an appropriate length, the inspection pattern has a position and a shape in which all of the inspection pattern is hidden by the underfill. The semiconductor mounting substrate according to
According to a fourth aspect of the present invention, in a semiconductor mounting substrate in which a semiconductor chip is face-down mounted and an underfill is formed between the semiconductor chip and the semiconductor chip, the substrate corresponds to a semiconductor chip mounting region on the substrate. A semiconductor mounting substrate characterized in that an inspection pattern distinguishable from the surface and the underfill is formed.
According to a fifth aspect of the present invention, in the semiconductor mounting substrate according to the fourth aspect, the image of the inspection pattern can be identified by a contrast difference between the surface of the substrate and the underfill.
The invention according to claim 6 is characterized in that, when the fillet of the underfill has an appropriate length, the inspection pattern has a position and a shape in which all of the inspection pattern is hidden by the underfill. The semiconductor mounting substrate according to
The invention according to claim 7 is a method for inspecting the appearance of a substrate in which a semiconductor chip is mounted face-down and an underfill is formed between the semiconductor chip and the semiconductor chip, and corresponds to a semiconductor chip mounting region on the substrate. The visual inspection method is characterized in that the quality of the underfill is determined by identifying an inspection pattern for the substrate surface and the underfill.
According to an eighth aspect of the present invention, a semiconductor chip is mounted face-down and an image of the substrate after an underfill is formed between the semiconductor chip and an image photographed by the photographing means. A binarized image converting means for converting to a binarized image, and the binarized image includes an inspection pattern for the substrate surface and the underfill corresponding to a semiconductor chip mounting region on the substrate. An appearance inspection apparatus comprising: a determination unit that determines whether or not the image is determined; and a notification unit that notifies a determination result of the determination unit.
本発明によれば、基板上に形成された検査パターンの見え方により、アンダーフィル形成の良否を判定できる。すなわち、アンダーフィルを形成するための液状樹脂組成物の充填量が不十分であれば、検査パターンの全部または一部が露出し、一方、液状樹脂組成物の充填量が必要充分であれば、検査パターンのすべてがアンダーフィルで覆われるが、検査パターンと基板及びアンダーフィルが識別可能になっているため、検査パターンの露出の有無を容易に識別できる。したがって、目視検査の精度を高めることができる。また、汎用のカメラ等を組み合わせて簡単な自動化システムを構築することもでき、大幅なコストアップを招くこともない。 According to the present invention, the quality of underfill formation can be determined by the appearance of the inspection pattern formed on the substrate. That is, if the filling amount of the liquid resin composition for forming the underfill is insufficient, all or part of the inspection pattern is exposed, while if the filling amount of the liquid resin composition is necessary and sufficient, Although all of the inspection pattern is covered with underfill, since the inspection pattern, the substrate, and the underfill can be identified, the presence or absence of the inspection pattern can be easily identified. Therefore, the accuracy of visual inspection can be increased. In addition, a simple automation system can be constructed by combining general-purpose cameras and the like, which does not cause a significant cost increase.
以下、本発明の実施形態を、フリップチップを例にして、図面を参照しながら説明する。なお、以下の説明における様々な細部の特定ないし実例および数値や文字列その他の記号の例示は、本発明の思想を明瞭にするための、あくまでも参考であって、それらのすべてまたは一部によって本発明の思想が限定されないことは明らかである。また、周知の手法、周知の手順、周知のアーキテクチャおよび周知の回路構成等(以下「周知事項」)についてはその細部にわたる説明を避けるが、これも説明を簡潔にするためであって、これら周知事項のすべてまたは一部を意図的に排除するものではない。かかる周知事項は本発明の出願時点で当業者の知り得るところであるので、以下の説明に当然含まれている。 Hereinafter, embodiments of the present invention will be described with reference to the drawings, taking a flip chip as an example. It should be noted that the specific details or examples in the following description and the illustrations of numerical values, character strings, and other symbols are only for reference in order to clarify the idea of the present invention, and the present invention may be used in whole or in part. Obviously, the idea of the invention is not limited. In addition, a well-known technique, a well-known procedure, a well-known architecture, a well-known circuit configuration, and the like (hereinafter, “well-known matter”) are not described in detail, but this is also to simplify the description. Not all or part of the matter is intentionally excluded. Such well-known matters are known to those skilled in the art at the time of filing of the present invention, and are naturally included in the following description.
図1は、本実施形態における半導体実装回路用基板10(基板、半導体実装基板、半導体実装用基板)の外観図である。この図において、半導体実装回路用基板10は、特にそれに限定されないが、ここでは、不図示の半導体チップ(図7の半導体チップ1参照)と、これも不図示の回路基板との間の電気的接続を中継するためのインタポーザであるものとする。半導体実装回路用基板10の一方面10a(半導体チップの実装面)には、半導体チップを実装するための半導体チップ実装領域11が設けられており、この半導体チップ実装領域11には、半導体チップのフェイス面に形成されたバンプ(図7のバンプ1a参照)と金属間接合する多数の半田11aが設けられている。
FIG. 1 is an external view of a semiconductor mounting circuit board 10 (substrate, semiconductor mounting board, semiconductor mounting board) in the present embodiment. In this figure, the
さて、半導体実装回路用基板10は、ガラスエポキシ樹脂等の樹脂系回路基板であり、冒頭で説明したとおり、この樹脂系回路基板は、半導体チップとの熱膨張係数の違いに起因して半田バンプの接合部に破壊が生じることがあり、この対策として、半導体チップと樹脂系回路基板(半導体実装回路用基板10)との間を熱硬化性の液状樹脂組成物で封止し、熱応力を分散させて接続の信頼性を向上するという技術、いわゆるアンダーフィルが行われる。
The semiconductor mounting
本実施形態の主題は、アンダーフィルの良否判定を、精度よく、しかも、低コストで簡単に行うことにある。そのための特徴的事項として、本実施形態では、半導体実装回路用基板10の一方面10aの所定位置に所定形状の検査マーク12a〜12dを形成している。
The subject of this embodiment is to perform underfill pass / fail judgment easily with high accuracy and at low cost. As a characteristic matter for that purpose, in the present embodiment, inspection marks 12a to 12d having a predetermined shape are formed at predetermined positions on one
検査マーク12a〜12dの位置及び形状は、適正なアンダーフィルが行われたときに、そのアンダーフィルの下に検査マーク12a〜12dのすべてが隠れてしまう位置及び形状であればよく、たとえば、図示のように、半導体チップ実装領域11の外形線(破線)上であって、且つ、その外形線から外側に若干はみ出す位置及び形状としてもよい。具体的な“はみ出し量”については後述するが、検査マーク12a〜12dの形状は、たとえば、図示のように、長手方向を半導体チップ実装領域11の外形線方向に合わせた長方形としてもよい。
The positions and shapes of the inspection marks 12a to 12d may be any positions and shapes that would hide all of the inspection marks 12a to 12d under the underfill when appropriate underfill is performed. As described above, the position and shape may be on the outline (broken line) of the semiconductor
アンダーフィルは、冒頭で説明したように、熱硬化性の液状樹脂組成物の固化物であり、固化状態のアンダーフィルの色はほぼ“黒色または灰色”(以下、黒色とする)である。また、半導体実装回路用基板10の一方面10aは、半導体チップ実装領域11内の半田11aと検査マーク12a〜12dを除きソルダレジストで覆われており、このソルダレジストの色は多くの場合ほぼ“緑色”である。
As explained at the beginning, the underfill is a solidified product of a thermosetting liquid resin composition, and the color of the solidified underfill is almost “black or gray” (hereinafter referred to as black). Further, the one
本実施形態の特徴的事項である検査マーク12a〜12dは、これらの色(黒色や緑色)に対して、目視識別または画像識別可能であること、つまり、コントラスト差が大きい色を有していることがポイントである。たとえば、検査マーク12a〜12dを、Cu、Ag、Ni、Snまたは半田などの金属パターンで形成した場合、その金属パターンの表面は光をよく反射するため、高コントラストの高輝度色となる。あるいは、金属パターンでなく、レジンやシルクなどの樹脂材を用いて検査マーク12a〜12dを形成してもよい。同様に、それらの樹脂表面は光をよく反射するので、高コントラストの高輝度色となる。 The inspection marks 12a to 12d, which are characteristic items of the present embodiment, have such colors (black and green) that are visually identifiable or image identifiable, that is, have a color with a large contrast difference. That is the point. For example, when the inspection marks 12a to 12d are formed of a metal pattern such as Cu, Ag, Ni, Sn, or solder, the surface of the metal pattern reflects light well, so that a high brightness color with high contrast is obtained. Alternatively, the inspection marks 12a to 12d may be formed using a resin material such as resin or silk instead of the metal pattern. Similarly, those resin surfaces reflect light well, resulting in a high-contrast, high-luminance color.
図2は、本実施形態におけるアンダーフィル外観検査の概念図であり、(a)は外観検査の結果が“良”(OK)の場合、(b)は外観検査の結果が“否”(NG)の場合である。まず、半導体実装回路用基板10の一方面10aに半導体チップ1を載置し、半田溶融工程で、半導体チップ1のバンプと半導体実装回路用基板10の半田との金属間接合を行った後、半導体チップ1と半導体実装回路用基板10の間の空隙に毛細管現象を利用して熱硬化性の液状樹脂組成物を充填し、熱を加えて硬化させることによりアンダーフィル4を形成する。このアンダーフィル4が適量である場合、(a)に示すように、4つの検査マーク12a〜12dはアンダーフィル4の下に隠れて見えなくなる。
2A and 2B are conceptual diagrams of the underfill appearance inspection in the present embodiment. FIG. 2A is a case where the result of the appearance inspection is “good” (OK), and FIG. ). First, after placing the
これに対して、たとえば、液状樹脂組成物を充填量が不足していた場合は、アンダーフィル4のフィレットの一部が小さくなり、その部分の検査マーク(図では左側の検査マーク12b)が露出する。
On the other hand, for example, when the filling amount of the liquid resin composition is insufficient, a part of the fillet of the
ここで、検査マーク12a〜12dの色は、アンダーフィル4の色(黒色)や半導体実装回路用基板10の一方面10aの色(緑色)よりもコントラスト差が大きい色であるため、たとえ目視であったとしても、上記の検査マークの“露出”状態、つまり、不適切なアンダーフィル4を確実に見つけ出すことができる。
Here, the colors of the inspection marks 12a to 12d are colors having a larger contrast difference than the color of the underfill 4 (black) and the color of the one
しかも、かかる検査は、アンダーフィル4の色(黒色)や半導体実装回路用基板10の一方面10aの色(緑色)と検査マーク12a〜12dの色とのコントラストの違いに基づいて行っているため、大がかりなシステムを用いることなく、簡易な仕組みで自動化も可能である。
Moreover, such inspection is performed based on the difference in contrast between the color of the underfill 4 (black) or the color of the one
図3は、本実施形態におけるアンダーフィル外観検査の自動化の概念図である。この図において、カメラ13(撮影手段)は、光源14、15からの光で照明された被検査物(ここでは、半導体チップ1を実装しアンダーフィル4を形成した半導体実装回路用基板10)表面の多階調カラー画像または多階調モノクロ画像(以下、単に画像16という。)を撮影する。この画像は二値化処理部17(二値化画像変換手段)に送られ、二値化処理部17で所定の閾値SLを用いて二値化画像18に変換された後、良否判定部19(判定手段)でアンダーフィルの外観良否が判定され、その判定結果が、たとえば、OKランプ20やNGランプ21からなる報知手段22で報知される。
FIG. 3 is a conceptual diagram of automation of the underfill appearance inspection in the present embodiment. In this figure, a camera 13 (photographing means) is a surface of an object to be inspected (here, a semiconductor mounting
二値化画像18とは、閾値SLよりも低い画素信号を黒レベル、閾値SLを越える画素信号を白レベルにした画像である。今、閾値SLを、アンダーフィル4の色(黒色)や半導体実装回路用基板10の一方面10aの色(緑色)を黒レベルとすることができ、且つ、検査マーク12a〜12dの色を白レベルとすることができる適切な値に設定すれば、たとえば、図2(a)のような場合には、二値化画像18のすべての画素信号が閾値SL以下になり、一方、図2(b)のような場合には、二値化画像18の一部(アンダーフィル4からはみ出している検査マーク12b)の画素信号が閾値SLを越える。
The
したがって、二値化画像18の閾値SLを超える部分の有無を良否判定部19で判断することにより、図2(a)のような場合には、OKランプ20を点灯してアンダーフィル4の“良”を報知し、または、図2(b)のような場合には、NGランプ21を点灯してアンダーフィル4の“否”を報知することができ、アンダーフィルの外観検査の自動化を図ることができる。
Therefore, by determining whether or not there is a portion exceeding the threshold value SL of the
図4は、検査マーク12a〜12dの具体的な位置を示す概念図であり、とりわけ半導体チップ実装領域11の外形線からの適切な“はみ出し量”を示す図である。この図において、Cは、半導体実装回路用基板10の一方面10aから半導体チップ1の上面までの高さ(以下、フリップチップ実装高さ)である。また、Bは、半導体実装回路用基板10と半導体チップ1の間の空隙(以下、フリップチップ接合部ギャップ)であり、さらに、Aは、半導体チップ1の半導体チップ実装領域11からの検査マーク12a〜12dの“はみ出し量”(以下、検査マーク外形位置)である。
FIG. 4 is a conceptual diagram showing specific positions of the inspection marks 12a to 12d. In particular, FIG. 4 is a diagram showing an appropriate “protruding amount” from the outline of the semiconductor
検査マーク外形位置Aの適切な値は、(a)に示すように、アンダーフィル4のフィレットが小さい場合(液状樹脂組成物3の充填量が不足している場合)に検査マーク12a〜12dの一部が露出し、且つ、(b)に示すように、アンダーフィル4のフィレットが大きい場合(液状樹脂組成物3の充填量が適量の場合)に検査マーク12a〜12dのすべてがアンダーフィル4の下に隠れる値に設定する。
Appropriate values for the inspection mark outer shape position A are as shown in FIG. 5A when the fillet of the
さて、フリップチップ接合部ギャップBに液状樹脂組成物3を充填した場合、その液状樹脂組成物3は毛細管現象によってフリップチップ接合部ギャップBに入り込むとともに、そのフリップチップ接合部ギャップBの外側にフィレットが形成される。フィレットの長さ(裾野の広がり)は、そのときの液状樹脂組成物3の充填量に依存し、たとえば、(a)のように、フリップチップ接合部ギャップBの大きさ程度であれば、ほぼフリップチップ接合部ギャップBに相当する大きさのフィレットになる。このときのフィレットの高さをDmin、フィレットの長さをEminとすると、Dmin≒Emin≒B、したがって、「Emin≒B≦A」の関係にしておけば、上記一の条件、すなわち、「アンダーフィル4のフィレットが小さい場合(液状樹脂組成物3の充填量が不足している場合)に検査マーク12a〜12dの一部を露出させる」を満たすことができる。
Now, when the liquid resin composition 3 is filled in the flip chip joint gap B, the liquid resin composition 3 enters the flip chip joint gap B by capillary action, and fillets outside the flip chip joint gap B. Is formed. The length of the fillet (the spread of the skirt) depends on the filling amount of the liquid resin composition 3 at that time. For example, as shown in (a), if the size of the flip chip joint gap B is about the size, The fillet has a size corresponding to the flip chip joint gap B. If the height of the fillet at this time is Dmin and the length of the fillet is Emin, Dmin≈Emin≈B. Therefore, if the relationship of “Emin≈B ≦ A” is satisfied, the above one condition, that is, “under” When the fillet of the
一方、(b)のように、液状樹脂組成物3の充填量が適量で、フィレットの高さがフリップチップ実装高さCに相当する程度になった場合には、フィレットの長さが増加する。このときのフィレットの高さをDmax、フィレットの長さをEmaxとすると、Dmax≦Emaxになる。このとき、C≦Emaxであるから、「A≦C≦Emax」の関係にしておけば、上記二の条件、すなわち、「アンダーフィル4のフィレットが大きい場合(液状樹脂組成物3の充填量が適量の場合)に検査マーク12a〜12dのすべてをアンダーフィル4の下に隠す」を満たすことができる。
On the other hand, as shown in (b), when the filling amount of the liquid resin composition 3 is an appropriate amount and the height of the fillet is equivalent to the flip chip mounting height C, the length of the fillet increases. . If the height of the fillet at this time is Dmax and the length of the fillet is Emax, then Dmax ≦ Emax. At this time, since C ≦ Emax, if the relationship “A ≦ C ≦ Emax” is satisfied, the above two conditions, that is, “when the fillet of the
したがって、上記の二つの関係(「Emin≒B≦A」と「A≦C≦Emax」)を合わせて、「フリップチップ接合部ギャップ(B)≦検査マーク外形位置(A)≦フリップチップ実装高さ(C)」の関係にしておけば、上記一及び二の条件、すなわち、「アンダーフィル4のフィレットが小さい場合(液状樹脂組成物3の充填量が不足している場合)に検査マーク12a〜12dの一部を露出させる」と、「アンダーフィル4のフィレットが大きい場合(液状樹脂組成物3の充填量が適量の場合)に検査マーク12a〜12dのすべてをアンダーフィル4の下に隠す」とを共に満たすことができ、液状樹脂組成物3の充填量不足と適量とを正しく区別することができる。
Therefore, the above two relations (“Emin≈B ≦ A” and “A ≦ C ≦ Emax”) are combined, and “Flip chip joint gap (B) ≦ Inspection mark outline position (A) ≦ Flip chip mounting height” (C) ”, the
以上説明したとおり、本実施形態においては、半導体実装回路用基板10の一方面10a(半導体チップ実装面)に、この半導体実装回路用基板10の表面のソルダレジストの色(緑色)、並びに、当該半導体実装回路用基板10の一方面10aの半導体チップ実装領域11に実装される半導体チップと当該半導体実装回路用基板10の一方面10aとの間の空隙に充填して固化されるアンダーフィル4の色(黒色)と明らかにコントラストが異なる検査パターン12a〜12dを形成するとともに、その検査パターン12a〜12dの位置及び形状を、適切な適切なアンダーフィル4が形成された場合にそのアンダーフィル4のフィレットの影に隠れるように設定したので、仮に目視検査する場合であっても、単に検査パターン12a〜12dが外から見えるか否かだけを調べればよく、検査員毎のバラツキを無くして精度のよい検査を行うことができる。また、人的コストを抑えて、自動化する場合であっても、CCDやCMOS等の汎用のカメラ13に加え、光源14、15や二値化処理部17及び良否判定部19並びに報知手段22などの簡単な回路の組み合わせで自動化検査システムを構築することができ、設備投資を抑制することもできる。
As described above, in this embodiment, the color (green) of the solder resist on the surface of the
なお、以上の実施形態では、半導体実装回路用基板10の一方面10aの半導体チップ実装領域11の4辺のそれぞれに検査パターン12a〜12dを形成しているが、これに限定されない。
In the above embodiment, the
図5は、検査パターンの他の例を示す図である。まず、(a)の例では、半導体実装回路用基板10の一方面10aの半導体チップ実装領域11の4辺のそれぞれに検査パターン12a′〜12d′を形成している点で上記の実施形態(図1参照)と一致し、各々の検査パターン12a′〜12d′を半導体チップ実装領域11の4辺から若干量αだけ離隔している点で相違する。なお、この検査パターン12a′〜12d′についても、前記の重要な関係、すなわち、「フリップチップ接合部ギャップ(B)≦検査マーク外形位置(A)≦フリップチップ実装高さ(C)」を適用する。
FIG. 5 is a diagram illustrating another example of the inspection pattern. First, in the example of (a), the
このような検査パターン12a′〜12d′にすると、パターン形成の無駄を省くことができる。すなわち、上記の離隔距離αはほとんどの場合、アンダーフィル4に隠れてしまう部分であり、この部分にパターンを形成する必要はなく、むしろ、パターンを形成しないことによって、検査パターン12a′〜12d′の材料、たとえば、Cu、Ag、Au、Ni、Sn、半田などの金属材料、または、レジンやシルクなどの樹脂材料の所要量を削減して無駄を省くことができるからである。
When
さらに、パターン形成の無駄を省く観点からは、(b)や(c)のようにしてもよい。すなわち、半導体チップ実装領域11の4辺のそれぞれに細分化した検査パターン12a″〜12d″を形成してもよい。各々の辺に形成する検査パターンの数は、図示のように各辺毎に3個であってもよいし、1個または2個ないしは3個以上であってもよい。(b)や(c)の違いは、半導体チップ実装領域11の4辺から適量α離隔して検査パターン12a″〜12d″を形成するか否かの点にある。このようにしても、検査パターン12a″〜12d″を細分化した分だけパターン材料を少なくすることができ、特に、半導体チップ実装領域11の4辺から適量α離隔して検査パターン12a″〜12d″を形成した場合には、そのパターン材料の所要量を最小限にすることができる。
Furthermore, from the viewpoint of eliminating waste of pattern formation, (b) and (c) may be used. That is, the subdivided
図6は、検査パターンの更に他の例を示す図である。この図において、白抜き矢印は、アンダーフィル4を形成する際の液状樹脂組成物の充填方向である。今、液状樹脂組成物の半導体実装用回路基板10への濡れ性が充分に良好な場合は、半導体チップ実装領域11の上辺(充填方向の下流側に位置する辺)のみに検査マーク12a(または検査マーク12a′若しくはそれらを細分化した検査マーク12a″)を形成することができる。充填された液状樹脂組成物は白抜き矢印の方向に流入し、その流入先に位置する検査マーク12a(または検査マーク12a′若しくはそれらを細分化した検査マーク12a″)の上にフィレットが形成されるからであり、当該フィレットの長さが液状樹脂組成物の充填量に対応するからである。このようにすると、検査マーク12a(または検査マーク12a′若しくはそれらを細分化した検査マーク12a″)の数を少なくすることができ、パターン材料の所要量を更に抑制することができる。
FIG. 6 is a diagram showing still another example of the inspection pattern. In this figure, the white arrow is the filling direction of the liquid resin composition when the
本発明は、以上の実施形態に限定されることなく、その技術思想の範囲内で様々な発展例や変形例を包含する。たとえば、フリップチップに限らず、アンダーフィルを形成する各種の半導体チップに適用できる。たとえば、回路基板にBGA(Ball Grid Array)接合されたCSP(Chip Size Package)であってもよい。また、半導体実装回路用基板10は樹脂系基板のみならず、半導体チップとの熱膨張係数の違いに起因する半田接合の破壊等のおそれがある他の材質、たとえば、金属基板やフィルム基板などであってもよい。また、検査パターンについても、パターン印刷などのように基板上へ検査マークを堆積させる製法のみならず、たとえば、エッチングなどの化学的手法でマーク部分を除去する方法であってもよい。たとえば、樹脂系基板の場合、表層のソルダレジストをエッチングして下層の金属パターンを露出させ、これを検査マークとしてもよい。また、半導体実装回路用基板10はインタポーザである必然性はない。パッケージングされていない半導体チップをフェイスダウンで実装する基板であればよく、通常のプリント回路基板であってもよい。
The present invention is not limited to the above embodiments, and includes various developments and modifications within the scope of the technical idea. For example, the present invention can be applied not only to flip chips but also to various semiconductor chips that form underfill. For example, a CSP (Chip Size Package) bonded to a circuit board by BGA (Ball Grid Array) may be used. Further, the semiconductor mounting
1 半導体チップ
4 アンダーフィル
10 半導体実装回路用基板(基板、半導体実装基板、半導体実装用基板)
11 半導体チップ実装領域
12a 検査パターン
12b 検査パターン
12c 検査パターン
12d 検査パターン
12a′ 検査パターン
12b′ 検査パターン
12c′ 検査パターン
12d′ 検査パターン
12a″ 検査パターン
12b″ 検査パターン
12c″ 検査パターン
12d″ 検査パターン
13 カメラ(撮影手段)
17 二値化処理部(二値化画像変換手段)
19 良否判定部(判定手段)
22 報知手段
11 semiconductor
17 Binarization processing unit (binarized image conversion means)
19 Pass / fail judgment unit (determination means)
22 Notification means
Claims (8)
前記基板上の半導体チップ実装領域に対応させて、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されたことを特徴とする半導体実装基板。 A substrate on which a semiconductor chip is mounted face down, and an underfill filled between the semiconductor chip and the substrate,
A semiconductor mounting substrate, wherein an inspection pattern that can be identified with respect to the surface of the substrate and the underfill is formed corresponding to a semiconductor chip mounting region on the substrate.
前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対して識別可能な検査パターンが形成されていることを特徴とする半導体実装用基板。 In a semiconductor mounting substrate in which a semiconductor chip is mounted face down and an underfill is formed between the semiconductor chip,
A semiconductor mounting substrate, wherein a test pattern that can be identified with respect to the substrate surface and the underfill is formed corresponding to a semiconductor chip mounting region on the substrate.
前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンを識別することにより、前記アンダーフィル形成の良否を判定することを特徴とする外観検査方法。 A method for inspecting the appearance of a substrate in which a semiconductor chip is mounted face down and an underfill is formed between the semiconductor chip,
A visual inspection method for determining whether the underfill is good or bad by identifying an inspection pattern for the substrate surface and the underfill corresponding to a semiconductor chip mounting region on the substrate.
前記撮影手段によって撮影された画像を二値化画像に変換する二値化画像変換手段と、
前記二値化画像中に、前記基板上の半導体チップ実装領域に対応して、前記基板表面及び前記アンダーフィルに対し、検査パターンが含まれているか否かを判定する判定手段と、
前記判定手段の判定結果を報知する報知手段と
を備えたことを特徴とする外観検査装置。 A photographing means for photographing an image of a substrate after a semiconductor chip is mounted face down and underfill is formed between the semiconductor chip,
Binarized image converting means for converting an image photographed by the photographing means into a binarized image;
In the binarized image, determination means for determining whether or not an inspection pattern is included for the substrate surface and the underfill corresponding to the semiconductor chip mounting region on the substrate;
An appearance inspection apparatus comprising: a notification unit that notifies a determination result of the determination unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101850A JP4235621B2 (en) | 2005-03-31 | 2005-03-31 | Semiconductor mounting substrate, semiconductor mounting substrate, appearance inspection method and appearance inspection apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005101850A JP4235621B2 (en) | 2005-03-31 | 2005-03-31 | Semiconductor mounting substrate, semiconductor mounting substrate, appearance inspection method and appearance inspection apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006286744A true JP2006286744A (en) | 2006-10-19 |
JP4235621B2 JP4235621B2 (en) | 2009-03-11 |
Family
ID=37408347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005101850A Active JP4235621B2 (en) | 2005-03-31 | 2005-03-31 | Semiconductor mounting substrate, semiconductor mounting substrate, appearance inspection method and appearance inspection apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4235621B2 (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008065979A1 (en) * | 2006-11-29 | 2008-06-05 | Musashi Engineering, Inc. | Method and device for placing liquid material |
JP2009058484A (en) * | 2007-09-03 | 2009-03-19 | Nec Corp | Fillet width inspecting apparatus for electronic component |
US7622311B1 (en) * | 2005-11-30 | 2009-11-24 | Advanced Micro Devices, Inc. | Inspection of underfill in integrated circuit package |
CN108198766A (en) * | 2017-12-29 | 2018-06-22 | 英特尔产品(成都)有限公司 | Chip package defect inspection and processing method, system and storage device |
JP2021184414A (en) * | 2020-05-21 | 2021-12-02 | 三菱電機株式会社 | Semiconductor device, power conversion device, semiconductor device inspection method, semiconductor device manufacturing method, learning device, and inference device |
KR20210157882A (en) | 2020-06-22 | 2021-12-29 | 토와 가부시기가이샤 | Resin molding equipment and manufacturing method of resin molded products |
-
2005
- 2005-03-31 JP JP2005101850A patent/JP4235621B2/en active Active
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7622311B1 (en) * | 2005-11-30 | 2009-11-24 | Advanced Micro Devices, Inc. | Inspection of underfill in integrated circuit package |
WO2008065979A1 (en) * | 2006-11-29 | 2008-06-05 | Musashi Engineering, Inc. | Method and device for placing liquid material |
JP2008132440A (en) * | 2006-11-29 | 2008-06-12 | Musashi Eng Co Ltd | Method and apparatus for filling liquid material |
KR101457459B1 (en) * | 2006-11-29 | 2014-11-03 | 무사시 엔지니어링 가부시키가이샤 | Method and device for placing liquid material |
TWI471953B (en) * | 2006-11-29 | 2015-02-01 | Musashi Engineering Inc | Liquid material filling method and device |
JP2009058484A (en) * | 2007-09-03 | 2009-03-19 | Nec Corp | Fillet width inspecting apparatus for electronic component |
CN108198766A (en) * | 2017-12-29 | 2018-06-22 | 英特尔产品(成都)有限公司 | Chip package defect inspection and processing method, system and storage device |
JP2021184414A (en) * | 2020-05-21 | 2021-12-02 | 三菱電機株式会社 | Semiconductor device, power conversion device, semiconductor device inspection method, semiconductor device manufacturing method, learning device, and inference device |
JP7446156B2 (en) | 2020-05-21 | 2024-03-08 | 三菱電機株式会社 | Semiconductor devices, power conversion devices, semiconductor device testing methods, semiconductor device manufacturing methods, learning devices, and inference devices |
KR20210157882A (en) | 2020-06-22 | 2021-12-29 | 토와 가부시기가이샤 | Resin molding equipment and manufacturing method of resin molded products |
JP2022001419A (en) * | 2020-06-22 | 2022-01-06 | Towa株式会社 | Resin molding apparatus and manufacturing method of resin molded product |
JP7003184B2 (en) | 2020-06-22 | 2022-01-20 | Towa株式会社 | Resin molding equipment and manufacturing method of resin molded products |
Also Published As
Publication number | Publication date |
---|---|
JP4235621B2 (en) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4746841B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP4235621B2 (en) | Semiconductor mounting substrate, semiconductor mounting substrate, appearance inspection method and appearance inspection apparatus | |
KR101438157B1 (en) | Board inspection method | |
JP4493421B2 (en) | Printed circuit board inspection apparatus, printed circuit board assembly inspection line system, and program | |
JP5124705B1 (en) | Solder height detection method and solder height detection device | |
JP2006147915A (en) | Optical device | |
JP2698213B2 (en) | Circuit board and circuit board position recognition method | |
JP2022173486A (en) | Printed circuit board and electronic apparatus | |
JPH11218499A (en) | Visual inspection device and its image-processing method | |
JP3657242B2 (en) | X-ray transmission inspection equipment | |
JP6202739B2 (en) | Method for inspecting scattered solder balls on boards | |
JP4862149B2 (en) | Inspection method and apparatus for cream solder printing | |
JP3601714B2 (en) | Semiconductor device and wiring board | |
JP4892602B2 (en) | Manufacturing method of semiconductor integrated circuit device | |
JP3326665B2 (en) | Solder ball mounting inspection method, solder ball mounting inspection device, and solder ball mounting device | |
JP2007266501A (en) | Semiconductor device mount method and mount substrate | |
JP5018182B2 (en) | Manufacturing method of semiconductor device | |
US8399264B2 (en) | Alignment inspection | |
JP2003303841A (en) | Manufacturing method for semiconductor device | |
JP7140930B1 (en) | Board inspection device and board inspection method | |
JP2009276208A (en) | Visual inspection method for mounting substrate | |
JPH04348583A (en) | Printed circuit board and mounting method for surface-mounting electronic component | |
JP2003224354A (en) | Soldering appearance inspection method and apparatus thereof | |
JP2007067141A (en) | Chip component and distinguishing method thereof | |
JP2007250660A (en) | Mounting board inspecting method and mounting board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4235621 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111219 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131219 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |