JP2007266319A - Method of manufacturing sensor package - Google Patents

Method of manufacturing sensor package Download PDF

Info

Publication number
JP2007266319A
JP2007266319A JP2006089586A JP2006089586A JP2007266319A JP 2007266319 A JP2007266319 A JP 2007266319A JP 2006089586 A JP2006089586 A JP 2006089586A JP 2006089586 A JP2006089586 A JP 2006089586A JP 2007266319 A JP2007266319 A JP 2007266319A
Authority
JP
Japan
Prior art keywords
sensor
substrate
wafer
metal layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006089586A
Other languages
Japanese (ja)
Other versions
JP3938202B1 (en
Inventor
Toru Baba
徹 馬場
Kazushi Kataoka
万士 片岡
Takashi Saijo
隆司 西條
Takashi Okuto
崇史 奥戸
Koji Goto
浩嗣 後藤
Hisakazu Miyajima
久和 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006089586A priority Critical patent/JP3938202B1/en
Priority to US12/094,771 priority patent/US7674638B2/en
Priority to KR1020087012910A priority patent/KR100985453B1/en
Priority to EP06833263A priority patent/EP1953817B1/en
Priority to PCT/JP2006/323459 priority patent/WO2007061059A1/en
Priority to TW095143559A priority patent/TWI310365B/en
Application granted granted Critical
Publication of JP3938202B1 publication Critical patent/JP3938202B1/en
Publication of JP2007266319A publication Critical patent/JP2007266319A/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Pressure Sensors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a sensor package wherein the inspection of the electric characteristics relative to sensor substrates in each of which sensing portions and a circuit portion are formed can be performed easily and in detail. <P>SOLUTION: The sensor substrates 1 each of which has sensing portions and a circuit portion are formed on a sensor wafer 10. Also, electrode forming substrates 2 each of which has through-hole wirings to be connected electrically with the terminals provided in each sensor substrate 1 are formed on a package wafer 20. After joining to each other the sensor wafer 10 and the package wafer 20, the electric characteristics of the sensing portions and the circuit portion which are present in each sensor substrate 1 formed on the sensor wafer 10 are inspected comprehensively. After the inspection, the laminates each of which comprises the sensor substrate 1 and the electrode forming substrate 2 are cut individually and separated form each other. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、センシング部を備えるセンサ基板とセンサ基板に電気的に接続される貫通孔配線を備える電極形成基板とを接合したセンサパッケージの製造方法に関するものである。   The present invention relates to a sensor package manufacturing method in which a sensor substrate having a sensing portion and an electrode forming substrate having a through-hole wiring electrically connected to the sensor substrate are joined.

従来から、SAW装置のような電子装置を複数形成した基板ウェハと、電子装置に電気的に接続される貫通孔配線(導電性経路)を形成したカバーウェハとをウェハレベルで接合した後に、切断分離することにより、個々のパッケージを形成する技術が半導体装置の製造技術として知られている(たとえば、特許文献1参照)。また、特許文献1には、基板ウェハとカバーウェハとの接合後に、プローブを用いてウェハレベルで電子装置を電気的にテストすることが記載されている。
特開平6−318625号公報
Conventionally, a substrate wafer formed with a plurality of electronic devices such as SAW devices and a cover wafer formed with through-hole wiring (conductive paths) electrically connected to the electronic devices are bonded at the wafer level, and then cut. A technique of forming individual packages by separating them is known as a semiconductor device manufacturing technique (see, for example, Patent Document 1). Japanese Patent Application Laid-Open No. H10-228561 describes that after bonding a substrate wafer and a cover wafer, an electronic device is electrically tested at a wafer level using a probe.
JP-A-6-318625

特許文献1に記載された技術では、SAW装置のような単体の電子装置についてウェハレベルで電気的にテストしているものであり、この種の電子装置は、他の回路部と組み合わせて初めて回路として動作するものであるから、電子装置を単体で電気的にテストしても回路部を構成したときの電気的特性については、あらためて検査しなおさなければならなず、検査過程が二度手間になっている。   In the technique described in Patent Document 1, a single electronic device such as a SAW device is electrically tested at the wafer level, and this type of electronic device is not a circuit until it is combined with other circuit units. Therefore, even if the electronic device is electrically tested alone, the electrical characteristics when the circuit part is configured must be re-inspected, and the inspection process is troublesome twice. It has become.

本発明は上記事由に鑑みて為されたものであり、その目的は、センサパッケージの製造工程においてセンシング部と回路部とを同時に検査することを可能として検査工程の省力化を図ったセンサパッケージの製造方法を提供することにある。   The present invention has been made in view of the above-described reasons, and the object of the present invention is to provide a sensor package that can simultaneously inspect the sensing portion and the circuit portion in the manufacturing process of the sensor package so as to save labor in the inspection step. It is to provide a manufacturing method.

請求項1の発明は、センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にセンシング部と回路部との電気的特性を検査する工程と、検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含む方法である。   According to the first aspect of the present invention, there is provided a step of forming on a sensor wafer a sensor substrate comprising a sensing portion and an integrated circuit and having a circuit portion cooperating with the sensing portion, and a through-hole wiring electrically connected to a terminal provided on the sensor substrate Forming a substrate having an electrode forming substrate on the package wafer, bonding the sensor wafer and the package wafer and electrically connecting the terminals provided on the sensor substrate and the through-hole wiring, and the sensing unit and the circuit after bonding The method includes a step of inspecting electrical characteristics with the part, and a step of individually cutting and separating the laminate of the sensor substrate and the electrode forming substrate after the inspection.

この方法によれば、センサ基板に形成したセンシング部と回路部との電気的特性をウェハレベルで検査するから、個別に分離した後に電気的特性を検査する場合に比較して、位置合わせなどの手間が少なく、検査に要する作業時間を短縮することができる。しかも、センサ基板にはセンシング部と回路部とを形成しているから、センサパッケージの製造過程において、センシング部と回路部とを同時に検査することができ、検査工程を省力化することが可能になる。   According to this method, since the electrical characteristics of the sensing unit and the circuit unit formed on the sensor substrate are inspected at the wafer level, compared with the case where the electrical characteristics are inspected after being individually separated, alignment and the like are performed. There is little time and work time required for inspection can be shortened. In addition, since the sensing part and the circuit part are formed on the sensor board, the sensing part and the circuit part can be inspected at the same time in the manufacturing process of the sensor package, thereby making it possible to save labor in the inspection process. Become.

請求項2の発明では、請求項1の発明において、前記センサウェハに前記パッケージウェハを接合する前に前記センシング部と前記回路部との電気的特性を検査する工程が付加されていることを特徴とする。   The invention of claim 2 is characterized in that in the invention of claim 1, a step of inspecting electrical characteristics of the sensing unit and the circuit unit is added before bonding the package wafer to the sensor wafer. To do.

この方法によれば、センサウェハにパッケージウェハを接合する前にセンシング部と回路部とを検査するから、センシング部と回路部とが露出している状態で検査することができる。すなわち、パッケージウェハには検査用の電極を別途に設ける必要がないから、電極形成基板に検査用の貫通孔配線を余分に形成する必要がなく、コストの低減ができる。また、センサ基板に設ける端子は、貫通孔配線との電気的接続が可能であればよく、小面積に形成されるから、センシング部と回路部とに多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。しかも検査工程を接合前の1つの工程で実施するから、センシング部と回路部との検査を一括して行うことができ、不良箇所があれば不良箇所の特定が容易になる。しかも、センシング部と回路部との電気的特性をそれぞれ検査するから、電気的特性の詳細な検査が可能になり、センシング部と回路部との一方に不良が生じた場合に不良発生箇所を特定しやすくなる。不良発生箇所を特定すれば、工程において不良を発生させる箇所へのフィードバックが容易になる。   According to this method, since the sensing unit and the circuit unit are inspected before the package wafer is bonded to the sensor wafer, the inspection can be performed in a state where the sensing unit and the circuit unit are exposed. That is, since it is not necessary to separately provide an inspection electrode on the package wafer, it is not necessary to form an extra through-hole wiring for inspection on the electrode forming substrate, and the cost can be reduced. Further, the terminals provided on the sensor substrate are only required to be electrically connected to the through-hole wiring, and are formed in a small area. Therefore, a large number of inspection electrodes may be provided on the sensing unit and the circuit unit. Possible and various inspections are possible. In addition, since the inspection process is performed in one process before joining, the inspection of the sensing unit and the circuit unit can be performed collectively, and if there is a defective part, the defective part can be easily identified. In addition, since the electrical characteristics of the sensing unit and circuit unit are inspected individually, detailed inspection of the electrical characteristics is possible, and if a defect occurs in one of the sensing unit and circuit unit, the location where the defect has occurred is identified. It becomes easy to do. If a defect occurrence location is specified, feedback to a location where a failure occurs in the process becomes easy.

以下に説明する実施形態では、支持部が質量体を囲繞するとともに、質量体から四方に延出させた可撓性を有する撓み部を介して支持部と質量体とを繋ぎ、各撓み部にピエゾ抵抗体からなる歪みゲージを設けることにより、質量体の変位に伴って撓み部に生じる応力を歪みゲージにより検出し、歪みゲージの抵抗変化を用いて加速度を検出する構成を例示する。つまり、センシング部が加速度センサを構成している例を示す。また、各質量体から四方に延出している撓み部にそれぞれ歪みゲージが配置されることにより、4本の撓み部を含む平面内で互いに直交する方向の2軸と、これらの2軸に直交する方向の1軸との合計3軸における加速度を個別に検出することが可能になっている。ただし、質量体を備えるセンサ装置であれば、加速度センサではなくジャイロセンサにおいても本発明の技術思想を適用することができ、質量体の変位の検出はピエゾ抵抗に限らず、従来技術として示した技術のように静電容量の変化として検出する構成を採用してもよい。また、撓み部は質量体から四方に延出する構成に限定されない。   In the embodiment described below, the support portion surrounds the mass body, and the support portion and the mass body are connected via a flexible flexure portion that is extended from the mass body in all directions. An example of a configuration in which a strain gauge made of a piezoresistor is provided to detect a stress generated in a flexure portion as the mass body is displaced by the strain gauge, and an acceleration is detected using a resistance change of the strain gauge. That is, an example in which the sensing unit constitutes an acceleration sensor is shown. In addition, by arranging strain gauges in the flexures that extend in four directions from each mass body, two axes in directions orthogonal to each other in a plane including the four flexures, and perpendicular to these two axes Thus, it is possible to individually detect the acceleration in a total of three axes including one axis in the direction to be performed. However, if the sensor device includes a mass body, the technical idea of the present invention can be applied to a gyro sensor instead of an acceleration sensor, and the detection of the displacement of the mass body is not limited to the piezoresistor, but is shown as the prior art. You may employ | adopt the structure detected as a change of an electrostatic capacitance like a technique. Moreover, a bending part is not limited to the structure extended in all directions from a mass body.

本実施形態のセンサ装置は、図4に示すように、センシング部Dsおよび回路部Dcを形成した半導体基板からなるセンサ基板1と、外部回路を接続するパッド電極25を厚み方向の一表面(図4の上面)に備えセンサ基板1の厚み方向の一表面(図4の上面)に封着される半導体基板からなる電極形成基板2と、センサ基板1の厚み方向の他表面(図4の下面)に封着される半導体基板からなるカバー基板3とを備える。すなわち、センサ装置は3枚の半導体基板の積層体からなる。センサ基板1と電極形成基板2とカバー基板3との外周形状は矩形状(図示例では正方形)であり、電極形成基板2とカバー基板3とはセンサ基板1と外形寸法が一致する。   As shown in FIG. 4, the sensor device of this embodiment includes a sensor substrate 1 formed of a semiconductor substrate on which a sensing portion Ds and a circuit portion Dc are formed, and a pad electrode 25 for connecting an external circuit on one surface in the thickness direction (see FIG. 4). 4 is formed on the surface of the sensor substrate 1 in the thickness direction (upper surface of FIG. 4) and the other surface of the sensor substrate 1 in the thickness direction (lower surface of FIG. 4). And a cover substrate 3 made of a semiconductor substrate sealed. That is, the sensor device is composed of a laminate of three semiconductor substrates. The sensor substrate 1, the electrode forming substrate 2, and the cover substrate 3 have a rectangular shape (square in the illustrated example), and the electrode forming substrate 2 and the cover substrate 3 have the same outer dimensions as the sensor substrate 1.

センサ基板1はSOIウェハからなるセンサウェハを加工することにより形成される。ここで用いるSOIウェハは、シリコン基板からなる支持基板10aを有し、支持基板10aの厚み方向の一表面にシリコン酸化膜からなる埋込酸化膜としての絶縁層10bを介してn形のシリコン層からなる活性層10cが形成されている。さらに、センサ基板1において、活性層10cの表面にはシリコン酸化膜とシリコン窒化膜との積層膜からなる絶縁膜16が形成される。したがって、活性層10cは絶縁膜16により表面が覆われる。また、電極形成基板2とカバー基板3とは、それぞれ異なるシリコンウェハを加工することにより形成してある。すなわち、センサ基板1の半導体基板としてSOIウェハを用い、電極形成基板2とカバー基板3との半導体基板としてはシリコンウェハを用いている。   The sensor substrate 1 is formed by processing a sensor wafer made of an SOI wafer. The SOI wafer used here has a support substrate 10a made of a silicon substrate, and an n-type silicon layer is formed on one surface in the thickness direction of the support substrate 10a via an insulating layer 10b as a buried oxide film made of a silicon oxide film. An active layer 10c made of is formed. Further, in the sensor substrate 1, an insulating film 16 made of a laminated film of a silicon oxide film and a silicon nitride film is formed on the surface of the active layer 10c. Therefore, the surface of the active layer 10 c is covered with the insulating film 16. The electrode forming substrate 2 and the cover substrate 3 are formed by processing different silicon wafers. That is, an SOI wafer is used as the semiconductor substrate of the sensor substrate 1, and a silicon wafer is used as the semiconductor substrate of the electrode forming substrate 2 and the cover substrate 3.

本実施形態における寸法例を例示すると、SOIウェハにおける支持基板10aの厚み寸法は300〜500μm、絶縁層10bの厚み寸法は0.3〜1.5μm、シリコン層10cの厚み寸法は4〜10μmとする。また、電極形成基板2を形成するパッケージウェハとしてのシリコンウェハの厚み寸法は200〜300μm、カバー基板3を形成するシリコンウェハの厚み寸法は100〜300μmとする。もっとも、これらの数値は限定する趣旨ではなく目安を示す値である。また、SOIウェハの一表面であるシリコン層10cの表面は(100)面としてある。   When the dimension example in this embodiment is illustrated, the thickness dimension of the support substrate 10a in an SOI wafer is 300-500 micrometers, the thickness dimension of the insulating layer 10b is 0.3-1.5 micrometers, and the thickness dimension of the silicon layer 10c is 4-10 micrometers. To do. The thickness dimension of the silicon wafer as the package wafer for forming the electrode forming substrate 2 is 200 to 300 μm, and the thickness dimension of the silicon wafer for forming the cover substrate 3 is 100 to 300 μm. However, these numerical values are not intended to limit, but are values indicating a guide. The surface of the silicon layer 10c, which is one surface of the SOI wafer, is a (100) plane.

センサ基板1は、図3、図5、図6、図7に示すように、平面視において(厚み方向に直交する方向から見たときに)枠状(本実施形態では矩形枠状)の支持部11の中央部に質量体12を備える形状に形成されている。つまり、質量体12は支持部11に囲繞されている。また、本実施形態では平面視において支持部11の中心と質量体12の中心とはほぼ一致している。支持部11と質量体12とは質量体12から四方に延出する4本の撓み部13により繋がれている。   As shown in FIGS. 3, 5, 6, and 7, the sensor substrate 1 is supported in a frame shape (when viewed from a direction orthogonal to the thickness direction) in a plan view (in this embodiment, a rectangular frame shape). It is formed in a shape including a mass body 12 at the center of the portion 11. That is, the mass body 12 is surrounded by the support portion 11. In the present embodiment, the center of the support portion 11 and the center of the mass body 12 substantially coincide with each other in plan view. The support portion 11 and the mass body 12 are connected by four flexure portions 13 extending from the mass body 12 in all directions.

各撓み部13は、短冊状に形成された可撓性を有している。各撓み部13は平面視において質量体12の中心を通り互いに直交する2本の直線の上に配置される。つまり、各2本の撓み部13がそれぞれ互いに直交する各直線上に配置される。この構成により、質量体12は支持部11に対して変位可能になる。支持部11および質量体12は、SOIウェハの支持基板10aと絶縁層10bと活性層10cとの全体を用い、撓み部13はSOIウェハにおける支持基板10aと絶縁層10bとを除去し活性層10cのみを用いる。したがって、撓み部13は支持部11および質量体12に比較して十分に薄肉に形成される。   Each bending part 13 has the flexibility formed in strip shape. Each bending portion 13 is arranged on two straight lines that pass through the center of the mass body 12 and are orthogonal to each other in plan view. In other words, each of the two bent portions 13 is arranged on each straight line orthogonal to each other. With this configuration, the mass body 12 can be displaced with respect to the support portion 11. The support portion 11 and the mass body 12 use the entire support substrate 10a, insulating layer 10b, and active layer 10c of the SOI wafer, and the bending portion 13 removes the support substrate 10a and insulating layer 10b from the SOI wafer, thereby activating the active layer 10c. Use only. Therefore, the bending portion 13 is formed to be sufficiently thin as compared with the support portion 11 and the mass body 12.

質量体12は、4本の撓み部13を介して支持部11に結合されているコア部12aと、コア部12aに連続一体に連結された4個のリーフ部12bとを備える。平面視においては、質量体12は、5個の正方形のうちの1個の正方形を中心として他の正方形を周囲に4回回転対称となるように配列し、中心の正方形の各角部に他の各正方形の1つの角部をそれぞれ重複させた形状に形成される。本実施形態では、中心に配置した正方形に対応する部分がコア部12aに相当し、他の正方形のうちコア部12aと重複する部位を除いた部分がリーフ部12bに相当する。言い換えると、コア部12aは平面視において正方形状であり、リーフ部12bは正方形の一つの角部が切欠された形状になる。撓み部13は、コア部12aの各辺の中央部に一体に連続し、各撓み部13の幅方向(平面視において撓み部13の延長方向とは直交する方向)の両側にリーフ部12bが配置される。   The mass body 12 includes a core portion 12a that is coupled to the support portion 11 via four flexure portions 13, and four leaf portions 12b that are continuously and integrally connected to the core portion 12a. In the plan view, the mass body 12 is arranged so that one of the five squares is centered on the other square so as to be rotationally symmetric about four times, and the other is located at each corner of the central square. Are formed in a shape in which one corner of each square is overlapped. In the present embodiment, the portion corresponding to the square arranged at the center corresponds to the core portion 12a, and the portion of the other squares excluding the portion overlapping with the core portion 12a corresponds to the leaf portion 12b. In other words, the core portion 12a has a square shape in plan view, and the leaf portion 12b has a shape in which one corner portion of the square is cut out. The bending portion 13 is integrally continuous with the central portion of each side of the core portion 12a, and leaf portions 12b are provided on both sides in the width direction of each bending portion 13 (a direction orthogonal to the extending direction of the bending portion 13 in plan view). Be placed.

各リーフ部12bは、平面視において互いに直交する2本の撓み部13と支持部11とに囲まれる空間に配置されており、各リーフ部12bと支持部11との間にはそれぞれセンサ基板1の厚み方向に貫通するスリット14が形成される。また、撓み部13と各リーフ部12bとは離間しており、撓み部13を挟んで配置された各一対のリーフ部12bの間隔は、各撓み部13の幅寸法よりも大きくなっている。   Each leaf portion 12b is disposed in a space surrounded by the two bending portions 13 and the support portion 11 that are orthogonal to each other in plan view, and the sensor substrate 1 is interposed between each leaf portion 12b and the support portion 11, respectively. A slit 14 penetrating in the thickness direction is formed. Moreover, the bending part 13 and each leaf part 12b are spaced apart, and the space | interval of each pair of leaf part 12b arrange | positioned on both sides of the bending part 13 is larger than the width dimension of each bending part 13. FIG.

なお、センサ基板1における支持部11と質量体12と撓み部13とは、半導体装置の製造技術として知られているリソグラフィ技術およびエッチング技術を利用して形成することができる。   In addition, the support part 11, the mass body 12, and the bending part 13 in the sensor board | substrate 1 can be formed using the lithography technique and etching technique known as a manufacturing technique of a semiconductor device.

ところで、図示例は3軸の加速度センサであるから、加速度を検出する方向を定義しておく。センサ基板1の厚み方向に直交する方向をz軸方向とし、支持基板10aから活性層10cに向かう向きを正の向きとする。また、活性層10cの表面をxy平面とし、xy平面において質量体12の中心位置を原点とする。x軸方向およびy軸方向は、それぞれコア部12aから撓み部13が延出されている方向とし、右手系で正の向きを定義する。たとえば図5の右向きをx軸方向の正の向き、上向きをy軸方向の正の向きとする。したがって、質量体12は、コア部12aを挟んで配置されたx軸方向の2本の撓み部13と、コア部12aを挟んで配置されたy軸方向の2本の撓み部13とにより支持部11に繋がれていることになる。   By the way, since the illustrated example is a triaxial acceleration sensor, a direction in which acceleration is detected is defined. A direction orthogonal to the thickness direction of the sensor substrate 1 is defined as a z-axis direction, and a direction from the support substrate 10a toward the active layer 10c is defined as a positive direction. The surface of the active layer 10c is the xy plane, and the center position of the mass body 12 is the origin in the xy plane. The x-axis direction and the y-axis direction are directions in which the bending portion 13 extends from the core portion 12a, respectively, and define a positive direction in the right-handed system. For example, the right direction in FIG. 5 is the positive direction in the x-axis direction, and the upward direction is the positive direction in the y-axis direction. Therefore, the mass body 12 is supported by the two bent portions 13 in the x-axis direction disposed with the core portion 12a interposed therebetween and the two bent portions 13 in the y-axis direction disposed with the core portion 12a interposed therebetween. It is connected to the part 11.

質量体12のコア部12aからx軸方向の正向き(図5においてコア部12aから右向き)に延出する撓み部13には、コア部12a側の一端部に2個1組のピエゾ抵抗Rx2,Rx4が形成され、支持部11側の一端部に1個のピエゾ抵抗Rz2が形成される。同様にして、コア部12aからx軸方向の負向き(図5においてコア部12aから左向き)に延出する撓み部13には、コア部12a側の一端部に2個1組のピエゾ抵抗Rx1,Rx3が形成され、支持部11側の一端部に1個のピエゾ抵抗Rz3が形成される。   A pair of piezoresistors Rx2 is provided at one end on the core 12a side in the bending portion 13 that extends in the positive direction in the x-axis direction from the core 12a of the mass body 12 (rightward from the core 12a in FIG. 5). , Rx4, and one piezoresistor Rz2 is formed at one end on the support 11 side. Similarly, in the bending portion 13 extending in the negative direction in the x-axis direction from the core portion 12a (leftward from the core portion 12a in FIG. 5), a set of two piezoresistors Rx1 at one end portion on the core portion 12a side. , Rx3, and one piezoresistor Rz3 is formed at one end on the support 11 side.

質量体12のコア部12aからy軸方向の正向き(図5においてコア部12aから上向き)に延長された撓み部13には、コア部12a側の一端部に2個1組のピエゾ抵抗Ry1,Ry3が形成され、支持部11側の一端部に1個のピエゾ抵抗Rz1が形成される。同様にして、コア部12aからy軸方向の負向き(図5においてコア部12aから下向き)に延長された撓み部13には、コア部12a側の一端部に2個1組のピエゾ抵抗Ry2,Ry4が形成され、支持部11側の一端部に1個のピエゾ抵抗Rz4が形成される。   A pair of piezoresistors Ry1 at one end on the core 12a side is provided on the bending portion 13 that is extended from the core 12a of the mass body 12 in the positive direction in the y-axis direction (upward from the core 12a in FIG. 5). , Ry3, and one piezoresistor Rz1 is formed at one end on the support 11 side. Similarly, the bending portion 13 extended from the core portion 12a in the negative direction in the y-axis direction (downward from the core portion 12a in FIG. 5) has a pair of piezoresistors Ry2 at one end on the core portion 12a side. , Ry4 are formed, and one piezoresistor Rz4 is formed at one end on the support portion 11 side.

x軸方向に延長された2本の撓み部13において、コア部12a側の一端部に形成された4個のピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、x軸方向の加速度を検出するために形成され、x軸方向の加速度が質量体12に作用したときに撓み部13に生じる応力が集中する領域に形成されている。ピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、平面視においてx軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Rx1,Rx2,Rx3,Rx4は、図9における左端のブリッジ回路Bxを構成するように接続される。   In the two flexures 13 extended in the x-axis direction, the four piezoresistors Rx1, Rx2, Rx3, and Rx4 formed at one end on the core 12a side are for detecting acceleration in the x-axis direction. It is formed in a region where stress generated in the bending portion 13 is concentrated when acceleration in the x-axis direction acts on the mass body 12. The piezoresistors Rx1, Rx2, Rx3, and Rx4 are formed in a rectangular shape whose longitudinal direction is the x-axis direction in plan view. These piezo resistors Rx1, Rx2, Rx3, and Rx4 are connected so as to constitute the leftmost bridge circuit Bx in FIG.

また、y軸方向に延長された2本の撓み部13において、コア部12a側の一端部に形成された4個のピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、y軸方向の加速度を検出するために形成され、y軸方向の加速度が質量体12に作用したときに撓み部13に生じる応力が集中する領域に形成されている。ピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、平面視においてy軸方向が長手方向となる長方形状に形成されている。これらのピエゾ抵抗Ry1,Ry2,Ry3,Ry4は、図9における中央のブリッジ回路Byを構成するように接続される。   In the two flexures 13 extended in the y-axis direction, four piezoresistors Ry1, Ry2, Ry3, and Ry4 formed at one end on the core 12a side detect acceleration in the y-axis direction. For this reason, it is formed in a region where stress generated in the bending portion 13 is concentrated when acceleration in the y-axis direction acts on the mass body 12. The piezoresistors Ry1, Ry2, Ry3, Ry4 are formed in a rectangular shape whose longitudinal direction is the y-axis direction in plan view. These piezoresistors Ry1, Ry2, Ry3, and Ry4 are connected so as to form a central bridge circuit By in FIG.

4本の撓み部13において、それぞれ支持部11側の一端部に形成された4個のピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、z軸方向の加速度を検出するために形成されている。ピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、いずれもy軸方向が長手方向となる長方形状に形成されている。すなわち、y軸方向に延長された2本の撓み部13に形成されたピエゾ抵抗Rz1,Rz4の長手方向は撓み部13の延長方向に一致し、x軸方向に延長された2本の撓み部13に形成されたピエゾ抵抗Rz2,Rz3の長手方向は撓み部13の延長方向に直交する。これらのピエゾ抵抗Rz1,Rz2,Rz3,Rz4は、図9における右端のブリッジ回路Bzを構成するように接続されている。   In the four flexures 13, four piezoresistors Rz1, Rz2, Rz3, and Rz4 formed at one end on the support 11 side are formed to detect acceleration in the z-axis direction. The piezoresistors Rz1, Rz2, Rz3, and Rz4 are all formed in a rectangular shape whose longitudinal direction is the y-axis direction. That is, the longitudinal directions of the piezoresistors Rz1 and Rz4 formed in the two flexures 13 extended in the y-axis direction coincide with the extension direction of the flexure 13 and the two flexures extended in the x-axis direction. The longitudinal direction of the piezoresistors Rz2 and Rz3 formed on 13 is orthogonal to the extending direction of the flexure 13. These piezoresistors Rz1, Rz2, Rz3, and Rz4 are connected so as to constitute the rightmost bridge circuit Bz in FIG.

上述した各ピエゾ抵抗Rx1,Rx2,Rx3,Rx4、Ry1,Ry2,Ry3,Ry4、Rz1,Rz2,Rz3,Rz4の接続には、センサ基板1に形成されている拡散層配線や金属配線を用いる。   For the connection of each of the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4, a diffusion layer wiring or a metal wiring formed on the sensor substrate 1 is used.

図9に示した回路構成では、3個のブリッジ回路Bx,By,Bzに電圧を印加する入力端子T1,T2を共通に接続し、各ブリッジ回路Bx,By,Bzには個別の出力端子X1,X2、Y1,Y2、Z1,Z2を設けている。本実施形態では、入力端子T1,T2に印加する電圧は直流電圧であって、入力端子T1に電圧VDDを印加し、入力端子T2を回路グランドGNDに接続する。したがって、質量体12の変位に伴って撓み部13に生じる応力が、ピエゾ抵抗Rx1,Rx2,Rx3,Rx4、Ry1,Ry2,Ry3,Ry4、Rz1,Rz2,Rz3,Rz4により電気量(抵抗値)に変換され、さらに、ブリッジBx,By,Bzにより電気量(電圧)に変換されて出力されるのである。   In the circuit configuration shown in FIG. 9, input terminals T1 and T2 for applying a voltage to the three bridge circuits Bx, By and Bz are connected in common, and each bridge circuit Bx, By and Bz has an individual output terminal X1. , X2, Y1, Y2, Z1, Z2 are provided. In the present embodiment, the voltage applied to the input terminals T1 and T2 is a DC voltage, the voltage VDD is applied to the input terminal T1, and the input terminal T2 is connected to the circuit ground GND. Therefore, the stress generated in the bending portion 13 due to the displacement of the mass body 12 is caused by the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, and Rz4. In addition, it is converted into an electric quantity (voltage) by the bridges Bx, By, Bz and output.

以下にセンサ基板1の動作例を説明する。いま、センサ基板1に加速度が作用していない状態からセンサ基板1に対してx軸方向の正向きに加速度が作用したとすると、x軸方向の負向きに作用する質量体12の慣性力によって支持部11に対して質量体12が変位し、コア部12aからx軸方向に延長された2本の撓み部13が撓んで当該撓み部13に形成されているピエゾ抵抗Rx1,Rx2,Rx3,Rx4の抵抗値が変化する。このとき、ピエゾ抵抗Rx1,Rx3は引張応力を受け、ピエゾ抵抗Rx2,Rx4は圧縮応力を受ける。一般に、ピエゾ抵抗は引張応力を受けると抵抗値(抵抗率)が増加し、圧縮応力を受けると抵抗値(抵抗率)が減少する。したがって、x軸方向の正向きに加速度が作用したときには、ピエゾ抵抗Rx1,Rx3の抵抗値が増加し、ピエゾ抵抗Rx2,Rx4の抵抗値が減少する。この動作によって、図9の左端のブリッジ回路Bxの出力端子X1,X2間の電位差がx軸方向の加速度の大きさに応じて変化する。   Hereinafter, an operation example of the sensor substrate 1 will be described. Assuming that acceleration is applied in the positive direction in the x-axis direction to the sensor substrate 1 from a state in which no acceleration is applied to the sensor substrate 1, the inertial force of the mass body 12 acting in the negative direction in the x-axis direction is used. The mass body 12 is displaced with respect to the support portion 11, and the two bending portions 13 extended in the x-axis direction from the core portion 12a are bent to form the piezoresistors Rx1, Rx2, Rx3 formed in the bending portion 13. The resistance value of Rx4 changes. At this time, the piezoresistors Rx1 and Rx3 are subjected to tensile stress, and the piezoresistors Rx2 and Rx4 are subjected to compressive stress. In general, when a piezoresistor is subjected to a tensile stress, its resistance value (resistivity) increases, and when it receives a compressive stress, its resistance value (resistivity) decreases. Therefore, when acceleration acts in the positive direction in the x-axis direction, the resistance values of the piezo resistors Rx1 and Rx3 increase, and the resistance values of the piezo resistors Rx2 and Rx4 decrease. By this operation, the potential difference between the output terminals X1 and X2 of the leftmost bridge circuit Bx in FIG. 9 changes according to the magnitude of acceleration in the x-axis direction.

同様にして、y軸方向の加速度が作用すれば図9の中央のブリッジ回路Byの出力端子Y1,Y2間の電位差がy軸方向の加速度の大きさに応じて変化し、z軸方向の加速度が作用すれば図9の右端のブリッジ回路Bzの出力端子Z1,Z2間の電位差がz軸方向の加速度の大きさに応じて変化する。   Similarly, if the acceleration in the y-axis direction acts, the potential difference between the output terminals Y1 and Y2 of the center bridge circuit By in FIG. 9 changes according to the magnitude of the acceleration in the y-axis direction, and the acceleration in the z-axis direction. As a result, the potential difference between the output terminals Z1 and Z2 of the bridge circuit Bz at the right end of FIG.

したがって、各ブリッジ回路Bx,By,Bzの出力電圧の変化をそれぞれ検出することにより、センサ基板1に作用したx軸方向、y軸方向、z軸方向それぞれの加速度を検出することができる。本実施形態では、質量体12と4本の撓み部13とピエゾ抵抗Rx1,Rx2,Rx3,Rx4、Ry1,Ry2,Ry3,Ry4、Rz1,Rz2,Rz3,Rz4とによりセンシング部Dsが構成される。   Therefore, by detecting the change in the output voltage of each bridge circuit Bx, By, Bz, the acceleration in the x-axis direction, the y-axis direction, and the z-axis direction acting on the sensor substrate 1 can be detected. In the present embodiment, the sensing body Ds is configured by the mass body 12, the four bending portions 13, and the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4. .

本実施形態は3軸の加速度センサであるから、センシング部Dsと協働する回路部Dcとしては、ブリッジ回路Bx,By,Bzの入力端子T1,T2に電圧を印加する電源回路、ブリッジ回路Bx,By,Bzの出力端子X1,X2、Y2,Y2、Z1,Z2に接続されブリッジ回路Bx,By,Bzの出力電圧を増幅する増幅回路などが必要であり、回路部Dcは集積回路として形成される。回路部Dcはセンサ基板1において、支持基板10aを有している部位の活性層10cに形成される。すなわち、本実施形態では、支持部11および質量体12については、支持基板10aと絶縁層10bと活性層10cとからなるSOIウェハの全体を用いて形成しているから、支持部11と質量体12とにおける活性層10cを用いて回路部Dcを形成している。   Since this embodiment is a triaxial acceleration sensor, the circuit unit Dc that cooperates with the sensing unit Ds includes a power supply circuit that applies a voltage to the input terminals T1 and T2 of the bridge circuits Bx, By, and Bz, and the bridge circuit Bx. , By, Bz output terminals X 1, X 2, Y 2, Y 2, Z 1, Z 2 are required to amplify the output voltage of the bridge circuits Bx, By, Bz, etc., and the circuit portion Dc is formed as an integrated circuit. Is done. The circuit portion Dc is formed on the active layer 10c of the sensor substrate 1 where the support substrate 10a is provided. That is, in the present embodiment, the support portion 11 and the mass body 12 are formed using the entire SOI wafer including the support substrate 10a, the insulating layer 10b, and the active layer 10c. The circuit part Dc is formed using the active layer 10c in the No. 12.

ただし、センサ基板1のうち撓み部13には支持基板10aが存在せず、また撓み部13は変形するから、撓み部13には回路部Dcは形成しない。図3において斜線部が回路部Dcを形成可能な領域を示している。本実施形態では、質量体12に回路部Dcを形成することが必須であり、質量体12の面積内に形成できない回路部Dcについては支持部11に形成する。支持部11と質量体12とに形成した回路部Dcの間は、撓み部13に拡散層配線または金属配線を形成することによって接続する。つまり、撓み部13には回路部Dcの内部配線が設けられる。   However, since the support substrate 10 a does not exist in the bending portion 13 of the sensor substrate 1 and the bending portion 13 is deformed, the circuit portion Dc is not formed in the bending portion 13. In FIG. 3, the shaded area indicates a region where the circuit portion Dc can be formed. In this embodiment, it is essential to form the circuit portion Dc on the mass body 12, and the circuit portion Dc that cannot be formed within the area of the mass body 12 is formed on the support portion 11. The circuit part Dc formed in the support part 11 and the mass body 12 is connected by forming a diffusion layer wiring or a metal wiring in the bending part 13. That is, the flexible part 13 is provided with the internal wiring of the circuit part Dc.

このように、回路部Dcの一部を質量体12に設けてることにより、回路部Dcの全体を支持部11に形成する場合に比較すると、センサ基板1の面積を縮小することができ、結果的にセンサ装置の小型化を図ることができる。   Thus, by providing a part of the circuit part Dc on the mass body 12, the area of the sensor substrate 1 can be reduced as compared with the case where the entire circuit part Dc is formed on the support part 11, and as a result. Thus, the sensor device can be reduced in size.

センサ基板1の一表面(図4の上面)には、封止用金属層18と接続用金属層19とが形成される。接続用金属層19は金属配線の一部であり、センシング部Dsおよび回路部Dcを外部回路と接続するための端子17として機能する。端子17は、接続用金属層19として形成されるだけではなく、図3に示すように、センシング部Dsの周囲や外部回路とは接続されない部位にも形成される。センシング部Dsの周囲の端子17は、センシング部Dsのブリッジ回路Bx,By,Bzの入力端子T1,T2および出力端子X1,X2、Y2,Y2、Z1,Z2であって、外部回路に接続しない他の端子17は、回路部Dcの電気特性の検査に用いる。これらの端子17は、矩形状のパッド電極として形成される。   A sealing metal layer 18 and a connection metal layer 19 are formed on one surface of the sensor substrate 1 (upper surface in FIG. 4). The connecting metal layer 19 is a part of metal wiring, and functions as a terminal 17 for connecting the sensing part Ds and the circuit part Dc to an external circuit. The terminal 17 is not only formed as the connecting metal layer 19 but also formed at a portion not connected to the periphery of the sensing portion Ds or an external circuit as shown in FIG. Terminals 17 around the sensing unit Ds are input terminals T1, T2 and output terminals X1, X2, Y2, Y2, Z1, Z2 of the bridge circuits Bx, By, Bz of the sensing unit Ds, and are not connected to an external circuit. The other terminal 17 is used for the inspection of the electrical characteristics of the circuit portion Dc. These terminals 17 are formed as rectangular pad electrodes.

図8に接続用金属層19の近傍部位を示す。なお、拡散層配線の図示は省略してある。封止用金属層18は、センサ基板1の外周縁の全周に沿う形で形成されており、センシング部Dsおよび回路部Dcを囲繞している。また、接続用金属層19も支持部11において封止用金属層18の内側に配置される。接続用金属層19を含む金属配線および封止用金属層18は活性層10cの表面を覆う絶縁膜16の上に形成される。また、封止用金属層18と接続用金属層19とは同一の金属材料により形成されており、封止用金属層18と接続用金属層19とを同時かつ略同じ厚み寸法に形成することができる。   FIG. 8 shows the vicinity of the connection metal layer 19. Note that the illustration of the diffusion layer wiring is omitted. The sealing metal layer 18 is formed along the entire outer peripheral edge of the sensor substrate 1 and surrounds the sensing part Ds and the circuit part Dc. The connecting metal layer 19 is also disposed inside the sealing metal layer 18 in the support portion 11. The metal wiring including the connecting metal layer 19 and the sealing metal layer 18 are formed on the insulating film 16 covering the surface of the active layer 10c. Further, the sealing metal layer 18 and the connecting metal layer 19 are formed of the same metal material, and the sealing metal layer 18 and the connecting metal layer 19 are formed simultaneously and substantially in the same thickness. Can do.

センサ基板1において、ピエゾ抵抗Rx1,Rx2,Rx3,Rx4、Ry1,Ry2,Ry3,Ry4、Rz1,Rz2,Rz3,Rz4および拡散層配線は、活性層10cにおけるそれぞれの形成部位に適宜濃度のp形不純物をドーピングすることにより形成される。また、接続用金属層19を除いた金属配線は、絶縁膜16上にスパッタ法や蒸着法などにより成膜した金属膜(たとえば、Al膜、Al−Si膜など)をリソグラフィ技術およびエッチング技術を利用してパターニングすることにより形成されており、金属配線は絶縁膜16に設けたコンタクトホールを通して拡散層配線と電気的に接続されている。   In the sensor substrate 1, the piezoresistors Rx1, Rx2, Rx3, Rx4, Ry1, Ry2, Ry3, Ry4, Rz1, Rz2, Rz3, Rz4 and the diffusion layer wiring are p-types with appropriate concentrations at respective formation sites in the active layer 10c. It is formed by doping impurities. Further, the metal wiring excluding the connection metal layer 19 is obtained by applying a lithography technique and an etching technique to a metal film (for example, an Al film, an Al—Si film, etc.) formed on the insulating film 16 by a sputtering method or a vapor deposition method. The metal wiring is electrically connected to the diffusion layer wiring through a contact hole provided in the insulating film 16.

封止用金属層18および接続用金属層19は、接合用のAu膜を表面に備え、Au膜と絶縁膜16との間には密着性改善用のTi膜を介在させてある。つまり、封止用金属層18および接続用金属層19は、絶縁膜16上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により形成されている。   The sealing metal layer 18 and the connection metal layer 19 have a bonding Au film on the surface, and a Ti film for improving adhesion is interposed between the Au film and the insulating film 16. That is, the sealing metal layer 18 and the connection metal layer 19 are formed of a laminated film of a Ti film formed on the insulating film 16 and an Au film formed on the Ti film.

なお、封止用金属層18および接続用金属層19は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してあり、接続用金属層19を除く金属配線の膜厚は1μmに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。   The sealing metal layer 18 and the connection metal layer 19 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. The metal wiring film excluding the connection metal layer 19 The thickness is set to 1 μm. However, these numerical values are merely examples and are not intended to be limiting.

電極形成基板2は、図4に示すように、センサ基板1との対向面(図4における下面)の中央部に、センサ基板1の厚み方向における質量体12および撓み部13の変位空間を確保する(質量体12の変位量を規制する)ための変位用凹所21が形成される。また、電極形成基板2におけるセンサ基板1との対向面の周部には電極形成基板2の外周縁の全周に沿うように封止用金属層28が形成される。電極形成基板2の封止用金属層28は、センサ基板1に電極形成基板2を重ね合わせたときに、センサ基板1の封止用金属層18に重なる部位に形成してあり、封止用金属層18,28が互いに接合されることによって、センサ基板1と電極形成基板2との間が封止されるようにしてある。   As shown in FIG. 4, the electrode forming substrate 2 secures a displacement space for the mass body 12 and the bending portion 13 in the thickness direction of the sensor substrate 1 at the center of the surface facing the sensor substrate 1 (the lower surface in FIG. 4). Displacement recesses 21 are formed to perform (to regulate the displacement amount of the mass body 12). In addition, a sealing metal layer 28 is formed along the entire circumference of the outer peripheral edge of the electrode forming substrate 2 on the peripheral portion of the electrode forming substrate 2 facing the sensor substrate 1. The sealing metal layer 28 of the electrode forming substrate 2 is formed in a portion that overlaps the sealing metal layer 18 of the sensor substrate 1 when the electrode forming substrate 2 is superimposed on the sensor substrate 1. The metal layers 18 and 28 are bonded to each other so that the space between the sensor substrate 1 and the electrode forming substrate 2 is sealed.

電極形成基板2におけるセンサ基板1との対向面であって封止用金属層28と変位用凹所21との間の領域には、電極形成基板2の厚み方向に貫通する複数の貫通孔22が形成される。電極形成基板2の厚み方向の両面および貫通孔22の内周面には熱酸化により形成したシリコン酸化膜である絶縁膜23が連続して形成される。また、貫通孔22には電極形成基板2の厚み方向の表裏に貫通する貫通孔配線24が形成される。したがって、貫通孔配線24と貫通孔22の内周面との間に絶縁膜23の一部が介在する。電極形成基板2に設けられる複数の貫通孔配線24は互いに離間して配置される。貫通孔配線24の材料としてはCuを採用するのが望ましいが、Cuに限らず、たとえば、Niなどを採用してもよい。   A plurality of through holes 22 penetrating in the thickness direction of the electrode forming substrate 2 are formed in a region of the electrode forming substrate 2 facing the sensor substrate 1 and between the sealing metal layer 28 and the displacement recess 21. Is formed. An insulating film 23 which is a silicon oxide film formed by thermal oxidation is continuously formed on both surfaces in the thickness direction of the electrode forming substrate 2 and the inner peripheral surface of the through hole 22. Further, a through-hole wiring 24 penetrating the front and back in the thickness direction of the electrode forming substrate 2 is formed in the through-hole 22. Therefore, a part of the insulating film 23 is interposed between the through-hole wiring 24 and the inner peripheral surface of the through-hole 22. The plurality of through-hole wirings 24 provided on the electrode forming substrate 2 are arranged apart from each other. Although it is desirable to employ Cu as the material of the through-hole wiring 24, it is not limited to Cu, and for example, Ni may be employed.

電極形成基板2におけるセンサ基板1との対向面のうち変位用凹所21を囲む部位には、各貫通孔配線24とそれぞれ電気的に接続された複数の接続用金属層29が形成される。接続用金属層29は、封止用金属層28の内側に配置されている。接続用金属層29は、一部が貫通孔配線24の一端部に電気的に接合されており、他部位がセンサ基板1の接続用金属層19と接合されるように配置してある。つまり、センサ基板1に電極形成基板2を重ね合わせたときに、貫通孔配線24と当該貫通孔配線24に対応する接続用金属層19との位置がずれるように配置してある。接続用金属層29と封止用金属層28とは同一の金属材料により形成されており、接続用金属層29と封止用金属層28とを同時かつ略同じ厚み寸法に形成することができる。   A plurality of connection metal layers 29 electrically connected to the respective through-hole wirings 24 are formed in a portion surrounding the displacement recess 21 on the surface of the electrode forming substrate 2 facing the sensor substrate 1. The connecting metal layer 29 is disposed inside the sealing metal layer 28. A part of the connection metal layer 29 is electrically bonded to one end of the through-hole wiring 24, and the other part is arranged to be bonded to the connection metal layer 19 of the sensor substrate 1. That is, when the electrode forming substrate 2 is superimposed on the sensor substrate 1, the positions of the through-hole wiring 24 and the connection metal layer 19 corresponding to the through-hole wiring 24 are shifted. The connecting metal layer 29 and the sealing metal layer 28 are formed of the same metal material, and the connecting metal layer 29 and the sealing metal layer 28 can be formed simultaneously and substantially in the same thickness. .

また、センサ基板1において接続用金属層19は、他の金属配線に対して積層してあり、積層部位の厚み寸法が接続用金属層19のみの部位よりも大きくなっている。そこで、センサ基板1において接続用金属層19と他の金属配線との積層部位は、電極形成基板2と重ね合わせたときに電極形成基板2に設けた変位用凹所21に位置するように位置が決められている。   Further, in the sensor substrate 1, the connecting metal layer 19 is laminated with respect to other metal wirings, and the thickness dimension of the laminated part is larger than the part of the connecting metal layer 19 alone. Therefore, in the sensor substrate 1, the laminated portion of the connection metal layer 19 and the other metal wiring is positioned so as to be positioned in the displacement recess 21 provided in the electrode formation substrate 2 when it is superimposed on the electrode formation substrate 2. Is decided.

封止用金属層28および接続用金属層29は、接合用のAu膜を表面に備え、Au膜と絶縁膜23との間には密着性改善用のTi膜を介在させてある。つまり、封止用金属層28および接続用金属層29は、絶縁膜23上に形成されたTi膜と当該Ti膜上に形成されたAu膜との積層膜により形成されている。   The sealing metal layer 28 and the connection metal layer 29 are provided with a bonding Au film on the surface, and a Ti film for improving adhesion is interposed between the Au film and the insulating film 23. That is, the sealing metal layer 28 and the connection metal layer 29 are formed of a laminated film of a Ti film formed on the insulating film 23 and an Au film formed on the Ti film.

なお、封止用金属層28および接続用金属層29は、Ti膜の膜厚を15〜50nm、Au膜の膜厚を500nmに設定してある。ただし、これらの数値は一例であって限定する趣旨ではない。   The sealing metal layer 28 and the connecting metal layer 29 have a Ti film thickness of 15 to 50 nm and an Au film thickness of 500 nm. However, these numerical values are merely examples and are not intended to be limiting.

電極形成基板2の厚み方向の各面のうちセンサ基板1の対向面とは反対側の表面には、外部回路との接続用電極となる半田リフロー用のパッド電極25が形成されている。各パッド電極25は、各貫通孔配線24の他端部にそれぞれ電気的に接続される。各パッド電極25は、外周形状が矩形状(たとえば、正方形状)であり、電極形成基板2の表面に略等間隔で離間して配置されている。各パッド電極25の大きさ、および隣り合うパッド電極25の間の距離は、それぞれ半田リフローに適した大きさを下回らないように設計してある。   A solder reflow pad electrode 25 serving as an electrode for connection to an external circuit is formed on the surface of the electrode forming substrate 2 in the thickness direction opposite to the surface facing the sensor substrate 1. Each pad electrode 25 is electrically connected to the other end of each through-hole wiring 24. Each pad electrode 25 has a rectangular outer shape (for example, a square shape), and is arranged on the surface of the electrode forming substrate 2 at substantially equal intervals. The size of each pad electrode 25 and the distance between adjacent pad electrodes 25 are designed so as not to fall below a size suitable for solder reflow.

パッド電極25の個数やレイアウトは様々であるから、センサ基板1に設けた接続用金属層19の位置と、当該接続用金属層19に電気的に接続するパッド電極25の位置との位置が異なる場合には、接続用金属層29の一部に再配線部(図示せず)を設けて電路を引き回すことにより各パッド電極25と接続用金属層19との電気的接続を可能にすることができる。つまり、電極形成基板2におけるパッド電極25のレイアウトに応じて、接続用金属層19と接続用金属層29との接合部位と、接続用金属層29と貫通孔配線24との接続部位との相対的な位置関係を調整する再配線部を形成する。   Since the number and layout of the pad electrodes 25 are various, the position of the connection metal layer 19 provided on the sensor substrate 1 is different from the position of the pad electrode 25 electrically connected to the connection metal layer 19. In some cases, a rewiring portion (not shown) may be provided in a part of the connection metal layer 29 and an electric circuit may be routed to enable electrical connection between each pad electrode 25 and the connection metal layer 19. it can. That is, according to the layout of the pad electrode 25 on the electrode forming substrate 2, the relative positions of the joint portion between the connection metal layer 19 and the connection metal layer 29 and the connection portion between the connection metal layer 29 and the through-hole wiring 24. A rewiring portion for adjusting a general positional relationship is formed.

各パッド電極25は、厚み方向に積層されたTi膜とCu膜とNi膜とAu膜との積層膜により構成されており、最上層がAu膜となっている。各パッド電極25は、厚み方向に積層された少なくとも二層の金属膜により構成され、かつ最上層の金属膜がAuにより形成されるとともに最上層直下の金属膜がNiにより形成されていれば、最上層の金属膜がAuで形成されていることにより酸化を防止することができ、また、最上層直下の金属膜がNiで形成されていることにより、Cuにより形成されている場合に比べて半田に溶食されにくくなり、膜厚を薄くすることが可能になる。また、各パッド電極25の厚み方向の最下層の金属膜がTiにより形成されていることにより、各パッド電極25と絶縁膜23との密着性を高めることができる。   Each pad electrode 25 is composed of a laminated film of a Ti film, a Cu film, a Ni film, and an Au film laminated in the thickness direction, and the uppermost layer is an Au film. Each pad electrode 25 is composed of at least two layers of metal films laminated in the thickness direction, and if the uppermost metal film is formed of Au and the metal film immediately below the uppermost layer is formed of Ni, Since the uppermost metal film is made of Au, oxidation can be prevented, and the metal film immediately below the uppermost layer is made of Ni, so that it can be compared with the case of being made of Cu. It becomes difficult to be eroded by the solder, and the film thickness can be reduced. Further, since the lowermost metal film in the thickness direction of each pad electrode 25 is formed of Ti, the adhesion between each pad electrode 25 and the insulating film 23 can be enhanced.

カバー基板3は、センサ基板1の厚み方向において電極形成基板2とは反対側の面に封着される。カバー基板3におけるセンサ基板1との対向面の中央部には、質量体12の変位を許容する(質量体12の変位量を規制する)空間を形成する変位用凹所31が形成される。変位用凹所31の深さは、たとえば、5〜10μmに設定される。変位用凹所31は、リソグラフィ技術およびエッチング技術を利用して形成する。   The cover substrate 3 is sealed to the surface opposite to the electrode forming substrate 2 in the thickness direction of the sensor substrate 1. A displacement recess 31 that forms a space that allows displacement of the mass body 12 (regulates the amount of displacement of the mass body 12) is formed at the center of the surface of the cover substrate 3 that faces the sensor substrate 1. The depth of the displacement recess 31 is set to 5 to 10 μm, for example. The displacement recess 31 is formed using a lithography technique and an etching technique.

なお、カバー基板3に変位用凹所31を形成する構成に代えて、質量体12の厚み寸法を調節することによって、質量体12の変位量を規制してもよい。すなわち、質量体12のコア部12aおよび各リーフ部12bのうちSOIウェハの支持基板10aを利用して形成されている部位の厚み寸法を、支持部11において支持基板10aを利用して形成されている部位の厚み寸法よりも小さくすればよい。この構成では、質量体12における支持基板10aの厚み寸法と支持部11における支持基板10aの厚み寸法との差が、センサ基板1の厚み方向において許容する質量体12の変位量になる。   Note that the displacement amount of the mass body 12 may be regulated by adjusting the thickness dimension of the mass body 12 instead of forming the displacement recess 31 in the cover substrate 3. That is, the thickness dimension of the part formed using the support substrate 10a of the SOI wafer in the core portion 12a and each leaf portion 12b of the mass body 12 is formed in the support portion 11 using the support substrate 10a. What is necessary is just to make it smaller than the thickness dimension of the site | part which exists. In this configuration, the difference between the thickness dimension of the support substrate 10 a in the mass body 12 and the thickness dimension of the support substrate 10 a in the support portion 11 is the displacement amount of the mass body 12 that is allowed in the thickness direction of the sensor substrate 1.

上述した加速度センサを製造するにあたっては、図1に示すように、多数個のセンサ基板1を形成したセンサウェハ10(図1(a))と、多数個の電極形成基板2を形成したパッケージウェハ20(図1(b))と、多数個のカバー基板3を形成したキャップウェハ30(図1(c))とをウェハレベルで互いに接合(図1(d))した後に、ダイシング工程(図1(f))により個別に切断分離する。ウェハレベルでの接合時には、センサ基板1に形成された封止用金属層18および接続用金属層19と、電極形成基板2に形成された封止用金属層28および接続用金属層29とが互いに接合されることによりセンサ基板1に電極形成基板2が接合される。また、センサ基板1とカバー基板3とは互いの対向面の周部同士が接合される。このような製造工程を採用することにより、電極形成基板2とカバー基板3とがセンサ基板1と同じ外形寸法になり、小型のチップサイズパッケージを容易に製造することができる。   In manufacturing the acceleration sensor described above, as shown in FIG. 1, a sensor wafer 10 (FIG. 1A) on which a large number of sensor substrates 1 are formed and a package wafer 20 on which a large number of electrode forming substrates 2 are formed. (FIG. 1 (b)) and a cap wafer 30 (FIG. 1 (c)) on which a large number of cover substrates 3 are formed are bonded to each other at the wafer level (FIG. 1 (d)), and then a dicing process (FIG. 1). (F)) is cut and separated individually. At the time of bonding at the wafer level, the sealing metal layer 18 and the connection metal layer 19 formed on the sensor substrate 1, and the sealing metal layer 28 and the connection metal layer 29 formed on the electrode forming substrate 2 are formed. The electrode forming substrate 2 is bonded to the sensor substrate 1 by being bonded to each other. Further, the sensor substrate 1 and the cover substrate 3 are joined to each other at the peripheral portions of the opposing surfaces. By adopting such a manufacturing process, the electrode forming substrate 2 and the cover substrate 3 have the same outer dimensions as the sensor substrate 1, and a small chip size package can be easily manufactured.

さらに、センサウェハ10にパッケージウェハ20を接合した後には、センシング部Dsと回路部Dcとの電気的特性に関する検査を行う。この検査によりセンシング部Dsだけではなく、回路部Dcを合わせた総合的な検査が可能になる。ここで、パッケージウェハ20には、外部回路に接続するための貫通孔配線24のほかに、一部の端子17に電気的に接続した貫通孔配線24を検査用として形成しておけば、センサウェハ10とパッケージウェハ20との接合後においてもセンシング部Dsと回路部Dcとの電気的特性を個別に検査することが可能になる。   Further, after the package wafer 20 is bonded to the sensor wafer 10, an inspection relating to the electrical characteristics of the sensing portion Ds and the circuit portion Dc is performed. By this inspection, not only the sensing portion Ds but also the comprehensive inspection including the circuit portion Dc becomes possible. Here, in addition to the through-hole wiring 24 for connecting to an external circuit, the package wafer 20 is formed with a through-hole wiring 24 electrically connected to a part of the terminals 17 for inspection. Even after bonding 10 and the package wafer 20, it is possible to individually inspect the electrical characteristics of the sensing portion Ds and the circuit portion Dc.

この検査の工程では、配線抵抗、配線の短絡の有無、抵抗値のばらつきなどの電気的特性を検査する。この検査にあたっては、図2(a)に示すように、検査対象となる端子17に検査用プローブ4を接触させる。検査用プローブ4はロボットにより制御され、所望位置の端子17に接触するように位置決めされる。   In this inspection process, electrical characteristics such as wiring resistance, presence / absence of wiring short-circuiting, and variation in resistance value are inspected. In this inspection, as shown in FIG. 2A, the inspection probe 4 is brought into contact with the terminal 17 to be inspected. The inspection probe 4 is controlled by a robot and positioned so as to contact the terminal 17 at a desired position.

また、図2(b)に示すように、複数本の検査用プローブ4を保持具5で一括して保持するようにしてもよい。この場合、たとえば、複数本の検査用プローブ4をセンシング部Dsに対応する端子17に合わせて配列したグループと、複数本の検査用プローブ4を回路部Dcに対応する端子17に合わせて配列したグループとを構成しておけば、センシング部Dsと回路部Dcとをそれぞれ一括して検査することが可能になる。さらには、グループ分けをせずに、1個のセンサウェハ10において検査対象となる全端子に対応した検査用プローブ4を保持具5で保持してもよい。あるいはまた、センサウェハ10の上で複数のセンサ基板1に跨るように検査用プローブ4を配置しておけば、複数個のセンサ基板1について一括して検査することが可能になる。   Further, as shown in FIG. 2B, a plurality of inspection probes 4 may be held together by a holder 5. In this case, for example, a group in which a plurality of inspection probes 4 are arranged in accordance with the terminals 17 corresponding to the sensing part Ds and a plurality of inspection probes 4 are arranged in accordance with the terminals 17 corresponding to the circuit part Dc. If a group is configured, the sensing unit Ds and the circuit unit Dc can be collectively inspected. Furthermore, the inspection probes 4 corresponding to all terminals to be inspected in one sensor wafer 10 may be held by the holder 5 without being grouped. Alternatively, if the inspection probes 4 are arranged so as to straddle the plurality of sensor substrates 1 on the sensor wafer 10, it is possible to inspect the plurality of sensor substrates 1 at a time.

ところで、センサ基板1と電極形成基板2およびカバー基板3との接合方法としては、接合後におけるセンサ基板1の残留応力を少なくすることが望ましい。したがって、低温での接合が可能な接合方法を採用することが望ましい。そこで、本実施形態では、常温接合法を採用している。   By the way, as a joining method of the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3, it is desirable to reduce the residual stress of the sensor substrate 1 after joining. Therefore, it is desirable to employ a bonding method that enables bonding at a low temperature. Therefore, in this embodiment, a room temperature bonding method is adopted.

常温接合法では、接合前に互いの接合面へアルゴンのプラズマもしくはイオンビームもしくは原子ビームを真空中で照射することにより、各接合面の清浄化および活性化を行い、次に接合面同士を接触させ、常温下で適宜の荷重を印加する。このとき、封止用金属層18と封止用金属層28とが接合されると同時に、接続用金属層19と接続用金属層29とが接合され、また常温下でセンサ基板1の支持部11とカバー基板3の周部とが接合される。   In the room temperature bonding method, each bonding surface is cleaned and activated by irradiating the bonding surfaces with argon plasma, ion beam or atomic beam in vacuum before bonding, and then the bonding surfaces are brought into contact with each other. And apply an appropriate load at room temperature. At this time, the sealing metal layer 18 and the sealing metal layer 28 are bonded together, and at the same time, the connection metal layer 19 and the connection metal layer 29 are bonded, and the support portion of the sensor substrate 1 at room temperature. 11 and the peripheral portion of the cover substrate 3 are joined.

本実施形態のセンサ装置では、センサ基板1と電極形成基板2との間の接合がAu−Au接合になり、センサ基板1とカバー基板3との接合がSi−Si接合になる。また、本実施形態では、センサ基板1と電極形成基板2とカバー基板3とが同じ半導体材料であるSiにより形成されているので、センサ基板1と電極形成基板2とカバー基板3との線膨張率差に起因した応力(センサ基板1における残留応力)がブリッジ回路Bx,By,Bzの出力に与える影響を低減できる。つまり、電極形成基板2とカバー基板3とがセンサ基板1とは異なる材料により形成されている場合に比較すると、製品毎のセンサ特性のばらつきを低減することができる。   In the sensor device of this embodiment, the bonding between the sensor substrate 1 and the electrode forming substrate 2 is an Au—Au bonding, and the bonding between the sensor substrate 1 and the cover substrate 3 is an Si—Si bonding. In the present embodiment, since the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3 are formed of Si, which is the same semiconductor material, the linear expansion of the sensor substrate 1, the electrode formation substrate 2, and the cover substrate 3 is performed. It is possible to reduce the influence of stress (residual stress in the sensor substrate 1) resulting from the rate difference on the outputs of the bridge circuits Bx, By, Bz. That is, as compared with the case where the electrode forming substrate 2 and the cover substrate 3 are formed of a material different from that of the sensor substrate 1, variations in sensor characteristics for each product can be reduced.

ここに、互いに接合される接続用金属層19,29と封止用金属層18,28とにそれぞれ同じ金属材料を用いているので、接続用金属層19と接続用金属層29との接合と封止用金属層18と封止用金属層28との接合とを同時に行うことが可能であり、接合箇所ごとに半田を供給する工程およびリフロー工程を伴う製造方法に比較すると、製造プロセスの大幅な簡素化が図れるとともに、センサ基板1の厚み方向における電極形成基板2の位置精度を高めることができる。なお、上述した構成例では、センサ基板1を形成するセンサウェハとしてSOIウェハを用いているが、この構成は必須ではなく、SOIウェハに代えて、たとえばシリコンウェハを採用してもよい。   Here, since the same metal material is used for each of the connecting metal layers 19 and 29 and the sealing metal layers 18 and 28 to be joined to each other, the joining of the connecting metal layer 19 and the connecting metal layer 29 is performed. The sealing metal layer 18 and the sealing metal layer 28 can be bonded at the same time. Compared to a manufacturing method that involves supplying solder at each bonding location and a reflow process, the manufacturing process can be greatly increased. In addition, the positional accuracy of the electrode forming substrate 2 in the thickness direction of the sensor substrate 1 can be increased. In the configuration example described above, an SOI wafer is used as the sensor wafer on which the sensor substrate 1 is formed. However, this configuration is not essential, and for example, a silicon wafer may be employed instead of the SOI wafer.

上述した加速度センサでは、電極形成基板2においてセンサ基板1との対向面とは反対側の表面にパッド電極25が形成されているので、インターポーザを用いることなく半田リフローにより実装基板に実装することが可能である。また、接続用金属層19と接続用金属層29との接合部位と接続用金属層29と貫通孔配線24との接続部位との相対的な位置関係を調整する再配線部を必要に応じて設けているので、電極形成基板2におけるパッド電極25の大きさや位置などのレイアウトの自由度が高くなり、加速度センサにおける平面寸法(パッド電極25を配列した面の面積)の小型化が図れる。再配線部は電極形成基板2の接続用金属層29に設けるほか、センサ基板1の接続用金属層19に形成することも可能である。   In the acceleration sensor described above, since the pad electrode 25 is formed on the surface of the electrode forming substrate 2 opposite to the surface facing the sensor substrate 1, it can be mounted on the mounting substrate by solder reflow without using an interposer. Is possible. Further, if necessary, a rewiring portion that adjusts the relative positional relationship between the connecting portion of the connecting metal layer 19 and the connecting metal layer 29 and the connecting portion of the connecting metal layer 29 and the through-hole wiring 24 is used. Since it is provided, the degree of freedom in layout such as the size and position of the pad electrode 25 in the electrode forming substrate 2 is increased, and the planar dimension (area of the surface on which the pad electrode 25 is arranged) in the acceleration sensor can be reduced. The rewiring portion can be provided on the connection metal layer 29 of the electrode substrate 2 as well as the connection metal layer 19 of the sensor substrate 1.

上述した実施形態では、センサウェハ10とパッケージウェハ20とキャップウェハ30とを接合した後に、センシング部Dsと回路部Dcとの総合的な検査をウェハレベルで行っているが、上述した検査とともに、センサウェハ10にパッケージウェハ20およびキャップウェハ30を接合する前に、センサウェハ10に形成したセンシング部Dsおよび回路部Dcの電気的特性を検査する工程(図10(d))を付加してもよい。なお、図10では接合とダイシングとの間に上述した検査工程を含むが図示は省略している。   In the above-described embodiment, after the sensor wafer 10, the package wafer 20, and the cap wafer 30 are bonded, a comprehensive inspection of the sensing unit Ds and the circuit unit Dc is performed at the wafer level. Before bonding the package wafer 20 and the cap wafer 30 to 10, a step (FIG. 10D) for inspecting the electrical characteristics of the sensing part Ds and the circuit part Dc formed on the sensor wafer 10 may be added. In addition, in FIG. 10, although the inspection process mentioned above is included between joining and dicing, illustration is abbreviate | omitted.

図10(d)に示す検査工程を含めることによって、センサウェハ10にパッケージウェハ20を接合する前にセンシング部Dsと回路部Dcとを検査するから、センシング部Dsと回路部Dcとが露出している状態で検査することができ、パッケージウェハ20には検査用の電極を別途に設ける必要がなくなるから、コストの低減につながる。しかも、センサウェハ10に設ける端子は、パッケージウェハ20に形成する電極よりも小面積に形成されるから、多数個の検査用の電極を設けることが可能であり多様な検査が可能になる。   By including the inspection process shown in FIG. 10 (d), the sensing unit Ds and the circuit unit Dc are inspected before the package wafer 20 is bonded to the sensor wafer 10, so that the sensing unit Ds and the circuit unit Dc are exposed. The package wafer 20 does not need to be provided with a separate electrode for inspection, which leads to cost reduction. In addition, since the terminals provided on the sensor wafer 10 are formed in a smaller area than the electrodes formed on the package wafer 20, a large number of inspection electrodes can be provided, and various inspections are possible.

実施形態の工程を示す図である。It is a figure which shows the process of embodiment. 同上における検査工程における検査用プローブの構成例を示す図である。It is a figure which shows the structural example of the probe for a test | inspection in the test | inspection process same as the above. 同上の検査対象であるセンサ基板の平面図である。It is a top view of the sensor board | substrate which is a test object same as the above. 図3におけるA−A′線断面に相当する階段断面図である。FIG. 4 is a step sectional view corresponding to a section taken along line AA ′ in FIG. 3. 同上に用いるセンサ基板のセンシング部を示す要部平面図である。It is a principal part top view which shows the sensing part of the sensor board | substrate used for the same as the above. 図5のB−A′線断面における縦断面図である。It is a longitudinal cross-sectional view in the BA 'line cross section of FIG. 図5のA−A′線断面における縦断面図である。It is a longitudinal cross-sectional view in the AA 'line cross section of FIG. 図3のB−B′線断面に相当する縦断面図である。It is a longitudinal cross-sectional view equivalent to the BB 'line cross section of FIG. 同上の回路図である。It is a circuit diagram same as the above. 同上の他の工程を示す図である。It is a figure which shows the other process same as the above.

符号の説明Explanation of symbols

1 センサ基板
2 電極形成基板
10 センサウェハ
17 端子
20 パッケージウェハ
24 貫通孔配線
Dc 回路部
Ds センシング部
DESCRIPTION OF SYMBOLS 1 Sensor substrate 2 Electrode formation board 10 Sensor wafer 17 Terminal 20 Package wafer 24 Through-hole wiring Dc Circuit part Ds Sensing part

Claims (2)

センシング部および集積回路からなりセンシング部と協働する回路部を有するセンサ基板をセンサウェハに形成する工程と、センサ基板に設けた端子と電気的に接続される貫通孔配線を有した電極形成基板をパッケージウェハに形成する工程と、センサウェハとパッケージウェハとを接合するとともにセンサ基板に設けた端子と貫通孔配線とを電気的に接続する工程と、接合後にセンシング部と回路部との電気的特性を検査する工程と、検査後にセンサ基板および電極形成基板の積層体を個別に切断分離する工程とを含むセンサパッケージの製造方法。   A step of forming a sensor substrate having a circuit portion that includes a sensing portion and an integrated circuit and cooperates with the sensing portion on a sensor wafer, and an electrode forming substrate having a through-hole wiring electrically connected to a terminal provided on the sensor substrate The process of forming the package wafer, the process of bonding the sensor wafer and the package wafer and electrically connecting the terminals provided on the sensor substrate and the through-hole wiring, and the electrical characteristics of the sensing unit and the circuit unit after bonding A method for manufacturing a sensor package, comprising: a step of inspecting; and a step of individually cutting and separating a laminate of the sensor substrate and the electrode forming substrate after the inspection. 前記センサウェハに前記パッケージウェハを接合する前に前記センシング部と前記回路部との電気的特性を検査する工程が付加されていることを特徴とする請求項1記載のセンサパッケージの製造方法。   2. The method of manufacturing a sensor package according to claim 1, further comprising a step of inspecting electrical characteristics of the sensing unit and the circuit unit before bonding the package wafer to the sensor wafer.
JP2006089586A 2005-11-25 2006-03-28 Manufacturing method of sensor package Expired - Fee Related JP3938202B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006089586A JP3938202B1 (en) 2006-03-28 2006-03-28 Manufacturing method of sensor package
US12/094,771 US7674638B2 (en) 2005-11-25 2006-11-24 Sensor device and production method therefor
KR1020087012910A KR100985453B1 (en) 2005-11-25 2006-11-24 Sensor device and production method therefor
EP06833263A EP1953817B1 (en) 2005-11-25 2006-11-24 Sensor device and method for manufacturing same
PCT/JP2006/323459 WO2007061059A1 (en) 2005-11-25 2006-11-24 Sensor device and method for manufacturing same
TW095143559A TWI310365B (en) 2005-11-25 2006-11-24 Sensor device and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006089586A JP3938202B1 (en) 2006-03-28 2006-03-28 Manufacturing method of sensor package

Publications (2)

Publication Number Publication Date
JP3938202B1 JP3938202B1 (en) 2007-06-27
JP2007266319A true JP2007266319A (en) 2007-10-11

Family

ID=38249214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006089586A Expired - Fee Related JP3938202B1 (en) 2005-11-25 2006-03-28 Manufacturing method of sensor package

Country Status (1)

Country Link
JP (1) JP3938202B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016042609A (en) * 2016-01-14 2016-03-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー Accommodating means for retaining wafers
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5118923B2 (en) * 2007-09-11 2013-01-16 ローム株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325798B2 (en) 2010-12-20 2019-06-18 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US10886156B2 (en) 2010-12-20 2021-01-05 Ev Group E. Thallner Gmbh Accomodating device for retaining wafers
US11355374B2 (en) 2010-12-20 2022-06-07 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
US11756818B2 (en) 2010-12-20 2023-09-12 Ev Group E. Thallner Gmbh Accommodating device for retaining wafers
JP2016042609A (en) * 2016-01-14 2016-03-31 エーファウ・グループ・エー・タルナー・ゲーエムベーハー Accommodating means for retaining wafers

Also Published As

Publication number Publication date
JP3938202B1 (en) 2007-06-27

Similar Documents

Publication Publication Date Title
JP3938202B1 (en) Manufacturing method of sensor package
JP2007263766A (en) Sensor device
JP4925275B2 (en) Semiconductor device
JP4925272B2 (en) Semiconductor device
JP5395412B2 (en) Interposer
JP2008008672A (en) Acceleration sensor
JP2010127710A (en) Semiconductor device
JP3938199B1 (en) Wafer level package structure and sensor device
JP3938204B1 (en) Wafer level package structure and sensor element
JP2007194572A (en) Wafer level package structure and sensor element
JP2008241482A (en) Sensor device
JP2007173757A (en) Sensor element
JP2007266320A (en) Sensor module
JP2007171152A (en) Wafer level package structure, and acceleration sensor
JP4000168B2 (en) Sensor device
JP3938206B1 (en) Wafer level package structure and sensor element
JP2008157825A (en) Sensor device
JP2010008172A (en) Semiconductor device
JP2007263760A (en) Sensor device
JP4665733B2 (en) Sensor element
JP4000169B2 (en) Chip size package
JP5069410B2 (en) Sensor element
JP3938203B1 (en) Sensor element and wafer level package structure
JP4816065B2 (en) Manufacturing method of sensor module
JP2007263767A (en) Sensor device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140406

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees