JP5118923B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP5118923B2
JP5118923B2 JP2007235269A JP2007235269A JP5118923B2 JP 5118923 B2 JP5118923 B2 JP 5118923B2 JP 2007235269 A JP2007235269 A JP 2007235269A JP 2007235269 A JP2007235269 A JP 2007235269A JP 5118923 B2 JP5118923 B2 JP 5118923B2
Authority
JP
Japan
Prior art keywords
semiconductor device
sensor element
support frame
integrated circuit
lower container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007235269A
Other languages
Japanese (ja)
Other versions
JP2009068893A5 (en
JP2009068893A (en
Inventor
武史 須永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007235269A priority Critical patent/JP5118923B2/en
Priority to PCT/JP2008/065652 priority patent/WO2009034863A1/en
Publication of JP2009068893A publication Critical patent/JP2009068893A/en
Publication of JP2009068893A5 publication Critical patent/JP2009068893A5/ja
Application granted granted Critical
Publication of JP5118923B2 publication Critical patent/JP5118923B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/18—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration in two or more dimensions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P1/00—Details of instruments
    • G01P1/02—Housings
    • G01P1/023—Housings for acceleration measuring devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/12—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance
    • G01P15/123—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by alteration of electrical resistance by piezo-resistive elements, e.g. semiconductor strain gauges
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/075—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure the electronic processing unit being integrated into an element of the micromechanical structure
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
    • G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
    • G01P2015/084—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass
    • G01P2015/0842—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass the mass being suspended at more than one of its sides, e.g. membrane-type suspension, so as to permit multi-axis movement of the mass the mass being of clover leaf shape

Description

この発明は、半導体装置に関し、特に、センサ素子を備えた半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device provided with a sensor element.

従来、加速度を検出する加速度センサ素子（センサ素子）を備えた半導体装置が知られている（たとえば、特許文献１参照）。   2. Description of the Related Art Conventionally, a semiconductor device including an acceleration sensor element (sensor element) that detects acceleration is known (see, for example, Patent Document 1).

上記特許文献１には、加速度センサ素子とＩＣチップとが同じ保護ケース（パッケージ）内に収納された加速度センサ（半導体装置）が記載されている。この加速度センサでは、ＩＣチップは、加速度センサ素子の上面上に実装された状態で、保護ケース（パッケージ）内に収納されている。また、加速度センサ素子は、加速度に比例した直流電圧信号を出力する機能を有している。一方、ＩＣチップは、加速度センサ素子から出力された直流電圧信号を増幅して出力する機能を有している。なお、ＩＣチップと加速度センサ素子とは、ボンディングワイヤを介して、互いに電気的に接続されている。   Patent Document 1 describes an acceleration sensor (semiconductor device) in which an acceleration sensor element and an IC chip are housed in the same protective case (package). In this acceleration sensor, the IC chip is housed in a protective case (package) while being mounted on the upper surface of the acceleration sensor element. The acceleration sensor element has a function of outputting a DC voltage signal proportional to the acceleration. On the other hand, the IC chip has a function of amplifying and outputting a DC voltage signal output from the acceleration sensor element. The IC chip and the acceleration sensor element are electrically connected to each other through a bonding wire.

このように、上記特許文献１に記載された従来の加速度センサでは、加速度センサ素子とともに、ＩＣチップも保護ケース内に収納されているので、加速度センサ素子から出力された直流電圧信号をＩＣチップで増幅して出力することが可能となる。   As described above, in the conventional acceleration sensor described in Patent Document 1, since the IC chip is also housed in the protective case together with the acceleration sensor element, the DC voltage signal output from the acceleration sensor element is output by the IC chip. It can be amplified and output.

特開２００５−１２７７４５号公報JP 2005-127745 A

しかしながら、上記特許文献１に記載された従来の半導体装置では、加速度センサ素子とＩＣチップとが同じ保護ケース内に収納されることによって、保護ケースのサイズが大きくなるという不都合がある。これにより、加速度センサ（半導体装置）の小型化を図ることが困難になるという問題点がある。   However, the conventional semiconductor device described in Patent Document 1 has a disadvantage that the size of the protective case increases because the acceleration sensor element and the IC chip are accommodated in the same protective case. Accordingly, there is a problem that it is difficult to reduce the size of the acceleration sensor (semiconductor device).

この発明は、上記のような課題を解決するためになされたものであり、この発明の目的は、小型化を図ることが可能な半導体装置を提供することである。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device that can be miniaturized.

上記目的を達成するために、この発明の一の局面による半導体装置は、半導体プロセス技術を利用して形成されたシリコンからなるセンサ素子と、センサ素子を収納するパッケージとを備えている。そして、センサ素子は、支持枠と、支持枠の内側に配置される構造体と、構造体を支持枠に揺動可能に支持する梁部とを含み、少なくとも構造体の上面領域の一部には、センサ素子と電気的に接続される集積回路部が形成されている。   In order to achieve the above object, a semiconductor device according to one aspect of the present invention includes a sensor element made of silicon formed by using a semiconductor process technology, and a package for housing the sensor element. The sensor element includes a support frame, a structure disposed inside the support frame, and a beam portion that swingably supports the structure on the support frame, and at least a part of the upper surface region of the structure. An integrated circuit portion electrically connected to the sensor element is formed.

この一の局面による半導体装置では、上記のように、少なくとも構造体の上面領域の一部に、センサ素子と電気的に接続される集積回路部を形成することによって、この集積回路部でセンサ素子からの電気信号を処理して外部に出力することができる。すなわち、上記のように構成することによって、センサ素子からの電気信号を処理するＩＣチップなどをパッケージ内に設けることなく、センサ素子からの電気信号を処理して外部に出力することができる。これにより、ＩＣチップなどをパッケージ内に設けない構成にすることによって、ＩＣチップなどの収納スペースをパッケージ内に確保する必要がなくなるので、その分、半導体装置の小型化を図ることができる。   In the semiconductor device according to the one aspect, as described above, the integrated circuit portion that is electrically connected to the sensor element is formed at least in a part of the upper surface region of the structure body. Can be processed and output to the outside. That is, by configuring as described above, the electrical signal from the sensor element can be processed and output to the outside without providing an IC chip or the like for processing the electrical signal from the sensor element in the package. Accordingly, since the IC chip or the like is not provided in the package, there is no need to secure a storage space for the IC chip or the like in the package, so that the semiconductor device can be downsized accordingly.

また、一の局面による半導体装置では、上記のように、センサ素子の支持枠の内側に配置される構造体の上面領域に集積回路部を形成することによって、集積回路部を形成するための領域を支持枠の外側に別途設ける場合と異なり、センサ素子に集積回路部を形成したとしても、センサ素子の平面積が大きくなるのを抑制することができる。このため、センサ素子の平面積が大きくなることに起因して、半導体装置の平面積が大きくなるという不都合が生じるのを抑制することができる。したがって、半導体装置の実装面積が大きくなるのを抑制することができるとともに、これによっても、半導体装置の小型化を図ることができる。   Moreover, in the semiconductor device according to one aspect, as described above, the region for forming the integrated circuit portion is formed by forming the integrated circuit portion in the upper surface region of the structure disposed inside the support frame of the sensor element. Unlike the case where the sensor element is separately provided outside the support frame, even if the integrated circuit portion is formed in the sensor element, it is possible to suppress an increase in the plane area of the sensor element. For this reason, it is possible to suppress the disadvantage that the plane area of the semiconductor device is increased due to the increase in the plane area of the sensor element. Therefore, it is possible to suppress an increase in the mounting area of the semiconductor device, and it is also possible to reduce the size of the semiconductor device.

上記一の局面による半導体装置において、好ましくは、センサ素子の梁部にピエゾ抵抗素子が形成されることによって、センサ素子が、構造体の変位量に応じて加速度を検出するピエゾ抵抗型の加速度センサ素子に構成されている。このように構成すれば、小型化を図ることが可能なピエゾ抵抗型の加速度センサ（半導体装置）を容易に得ることができる。   In the semiconductor device according to the one aspect described above, a piezoresistive acceleration sensor in which the piezoresistive element is preferably formed in the beam portion of the sensor element so that the sensor element detects acceleration according to the amount of displacement of the structure. It is composed of elements. With this configuration, a piezoresistive acceleration sensor (semiconductor device) that can be reduced in size can be easily obtained.

上記一の局面による半導体装置において、構造体は、梁部を介して支持枠に支持される直方体状の第１構造体と、第１構造体に一体的に連結される直方体状の複数の第２構造体とを含み、集積回路部は、複数の第２構造体の少なくとも１つの上面領域に形成されていてもよい。   In the semiconductor device according to the above aspect, the structure includes a first rectangular parallelepiped structure supported by the support frame via the beam portion, and a plurality of rectangular parallelepiped first coupled to the first structure. The integrated circuit unit may be formed in at least one upper surface region of the plurality of second structures.

この場合において、好ましくは、集積回路部は、第１構造体の上面領域および複数の第２構造体の上面領域の各々に形成されている。このように構成すれば、集積回路部の形成領域を容易に確保することができるので、所定の機能を有する集積回路部を容易に形成することができる。   In this case, the integrated circuit section is preferably formed in each of the upper surface region of the first structure and the upper surface regions of the plurality of second structures. With such a configuration, the formation area of the integrated circuit portion can be easily secured, so that the integrated circuit portion having a predetermined function can be easily formed.

上記第２構造体を備える構成において、好ましくは、支持枠の上面領域には、電極端子部が設けられているとともに、複数の第２構造体の一部と支持枠とは、連結部によって連結されており、連結部は、支持枠の電極端子部と集積回路部とを電気的に接続するための接続経路として機能するように構成されている。このように構成すれば、集積回路部と支持枠の電極端子部とを容易に電気的に接続することができるので、集積回路部によって処理されたセンサ素子からの電気信号を電極端子部を介して容易に外部に出力することができる。これにより、容易に、ＩＣチップなどをパッケージ内に設けない構成にすることができるので、容易に、半導体装置を小型化することができる。   In the configuration including the second structure, preferably, an electrode terminal portion is provided in an upper surface region of the support frame, and a part of the plurality of second structures and the support frame are connected by a connecting portion. The connecting portion is configured to function as a connection path for electrically connecting the electrode terminal portion of the support frame and the integrated circuit portion. With this configuration, the integrated circuit portion and the electrode terminal portion of the support frame can be easily electrically connected. Therefore, an electrical signal from the sensor element processed by the integrated circuit portion is passed through the electrode terminal portion. Can be easily output to the outside. As a result, a configuration in which an IC chip or the like is not provided in the package can be easily provided, and the semiconductor device can be easily downsized.

上記一の局面による半導体装置において、好ましくは、集積回路部は、構造体の上面領域に加えて、支持枠の上面領域にも形成されている。このように構成すれば、集積回路部の形成領域をより容易に確保することができるので、所定の機能を有する集積回路部をより容易に形成することができる。   In the semiconductor device according to the above aspect, the integrated circuit portion is preferably formed not only on the upper surface region of the structure but also on the upper surface region of the support frame. With such a configuration, the formation area of the integrated circuit portion can be more easily secured, so that the integrated circuit portion having a predetermined function can be formed more easily.

上記一の局面による半導体装置において、集積回路部は、構造体の動きに基づいて検出される電気的な検出信号を増幅および補正して、物理量に比例した電圧として出力する機能を有するように構成されていてもよい。   In the semiconductor device according to the above aspect, the integrated circuit unit is configured to have a function of amplifying and correcting an electrical detection signal detected based on the movement of the structure, and outputting the amplified signal as a voltage proportional to the physical quantity. May be.

以上のように、本発明によれば、小型化を図ることが可能な半導体装置を容易に得ることができる。   As described above, according to the present invention, a semiconductor device that can be miniaturized can be easily obtained.

以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。   DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments embodying the present invention will be described in detail with reference to the drawings.

（第１実施形態）
図１は、本発明の第１実施形態による半導体装置の平面図である。図２は、本発明の第１実施形態による半導体装置を簡略化して示した断面図である。図３は、本発明の第１実施形態による半導体装置の分解斜視図である。図４〜図６は、本発明の第１実施形態による半導体装置の構造を説明するための図である。まず、図１〜図６を参照して、本発明の第１実施形態による半導体装置５０の構造について説明する。なお、図３ではボンディングワイヤなどの記載は省略している。 (First embodiment)
FIG. 1 is a plan view of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a simplified cross-sectional view of the semiconductor device according to the first embodiment of the present invention. FIG. 3 is an exploded perspective view of the semiconductor device according to the first embodiment of the present invention. 4 to 6 are views for explaining the structure of the semiconductor device according to the first embodiment of the present invention. First, the structure of the semiconductor device 50 according to the first embodiment of the present invention will be described with reference to FIGS. In FIG. 3, description of bonding wires and the like is omitted.

第１実施形態による半導体装置５０は、図１〜図３に示すように、センサ素子１０と、このセンサ素子１０を収納するパッケージ２０とを備えている。   As shown in FIGS. 1 to 3, the semiconductor device 50 according to the first embodiment includes a sensor element 10 and a package 20 that houses the sensor element 10.

センサ素子１０は、図５および図６に示すように、支持基板１ａ上に絶縁層１ｂおよびシリコン層１ｃが順次積層されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板１を、半導体プロセス技術を応用した微細加工技術（ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）技術）を用いて加工することにより形成されている。なお、支持基板１ａは、たとえば、シリコン基板から構成されており、絶縁層１ｂは、たとえば、酸化シリコン（ＳｉＯ2）から構成されている。 As shown in FIGS. 5 and 6, the sensor element 10 is formed by applying an SOI (Silicon On Insulator) substrate 1 in which an insulating layer 1 b and a silicon layer 1 c are sequentially stacked on a support substrate 1 a to a microfabrication using a semiconductor process technology. It is formed by processing using a technology (MEMS (Micro Electro Mechanical Systems) technology). The support substrate 1a is made of, for example, a silicon substrate, and the insulating layer 1b is made of, for example, silicon oxide (SiO 2 ).

また、センサ素子１０は、３軸方向の加速度を検出可能なピエゾ抵抗型の加速度センサ素子に構成されている。具体的には、センサ素子１０は、図４〜図６に示すように、枠体部１１と、枠体部１１の内側に配置される重り部１２と、重り部１２の四方から所定の方向に延びるとともに、重り部１２を枠体部１１に揺動自在に支持する４つの撓み部１３とを備えている。なお、枠体部１１は、本発明の「支持枠」の一例であり、重り部１２は、本発明の「構造体」の一例である。また、撓み部１３は、本発明の「支持部」の一例である。   The sensor element 10 is configured as a piezoresistive acceleration sensor element capable of detecting acceleration in three axial directions. Specifically, as shown in FIGS. 4 to 6, the sensor element 10 includes a frame body portion 11, a weight portion 12 disposed inside the frame body portion 11, and a predetermined direction from four directions of the weight portion 12. And four bending portions 13 that support the weight portion 12 on the frame body portion 11 in a swingable manner. The frame portion 11 is an example of the “support frame” in the present invention, and the weight portion 12 is an example of the “structure” in the present invention. Further, the bending portion 13 is an example of the “supporting portion” in the present invention.

センサ素子１０の枠体部１１は、図４に示すように、平面的に見て、略矩形枠状に形成されており、中央部に略四角形状の開口部１１ａを有している。なお、枠体部１１は、図５に示すように、支持基板１ａ、絶縁層１ｂおよびシリコン層１ｃから構成されている。   As shown in FIG. 4, the frame body portion 11 of the sensor element 10 is formed in a substantially rectangular frame shape in plan view, and has a substantially rectangular opening 11 a at the center. As shown in FIG. 5, the frame body portion 11 is composed of a support substrate 1a, an insulating layer 1b, and a silicon layer 1c.

また、センサ素子１０の重り部１２は、図４に示すように、枠体部１１の内側の開口部１１ａに配置されている。この重り部１２は、図４〜図６に示すように、４つの撓み部１３を介して枠体部１１に支持された直方体状のコア部１２ａ（図６参照）と、平面的に見て、コア部１２ａの四隅の各々に一体的に連結された直方体状の４つの付随部１２ｂ（図４および図５参照）とを含んでいる。また、付随部１２ｂの各々と枠体部１１および撓み部１３との間には、隙間が設けられている。この隙間は、加速度を受けて重り部１２が揺動した際に、付随部１２ｂが枠体部１１や撓み部１３と接触しない程度の大きさに構成されている。なお、コア部１２ａは、本発明の「第１構造体」の一例であり、付随部１２ｂは、本発明の「第２構造体」の一例である。また、重り部１２は、枠体部１１と同様、支持基板１ａ、絶縁層１ｂおよびシリコン層１ｃから構成されている。   Moreover, the weight part 12 of the sensor element 10 is arrange | positioned at the opening part 11a inside the frame part 11, as shown in FIG. As shown in FIGS. 4 to 6, the weight portion 12 has a rectangular parallelepiped core portion 12 a (see FIG. 6) supported by the frame body portion 11 via the four bending portions 13 and is viewed in plan view. And four accompanying parts 12b (see FIGS. 4 and 5) having a rectangular parallelepiped shape integrally connected to each of the four corners of the core part 12a. In addition, a gap is provided between each of the accompanying portions 12 b and the frame body portion 11 and the bending portion 13. The gap is configured to have such a size that the accompanying portion 12b does not come into contact with the frame body portion 11 or the bending portion 13 when the weight portion 12 swings due to acceleration. The core portion 12a is an example of the “first structure” in the present invention, and the accompanying portion 12b is an example of the “second structure” in the present invention. In addition, the weight 12 is composed of a support substrate 1a, an insulating layer 1b, and a silicon layer 1c, like the frame 11.

また、４つの撓み部１３の各々は、ＳＯＩ基板１のシリコン層１ｃから構成されており、短冊状に形成されている。このため、図６に示すように、撓み部１３は、枠体部１１よりも厚みが小さくなっており、変形し易くなっている。また、撓み部１３の各々は、図４に示すように、一方端部が枠体部１１の内側面に一体的に連結されており、他方端部が重り部１２（コア部１２ａ）の内側面に一体的に連結されている。なお、４つの撓み部１３は、図４に示すように、Ｘ軸方向に延びるとともにコア部１２ａを挟む２つ１組の撓み部１３と、Ｙ軸方向に延びるとともにコア部１２ａを挟む２つ１組の撓み部１３とに分けられる。   Each of the four flexures 13 is composed of a silicon layer 1c of the SOI substrate 1 and is formed in a strip shape. For this reason, as shown in FIG. 6, the bending part 13 has thickness smaller than the frame part 11, and is easy to deform | transform. Further, as shown in FIG. 4, each of the bent portions 13 has one end portion integrally connected to the inner surface of the frame body portion 11, and the other end portion within the weight portion 12 (core portion 12 a). It is integrally connected to the side. As shown in FIG. 4, the four flexible portions 13 include two pairs of flexible portions 13 that extend in the X-axis direction and sandwich the core portion 12a, and two that extend in the Y-axis direction and sandwich the core portion 12a. It is divided into a set of bending portions 13.

また、４つの撓み部１３の各々の表面には、複数のピエゾ抵抗素子１４が形成されている。このピエゾ抵抗素子１４は、外力（応力）が加わると抵抗値が変化する素子であり、加速度を受けて重り部１２が揺動した際の撓み部１３の変位を抵抗値の変化として検出する。すなわち、ピエゾ抵抗型の加速度センサ素子であるセンサ素子１０では、加速度が加わるとその加速度によって重り部１２が揺動し、重り部１２を支持している撓み部１３が変形する。そして、撓み部１３が変形することによって、撓み部１３に形成されているピエゾ抵抗素子１４に応力が加わり、ピエゾ抵抗素子１４の抵抗値が変化する。この抵抗値の変化を電気信号として検出することにより、半導体装置５０に加わった加速度が検出される。   A plurality of piezoresistive elements 14 are formed on the surface of each of the four bent portions 13. The piezoresistive element 14 is an element whose resistance value changes when an external force (stress) is applied, and detects the displacement of the bending portion 13 when the weight portion 12 swings due to acceleration as a change in resistance value. That is, in the sensor element 10 which is a piezoresistive acceleration sensor element, when acceleration is applied, the weight portion 12 swings due to the acceleration, and the bending portion 13 supporting the weight portion 12 is deformed. Then, when the bending portion 13 is deformed, stress is applied to the piezoresistive element 14 formed in the bending portion 13, and the resistance value of the piezoresistive element 14 changes. By detecting this change in resistance value as an electrical signal, the acceleration applied to the semiconductor device 50 is detected.

なお、上記した枠体部１１、重り部１２および撓み部１３は、ＳＯＩ基板１を加工することによって一体的に形成されている。   Note that the frame body portion 11, the weight portion 12, and the bending portion 13 are integrally formed by processing the SOI substrate 1.

ここで、第１実施形態では、重り部１２の上面領域１ｄおよび枠体部１１の上面領域１ｅに、集積回路１５が形成されている。すなわち、コア部１２ａのシリコン層１ｃおよび４つの付随部１２ｂの各々のシリコン層１ｃに集積回路１５（１５ａ）が作り込まれているとともに、枠体部１１のシリコン層１ｃの所定領域にも集積回路１５（１５ｂ）が作り込まれている。この集積回路１５は、トランジスタなどの複数の回路素子から構成されている。なお、集積回路１５は、本発明の「集積回路部」の一例である。   Here, in the first embodiment, the integrated circuit 15 is formed in the upper surface region 1 d of the weight portion 12 and the upper surface region 1 e of the frame body portion 11. That is, an integrated circuit 15 (15a) is formed in the silicon layer 1c of each of the silicon layer 1c of the core portion 12a and the four associated portions 12b, and is also integrated in a predetermined region of the silicon layer 1c of the frame body portion 11. A circuit 15 (15b) is built in. The integrated circuit 15 is composed of a plurality of circuit elements such as transistors. The integrated circuit 15 is an example of the “integrated circuit portion” in the present invention.

また、第１実施形態では、集積回路１５は、センサ素子１０と電気的に接続されている。具体的には、集積回路１５は、ホイートストン・ブリッジ回路に構成されたピエゾ抵抗素子１４と図示しない配線層を介して電気的に接続されている。なお、ホイートストン・ブリッジ回路は、複数のピエゾ抵抗素子１４を、図示しない配線層を介して電気的に接続することにより構成することができる。また、集積回路１５は、センサ素子１０によって検出された電気信号を増幅・補正するとともに、加速度に比例した電圧として電気信号を外部に出力する機能を有するように構成されている。   In the first embodiment, the integrated circuit 15 is electrically connected to the sensor element 10. Specifically, the integrated circuit 15 is electrically connected to the piezoresistive element 14 configured as a Wheatstone bridge circuit via a wiring layer (not shown). The Wheatstone bridge circuit can be configured by electrically connecting a plurality of piezoresistive elements 14 via a wiring layer (not shown). The integrated circuit 15 is configured to amplify and correct the electrical signal detected by the sensor element 10 and to output the electrical signal to the outside as a voltage proportional to the acceleration.

また、第１実施形態では、枠体部１１上の所定領域に複数のパッド電極１６が形成されており、図示しない配線層を介して、集積回路１５と電気的に接続されている。このパッド電極１６は、集積回路１５によって増幅・補正された電機信号を外部に出力するための電極端子としての機能を有している。なお、上記した配線層（図示せず）は、所定の配線パターンを有しており、撓み部１３のシリコン層１ｃおよび枠体部１１のシリコン層１ｃなどに設けられている。なお、パッド電極１６は、本発明の「電極端子部」の一例である。   In the first embodiment, a plurality of pad electrodes 16 are formed in a predetermined region on the frame body portion 11 and are electrically connected to the integrated circuit 15 through a wiring layer (not shown). The pad electrode 16 has a function as an electrode terminal for outputting an electric machine signal amplified and corrected by the integrated circuit 15 to the outside. The wiring layer (not shown) has a predetermined wiring pattern, and is provided on the silicon layer 1c of the bent portion 13, the silicon layer 1c of the frame portion 11, and the like. The pad electrode 16 is an example of the “electrode terminal portion” in the present invention.

また、センサ素子１０を収納するパッケージ２０は、図２および図３に示すように、下部容器２１と上部蓋２２とから構成されている。下部容器２１は、たとえば、積層構造を有するセラミックス製の容器から構成されており、センサ素子１０を収納するためのキャビティ（空間部）２１ａを有している。また、下部容器２１の側壁のキャビティ２１ａ側には、下部容器２１の上面（上部蓋２２が接着される面）よりも低い段差面２３が形成されている。この段差面２３には、後述するボンディングワイヤ３０（図１および図２参照）を介して、センサ素子１０のパッド電極１６と電気的に接続されるパッド電極２４が形成されている。   The package 20 that houses the sensor element 10 includes a lower container 21 and an upper lid 22 as shown in FIGS. 2 and 3. The lower container 21 is made of a ceramic container having a laminated structure, for example, and has a cavity (space part) 21 a for accommodating the sensor element 10. Further, a step surface 23 lower than the upper surface of the lower container 21 (the surface to which the upper lid 22 is bonded) is formed on the side of the cavity 21 a of the side wall of the lower container 21. A pad electrode 24 electrically connected to the pad electrode 16 of the sensor element 10 is formed on the stepped surface 23 via a bonding wire 30 (see FIGS. 1 and 2) described later.

一方、下部容器２１の下面には、図２に示すように、図示しない実装基板などにおける配線層と電気的に接続される電極端子２５が形成されている。なお、電極端子２５と上記したパッド電極２４とは、下部容器２１内部に形成された配線部２６を介して、互いに電気的に接続されている。   On the other hand, as shown in FIG. 2, electrode terminals 25 that are electrically connected to a wiring layer on a mounting substrate (not shown) are formed on the lower surface of the lower container 21. The electrode terminal 25 and the pad electrode 24 described above are electrically connected to each other via a wiring portion 26 formed inside the lower container 21.

また、センサ素子１０は、下部容器２１のキャビティ２１ａの底面２７における中央部の領域に接着層２８を介して固着されている。また、下部容器２１のキャビティ２１ａの底面２７とセンサ素子１０との間には、接着層２８によって、約５０μｍ〜約１００μｍの高さを有する隙間部２９が形成されている。この隙間部２９は、センサ素子１０の重り部１２の動き代を確保するために設けられている。また、下部容器２１のキャビティ２１ａ内に収納されたセンサ素子１０におけるパッド電極１６（図１参照）は、ボンディングワイヤ３０を介して、下部容器２１のパッド電極２４と電気的に接続されている。なお、ボンディングワイヤ３０は、たとえば、Ａｕ（金）やＡｌ（アルミニウム）などの金属細線から構成されている。   In addition, the sensor element 10 is fixed to a central region of the bottom surface 27 of the cavity 21 a of the lower container 21 via an adhesive layer 28. Further, a gap 29 having a height of about 50 μm to about 100 μm is formed by the adhesive layer 28 between the bottom surface 27 of the cavity 21 a of the lower container 21 and the sensor element 10. The gap 29 is provided in order to secure the movement allowance of the weight 12 of the sensor element 10. In addition, the pad electrode 16 (see FIG. 1) in the sensor element 10 housed in the cavity 21 a of the lower container 21 is electrically connected to the pad electrode 24 of the lower container 21 via the bonding wire 30. The bonding wire 30 is made of a fine metal wire such as Au (gold) or Al (aluminum), for example.

また、下部容器２１のキャビティ２１ａは、上部蓋２２によって封止されている。この上部蓋２２は、エポキシ樹脂などの熱硬化性樹脂からなる接着層３１によって、下部容器２１のキャビティ２１ａを密閉するように下部容器２１の上面に固着されている。なお、上部蓋２２は、たとえば、４２アロイ合金やステンレスなどから構成されている。また、密閉されたパッケージ２０の内部は、たとえば窒素ガスやドライエアでパージされている。   Further, the cavity 21 a of the lower container 21 is sealed by the upper lid 22. The upper lid 22 is fixed to the upper surface of the lower container 21 with an adhesive layer 31 made of a thermosetting resin such as an epoxy resin so as to seal the cavity 21 a of the lower container 21. The upper lid 22 is made of, for example, 42 alloy alloy or stainless steel. Further, the inside of the sealed package 20 is purged with, for example, nitrogen gas or dry air.

第１実施形態では、上記のように、重り部１２の上面領域１ｄ（シリコン層１ｃ）に、それぞれ、センサ素子１０と電気的に接続される集積回路１５（１５ａ）を形成することによって、この集積回路１５でセンサ素子１０からの電気信号を処理して外部に出力することができる。すなわち、上記のように構成することによって、センサ素子１０からの電気信号を処理するＩＣチップなどをパッケージ２０内に設けることなく、センサ素子１０からの電気信号を処理して外部に出力することができる。これにより、ＩＣチップなどをパッケージ２０内に設けない構成にすることによって、ＩＣチップなどの収納スペースをパッケージ２０内に確保する必要がなくなるので、その分、半導体装置５０の小型化を図ることができる。   In the first embodiment, as described above, the integrated circuit 15 (15a) that is electrically connected to the sensor element 10 is formed in the upper surface region 1d (silicon layer 1c) of the weight portion 12 to thereby achieve this. The integrated circuit 15 can process the electrical signal from the sensor element 10 and output it to the outside. That is, by configuring as described above, the electrical signal from the sensor element 10 can be processed and output to the outside without providing an IC chip or the like for processing the electrical signal from the sensor element 10 in the package 20. it can. As a result, since the IC chip or the like is not provided in the package 20, there is no need to secure a storage space for the IC chip or the like in the package 20, so that the semiconductor device 50 can be downsized accordingly. it can.

また、第１実施形態では、上記のように、センサ素子１０の枠体部１１の内側に配置される重り部１２の上面領域１ｄ（シリコン層１ｃ）に集積回路１５（１５ａ）を形成することによって、センサ素子１０に集積回路１５（１５ａ）を形成したとしても、センサ素子１０の平面積が大きくなるのを抑制することができる。このため、センサ素子１０の平面積が大きくなることに起因して、半導体装置５０の平面積が大きくなるという不都合が生じるのを抑制することができるので、半導体装置５０の実装面積が大きくなるのを抑制することができるとともに、これによっても、半導体装置５０の小型化を図ることができる。   Further, in the first embodiment, as described above, the integrated circuit 15 (15a) is formed in the upper surface region 1d (silicon layer 1c) of the weight portion 12 disposed inside the frame body portion 11 of the sensor element 10. Therefore, even if the integrated circuit 15 (15a) is formed in the sensor element 10, it is possible to suppress an increase in the plane area of the sensor element 10. For this reason, it is possible to suppress the disadvantage that the plane area of the semiconductor device 50 is increased due to the increase in the plane area of the sensor element 10, so that the mounting area of the semiconductor device 50 is increased. As a result, the semiconductor device 50 can be downsized.

また、第１実施形態では、上記のように、重り部１２の上面領域１ｄに加えて、枠体部１１の上面領域１ｅにも集積回路１５（１５ｂ）を形成することによって、集積回路１５の形成領域をより容易に確保することができるので、センサ素子１０からの電気的な検出信号を増幅および補正して、加速度に比例した電圧として出力する機能を有する集積回路１５をより容易に形成することができる。なお、集積回路１５ｂによっても、集積回路１５ａと同様、センサ素子１０からの電気信号を処理して外部に出力することができる。   In the first embodiment, as described above, the integrated circuit 15 (15b) is formed not only in the upper surface region 1d of the weight portion 12 but also in the upper surface region 1e of the frame body portion 11, thereby Since the formation region can be secured more easily, the integrated circuit 15 having the function of amplifying and correcting the electrical detection signal from the sensor element 10 and outputting it as a voltage proportional to the acceleration is more easily formed. be able to. Note that, similarly to the integrated circuit 15a, the integrated circuit 15b can also process and output the electrical signal from the sensor element 10 to the outside.

図７〜図１０は、本発明の第１実施形態による半導体装置のセンサ素子の製造方法を説明するための図である。なお、図９および図１０は、図８の８０−８０線に沿った断面に対応する断面を示している。次に、図１、図５および図７〜図１０を参照して、第１実施形態による半導体装置５０のセンサ素子１０の製造方法について説明する。   7 to 10 are views for explaining a method of manufacturing the sensor element of the semiconductor device according to the first embodiment of the present invention. 9 and 10 show a cross section corresponding to the cross section taken along the line 80-80 in FIG. A method for manufacturing the sensor element 10 of the semiconductor device 50 according to the first embodiment is now described with reference to FIGS. 1, 5, and 7 to 10.

まず、図７に示すように、シリコン基板からなる支持基板１ａの上面上に、ＳｉＯ2からなる絶縁層１ｂおよびシリコン層１ｃを順次積層することによって、ＳＯＩ基板１を形成する。 First, as shown in FIG. 7, an SOI substrate 1 is formed by sequentially laminating an insulating layer 1b made of SiO 2 and a silicon layer 1c on the upper surface of a support substrate 1a made of a silicon substrate.

次に、図８に示すように、ＳＯＩ基板１の上面（シリコン層１ｃ）に、集積回路１５、ピエゾ抵抗素子１４、パッド電極１６および配線層（図示せず）をそれぞれ形成する。具体的には、シリコン層１ｃに、フォトリソグラフィ技術、エッチング技術および不純物拡散技術などを用いてトランジスタなどの複数の回路素子を作り込むことにより、重り部１２（図１参照）に対応する領域および枠体部１１（図１参照）に対応する所定領域に集積回路１５を形成する。また、フォトリソグラフィ技術および不純物拡散技術などを用いて、撓み部１３に対応する所定領域にピエゾ抵抗素子１４を形成するとともに、ホイートストン・ブリッジ回路を構成するための配線層（図示せず）を形成する。また、蒸着法などを用いて、枠体部１１に対応する所定領域にパッド電極１６を形成する。さらに、不純物拡散技術などを用いて、集積回路１５とピエゾ抵抗素子１４とを電気的に接続する配線層（図示せず）および集積回路１５とパッド電極１６とを電気的に接続する配線層（図示せず）などを形成する。   Next, as shown in FIG. 8, an integrated circuit 15, a piezoresistive element 14, a pad electrode 16, and a wiring layer (not shown) are formed on the upper surface (silicon layer 1c) of the SOI substrate 1, respectively. Specifically, by forming a plurality of circuit elements such as transistors in the silicon layer 1c using a photolithography technique, an etching technique, an impurity diffusion technique, and the like, a region corresponding to the weight portion 12 (see FIG. 1) and The integrated circuit 15 is formed in a predetermined region corresponding to the frame body portion 11 (see FIG. 1). Further, the piezoresistive element 14 is formed in a predetermined region corresponding to the bent portion 13 by using a photolithography technique and an impurity diffusion technique, and a wiring layer (not shown) for forming a Wheatstone bridge circuit is formed. To do. Further, the pad electrode 16 is formed in a predetermined region corresponding to the frame body portion 11 by using a vapor deposition method or the like. Furthermore, using an impurity diffusion technique or the like, a wiring layer (not shown) for electrically connecting the integrated circuit 15 and the piezoresistive element 14 and a wiring layer (for connecting the integrated circuit 15 and the pad electrode 16) ( (Not shown).

次に、集積回路１５、ピエゾ抵抗素子１４および配線層（図示せず）などを保護した後、図９に示すように、ＳＯＩ基板１の上面側から絶縁層１ｂに達する深さまで、絶縁層１ｂをエッチングストップ層としてエッチングすることにより、シリコン層１ｃの所定領域を除去する。これにより、ＳＯＩ基板１におけるシリコン層１ｃがパターニングされて、枠体部１１（図５参照）に対応する部位、撓み部１３（図５参照）に対応する部位および重り部１２（図５参照）に対応する部位が残る。なお、上記したパターニングは、たとえば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いたドライエッチングにより行うことができる。その際、エッチング条件としては、絶縁層１ｂがエッチングストップ層として機能するような条件に設定する。   Next, after protecting the integrated circuit 15, the piezoresistive element 14, the wiring layer (not shown), etc., as shown in FIG. 9, the insulating layer 1 b is formed from the upper surface side of the SOI substrate 1 to a depth reaching the insulating layer 1 b. Is used as an etching stop layer to remove a predetermined region of the silicon layer 1c. As a result, the silicon layer 1c in the SOI substrate 1 is patterned, and the portion corresponding to the frame body portion 11 (see FIG. 5), the portion corresponding to the bent portion 13 (see FIG. 5), and the weight portion 12 (see FIG. 5). The part corresponding to is left. The patterning described above can be performed by dry etching using an inductively coupled plasma (ICP) type dry etching apparatus, for example. At this time, the etching conditions are set such that the insulating layer 1b functions as an etching stop layer.

続いて、図１０に示すように、ＳＯＩ基板１の下面側から絶縁層１ｂに達する深さまで、絶縁層１ｂをエッチングストップ層としてエッチングすることにより、シリコン層１ｃの所定領域を除去する。これにより、ＳＯＩ基板１における支持基板１ａがパターニングされて、枠体部１１（図５参照）に対応する部位および重り部１２（図５参照）に対応する部位が残る。なお、上記したパターニングは、たとえば、誘導結合プラズマ（ＩＣＰ）型のドライエッチング装置を用いたドライエッチングにより行うことができる。その際、エッチング条件としては、絶縁層１ｂがエッチングストップ層として機能するような条件に設定する。   Subsequently, as shown in FIG. 10, a predetermined region of the silicon layer 1c is removed by etching the insulating layer 1b as an etching stop layer from the lower surface side of the SOI substrate 1 to a depth reaching the insulating layer 1b. Thereby, the support substrate 1a in the SOI substrate 1 is patterned, and a portion corresponding to the frame portion 11 (see FIG. 5) and a portion corresponding to the weight portion 12 (see FIG. 5) remain. The patterning described above can be performed by dry etching using an inductively coupled plasma (ICP) type dry etching apparatus, for example. At this time, the etching conditions are set such that the insulating layer 1b functions as an etching stop layer.

最後に、ＳＯＩ基板１の絶縁層１ｂを、枠体部１１および重り部１２に対応する領域以外の領域をエッチングにより除去することにより、図５に示した形状を得る。このようにして、図１に示した本発明の第１実施形態による半導体装置５０のセンサ素子１０が形成される。   Finally, the insulating layer 1b of the SOI substrate 1 is removed by etching other than the regions corresponding to the frame body portion 11 and the weight portion 12, thereby obtaining the shape shown in FIG. Thus, the sensor element 10 of the semiconductor device 50 according to the first embodiment of the present invention shown in FIG. 1 is formed.

（第２実施形態）
図１１は、本発明の第２実施形態による半導体装置の平面図である。図１２は、本発明の第２実施形態による半導体装置のセンサ素子の全体斜視図である。図１３は、本発明の第２実施形態による半導体装置のセンサ素子の平面図である。次に、図１１〜図１３を参照して、本発明の第２実施形態による半導体装置１００の構造について説明する。 (Second Embodiment)
FIG. 11 is a plan view of a semiconductor device according to a second embodiment of the present invention. FIG. 12 is an overall perspective view of the sensor element of the semiconductor device according to the second embodiment of the present invention. FIG. 13 is a plan view of a sensor element of the semiconductor device according to the second embodiment of the present invention. Next, the structure of the semiconductor device 100 according to the second embodiment of the present invention will be described with reference to FIGS.

この第２実施形態による半導体装置１００では、図１１〜図１３に示すように、センサ素子１１０の重り部１２（付随部１２ｂ）の一部が連結部１１１を介して、センサ素子１１０の枠体部１１と連結されている。具体的には、４つの付随部１２ｂのうちの１つの付随部１２ｂの角部が、連結部１１１によって、枠体部１１の内側面と一体的に連結されている。この連結部１１１は、シリコン層１ｃを含むように構成されている。   In the semiconductor device 100 according to the second embodiment, as shown in FIGS. 11 to 13, a part of the weight portion 12 (associated portion 12 b) of the sensor element 110 is connected to the frame of the sensor element 110 via the connecting portion 111. It is connected to the part 11. Specifically, a corner portion of one of the four accompanying portions 12 b is integrally connected to the inner surface of the frame body portion 11 by the connecting portion 111. The connecting portion 111 is configured to include the silicon layer 1c.

また、連結部１１１は、集積回路１５とパッド電極１６とを電気的に接続するための接続経路として機能するように構成されている。具体的には、重り部１２の上面領域１ｄには集積回路１５（１５ａ）が形成されているとともに、枠体部１１の所定領域および連結部１１１の所定領域には、所定の配線パターンを有する配線層１１２が形成されている。そして、この配線層１１２によって、集積回路１５とパッド電極１６とが電気的に接続されている。   In addition, the connecting portion 111 is configured to function as a connection path for electrically connecting the integrated circuit 15 and the pad electrode 16. Specifically, an integrated circuit 15 (15a) is formed in the upper surface region 1d of the weight portion 12, and a predetermined wiring pattern is formed in a predetermined region of the frame body portion 11 and a predetermined region of the connecting portion 111. A wiring layer 112 is formed. The integrated circuit 15 and the pad electrode 16 are electrically connected by the wiring layer 112.

また、上記した連結部１１１は、上記第１実施形態によるセンサ素子１１０の製造方法において、ＳＯＩ基板１のパターニングを変更することによって形成することができる。   In addition, the connecting portion 111 described above can be formed by changing the patterning of the SOI substrate 1 in the method for manufacturing the sensor element 110 according to the first embodiment.

なお、上記した第２実施形態の構成では、センサ素子１１０に連結部１１１を設けることによって重り部１２の所定方向への揺動動作が制限されるので、センサ素子１１０を、３軸方向以外の２軸方向または１軸方向の加速度を検出する加速度センサ素子として用いてもよい。この場合、パッド電極１６および２４の数を少なくすることができる。また、所定方向への揺動動作の制限された分だけ、集積回路１５によって補正することにより、３軸方向の加速度を検出する加速度センサ素子として用いることもできる。   In the configuration of the second embodiment described above, the connecting portion 111 is provided in the sensor element 110 to limit the swinging operation of the weight portion 12 in a predetermined direction. You may use as an acceleration sensor element which detects the acceleration of a biaxial direction or a uniaxial direction. In this case, the number of pad electrodes 16 and 24 can be reduced. Further, it can also be used as an acceleration sensor element that detects acceleration in the three-axis direction by correcting by the integrated circuit 15 by a limited amount of swinging motion in a predetermined direction.

第２実施形態による半導体装置１００のその他の構成は、上記第１実施形態と同様である。   Other configurations of the semiconductor device 100 according to the second embodiment are the same as those of the first embodiment.

第２実施形態では、上記のように、４つの付随部１２ｂのうちの１つの付随部１２ｂの角部を、連結部１１１により連結することによって、連結部１１１を、集積回路１５と枠体部１１のパッド電極１６とを電気的に接続するための接続経路として機能させることができる。このため、連結部１１１を介して、配線層１１２により、集積回路１５と枠体部１１のパッド電極１６とを容易に電気的に接続することができるので、集積回路１５によって処理されたセンサ素子１１０からの電気信号をパッド電極１６を介して容易に外部に出力することができる。これにより、容易に、ＩＣチップなどをパッケージ内に設けない構成にすることができるので、容易に、半導体装置１００を小型化することができる。   In the second embodiment, as described above, the connecting portion 111 is connected to the integrated circuit 15 and the frame portion by connecting the corner portion of one of the four accompanying portions 12b with the connecting portion 111. It is possible to function as a connection path for electrically connecting the 11 pad electrodes 16. For this reason, the integrated circuit 15 and the pad electrode 16 of the frame body part 11 can be easily electrically connected to each other by the wiring layer 112 via the connecting part 111. Therefore, the sensor element processed by the integrated circuit 15 The electrical signal from 110 can be easily output to the outside via the pad electrode 16. Accordingly, since the IC chip or the like can be easily provided in the package, the semiconductor device 100 can be easily downsized.

第２実施形態による半導体装置１００のその他の効果は、上記第１実施形態と同様である。   Other effects of the semiconductor device 100 according to the second embodiment are the same as those of the first embodiment.

なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiments but by the scope of claims for patent, and further includes all modifications within the meaning and scope equivalent to the scope of claims for patent.

たとえば、上記第１および第２実施形態では、ピエゾ抵抗型の加速度センサ素子を備えた半導体装置に本発明を適用した例を示したが、本発明はこれに限らず、ピエゾ抵抗型以外の加速度センサ素子を備えた半導体装置に本発明を適用してもよい。   For example, in the first and second embodiments, an example in which the present invention is applied to a semiconductor device including a piezoresistive acceleration sensor element has been described. However, the present invention is not limited to this, and accelerations other than the piezoresistive type are shown. The present invention may be applied to a semiconductor device provided with a sensor element.

また、上記第１および第２実施形態では、重り部の上面領域のほぼ全面（コア部の上面領域および複数の付随部の上面領域の各々）に、集積回路を形成した例を示したが、本発明はこれに限らず、重り部の上面領域の一部に集積回路を形成するようにしてもよい。   In the first and second embodiments, the example in which the integrated circuit is formed on almost the entire upper surface region of the weight portion (each of the upper surface region of the core portion and the upper surface region of the plurality of associated portions) is shown. The present invention is not limited to this, and an integrated circuit may be formed in a part of the upper surface region of the weight portion.

また、上記第１および第２実施形態では、集積回路を、センサ素子によって検出された電気信号を増幅・補正するとともに、加速度に比例した電圧として電気信号を外部に出力する機能を有するように構成した例を示したが、本発明はこれに限らず、集積回路を、上記した機能とは異なる機能を有するように構成してもよい。また、集積回路を、上記した機能に加えて、他の機能を有するように構成してもよい。   In the first and second embodiments, the integrated circuit has a function of amplifying and correcting the electric signal detected by the sensor element and outputting the electric signal to the outside as a voltage proportional to the acceleration. However, the present invention is not limited to this, and the integrated circuit may be configured to have a function different from the above function. Further, the integrated circuit may be configured to have other functions in addition to the functions described above.

また、上記第１実施形態では、集積回路を、重り部の上面領域に加えて、枠体部の上面領域にも形成した例を示したが、本発明はこれに限らず、枠体部の上面領域に集積回路を形成しない構成にしてもよい。   In the first embodiment, the example in which the integrated circuit is formed not only in the upper surface area of the weight part but also in the upper surface area of the frame body part is shown. An integrated circuit may not be formed in the upper surface region.

また、上記第１実施形態では、３軸方向の加速度を検出可能なセンサ素子を用いることによって、半導体装置を３軸加速度センサに構成した例を示したが、本発明はこれに限らず、３軸型方向以外の２軸方向または１軸方向の加速度を検出可能なセンサ素子を用いることによって、半導体装置を２軸加速度センサまたは１軸加速度センサに構成してもよい。   In the first embodiment, the example in which the semiconductor device is configured as a three-axis acceleration sensor by using a sensor element capable of detecting acceleration in the three-axis direction has been described. The semiconductor device may be configured as a two-axis acceleration sensor or a one-axis acceleration sensor by using a sensor element that can detect acceleration in two-axis directions or one-axis direction other than the axial direction.

また、上記第２実施形態では、１つの付随部の一部が連結部によって枠体部と連結されたセンサ素子の構成について示したが、本発明はこれに限らず、センサ素子の重り部が揺動可能であれば、センサ素子の構成は、上記した構成以外の構成であってもよい。すなわち、たとえば、複数の付随部が連結部によって枠体部と連結された構成であってもよい。   Further, in the second embodiment, the configuration of the sensor element in which a part of one associated part is connected to the frame body part by the connecting part is shown, but the present invention is not limited to this, and the weight part of the sensor element is The configuration of the sensor element may be other than the configuration described above as long as it can swing. That is, for example, a configuration in which a plurality of accompanying parts are connected to the frame part by a connecting part may be used.

本発明の第１実施形態による半導体装置の平面図である。1 is a plan view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態による半導体装置を簡略化して示した断面図である。1 is a simplified cross-sectional view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態による半導体装置の分解斜視図である。1 is an exploded perspective view of a semiconductor device according to a first embodiment of the present invention. 本発明の第１実施形態による半導体装置のセンサ素子の平面図である。It is a top view of the sensor element of the semiconductor device by 1st Embodiment of this invention. 図４の６０−６０線に沿った断面図である。FIG. 5 is a cross-sectional view taken along line 60-60 in FIG. 図４の７０−７０線に沿った断面図である。It is sectional drawing along the 70-70 line | wire of FIG. 本発明の第１実施形態による半導体装置のセンサ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the sensor element of the semiconductor device by 1st Embodiment of this invention. 本発明の第１実施形態による半導体装置のセンサ素子の製造方法を説明するための平面図である。It is a top view for demonstrating the manufacturing method of the sensor element of the semiconductor device by 1st Embodiment of this invention. 本発明の第１実施形態による半導体装置のセンサ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the sensor element of the semiconductor device by 1st Embodiment of this invention. 本発明の第１実施形態による半導体装置のセンサ素子の製造方法を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing method of the sensor element of the semiconductor device by 1st Embodiment of this invention. 本発明の第２実施形態による半導体装置の平面図である。It is a top view of the semiconductor device by a 2nd embodiment of the present invention. 本発明の第２実施形態による半導体装置のセンサ素子の全体斜視図である。It is a whole perspective view of the sensor element of the semiconductor device by 2nd Embodiment of this invention. 本発明の第２実施形態による半導体装置のセンサ素子の平面図である。It is a top view of the sensor element of the semiconductor device by 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１ ＳＯＩ基板
１ａ 支持基板
１ｂ 絶縁層
１ｃ シリコン層
１ｄ、１ｅ 上面領域
１０、１１０ センサ素子
１１ 枠体部（支持枠）
１２ 重り部（構造体）
１２ａ コア部（第１構造体）
１２ｂ 付随部（第２構造体）
１３ 撓み部（梁部）
１４ ピエゾ抵抗素子
１５、１５ａ、１５ｂ 集積回路（集積回路部）
１６ パッド電極（電極端子部）
２０ パッケージ
２１ 下部容器
２１ａ キャビティ
２２ 上部蓋
３０ ボンディングワイヤ
５０、１００ 半導体装置
１１１ 連結部
１１２ 配線層 DESCRIPTION OF SYMBOLS 1 SOI substrate 1a Support substrate 1b Insulating layer 1c Silicon layer 1d, 1e Upper surface area | region 10,110 Sensor element 11 Frame part (support frame)
12 Weight part (structure)
12a Core part (first structure)
12b Accompanying part (second structure)
13 Deflection part (beam part)
14 Piezoresistive element 15, 15a, 15b Integrated circuit (integrated circuit portion)
16 Pad electrode (electrode terminal part)
20 Package 21 Lower Container 21a Cavity 22 Upper Cover 30 Bonding Wire 50, 100 Semiconductor Device 111 Connection Portion 112 Wiring Layer

Claims (33)

半導体プロセス技術を利用して形成されたシリコンからなるセンサ素子と、
前記センサ素子を収納するパッケージとを備え、
前記センサ素子は、支持枠と、前記支持枠の内側に配置される構造体と、前記構造体を前記支持枠に揺動可能に支持する梁部とを含み、
少なくとも前記構造体の上面領域の一部には、前記センサ素子と電気的に接続される集積回路部が形成されており、
前記構造体は、前記梁部を介して前記支持枠に支持される直方体状の第１構造体と、前記第１構造体に一体的に連結される直方体状の複数の第２構造体とを含み、
前記集積回路部は、前記複数の第２構造体の少なくとも１つの上面領域に形成されており、
前記支持枠の上面領域には、電極端子部が設けられているとともに、前記複数の第２構造体の一部と前記支持枠とは、連結部によって連結されており、
前記連結部は、前記支持枠の前記電極端子部と前記集積回路部とを電気的に接続するための接続経路として機能するように構成されており、
前記第２構造体のうちの１つの前記第２構造体の角部が、前記連結部によって支持枠の内側面と一体的に連結されており、
前記支持枠の所定領域および前記連結部の所定領域には、所定の配線パターンを有する配線層が形成されており、この配線層によって、前記集積回路部と前記電極端子部とが電気的に接続されていることを特徴とする、半導体装置。 A sensor element made of silicon formed using semiconductor process technology;
A package for housing the sensor element;
The sensor element includes a support frame, a structure disposed inside the support frame, and a beam portion that swingably supports the structure on the support frame,
An integrated circuit portion that is electrically connected to the sensor element is formed at least in a part of the upper surface region of the structure ,
The structure includes a rectangular parallelepiped first structure supported by the support frame via the beam portion, and a plurality of rectangular parallelepiped second structures integrally connected to the first structure. Including
The integrated circuit portion is formed in at least one upper surface region of the plurality of second structures,
An electrode terminal portion is provided in the upper surface region of the support frame, and a part of the plurality of second structures and the support frame are connected by a connecting portion,
The connecting portion is configured to function as a connection path for electrically connecting the electrode terminal portion of the support frame and the integrated circuit portion,
A corner portion of one of the second structures is integrally connected to an inner surface of a support frame by the connecting portion,
A wiring layer having a predetermined wiring pattern is formed in a predetermined region of the support frame and a predetermined region of the connecting portion, and the integrated circuit portion and the electrode terminal portion are electrically connected by the wiring layer. A semiconductor device, wherein 前記センサ素子の前記梁部に、ピエゾ抵抗素子が形成されることによって、前記センサ素子が、前記構造体の変位量に応じて加速度を検出するピエゾ抵抗型の加速度センサ素子に構成されていることを特徴とする、請求項１に記載の半導体装置。 By forming a piezoresistive element in the beam portion of the sensor element, the sensor element is configured as a piezoresistive acceleration sensor element that detects acceleration according to the amount of displacement of the structure. The semiconductor device according to claim 1 , wherein: 前記集積回路部は、前記第１構造体の上面領域および前記複数の第２構造体の上面領域の各々に形成されていることを特徴とする、請求項２に記載の半導体装置。 3. The semiconductor device according to claim 2 , wherein the integrated circuit portion is formed in each of an upper surface region of the first structure body and an upper surface region of the plurality of second structure bodies. 前記集積回路部は、前記構造体の上面領域に加えて、前記支持枠の上面領域にも形成されていることを特徴とする、請求項１〜２のいずれか１項に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the integrated circuit portion is formed in an upper surface region of the support frame in addition to an upper surface region of the structure. 前記集積回路部は、前記構造体の動きに基づいて検出される電気的な検出信号を増幅および補正して、物理量に比例した電圧として出力する機能を有するように構成されていることを特徴とする、請求項１〜４のいずれか１項に記載の半導体装置。 The integrated circuit unit is configured to have a function of amplifying and correcting an electrical detection signal detected based on the movement of the structure and outputting the amplified signal as a voltage proportional to a physical quantity. The semiconductor device according to any one of claims 1 to 4 . 前記支持枠、前記構造体および前記梁部は、ＳＯＩ基板を加工することによって一体的に形成されていることを特徴とする、請求項１〜５のいずれか１項に記載の半導体装置。 The support frame, said structure and said beam portion is characterized by being integrally formed by processing an SOI substrate, a semiconductor device according to any one of claims 1-5. 前記センサ素子の前記支持枠は、平面的に見て、略矩形枠状に形成されており、中央部に略四角形状の開口部を有していることを特徴とする、請求項１〜６のいずれか１項に記載の半導体装置。 The said support frame of the said sensor element is formed in the substantially rectangular frame shape seeing planarly, and has the substantially square-shaped opening part in the center part, The 1-6 characterized by the above-mentioned. The semiconductor device according to any one of the above. 前記支持枠は、支持基板、絶縁層およびシリコン層から構成されていることを特徴とする、請求項１〜７のいずれか１項に記載の半導体装置。 The supporting frame is a supporting substrate, characterized in that it is composed of an insulating layer and a silicon layer, the semiconductor device according to any one of claims 1-7. 前記第２構造体と前記支持枠および前記梁部との間には、隙間が設けられていることを特徴とする、請求項１〜８のいずれかを１項に記載の半導体装置。 Wherein between the second structure and the support frame and the beam portion, wherein the gap is formed, the semiconductor device according to item 1 one of claims 1 to 8. 前記隙間は、加速度を受けて構造体が揺動した際に、前記第２構造体が前記支持枠や前記梁部と接触しない程度の大きさに構成されていることを特徴とする、請求項９に記載の半導体装置。 The gap is configured to have such a size that the second structure does not come into contact with the support frame or the beam portion when the structure swings due to acceleration. 9. The semiconductor device according to 9 . 前記梁部はＳＯＩ基板のシリコン層から構成されており、短冊状に形成されていることを特徴とする、請求項１〜１０のいずれか１項に記載の半導体装置。 The beam portion is composed of a silicon layer of an SOI substrate, characterized in that it is formed in a strip shape, the semiconductor device according to any one of claims 1-10. 前記梁部は、前記支持枠よりも厚みが小さくなっていることを特徴とする、請求項１〜１１のいずれか１項に記載の半導体装置。 The beam section is characterized by a thickness than the support frame is small, the semiconductor device according to any one of claims 1 to 11. 前記梁部の一方端部が前記支持枠の内側面に一体的に連結されており、他方端部が前記構造体の内側面に一体的に連結されていることを特徴とする、請求項１〜１２のいずれか１項に記載の半導体装置。 The one end portion of the beam portion is integrally connected to the inner side surface of the support frame, and the other end portion is integrally connected to the inner side surface of the structure. The semiconductor device according to any one of 12 to 12 . 前記梁部は、所定の第１方向に延びるとともに前記第１構造体を挟む２つ１組の前記梁部と、前記第１方向と交差する第２方向に延びるとともに前記第１構造体を挟む２つ１組の前記梁部とに分けられることを特徴とする、請求項１〜１３のいずれか１項に記載の半導体装置。 The beam portion extends in a predetermined first direction and sandwiches the first structure, and the beam portion extends in a second direction intersecting the first direction and sandwiches the first structure. characterized in that it is divided into two pair of the beam portion, the semiconductor device according to any one of claims 1 to 13. 前記集積回路部は、ホイ―トストン・ブリッジ回路に構成された前記ピエゾ抵抗素子と配線層を介して電気的に接続されていることを特徴とする、請求項２〜１４いずれか１項に記載の半導体装置。 The integrated circuit portion, Hui - wherein the Tosuton bridge circuit configured through the piezoresistive element wiring layer are electrically connected, according to any one of claims 2 to 14 Semiconductor device. 前記電極端子部は、前記集積回路部によって増幅・補正された電気信号を外部に出力するための電極端子としての機能を有していることを特徴とする、請求項１〜１５のいずれか１項に記載の半導体装置。 The said electrode terminal part has a function as an electrode terminal for outputting the electric signal amplified and corrected by the said integrated circuit part to the exterior, The any one of Claims 1-15 characterized by the above-mentioned. The semiconductor device according to item . 前記パッケージは、下部容器と上部蓋とから構成されていることを特徴とする、請求項１〜１６のいずれか１項に記載の半導体装置。 The package is characterized by being composed of the lower container and the upper lid, the semiconductor device according to any one of claims 1-16. 前記下部容器は、積層構造を有するセラミック製の容器から構成されており、キャビティを有していることを特徴とする、請求項１７に記載の半導体装置。 The semiconductor device according to claim 17 , wherein the lower container is formed of a ceramic container having a laminated structure and has a cavity. 前記下部容器の側壁の前記キャビティ側には、前記下部容器の上面よりも低い段差面が形成されていることを特徴とする、請求項１８に記載の半導体装置。 The semiconductor device according to claim 18 , wherein a step surface lower than an upper surface of the lower container is formed on the cavity side of the side wall of the lower container. 前記段差面にボンディングワイヤを介して、前記センサ素子の前記電極端子部と電気的に接続されるパッド電極が形成されていることを特徴とする、請求項１９に記載の半導体装置。 The semiconductor device according to claim 19 , wherein a pad electrode that is electrically connected to the electrode terminal portion of the sensor element is formed on the step surface via a bonding wire. 前記下部容器の下面には、前記配線層と電気的に接続される電極端子が形成されていることを特徴とする、請求項１７〜２０のいずれか１項に記載の半導体装置。 21. The semiconductor device according to claim 17 , wherein an electrode terminal electrically connected to the wiring layer is formed on a lower surface of the lower container. 前記電極端子と前記パッド電極とは、前記下部容器内部に形成された配線部を介して、互いに電気的に接続されていることを特徴とする、請求項２１に記載の半導体装置。 The semiconductor device according to claim 21 , wherein the electrode terminal and the pad electrode are electrically connected to each other through a wiring portion formed inside the lower container. 前記センサ素子は、前記下部容器のキャビティの底面における中央部の領域に接着層を介して固着されていることを特徴とする、請求項１〜２２のいずれか１項に記載の半導体装置。 It said sensor element is characterized by being fixed through an adhesive layer to the area of the central portion of the bottom surface of the cavity of the lower container, the semiconductor device according to any one of claims 1 to 22. 前記下部容器の前記キャビティの底面と前記センサ素子との間には、隙間部が形成されていることを特徴とする、請求項１８〜２３のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 18 to 23 , wherein a gap is formed between a bottom surface of the cavity of the lower container and the sensor element. 前記隙間部が５０μｍ〜１００μｍの高さを有することを特徴とする、請求項２４に記載の半導体装置。 25. The semiconductor device according to claim 24 , wherein the gap portion has a height of 50 [mu] m to 100 [mu] m. 前記ボンディングワイヤはＡｕまたはＡｌからなる金属細線から構成されていることを特徴とする、請求項２０〜２５のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 20 to 25 , wherein the bonding wire is made of a fine metal wire made of Au or Al. 前記キャビティは、前記上部蓋によって封止されていることを特徴とする、請求項１８〜２０のいずれか１項に記載の半導体装置。 The cavity is characterized by being sealed by the upper lid, the semiconductor device according to any one of claims 18-20. 前記上部蓋は、熱硬化性樹脂からなる接着層によって、前記下部容器の前記キャビティを密閉するように前記下部容器の上面に固着されていることを特徴とする、請求項１７〜２７のいずれか１項に記載の半導体装置。 The upper lid, the adhesive layer comprising a thermosetting resin, characterized in that it is fixed to the upper surface of the lower container so as to seal the cavity of the lower container, claim 17 to 27 2. A semiconductor device according to item 1. 前記上部蓋は、４２アロイ合金またはステンレスから構成されていることを特徴とする、請求項１７〜２８のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 17 to 28 , wherein the upper lid is made of 42 alloy alloy or stainless steel. 前記パッケージの内部は、窒素ガスまたはドライエアーでパージされていることを特徴とする、請求項１〜２９のいずれか１項に記載の半導体装置。 Inside of the package is characterized by being purged with nitrogen gas or dry air, a semiconductor device according to any one of claims 1 to 29. 前記連結部はシリコン層を含むように構成されていることを特徴とする、請求項１〜３０のいずれか１項に記載の半導体装置。 The connecting portion is characterized by being configured to include a silicon layer, the semiconductor device according to any one of claims 1 to 30. 前記センサ素子は、３軸方向の加速度を検出する３軸加速度センサ素子、２軸方向の加速度を検出する２軸加速度センサ素子、または、１軸方向の加速度を検出する１軸加速度センサ素子のいずれかであることを特徴とする、請求項１〜３１のいずれか１項に記載の半導体装置。 The sensor element is either a triaxial acceleration sensor element that detects triaxial acceleration, a biaxial acceleration sensor element that detects biaxial acceleration, or a uniaxial acceleration sensor element that detects acceleration in one axis. and characterized in that either, the semiconductor device according to any one of claims 1 to 31. 前記センサ素子全体がＳＯＩ基板から構成されていることを特徴とする、請求項１〜３２のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 32 , wherein the entire sensor element is formed of an SOI substrate.
JP2007235269A 2007-09-11 2007-09-11 Semiconductor device Expired - Fee Related JP5118923B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007235269A JP5118923B2 (en) 2007-09-11 2007-09-11 Semiconductor device
PCT/JP2008/065652 WO2009034863A1 (en) 2007-09-11 2008-09-01 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007235269A JP5118923B2 (en) 2007-09-11 2007-09-11 Semiconductor device

Publications (3)

Publication Number Publication Date
JP2009068893A JP2009068893A (en) 2009-04-02
JP2009068893A5 JP2009068893A5 (en) 2010-10-14
JP5118923B2 true JP5118923B2 (en) 2013-01-16

Family

ID=40451872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007235269A Expired - Fee Related JP5118923B2 (en) 2007-09-11 2007-09-11 Semiconductor device

Country Status (2)

Country Link
JP (1) JP5118923B2 (en)
WO (1) WO2009034863A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101071915B1 (en) 2009-07-06 2011-10-11 주식회사 이노칩테크놀로지 Acceleration sensor and method for manufacturing the same
KR101132263B1 (en) 2010-01-08 2012-04-02 주식회사 이노칩테크놀로지 Assembly for acceleration sensing and method for manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505987Y2 (en) * 1989-12-28 1996-08-07 株式会社ワコー Acceleration sensor
JP3478894B2 (en) * 1995-02-20 2003-12-15 株式会社東海理化電機製作所 Surface type acceleration sensor
JPH08327657A (en) * 1995-06-01 1996-12-13 Nikon Corp Mechanical quantity sensor
JP2007035965A (en) * 2005-07-27 2007-02-08 Oki Electric Ind Co Ltd Semiconductor device, adhesive material and their manufacturing methods
JP3938202B1 (en) * 2006-03-28 2007-06-27 松下電工株式会社 Manufacturing method of sensor package

Also Published As

Publication number Publication date
JP2009068893A (en) 2009-04-02
WO2009034863A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
JP4670427B2 (en) Semiconductor sensor and manufacturing method thereof
JP5486271B2 (en) Acceleration sensor and method of manufacturing acceleration sensor
KR100985453B1 (en) Sensor device and production method therefor
JP4754817B2 (en) Semiconductor acceleration sensor
JP6468167B2 (en) Mechanical quantity sensor
JP2006170856A (en) Acceleration sensor
JP6209270B2 (en) Acceleration sensor
JP5118923B2 (en) Semiconductor device
JP2005127750A (en) Semiconductor sensor and its manufacturing method
JP3938199B1 (en) Wafer level package structure and sensor device
JP4428210B2 (en) Mounting structure of physical quantity sensor
JP3938205B1 (en) Sensor element
JP2008122304A (en) Electrostatic capacitance type acceleration sensor
JP6464770B2 (en) Physical quantity sensor and manufacturing method thereof
JP5843302B1 (en) Manufacturing method of composite sensor device
JP4706634B2 (en) Semiconductor sensor and manufacturing method thereof
JP4665733B2 (en) Sensor element
JP4466344B2 (en) Acceleration sensor
JP2007263767A (en) Sensor device
JP5678535B2 (en) Mechanical quantity sensor and method of manufacturing mechanical quantity sensor
JP5069410B2 (en) Sensor element
JP5167848B2 (en) Support substrate and method of manufacturing capacitive mechanical quantity detection sensor using the same
JP2016170100A (en) Glass substrate with embedded silicon wiring and sensor using the same
JP4000170B2 (en) Chip size package
JP3938200B1 (en) Sensor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Ref document number: 5118923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

LAPS Cancellation because of no payment of annual fees