JP2007264016A - 電子楽器 - Google Patents

Abstract

【課題】消費電力を低減すること。
【解決手段】アドレスに対応付けて波形データを記録する波形メモリ１２と、同時に発音される複数楽音を生成可能である楽音発生部１１とを備えている。楽音発生部１１は、複数楽音に１対１対応する複数アドレスを元順序から所定順序に並べ替える並べ替え手段２４、２５と、複数アドレスを所定順序で波形メモリ１２に入力して読み出された複数波形データに基づいて楽音を生成する複数楽音発生器２３とを備えている。このとき、複数アドレスのうちの楽音に用いられない不使用波形データに対応する不使用アドレスは、複数アドレスが所定順序で並べられるときに隣接するように並び、互いに等しい。このような電子楽器１は、楽音発生部１１から波形メモリ１２に供給されるアドレスの値が変更される回数を低減することができ、楽音発生部１１を形成するトランジスタ回路の消費電力を低減することができる。
【選択図】図２

Description

本発明は、電子楽器に関し、特に、複数の楽音を同時に放音することができる電子楽器に関する。

複数の楽音を同時に放音することができる電子楽器が知られている。その電子楽器は、その複数の楽音の個数と同数の複数のジェネレータを備え、キーボードの鍵の押鍵・離鍵に伴う鍵情報と操作パネルにより設定された音色情報とに対応する各楽音を各ジェネレータに割り当てて、所望の複数の楽音を生成している。

各ジェネレータは、この割当処理過程で、システムリセット（パワーオン）の後の最初に、各楽音に順序良く確保されるが、それ以降は、キーボードの鍵の押鍵・離鍵に伴って、各ジェネレータは任意に確保される。その結果、その複数のジェネレータは、扱うデータ値が異なり、すべて使用かあるいは不使用の状態でないときに、使用されるジェネレータと使用されないジェネレータとが時間的にランダムに動作する。このようになると、使用されていないジェネレータがあるにもかかわらず、波形メモリへの読み出しアドレスは、ジェネレータごとに変化する。システム全体においても、ジェネレータごとに内部のロジック回路は常に何らかの状態で変化している。複数の楽音を同時に放音することができる電子楽器の消費電力を低減することが望まれている。

特開平０４−３５０８９９号公報には、波形データ読み出しのためのアドレス変化をできるだけ低減し、アドレス変化時の電流変化によるノイズの発生を抑えるようにした波形データの読み出し方式が開示されている。その波形データの読み出し方式は、発音チャンネル毎に波形メモリから対応するアドレス位置の波形データを読み出して楽音を生成するようにした時分割チャンネル式の楽音生成装置において、発音の終了した空きチャンネルの波形読み出しアドレスを発音の終了していない最直近の他のチャンネルの波形読み出しアドレスで置き替えることを特徴としている。

特開平０５−２８１９７４号公報には、時分割の各アクセスタイミング以外の期間に外部波形メモリに電流が流れないようにして、無駄な消費電力を低減するメモリ制御装置が開示されている。そのメモリ制御装置は、楽音情報を記憶する外部波形メモリと、複数の発音チャンネルを有し、各発音チャンネルに対応して前記外部波形メモリのアドレスを時分割で出力するとともに、該時分割で割り当てられた発音チャンネルの発音中を示す発音フラグを出力する制御手段と、前記制御手段の出力するアドレスに基づいて前記外部波形メモリから楽音信号を読み出す読出手段と、前記制御手段の出力する発音フラグが発音中を示す期間以外の期間に前記外部波形メモリの動作を無効にする無効信号を出力するメモリ制御手段と、を備えたことを特徴としている。

特開平１０−２０７４６３号公報には、電子的に楽音を発生する装置の音源ＬＳＩとその周辺ロジック（波形ＲＯＭ等）の省電力化を進めることにより、トータル的な省電力化を図ることが可能な電子楽音発生装置が開示されている。その電子楽音発生装置は、複数の楽音データを時分割にて生成し、複数の発音チャネル分の楽音データを出力する電子楽音発生装置であって、楽音データを生成するための制御データが発音チャネル毎に外部より記憶される記憶手段と、各発音チャネルのタイムスロットに同期して上記記憶手段から発音チャネル毎に制御データが読み出されるように上記記憶手段の読み出しを制御する制御手段と、上記読み出された発音チャネル毎の制御データをラッチするラッチ手段と、上記ラッチ手段に発音チャネル毎に選択的にラッチ信号を供給するラッチ信号供給手段とを備え、上記ラッチ信号供給手段は、未使用の発音チャネルのタイムスロットにおいてはラッチ信号を供給しないことを特徴としている。

特開平１０−２０７４６４号公報には、電子的に楽音を発生する装置の音源ＬＳＩとその周辺ロジック（波形ＲＯＭ等）の省電力化を進めることにより、トータル的な省電力化を図ることが可能な電子楽音発生装置が開示されている。その電子楽音発生装置は、複数の楽音データを時分割にて生成し、複数の発音チャネル分の楽音データを出力する電子楽音発生装置であって、楽音データを生成するための制御データが発音チャネル毎に外部より記憶される記憶手段と、各発音チャネルのタイムスロットに同期して上記記憶手段から発音チャネル毎に制御データが読み出されるように上記記憶手段の読み出しを制御する読出制御手段とを備え、上記読出制御手段は、未使用の発音チャネルのタイムスロットにおいては、その未使用の発音チャネルの制御データが読み出されないように上記記憶手段の読み出しを制御することを特徴としている。

特開２００１−２６５３５２号公報には、簡単な構成でありながら、処理負荷に応じて消費電力を低減できる楽音信号処理装置が開示されている。その楽音信号処理装置は、クロック信号を発生するクロック回路と、該クロック信号に同期して、複数チャンネルの楽音信号を、これら楽音信号のサンプリング周期内で時分割処理する処理回路と、前記サンプリング周期に同期して生じる供給期間において前記処理回路に前記クロック信号を供給し、それ以外の期間において前記クロック信号の供給を停止するクロック制御回路とを具備することを特徴としている。

特開平０４−３５０８９９号公報 特開平０５−２８１９７４号公報 特開平１０−２０７４６３号公報 特開平１０−２０７４６４号公報 特開２００１−２６５３５２号公報

本発明の課題は、消費電力を低減する電子楽器を提供することにある。
本発明の他の課題は、消費電力を低減する携帯電話機を提供することにある。

以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明による電子楽器（１）は、アドレスに対応付けて波形データを記録する波形メモリ（１２）と、同時に発音される複数楽音を生成可能である楽音発生部（１１）（５１）とを備えている。楽音発生部（１１）（５１）は、複数楽音に１対１対応する複数アドレスを元順序から所定順序に並べ替える並べ替え手段（２４、２５）（５４）と、複数アドレスを所定順序で波形メモリ（１２）に入力して、波形データのうちの複数アドレスに対応する複数波形データを波形メモリ（１２）から読み出し、複数波形データに基づいて楽音を生成する複数楽音発生器（２３）（５５）とを備えている。複数アドレスは、複数波形データのうちの楽音に用いられる使用波形データに対応する使用アドレスと、複数波形データのうちの楽音に用いられない不使用波形データに対応する不使用アドレスとから形成されている。このとき、不使用アドレスは、複数アドレスが所定順序で並べられるときに隣接するように並び、互いに等しい。このような電子楽器（１）は、楽音発生部（１１）（５１）から波形メモリ（１２）に供給されるアドレスの値が変更される回数を低減することができ、楽音発生部（１１）（５１）がトランジスタ回路（たとえば、ＣＭＯＳにより形成される回路）により形成されるときに、そのトランジスタ回路の消費電力を低減することができる。

その楽音発生部（１１）（５１）は、元順序に対応する順序に複数波形データを並べ替える手段（２５）を更に備えることが好ましい。

その並べ替え手段（２４、２５）（５４）は、複数楽音をそれぞれ示す複数制御パラメータに基づいて複数アドレスを使用アドレスと不使用アドレスとに判別することが好ましい。その不使用アドレスは、その使用アドレスのうちの不使用アドレスの時間的に前に隣接するアドレスに等しいことが好ましい。

本発明による携帯電話機は、電話するときに利用される携帯電話機本体と、アドレスに対応付けて波形データを記録する波形メモリ（１２）と、同時に発音される複数楽音を生成可能である楽音発生部（１１）（５１）とを備えている。楽音発生部（１１）（５１）は、複数楽音に１対１対応する複数アドレスを元順序から所定順序に並べ替える並べ替え手段（２４、２５）（５４）と、複数アドレスを所定順序で波形メモリ（１２）に入力して、波形データのうちの複数アドレスに対応する複数波形データを波形メモリ（１２）から読み出し、複数波形データに基づいて楽音を生成する複数楽音発生器（２３）（５５）とを備えている。複数アドレスは、複数波形データのうちの楽音に用いられる使用波形データに対応する使用アドレスと、複数波形データのうちの楽音に用いられない不使用波形データに対応する不使用アドレスとから形成されている。このとき、不使用アドレスは、複数アドレスが所定順序で並べられるときに隣接するように並び、互いに等しい。このような携帯電話機は、楽音発生部（１１）（５１）から波形メモリ（１２）に供給されるアドレスの値が変更される回数を低減することができ、楽音発生部（１１）（５１）がトランジスタ回路（たとえば、ＣＭＯＳにより形成される回路）により形成されるときに、そのトランジスタ回路の消費電力を低減することができる。

本発明による電子楽器は、消費電力を低減することができる。

図面を参照して、本発明による電子楽器の実施の形態を記載する。その電子楽器１は、図１に示されているように、バス２を介して複数のハードウェアが互いに双方向に情報を伝送することができるように接続されている。バス２は、アドレスバスとデータバスと信号バスとから形成される。その複数のハードウェアは、ＣＰＵ３とＲＯＭ５とＲＡＭ６とキーボード部７と操作パネル部８と楽音発生部１１と波形メモリ１２とＤ／Ａ変換器１４とアナログ信号処理部１５とアンプ１６とスピーカ１７とを含んでいる。

キーボード部７は、演奏するための複数の鍵を備えている鍵盤である。すなわち、その複数の鍵は、複数の白鍵と複数の黒鍵とから形成され、それぞれ、互いに異なる複数の音高に対応している。キーボード部７は、打鍵された鍵とその打鍵強度とを示す電気信号を出力する。操作パネル部８は、ＬＣＤと複数のスイッチとボリュームつまみとを備えている。そのＬＣＤは、液晶ディスプレイの表示面であり、その液晶ディスプレイは、ＣＰＵ３により生成された画面を表示し、たとえば、ボリュームと音色の選択および設定状態を表示する。操作パネル部８は、その複数のスイッチのうちの操作されたスイッチを示す電気信号をＣＰＵ３に出力し、そのボリュームつまみの角度を示す電気信号をＣＰＵ３に出力する。たとえば、ユーザは、操作パネル部８を操作して情報を生成し、たとえば、音色を選択および設定する。

ＲＯＭ５は、読み出し専用のメモリであり、コンピュータプログラムと楽音発生に必要なパラメータデータとを記録している。ＲＡＭ６は、読み書き可能なメモリであり、処理段階のデータを一時記憶したり、エディット可能なパラメータデータを記憶したりする。ＲＡＭ６は、さらに、一部あるいは全部がバッテリーバックアップされ、電子楽器１の電源がＯＦＦとなっていても音色設定に関する必要なデータを格納保持している。

ＣＰＵ３は、ＲＯＭ５に記録されているコンピュータプログラムを実行して、ＲＡＭ６とキーボード部７と操作パネル部８と楽音発生部１１とを制御する。すなわち、ＣＰＵ３は、キーボード部７と操作パネル部８とを走査して鍵情報と音色ボリューム情報とを生成する。その鍵情報は、キーボード部７の鍵を識別する複数の鍵番号に対応付けて鍵ＯＮ／ＯＦＦとタッチ情報を示している。その鍵ＯＮ／ＯＦＦは、その鍵番号により識別される鍵が押鍵されているか離鍵されているかを示している。そのタッチ情報は、その鍵番号により識別される鍵が打鍵されたときの打鍵強度を示している。その音色ボリューム情報は、操作パネル部８のスイッチの操作により複数の（楽音発生器）ジェネレータにそれぞれ設定された複数の音色と操作パネル部８のボリュームつまみの角度とを示している。ＣＰＵ３は、その鍵情報と音色ボリューム情報とを楽音発生部１１に出力して、楽音発生部１１に所望のデジタル楽音信号を生成させる。

波形メモリ１２は、複数の波形を記録している。その複数の波形は、電子楽器１が放音することができる複数の音色および音域（音高）に対応している。その波形は、それぞれ、電子楽器１から発音される楽音の波形（すなわち、時間とともに変化する量）を示し、アドレスを波形データに対応付けている。そのアドレスは、その波形の時刻に対応し、波形メモリ１２の中の位置を識別するアドレスを示している。その波形データは、そのアドレスに対応する時刻での波形の変位の瞬時値を示している。その複数の音色は、ヘッドアドレスとループトップアドレスとループエンドアドレスとに対応付けられている。ヘッドアドレスとループトップアドレスとループエンドアドレスとは、それぞれ、波形メモリ１２のアドレスを示している。ヘッドアドレスは、波形メモリ１２の中のその波形の先頭が記録されるアドレスを示している。ループトップアドレスは、ヘッドアドレスより順番が後のアドレスを示している。ループエンドアドレスは、ループトップアドレスより順番が後のアドレスを示している。その波形は、立ち上がり部と繰り返し部とから形成されている。その立ち上がり部は、波形メモリ１２のヘッドアドレスからループトップアドレスまでに記録される波形の部分に対応している。繰り返し部は、ループトップアドレスからループエンドアドレスまでに記録される波形の部分に対応している。電子楽器１から発音される楽音の波形は、その立ち上がり部と、その立ち上がり部の後に繰り返し部を繰り返すことにより形成される。波形メモリ１２は、外部から入力されるアドレスに対応する波形データを出力する。

楽音発生部１１は、ＣＭＯＳから形成され、波形メモリ１２を参照して、ＣＰＵ３により生成される鍵情報と音色ボリューム情報とに基づいて、電子楽器１から放音される楽音を示すデジタル楽音信号を生成する。Ｄ／Ａ変換器１４は、楽音発生部１１により生成されたデジタル楽音信号をアナログ楽音信号に変換するデジタル−アナログ変換器である。アナログ信号処理部１５は、Ｄ／Ａ変換器１４により生成されたアナログ楽音信号に対して簡単なフィルタ処理（たとえば、ノイズ除去）と増幅処理とを施す。アンプ１６は、アナログ信号処理部１５によりアナログ処理されたアナログ楽音信号をスピーカ１１で発生させるために増幅するパワーアンプである。スピーカ１７は、１個ないし複数個から形成され、アンプ１６により増幅されたアナログ楽音信号を可聴信号に変換して放音する。

図２は、楽音発生部１１を示している。楽音発生部１１は、ＣＰＵインターフェース２１と制御パラメータメモリ２２と複数の楽音発生器２３と波形読み出しアドレスタイミング調整器２４と読み出し波形データタイミング復元器２５とを備えている。

ＣＰＵインターフェース２１は、ＣＰＵ３から出力される鍵情報と音色ボリューム情報とを受信して、その鍵情報と音色ボリューム情報とを制御パラメータメモリ２２に格納するインターフェースである。

制御パラメータメモリ２２は、ＣＰＵインターフェース２１により出力される鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいて複数の制御パラメータを算出して格納し、その複数の制御パラメータを楽音発生器２３で必要とされるタイミングで楽音発生器２３と波形読み出しアドレスタイミング調整器２４とに供給する。

その複数の制御パラメータの個数は、電子楽器１が同時に放音することができる複数の楽音の個数に一致し、たとえば、６４個、９６個である。その制御パラメータは、その複数の楽音に１対１に対応し、それぞれ、バンクｂａｎｋとスタートアドレスＳＴとループトップアドレスＬＴとループエンドアドレスＬＥと周波数ナンバーＦＮｏとフィルタ選択とレゾナンスＱとバイアスと目標値とスピードデータとラウドネス等々を示している。バンクｂａｎｋは、その楽音のバンクを示している。スタートアドレスＳＴは、その楽音の立ち上がり部の先頭の波形データが記録される波形メモリ１２のアドレスを示している。ループトップアドレスＬＴは、その楽音の繰り返し部の先頭の波形データが記録される波形メモリ１２のアドレスを示している。ループエンドアドレスＬＥは、その楽音の繰り返し部の末尾の波形データが記録される波形メモリ１２のアドレスを示している。周波数ナンバーＦＮｏは、その楽音の周波数ナンバーを示している。フィルタ選択は、楽音に実施されるフィルタの種類を示し、ハイパス、ロウパス、バンドパス、バンドリジェクトのうちのいずれかを示している。レゾナンスＱは、その楽音のレゾナンスを示している。バイアスは、その楽音の遮断周波数の基準を示している。目標値は、その楽音のエンベロープの目標値を示している。スピードデータは、その楽音のエンベロープのスピードデータを示している。ラウドネスは、その楽音の振幅エンベロープを制御するときに利用される値を示している。

楽音発生器２３は、制御パラメータメモリ２２により供給される複数の制御パラメータに基づいて複数の楽音を示すデジタル楽音信号を生成する。すなわち、楽音発生器２３は、複数の制御パラメータに基づいて算出される複数のアドレスを順番に出力し、その複数のアドレスの出力に応答して順番に入力される複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成する。波形読み出しアドレスタイミング調整器２４は、制御パラメータメモリ２２により供給される複数の制御パラメータに基づいて楽音発生器２３から出力される複数のアドレスの順番を並べ替えて、その並べ替えられた順番でその複数のアドレスを波形メモリ１２に出力する。読み出し波形データタイミング復元器２５は、波形読み出しアドレスタイミング調整器２４により並べ替えられる順番に基づいて波形メモリ１２から出力される複数の波形データを並べ替えて、その並べ替えられた順番でその複数の波形データを楽音発生器２３に出力する。

図３は、楽音発生器２３を示している。楽音発生器２３は、読み出しアドレス発生器３１と補間係数発生部３２と補間器３３と平滑化器３４と平滑化器３５とフィルタエンベロープ発生器３６と加算器３７とフィルタ制御信号発生部３８とフィルタ部３９と平滑化器４０と振幅エンベロープ発生器４１と乗算器４２と振幅制御部４３と平滑化器４４とセンド制御部４５と遅延メモリ４６と効果付加器４７とを備えている。

読み出しアドレス発生器３１は、周波数ナンバーＦＮｏを累算することにより累算値を算出する。読み出しアドレス発生器３１は、さらに、その累算値の上位（整数部）とバンクｂａｎｋとスタートアドレスＳＴとループトップアドレスＬＴとループエンドアドレスＬＥとに基づいてアドレスを算出する。補間係数発生部３２は、読み出しアドレス発生器３１により算出される累算値の下位（小数部）に基づいて補間係数を算出する。補間器３３は、外部から楽音発生器２３に供給される波形データと補間係数発生部３２により算出される補間係数とに基づいて、サンプル値を補間して折り返しノイズなどを除去された波形データを算出する。

平滑化器３４は、レゾナンスＱの値の変化を平滑化し、なだらかに変化するレゾナンスを算出する。平滑化器３５は、バイアスの値の変化を平滑化し、なだらかに変化するバイアスを算出する。フィルタエンベロープ発生器３６は、目標値とスピードデータとに基づいてフィルタエンベロープを算出する。加算器３７は、平滑化器３５により算出されるバイアスとフィルタエンベロープ発生器３６により算出されるフィルタエンベロープとを加算した値を算出する。フィルタ制御信号発生部３８は、フィルタ選択と平滑化器３４により算出されるレゾナンスと加算器３７により算出される値とに基づいて、制御信号を生成する。その制御信号は、フィルタ特性を示している。フィルタ部３９は、フィルタ制御信号発生部３８により生成される制御信号が示すフィルタ特性に基づいて、補間器３３により算出される波形データに含まれる周波数成分をフィルタ制御して、波形データを算出する。フィルタ制御信号発生部３８とフィルタ部３９とは、このようなフィルタ制御と異なる他の周知の制御をすることもできる。その制御は、特開平０５−３５２７７号公報に開示されている。

平滑化器４０は、ラウドネスの値の変化を平滑化し、なだらかに変化するラウドネスを算出する。振幅エンベロープ発生器４１は、目標値とスピードデータとに基づいて振幅エンベロープを算出する。乗算器４２は、平滑化器４０により算出されるラウドネスと振幅エンベロープ発生器４１により算出される振幅エンベロープとを乗算した値を算出する。振幅制御部４３は、乗算器４２により算出された値に基づいて、フィルタ部３９により算出される波形データの振幅が時間変化するように振幅制御して、波形データを算出する。

平滑化器４４は、センドレベルの値の変化を平滑化し、なだらかに変化するセンドレベルを算出する。センド制御部４５は、平滑化器４４により算出されるセンドレベルに基づいて、振幅制御部４３により算出される波形データを重み付けして複数の系列に分配する。その系列は、たとえば、左系列、右系列、効果付加１系列、効果付加２系列などが例示される。センド制御部４５は、さらに、その算出された系列に基づいて、振幅制御部４３により算出される波形データを効果付加部４７に供給し、または、Ｄ／Ａ変換器１４に供給する。

遅延メモリ４６は、メモリであり、効果を付加するために過去のサンプル点を記憶しておいたり、また効果付加４７により算出される演算過程のサンプル点を記憶したりする。効果付加器４７は、遅延メモリ４６遅延メモリ４６に記憶された過去サンプル点と現時点のサンプル点などの畳み込み演算を実施することにより、センド制御部４５により算出される波形データに効果を付加する。その効果としては、リバーブ、コーラスなどが例示される。効果付加器４７は、その波形データをＤ／Ａ変換器１４に供給する。

図４は、楽音発生器２３から出力される複数のアドレスの順序を示している。この例では、電子楽器１が同時に放音することができる複数の楽音の個数が８個であり、その０番目の楽音生成器により生成される楽音が放音され、その１番目の楽音生成器により生成される楽音が放音され、その２番目の楽音生成器により生成される楽音が放音されないで、その３番目の楽音生成器により生成される楽音が放音され、その４番目の楽音生成器により生成される楽音が放音されないで、その５番目の楽音生成器により生成される楽音が放音され、その６番目の楽音生成器により生成される楽音が放音されないで、その７番目の楽音生成器により生成される楽音が放音される。このとき、楽音発生器２３から出力されるアドレスは、対応する楽音生成器が０番目から７番目に順番に並ぶように、時間的に順番に並んでいる。このとき、楽音発生器２３から出力されるアドレスは、その楽音ごとに異なり、すなわち、７回変化する。

図５は、波形読み出しアドレスタイミング調整器２４から出力される複数のアドレスの順序を示している。その０番目のアドレスは、０番目の楽音生成器から出力されるアドレスであり、その１番目のアドレスは、１番目の楽音生成器から出力されるアドレスであり、その２番目のアドレスは、３番目の楽音生成器から出力されるアドレスであり、その３番目のアドレスは、５番目の楽音生成器から出力されるアドレスであり、その４番目のアドレスは、７番目の楽音生成器から出力されるアドレスであり、その５番目のアドレスは、２番目の楽音生成器から出力されるアドレスであり、その６番目のアドレスは、４番目の楽音生成器から出力されるアドレスであり、その７番目のアドレスは、６番目の楽音生成器から出力されるアドレスである。すなわち、その複数のアドレスは、放音される楽音に対応する使用アドレスが前半に並べられ、放音されない楽音に対応する不使用アドレスが後半に並べられている。

すなわち、波形読み出しアドレスタイミング調整器２４は、その制御パラメータのうちのいずれか（たとえば、目標値とスピードデータとラウドネスとのうちのいずれか）に基づいて複数の楽音の各々が放音されるかどうかを判別する。波形読み出しアドレスタイミング調整器２４は、その使用アドレスが前半に配置され、その不使用アドレスが後半に配置されるように、その複数のアドレスを並べ替える。波形読み出しアドレスタイミング調整器２４は、さらに、放音されない楽音に対応する複数の不使用アドレスが互いに等しくなるように、その複数の不使用アドレスに１つの値を代入する。このとき、波形読み出しアドレスタイミング調整器２４から出力されるアドレスは、５回変化する。

なお、波形読み出しアドレスタイミング調整器２４は、その複数の不使用アドレスの最初のアドレスの直前に出力される使用アドレスの値を、その複数の不使用アドレスに代入することもできる。このとき、波形読み出しアドレスタイミング調整器２４から出力されるアドレスは、４回変化する。

なお、波形読み出しアドレスタイミング調整器２４は、その使用アドレスが後半に配置され、その不使用アドレスが前半に配置されるように、その複数のアドレスを並べ替えることもできる。

図６は、読み出し波形データタイミング復元器２５から出力される複数の波形データの順序を示している。その０番目の波形データは、０番目の楽音生成器に対応し、その１番目の波形データは、１番目の楽音生成器に対応し、その２番目の波形データは、２番目の楽音生成器に対応し、その３番目の波形データは、３番目の楽音生成器に対応し、その４番目の波形データは、４番目の楽音生成器に対応し、その５番目の波形データは、５番目の楽音生成器に対応し、その６番目の波形データは、６番目の楽音生成器に対応し、その７番目の波形データは、７番目の楽音生成器に対応し、すなわち、その複数の波形データは、対応する楽音生成器の順番に一致している。すなわち、読み出し波形データタイミング復元器２５は、波形読み出しアドレスタイミング調整器２４により並べ替えられた順番に基づいて、対応する楽音生成器の順番に一致するように、その複数の波形データ並べ替える。

電子楽器１は、キーボード部７と操作パネル部８とを走査して鍵情報と音色ボリューム情報とを生成する。電子楽器１は、その鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいて複数の制御パラメータを算出する。電子楽器１は、その複数の制御パラメータに基づいて複数のアドレスを算出する。電子楽器１は、その制御パラメータに基づいて、電子楽器１が同時に放音することができる複数の楽音の各々が放音されるかどうかを判別する。電子楽器１は、放音される楽音に対応する使用アドレスが前半に並べられ、放音されない楽音に対応する不使用アドレスが後半に並べられるように、その複数のアドレスを並べ替える。電子楽器１は、その並べ替えられた順番でその複数のアドレスをその複数のアドレスを波形メモリ１２に出力して、複数の波形データを読み出す。電子楽器１は、その並べ替えられた複数のアドレスの順番に基づいて、その複数のアドレスの元の順番に対応するように、その複数の波形データを並べ替える。電子楽器１は、その並べ替えられた複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成し、そのデジタル楽音信号に基づいて生成される複数の楽音を放音する。

本発明による電子楽器の比較例（すなわち、従来例）は、既述の実施の形態における電子楽器１の楽音発生部１１が他の楽音発生部に置換されている。図７は、その楽音発生部１１１を示している。楽音発生部１１１は、ＣＰＵインターフェース１２１と制御パラメータメモリ１２２と複数の楽音発生器１２３とを備えている。

ＣＰＵインターフェース１２１は、ＣＰＵ３から出力される鍵情報と音色ボリューム情報とを受信して、そのその鍵情報と音色ボリューム情報とを制御パラメータメモリ１２２に格納するインターフェースである。

制御パラメータメモリ１２２は、ＣＰＵインターフェース１２１により出力される鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいてその複数の制御パラメータを算出して格納し、その複数の制御パラメータを楽音発生器１２３で必要とされるタイミングで楽音発生器１２３とに供給する。

その複数の制御パラメータの個数は、電子楽器１が同時に放音することができる複数の楽音の個数に一致し、たとえば、６４個、９６個である。その制御パラメータは、その複数の楽音に１対１に対応し、

楽音発生器１２３は、制御パラメータメモリ１２２により供給される複数の制御パラメータに基づいて複数の楽音を示すデジタル楽音信号を生成する。すなわち、楽音発生器１２３は、複数の制御パラメータに基づいて算出される複数のアドレスを順番に波形メモリ１２に出力し、その複数のアドレスの出力に応答して波形メモリ１２から順番に入力される複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成する。

図８は、楽音発生器１２３から出力される複数のアドレスの順序を示している。この例は、図４に示される例と同様に、その０番目の楽音生成器により生成される楽音が放音され、その１番目の楽音生成器により生成される楽音が放音され、その２番目の楽音生成器により生成される楽音が放音されないで、その３番目の楽音生成器により生成される楽音が放音され、その４番目の楽音生成器により生成される楽音が放音されないで、その５番目の楽音生成器により生成される楽音が放音され、その６番目の楽音生成器により生成される楽音が放音されないで、その７番目の楽音生成器により生成される楽音が放音される。このとき、楽音発生器２３から出力されるアドレスは、その楽音ごとに異なり、すなわち、７回変化する。

比較例の電子楽器は、キーボード部７と操作パネル部８とを走査して鍵情報と音色ボリューム情報とを生成する。比較例の電子楽器は、その鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいて複数の制御パラメータを算出する。比較例の電子楽器は、その複数の制御パラメータに基づいて複数のアドレスを算出する。比較例の電子楽器は、複数のアドレスを並べ替えないで波形メモリ１２に出力して、複数の波形データを読み出す。比較例の電子楽器は、その読み出された複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成し、そのデジタル楽音信号に基づいて生成される複数の楽音を放音する。

楽音発生部１１を形成するトランジスタ回路（たとえば、ＣＭＯＳにより形成される回路）は、一般に、出力するデータが変化するときに電力を大きく消費する。電子楽器１は、複数のアドレスを並べ替えないで複数の波形データを読み出すことより、楽音発生部１１から出力されるアドレスが変化する回数が低減され、消費電力を低減することができる。

本発明による電子楽器の実施の他の形態は、既述の実施の形態における電子楽器１の楽音発生部１１が他の楽音発生部に置換されている。図９は、その楽音発生器５１を示している。楽音発生部５１は、ＣＰＵインターフェース５２と制御パラメータメモリ５３と楽音制御パラメータタイミング調整器５４と複数の楽音発生器５５とを備えている。

ＣＰＵインターフェース５２は、ＣＰＵ３から出力される鍵情報と音色ボリューム情報とを受信して、そのその鍵情報と音色ボリューム情報とを制御パラメータメモリ５３に格納するインターフェースである。

制御パラメータメモリ５３は、ＣＰＵインターフェース５２により出力される鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいてその複数の制御パラメータを算出して格納し、その複数の制御パラメータを楽音発生器５５で必要とされるタイミングで楽音発生器５５と波形読み出しアドレスタイミング調整器２４とに供給する。その制御パラメータは、電子楽器１が同時に放音することができる複数の楽音に１対１に対応し、その複数の制御パラメータの個数は、その複数の楽音の個数に一致している。楽音制御パラメータタイミング調整器５４は、その複数の制御パラメータを並べ替え、その並べ替えられた複数の制御パラメータを楽音発生器５５に出力する。

楽音発生器５５は、楽音制御パラメータタイミング調整器５４により供給される複数の制御パラメータに基づいて複数の楽音を示すデジタル楽音信号を生成する。すなわち、楽音発生器５５は、その複数の制御パラメータに基づいて算出される複数のアドレスを順番に出力し、その複数のアドレスの出力に応答して順番に入力される複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成する。

図１０は、楽音発生器５５から出力されるアドレスの順序を示している。その０番目のアドレスは、０番目の楽音生成器から出力されるアドレスであり、その１番目のアドレスは、１番目の楽音生成器から出力されるアドレスであり、その２番目のアドレスは、２番目の楽音生成器から出力されるアドレスであり、その３番目のアドレスは、３番目の楽音生成器から出力されるアドレスであり、その４番目のアドレスは、４番目の楽音生成器から出力されるアドレスであり、その５番目のアドレスは、５番目の楽音生成器から出力されるアドレスであり、その６番目のアドレスは、６番目の楽音生成器から出力されるアドレスであり、その７番目のアドレスは、７番目の楽音生成器から出力されるアドレスである。その０番目〜４番目の楽音生成器により生成される楽音が放音され、その５番目〜７番目の楽音生成器により生成される楽音が放音されない。

すなわち、楽音制御パラメータタイミング調整器５４は、その制御パラメータのうちのいずれか（たとえば、目標値とスピードデータとラウドネスとのうちのいずれか）に基づいて複数の楽音の各々が放音されるかどうかを判別する。楽音制御パラメータタイミング調整器５４は、放音される楽音に対応する制御パラメータが前半に並べられ、放音されない楽音に対応する制御パラメータが後半に並べられるように、その複数の制御パラメータを並べ替え、その並べ替えられた複数の制御パラメータを楽音発生器５５に出力する。

楽音発生部５１を備える電子楽器は、キーボード部７と操作パネル部８とを走査して鍵情報と音色ボリューム情報とを生成する。その電子楽器は、その鍵情報と音色ボリューム情報と鍵情報と音色ボリューム情報とに基づいて複数の制御パラメータを算出する。その電子楽器は、その複数の制御パラメータに基づいて複数のアドレスを算出する。その電子楽器は、その制御パラメータに基づいて、その電子楽器が同時に放音することができる複数の楽音の各々が放音されるかどうかを判別する。その電子楽器は、放音される楽音に対応する制御パラメータが前半に並べられ、放音されない楽音に対応する制御パラメータが後半に並べられるように、その複数の制御パラメータを並べ替える。その電子楽器は、その並べ替えられた順番の制御パラメータから算出される複数のアドレスを波形メモリ１２に出力して、複数の波形データを読み出す。その電子楽器は、その複数の波形データに基づいて複数の楽音を示すデジタル楽音信号を生成し、そのデジタル楽音信号に基づいて生成される複数の楽音を放音する。

このような電子楽器は、既述の実施の形態における電子楽器１と同様に、複数のアドレスを並べ替えないで複数の波形データを読み出すことより、楽音発生部５１から出力されるアドレスが変化する回数が低減され、消費電力を低減することができる。

本発明による携帯電話機の実施の形態は、既述の実施の形態における電子楽器１と同様に、バス２を介して複数のハードウェアが互いに双方向に情報を伝送することができるように接続されている。バス２は、アドレスバスとデータバスと信号バスとから形成される。その複数のハードウェアは、ＣＰＵ３とＲＯＭ５とＲＡＭ６とキーボード部７と操作パネル部８と楽音発生部１１と波形メモリ１２とＤ／Ａ変換器１４とアナログ信号処理部１５とアンプ１６とスピーカ１７とを含み、さらに、電話するときに利用される携帯電話機本体を含んでいる。

このような携帯電話機は、既述の実施の形態における電子楽器１と同様に、波形メモリ１２に入力されるアドレスをが変化する回数が低減するように、そのアドレスを並べ替えて波形メモリ１２に入力して波形データを読み出し、複数の楽音を生成する。このため、このような携帯電話機は、既述の実施の形態における電子楽器１と同様にして、消費電力を低減することができる。

図１は、本発明による電子楽器の実施の形態を示すブロック図である。 図２は、楽音発生部を示すブロック図である。 図３は、楽音発生器を示すブロック図である。 図４は、楽音発生器から出力されるアドレスの順序を示すタイムチャートである。 図５は、波形読み出しアドレスタイミング調整器から出力されるアドレスの順序を示すタイムチャートである。 図６は、読み出し波形データタイミング復元器から出力される波形データの順序を示すタイムチャートである。 図７は、比較例による電子楽器の楽音発生部を示すブロック図である。 図８は、比較例による電子楽器の楽音発生部の楽音発生器から出力されるアドレスの順序を示すタイムチャートである。 図９は、本発明による電子楽器の実施の他の形態における楽音発生部を示すブロック図である。 図１０は、楽音発生器から出力されるアドレスの順序を示すタイムチャートである。

符号の説明

１ ：電子楽器
２ ：バス
３ ：ＣＰＵ
５ ：ＲＯＭ
６ ：ＲＡＭ
７ ：キーボード部
８ ：操作パネル部
１１：楽音発生部
１２：波形メモリ
１４：Ｄ／Ａ変換器
１５：アナログ信号処理部
１６：アンプ
１７：スピーカ
２１：ＣＰＵインターフェース
２２：制御パラメータメモリ
２３：楽音発生器
２４：波形読み出しアドレスタイミング調整器
２５：読み出し波形データタイミング復元器
３１：読み出しアドレス発生器
３２：補間係数発生部
３３：補間器
３４：平滑化器
３５：平滑化器
３６：フィルタエンベロープ発生器
３７：加算器
３８：フィルタ制御信号発生部
３９：フィルタ部
４０：平滑化器
４１：振幅エンベロープ発生器
４２：乗算器
４３：振幅制御部
４４：平滑化器
４５：センド制御部
４６：遅延メモリ
４７：効果付加器
５１：その楽音発生器
５１：楽音発生部
５２：ＣＰＵインターフェース
５３：制御パラメータメモリ
５４：楽音制御パラメータタイミング調整器
５５：楽音発生器

Claims (5)

1. アドレスに対応付けて波形データを記録する波形メモリと、
   同時に発音される複数楽音を生成可能である楽音発生部とを具備し、
   前記楽音発生部は、
   前記複数楽音に１対１対応する複数アドレスを元順序から所定順序に並べ替える並べ替え手段と、
   前記複数アドレスを前記所定順序で前記波形メモリに入力して、前記波形データのうちの前記複数アドレスに対応する複数波形データを前記波形メモリから読み出し、前記複数波形データに基づいて楽音を生成する複数楽音発生器とを備え、
   前記複数アドレスは、
   前記複数波形データのうちの前記楽音に用いられる使用波形データに対応する使用アドレスと、
   前記複数波形データのうちの前記楽音に用いられない不使用波形データに対応する不使用アドレスとから形成され、
   前記不使用アドレスは、前記複数アドレスが前記所定順序で並べられるときに隣接するように並び、互いに等しい
   電子楽器。
2. 請求項１において、
   前記楽音発生部は、前記元順序に対応する順序に前記複数波形データを並べ替える手段を更に備える
   電子楽器。
3. 請求項１または請求項２のいずれかにおいて、
   前記並べ替え手段は、前記複数楽音をそれぞれ示す複数制御パラメータに基づいて前記複数アドレスを前記使用アドレスと前記不使用アドレスとに判別する
   電子楽器。
4. 請求項１〜請求項３のいずれかにおいて、
   前記不使用アドレスは、前記使用アドレスのうちの前記不使用アドレスの時間的に前に隣接するアドレスに等しい
   電子楽器。
5. 電話するときに利用される携帯電話機本体と、
   アドレスに対応付けて波形データを記録する波形メモリと、
   同時に発音される複数楽音を生成可能である楽音発生部とを具備し、
   前記楽音発生部は、
   前記複数楽音に１対１対応する複数アドレスを元順序から所定順序に並べ替える並べ替え手段と、
   前記複数アドレスを前記所定順序で前記波形メモリに入力して、前記波形データのうちの前記複数アドレスに対応する複数波形データを前記波形メモリから読み出し、前記複数波形データに基づいて楽音を生成する複数楽音発生器とを備え、
   前記複数アドレスは、
   前記複数波形データのうちの前記楽音に用いられる使用波形データに対応する使用アドレスと、
   前記複数波形データのうちの前記楽音に用いられない不使用波形データに対応する不使用アドレスとから形成され、
   前記不使用アドレスは、前記複数アドレスが前記所定順序で並べられるときに隣接するように並び、互いに等しい
   携帯電話機。

Images