JP2007251229A - 読み取り信号処理装置、画像読み取り装置及び画像形成装置 - Google Patents
読み取り信号処理装置、画像読み取り装置及び画像形成装置 Download PDFInfo
- Publication number
- JP2007251229A JP2007251229A JP2006067546A JP2006067546A JP2007251229A JP 2007251229 A JP2007251229 A JP 2007251229A JP 2006067546 A JP2006067546 A JP 2006067546A JP 2006067546 A JP2006067546 A JP 2006067546A JP 2007251229 A JP2007251229 A JP 2007251229A
- Authority
- JP
- Japan
- Prior art keywords
- level
- offset
- image
- circuit
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Image Input (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
【課題】除算回路を用いることなく、より自由度の高い平均化画素数の設定を可能とする。
【解決手段】原稿からの反射光を電気信号に変換してアナログ画像信号を出力するCCD14の出力をサンプルホールド回路17でサンプル&ホールドし、そのサンプル&ホールド後の画像信号を増幅回路18で増幅し、増幅後の画像信号をアナログデジタル変換回路19でAD変換し、AD変換語の画像データのオフセットレベルが任意のレベルとなるように画像信号のオフセットを黒レベル調整回路20によって演算する読み取り信号処理装置において、前記黒レベル調整回路20は、デジタル変換された画像データと予め設定された基準レベルとの差分を検出してオフセットレベルが一定レベルとなるようにフィードバックし、前記フィードバックに用いるオフセットレベル画像データの平均化演算を2のn乗以外の画素数において加算とビットシフトのみの演算で実行する。
【選択図】図9
【解決手段】原稿からの反射光を電気信号に変換してアナログ画像信号を出力するCCD14の出力をサンプルホールド回路17でサンプル&ホールドし、そのサンプル&ホールド後の画像信号を増幅回路18で増幅し、増幅後の画像信号をアナログデジタル変換回路19でAD変換し、AD変換語の画像データのオフセットレベルが任意のレベルとなるように画像信号のオフセットを黒レベル調整回路20によって演算する読み取り信号処理装置において、前記黒レベル調整回路20は、デジタル変換された画像データと予め設定された基準レベルとの差分を検出してオフセットレベルが一定レベルとなるようにフィードバックし、前記フィードバックに用いるオフセットレベル画像データの平均化演算を2のn乗以外の画素数において加算とビットシフトのみの演算で実行する。
【選択図】図9
Description
本発明は、アナログ画像信号のオフセット調整機能を有する信号処理装置、この信号処理装置を備えた画像読み取り装置、及びこの画像読み取り装置を備えた画像形成装置に関する。
従来から原稿等の画像情報を副走査方向にライン走査し、その画像情報を読取手段としての光電変換手段(CCD)のセンサ面上に結像させ、該光電変換手段から得られる出力信号を利用して、該原稿等の画像情報を読み取るようにした画像読み取り装置が種々提案されている。
図8は従来から実施されているシートスルー読み取り機能を備えた画像読み取り装置の概略構成を示す図である。図8において、コンタクトガラス1上に原稿5が載置されると、ランプ7を点灯し、第1キャリッジ9及び第2キャリッジ12をスキャナモータにより右方向に移動走査して原稿5を読み取るいわゆるフラットベッド方式の読み取り方式と、ランプ7を点灯し、第1キャリッジ9及び第2キャリッジ12は停止した状態のまま、原稿搬送装置4によって搬送される原稿6を読み取るシートスルー方式の読み取り方式が選択可能である。
どちらの読み取り方式においても、原稿面照明用光源7により照明された原稿載置ガラス部1上の原稿5の原稿画像情報を、走査用の第1、第2、第3のミラー8,10,11を介して結像レンズ13によりCCD(光電変換手段)14のセンサ面上に結像させて原稿5の画像情報を読み取り、CCD14の出力信号をADコンバータによりデジタルデータに変換することにより、原稿画像データをデジタル的に読み取っている。デジタルデータに変換された原稿画像情報は、例えば出力装置に送られてプリント出力として画像情報が出力される場合、記憶装置に送られ入力画像情報を記憶する場合等、種々のケースがあり、各々の画像読み取り装置の情報として使用されている。
このように原稿を走査して画像データを読み取る場合、原稿の読み取りに先立って図9に示すシートスルー読み取り部2と原稿載置ガラス部1との間にあるシェーディング補正用基準白板3の読み取りデータを走査して、シェーディング補正用データを生成しメモリに記憶しておき、そのシェーディング補正用データで原稿5又は6の画像データ読み取りながら正規化することで、該装置における光量分布ムラ、CCDの感度ムラ、そして出力変動等を補正し、原稿の画像情報を精度よく読み取っている。
また、シェーディング補正時に画像データレベルに付加されているオフセットを検出し画像データから減算する処理が行われる。一般的にCCDの出力信号は3〜6V程度のオフセットを持っておりこのオフセット成分をキャンセルするために、CCDの出力信号を交流結合して後段のアナログ信号処理部に適したDCバイアスがかけられる(図10参照)。このDCバイアスは、図11に示すようにCCD出力のOPB部の画像信号領域(リセットノイズを除く)の一定期間にかけられ、このDCバイアス電圧が画像信号をサンプルホールドする基準電圧となる。さらに、サンプルホールド後、AD変換された画像データが一定のオフセットを持った出力データとなるようにサンプルホールド後のアナログ画像信号データに対して一定のオフセットが付加される。このオフセットの付加は、ノイズ成分を含んだ黒レベルを正確に検出して、シェーディング補正時にデジタル的に減算するために行うものである。
しかしながら、画像データ読み取り期間にCCDのオフセットが変動した場合、AD変換後の出力画像データのオフセットレベルも変動し、異常画像となってしまう。
このため、デジタル変換された画像データのオフセットレベルと目標とするオフセットレベルの差分を検出し、その差分をキャンセルするように、サンプルホールド後の画像信号データに付加するアナログオフセット量を可変するフィードバックループを構成している(図9参照)。このフィードバックループにより、オフセット変動をキャンセルし画像データへの影響を低減している。
図9はこの処理を行う回路を示すブロック図である。同図において、CCD14の後段にはクランプ回路(Input Clamp)15、加算回路16、サンプルホールド回路(回路(CDS/SH)17、増幅回路(PGA)18、アナログデジタル変換回路(ADC)19が設けられ、さらに、アナログデジタル変換回路19の後段にフィードバック回路として黒レベル調整値演算回路20及びデジタルアナログ変換回路(DAC)21が設けられ、このデジタルアナログ変換回路21の出力が加算回路16でクランプ回路15の出力に加算され、最後段のアナログデジタル変換回路19から読み取りデータとして出力される。
なお、フィードバック回路はライン追従フィードバックあるいは画素追従フィードバックであり、黒レベル調整値演算回路20には、別途補正係数、黒出力レベル目標値、及び黒レベル補正量演算期間が入力され、黒レベル調整値が演算される。
このように原稿読み取り中のオフセット変動へ対応するために黒レベルの出力データと出力目標データとの差分を検出して、ある一定の応答性を持たせて、オフセット調整手段(DAC)へフィードバックを行い、黒レベルの出力データが一定のレベルとなるようにしている。そして、ノイズによる変動に追従しないように、応答性を適切に設定する。オフセットの変動が緩やかな場合には、適切な応答性の設定が容易であり、十分なオフセット調整を行うことが可能である。
この種の技術としては例えば特許文献1ないし3に記載の記述が公知である。このうち、特許文献1には、有効画素領域とOB領域の黒レベル段差に起因する黒沈みを軽減するデジタルスチルカメラが開示されている。このカメラは、集光された光情報をCCDで光電変換して増幅し、A/D変換回路でデジタルコードに変換する。その際、OB領域の信号レベルをOBクランプ回路で零とし、オフセット量を加算し、また、OB領域の信号レベルを積算平均し、積算平均と同じ量を映像信号に対して加減算している。
また、特許文献2には、撮像信号を安定した基準レベルにクランプでき、良好な画像を得ることができる撮像装置が開示されている。CCDは、被写体からの撮像光を受光する有効撮像領域と、その周囲にある遮光されたオプティカル領域(OB領域)とを有し、垂直OB積算回路で、複数のブロックに分割された垂直OB領域の各ブロックの信号レベルを積算し、垂直OB積算回路の積算結果から、太陽が有効撮像領域の右端に位置すると判断すると、クランプ位置を左側垂直OB領域と決定し、その決定に基づいて、左側垂直OB領域に対応したクランプパルスをクランプパルス生成回路で生成し、そのクランプパルスに基づいて、撮像信号をクランプしている。
さらに、特許文献3には、撮像素子のオプティカル・ブラック(OB)信号の一部が正確な黒レベル信号とならなくても、有効画素部の黒レベルを正確に再生できる撮像装置が開示されている。この撮像装置は、撮影条件及び被写体に応じて黒レベルを算出する際に参照するオプティカル・ブラック領域を切り替え、OB領域に生じた異常信号を検知し、異常信号が発生しているOB領域をデジタル・クランプのデジタル・クランプ・データとして使用しないようにしたものである。
特開2004−080168号公報
特開2004−222185号公報
特開2005−176115号公報
前述のように画像読み取り装置で原稿画像の読み取りを行うにあたって、シェーディング補正時の黒レベル減算に用いる黒レベルデータの生成を原稿読み取り動作開始前に実行している。原稿読み取り中のオフセット変動への対応は黒レベルの出力データと出力目標データとの差分を検出して、予め設定した一定の応答性を持たせてオフセット調整手段(DAC)へフィードバックを行い黒レベルの出力データが一定のレベルとなるようにしている。このときの黒レベルの検出精度を上げるためには、より多くの黒レベル画像データを取得して平均化することが必要不可欠である。
しかしながら、CCDの有効画素の中で有効な黒レベル画像データを取得できる期間は限られている。より多くの画像データを取得して平均化するためには任意の画素数のデータの平均化処理を可能とする必要があり、平均化処理を可能とするには、加算回路と共に除算回路が必要である。また、除算回路を用いないで平均値を演算するには、データ数が2のn乗(n:整数)である必要があり、自由度の高い設定を行うことは困難であった。
そこで、本発明が解決すべき課題は、このような不具合を解消し、除算回路を用いることなく、より自由度の高い平均化画素数の設定を可能とすることにある。
前記課題を解決するため、第1の手段は、原稿からの反射光を電気信号に変換してアナログ画像信号を出力する光電変換素子の出力をサンプル&ホールドする手段と、サンプル&ホールド後の画像信号を増幅する手段と、増幅後の画像信号をアナログデジタル変換して出力する手段と、デジタル変換後の画像データのオフセットレベルが任意のレベルとなるように画像信号のオフセットを調整する手段とを備えた読み取り信号処理装置において、前記オフセットを調整する手段は、デジタル変換された画像データと予め設定された基準レベルとの差分を検出してオフセットレベルが一定レベルとなるようにフィードバックし、前記フィードバックに用いるオフセットレベル画像データの平均化演算を2のn乗以外の画素数において加算とビットシフトのみの演算で実行することを特徴とする。
第2の手段は、第1の手段において、前記各手段がIC上に設定された信号処理回路からなることを特徴とする。
第3の手段は、第1又は第2の手段に係る読み取り信号処理装置を画像読み取り装置が備えていることを特徴とする。
第4の手段は、第3の手段に係る画像読み取り装置を画像形成装置が備えていることを特徴とする。
なお、後述の実施形態では、光電変換素子はCCD14に、サンプル&ホールドする回路はサンプルホールド回路17に、増幅する手段は増幅回路18に、アナログデジタル変換して出力する手段はアナログデジタル変換回路19に、オフセットを調整する手段は黒レベル調整値演算回路20及びデジタルアナログ変換回路21に、それぞれ対応する。
本発明によれば、デジタル変換された画像データと予め設定された基準レベルとの差分を検出してオフセットレベルが一定レベルとなるようにフィードバックし、フィードバックに用いるオフセットレベル画像データの平均化演算を2のn乗以外の画素数において加算とビットシフトのみの演算で実行するので、除算回路を用いることなく、より自由度の高い平均化画素数の設定が可能となる。
以下、図面を参照し、本発明の実施形態について説明する。なお、図8及び図9に示した従来例に係る画像読み取り装置自体は、本実施形態と同等なので、同等な各部には同一の参照符号を付し、重複する説明は省略する。
図1は、本発明の実施形態に係るオフセット検出装置の主要部である黒レベル調整値演算部20の構成を示す機能ブロック図である。応答性の選択に関する部分以外の基本的な構成は、図9に示した従来の装置と同様である。図1において、画素平均部1は、規定区間の黒レベル値について1ラインで平均して黒レベル平均値を求める。減算部2は、黒レベル目標値から黒レベル平均値を減算する。補正量演算部3は、差分に基づいてオフセット補正量を求める。オフセット設定レジスタ4は、求めたオフセット調整値を保持するレジスタである。
図2及び図3を参照しながら、オフセットデータの取得方法を説明する。画像読み取り装置に対して、スキャン動作を実行する指示がなされると、ランプ7が点灯され、原稿の読み取り動作が開始される。図4に示すように原稿の読み取り動作に先立って、シェーディング補正時に画像データから減算する黒レベルのオフセットデータの取得が行われる。このオフセットデータとしては、図2に示すように、CCD14のOPB部(光学的遮光領域)のデータ(BLKSAMPLE期間)が一般的に使用される。黒レベルのオフセットデータの取得が終了した後、Bookスキャン動作の場合、第1キャリッジが基準白板2及び原稿5を移動走査しながら、画像データの読み取りが行われる。
基準白板を走査しているときに、図3に示すようにシェーディング補正に用いる白レベルデータが生成される。この白レベルデータと黒オフセットデータを用いて、原稿読み取り領域のシェーディング補正が実行される。シェーディング補正では、次のような演算が行われる。
Dsh(n)=( Dorg(n) − B )/( Dw(n) − B )× 255
Dsh(n) :n画素目シェーディング補正後データ
Dorg(n) :n画素目原稿データ
Dw(n) :n画素目基準白板読み取りデータ
B :黒レベル(OPB部)読み取りデータ
前記黒レベルオフセットデータの取得はスキャン動作開始前に実行され、原稿読み取り中にオフセットレベルが変動してしまうと画像に不具合が生じてしまう。このため、原稿読み取り中のオフセット変動への対応は、CCD14の1ラインのスキャン毎に黒レベル(OPB部又は空転送部)の出力データと出力目標データとの差分を検出して、ある一定の応答性を持たせてオフセット調整手段(DAC21)へ1ライン毎にフィードバックを行い黒レベルの出力データが一定のレベルとなるようにしている(図9)。このようなオフセット追従方式は、ノイズによる不用意な追従を行わないようにするため、適切な(安定性を重視した)応答性の設定が不可欠である。
Dsh(n) :n画素目シェーディング補正後データ
Dorg(n) :n画素目原稿データ
Dw(n) :n画素目基準白板読み取りデータ
B :黒レベル(OPB部)読み取りデータ
前記黒レベルオフセットデータの取得はスキャン動作開始前に実行され、原稿読み取り中にオフセットレベルが変動してしまうと画像に不具合が生じてしまう。このため、原稿読み取り中のオフセット変動への対応は、CCD14の1ラインのスキャン毎に黒レベル(OPB部又は空転送部)の出力データと出力目標データとの差分を検出して、ある一定の応答性を持たせてオフセット調整手段(DAC21)へ1ライン毎にフィードバックを行い黒レベルの出力データが一定のレベルとなるようにしている(図9)。このようなオフセット追従方式は、ノイズによる不用意な追従を行わないようにするため、適切な(安定性を重視した)応答性の設定が不可欠である。
本実施形態では、図1に示すようにOBCLP期間の画像データのライン平均値(DbAVE(m))を画素平均部1で算出して目標レベル(BLACKTARGET)との差分を減算部2で検出し、補正量演算部3でその差分に一定の係数(1/A)を乗算してフィードバックする調整量を演算している。その計算式を下記に示す。
DAC(m+1) = DAC(m) + (BLACKTARGET − DbAVE(m))×1/A
DAC(m+1) :DACへの次ラインフィードバック量
DAC(m):現ラインでのDACへのフィードバック量
BLACKTARGET :黒レベル目標レベル
DbAVE(m):現ライン黒レベル読み取りレベル
1/A:補正係数
m:ライン
本実施形態では、このときの現ラインでの黒レベル読み取りレベルDbAVE(n)の検出精度を上げるために、除算回路を用いることなくできるだけ自由度の高い平均化画素数の設定ができるようにしている。例えば平均化画素数の設定を2のn乗(n:整数)とした場合、除算回路を用いることなく加算回路とビットシフトのみで平均値演算が可能であるが、平均化画素数を多くしたい場合には設定の自由度がかなり制限されてしまう。
DAC(m+1) = DAC(m) + (BLACKTARGET − DbAVE(m))×1/A
DAC(m+1) :DACへの次ラインフィードバック量
DAC(m):現ラインでのDACへのフィードバック量
BLACKTARGET :黒レベル目標レベル
DbAVE(m):現ライン黒レベル読み取りレベル
1/A:補正係数
m:ライン
本実施形態では、このときの現ラインでの黒レベル読み取りレベルDbAVE(n)の検出精度を上げるために、除算回路を用いることなくできるだけ自由度の高い平均化画素数の設定ができるようにしている。例えば平均化画素数の設定を2のn乗(n:整数)とした場合、除算回路を用いることなく加算回路とビットシフトのみで平均値演算が可能であるが、平均化画素数を多くしたい場合には設定の自由度がかなり制限されてしまう。
<平均化画素数が2のn乗の場合>
平均化画素数 演算内容
4 pixels AVE4 =Σ(0−3)/4 (2ビットシフト)
8 pixels AVE8 =Σ(0−7)/8 (3ビットシフト)
16 pixels AVE16 =Σ(0−15)/16 (4ビットシフト)
32 pixels AVE32 =Σ(0−31)/32 (5ビットシフト)
64 pixels AVE64 =Σ(0−63)/64 (6ビットシフト)
128 pixels AVE128=Σ(0−127)/128 (7ビットシフト)
256 pixels AVE256=Σ(0−255)/256 (8ビットシフト)
512 pixels AVE512=Σ(0−511)/512 (9ビットシフト)
そこで、本実施形態では、このような制約を低減し、除算回路を用いることなく、より自由度の高い平均化画素数設定を実現するために、以下のような演算アルゴリズムを実装している。
平均化画素数 演算内容
4 pixels AVE4 =Σ(0−3)/4 (2ビットシフト)
8 pixels AVE8 =Σ(0−7)/8 (3ビットシフト)
16 pixels AVE16 =Σ(0−15)/16 (4ビットシフト)
32 pixels AVE32 =Σ(0−31)/32 (5ビットシフト)
64 pixels AVE64 =Σ(0−63)/64 (6ビットシフト)
128 pixels AVE128=Σ(0−127)/128 (7ビットシフト)
256 pixels AVE256=Σ(0−255)/256 (8ビットシフト)
512 pixels AVE512=Σ(0−511)/512 (9ビットシフト)
そこで、本実施形態では、このような制約を低減し、除算回路を用いることなく、より自由度の高い平均化画素数設定を実現するために、以下のような演算アルゴリズムを実装している。
下記に32画素単位で黒レベル検出を行う場合の演算アルゴリズムの一例を示す。このような演算アルゴリズムを実装することにより、図6に示すように加算回路のみで平均化処理を実行し、回路規模の低減を実現している。また、回路規模の低減によるコストダウンにも寄与している。本実施形態では32画素単位の設定を可能としているが、16画素単位など2のn乗単位で同様のアルゴリズムを組むことが可能である。
<平均化画素数を32画素単位で可変する場合>
平均化画素数 演算内容
4 pixels AVE4 =Σ(0−3)/4(2ビットシフト)
8 pixels AVE8 =Σ(0−7)/8(3ビットシフト)
16 pixels AVE16 =Σ(0−15)/16(4ビットシフト)
32 pixels AVE32 =Σ(0−31)/32(5ビットシフト)
64 pixels AVE64 =Σ(0−63)/64(6ビットシフト)
96 pixels AVE96 ={AVE64+Σ(64−95)/32}/2
128 pixels AVE128=Σ(0−127)/128(7ビットシフト)
160 pixels AVE160={AVE128+Σ(128−159)/32}/2
192 pixels AVE192={AVE128+Σ(128−191)/64}/2
224 pixels AVE224={AVE192+Σ(192−223)/32}/2
256 pixels AVE256=Σ(0−255)/256(8ビットシフト)
288 pixels AVE288={AVE256+Σ(256−287)/32}/2
320 pixels AVE320={AVE256+Σ(256−319)/64}/2
352 pixels AVE352={AVE320+Σ(319−351)/32}/2
384 pixels AVE384={AVE256+Σ(256−383)/128}/2
416 pixels AVE416={AVE384+Σ(384−415)/32}/2
448 pixels AVE448={AVE384+Σ(384−447)/64}/2
480 pixels AVE480={AVE448+Σ(448−479)/32}/2
512 pixels AVE512=Σ(0−511)/512(9ビットシフト)
.
.
.
ただし、Σ(n−m):画素番号n〜mのデータの総和。Dn+D(n+1)+・・・Dm
上記平均化画素数と演算内容とからフィードバックに用いるオフセットレベル画像データの平均化演算が2のn乗以外の画素数において加算とビットシフトのみの演算で実行されていることが分かる。
平均化画素数 演算内容
4 pixels AVE4 =Σ(0−3)/4(2ビットシフト)
8 pixels AVE8 =Σ(0−7)/8(3ビットシフト)
16 pixels AVE16 =Σ(0−15)/16(4ビットシフト)
32 pixels AVE32 =Σ(0−31)/32(5ビットシフト)
64 pixels AVE64 =Σ(0−63)/64(6ビットシフト)
96 pixels AVE96 ={AVE64+Σ(64−95)/32}/2
128 pixels AVE128=Σ(0−127)/128(7ビットシフト)
160 pixels AVE160={AVE128+Σ(128−159)/32}/2
192 pixels AVE192={AVE128+Σ(128−191)/64}/2
224 pixels AVE224={AVE192+Σ(192−223)/32}/2
256 pixels AVE256=Σ(0−255)/256(8ビットシフト)
288 pixels AVE288={AVE256+Σ(256−287)/32}/2
320 pixels AVE320={AVE256+Σ(256−319)/64}/2
352 pixels AVE352={AVE320+Σ(319−351)/32}/2
384 pixels AVE384={AVE256+Σ(256−383)/128}/2
416 pixels AVE416={AVE384+Σ(384−415)/32}/2
448 pixels AVE448={AVE384+Σ(384−447)/64}/2
480 pixels AVE480={AVE448+Σ(448−479)/32}/2
512 pixels AVE512=Σ(0−511)/512(9ビットシフト)
.
.
.
ただし、Σ(n−m):画素番号n〜mのデータの総和。Dn+D(n+1)+・・・Dm
上記平均化画素数と演算内容とからフィードバックに用いるオフセットレベル画像データの平均化演算が2のn乗以外の画素数において加算とビットシフトのみの演算で実行されていることが分かる。
図5ないし図7は上記アルゴリズムを実現する回路の一例であり、図5はビットシフトを行うフリップフロップを使用した回路構成の一例を示す。図6は32画素単位で平均化処理を実行する加算回路の回路構成を示し、図7は平均化処理を32画素単位で行った後、任意の画素数の平均化データを選択するためのセレクタの回路構成を示している。
このように構成することにより、OBCLP信号及び平均化画素数を指定するAVEPIXEL設定に応じた平均化処理を32画素単位で行い、任意の画素数の平均化データを選択することが可能となる。なお、図5ないし図7の回路構成は、前記アルゴリズムを実現するための回路の一例であり、他の回路構成でも実現することが可能である。
また、前記実施形態では、CCD出力データの処理系統が1系統として記述を行っているが、例えばCCD出力が複数系統(ex.2〜4)で信号処理も複数系統の場合にはその系統毎に黒レベルの検出と補正を行うようにすればよい。
さらに、前記図1、図5、図6、図7を含む図9の回路をアナログ信号処理ICに集約すし、1つのASICとして機能させることもできる。このようにASICとして機能させると、システムの簡素化を図ることができる。また、画像読み取り装置にこのようなASICを搭載し、あるいは画像形成装置に前記ASICを搭載した画像読み取り装置を設けることもできる。
以上のように本実施形態によれば、
1)黒レベル平均化回路の規模を低減しつつ、平均化に必要なオフセット演算画素数の設定自由度を向上させることができる。
2)アナログ信号処理ICに前記機能を有する回路を設定することによりでシステムの簡素化を図ることができる。
3)アナログ信号処理ICを画像読み取り装置に用いることで、画像読み取りの品質を向上させることができる。
4)アナログ信号処理ICを搭載した画像読み取り装置を画像形成装置に設けることにより高品質な画像形成が可能となる。
等の効果を奏する。
1)黒レベル平均化回路の規模を低減しつつ、平均化に必要なオフセット演算画素数の設定自由度を向上させることができる。
2)アナログ信号処理ICに前記機能を有する回路を設定することによりでシステムの簡素化を図ることができる。
3)アナログ信号処理ICを画像読み取り装置に用いることで、画像読み取りの品質を向上させることができる。
4)アナログ信号処理ICを搭載した画像読み取り装置を画像形成装置に設けることにより高品質な画像形成が可能となる。
等の効果を奏する。
1 画素平均部
2 減算部
3 補正量演算部
4 オフセット設定レジスタ
14 CCD
15 クランプ回路
16 加算回路
17 サンプルホールド回路
18 増幅回路
19 アナログデジタル変換回路
20 黒レベル調整値演算回路
21 デジタルアナログ変換回路
2 減算部
3 補正量演算部
4 オフセット設定レジスタ
14 CCD
15 クランプ回路
16 加算回路
17 サンプルホールド回路
18 増幅回路
19 アナログデジタル変換回路
20 黒レベル調整値演算回路
21 デジタルアナログ変換回路
Claims (4)
- 原稿からの反射光を電気信号に変換してアナログ画像信号を出力する光電変換素子の出力をサンプル&ホールドする手段と、
サンプル&ホールド後の画像信号を増幅する手段と、
増幅後の画像信号をアナログデジタル変換して出力する手段と、
デジタル変換後の画像データのオフセットレベルが任意のレベルとなるように画像信号のオフセットを調整する手段と、
を備えた読み取り信号処理装置において、
前記オフセットを調整する手段は、デジタル変換された画像データと予め設定された基準レベルとの差分を検出してオフセットレベルが一定レベルとなるようにフィードバックし、前記フィードバックに用いるオフセットレベル画像データの平均化演算を2のn乗以外の画素数において加算とビットシフトのみの演算で実行することを特徴とする読み取り信号処理装置。 - 前記各手段がIC上に設定された信号処理回路からなることを特徴とする請求項1記載の信号処理装置。
- 請求項1又は2に記載の読み取り信号処理装置を備えていることを特徴とする画像読み取り装置。
- 請求項3記載の画像読み取り装置を備えていることを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067546A JP2007251229A (ja) | 2006-03-13 | 2006-03-13 | 読み取り信号処理装置、画像読み取り装置及び画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067546A JP2007251229A (ja) | 2006-03-13 | 2006-03-13 | 読み取り信号処理装置、画像読み取り装置及び画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251229A true JP2007251229A (ja) | 2007-09-27 |
Family
ID=38595110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067546A Pending JP2007251229A (ja) | 2006-03-13 | 2006-03-13 | 読み取り信号処理装置、画像読み取り装置及び画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251229A (ja) |
-
2006
- 2006-03-13 JP JP2006067546A patent/JP2007251229A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7869086B2 (en) | Offset adjusting device, correcting device, and method of adjusting analog image signal | |
JP5162730B2 (ja) | 撮像装置及びその暗電流補正方法 | |
JP3130593B2 (ja) | 原稿読取り装置 | |
US9930212B2 (en) | Image reading device generating black correction data for shade correction based on intermediate data acquired at different positions in the sub-scanning direction | |
US8175386B2 (en) | Image acquiring apparatus and control method thereof | |
US9019581B2 (en) | Image processing apparatus and method | |
US6961151B1 (en) | Image reading-out apparatus, copying machine and facsimile device utilizing the same, and method of reading out image | |
JP4150316B2 (ja) | 画像読取り装置および同装置のシェーディング補正方法 | |
JP2006217205A (ja) | 画像読取装置 | |
US10122885B2 (en) | Image reading device | |
EP2137959B1 (en) | Long exposure digital image sensor system | |
JP2007251229A (ja) | 読み取り信号処理装置、画像読み取り装置及び画像形成装置 | |
US7609422B2 (en) | Document reading apparatus that reads a document image with a CCD image sensor | |
JP2007324998A (ja) | 撮像装置 | |
US7471416B2 (en) | Signal processing unit having a digital circuit for processing image signals outputted from an image capturing element | |
JP4414276B2 (ja) | 画像読取装置 | |
JP4217385B2 (ja) | 画像読み取り装置および方法 | |
KR100248751B1 (ko) | 화상 입력장치의 전처리기 및 이를 이용한 화상왜곡보정방법 | |
JP2005269179A (ja) | 画像読取装置 | |
JP3830001B2 (ja) | 画像形成装置 | |
JP5487667B2 (ja) | 画像読取装置および画像形成装置 | |
JP2003209689A (ja) | 画像処理装置 | |
JP2010050910A (ja) | 画像読み取り装置、画像形成装置、画像読み取り方法、及びコンピュータプログラム | |
JPH06284286A (ja) | 画像読取装置 | |
JPH0818775A (ja) | 画像読取装置 |