JP2007251213A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007251213A JP2007251213A JP2007170089A JP2007170089A JP2007251213A JP 2007251213 A JP2007251213 A JP 2007251213A JP 2007170089 A JP2007170089 A JP 2007170089A JP 2007170089 A JP2007170089 A JP 2007170089A JP 2007251213 A JP2007251213 A JP 2007251213A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor
- polycrystalline silicon
- heterojunction
- impurity concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】第一導電型の炭化珪素半導体基体100の上に形成した第一導電型のエピタキシャル領域2と、エピタキシャル領域2とはバンドギャップが異なり、かつエピタキシャル領域2とヘテロ接合する第二導電型の多結晶シリコン領域3と、ヘテロ接合部の一部に接するようにゲート絶縁膜9を介して形成されたゲート電極8とを有する半導体装置であって、前記ヘテロ接合部に逆バイアスを印加したときに、多結晶シリコン領域3の一部は空乏化しないように、多結晶シリコン領域3の不純物濃度と厚さを設定した半導体装置。順方向はショットキー接合ダイオードと同等の特性が得られ、遮断時には多結晶シリコン領域3側からの伝導電子の供給元を抑えられるため、ヘテロ接合界面のヘテロ障壁を介した漏れ電流を大幅に低減できる。
【選択図】図4
Description
上記の従来技術は、N+型の炭化珪素基板領域上にN−型のエピタキシャル領域が形成された半導体基体の一主面にN型の多結晶シリコン領域が接するように形成されており、エピタキシャル領域とN型の多結晶シリコン領域とはヘテロ接合をしている。また、N+型炭化珪素基板領域の裏面には裏面電極が形成されている。
上記のような構成の従来技術は、裏面電極をカソード、多結晶シリコン領域をアノードとして両方の間に電圧を印加すると、多結晶シリコン領域とエピタキシャル領域の接合界面において整流作用が生じ、ダイオード特性が得られる。
例えば、カソードを接地してアノードに正電位を印加した場合は、ダイオードの順方向特性に相当する導通特性が得られ、アノードに負電位を印加した場合は、ダイオードの逆方向特性に相当する阻止特性が得られ、順方向特性および逆方向特性ともに金属電極と半導体材料から構成されるショットキー接合のごとき特性を示す。
従来技術においては、多結晶シリコン領域の不純物濃度や導電型を変えることで、例えば所定の逆方向特性(それに応じた順方向特性)を有するダイオードを任意に調整できるため、ショットキー接合によるダイオードに比べて、必要に応じて最適な耐圧系に調整できるという利点を持つ。
本発明は、上記のような従来技術の問題を解決するためになされたものであり、ショットキー接合ダイオードとは異なる高い遮断性能と高温に強い特性を引き出すことが可能な半導体装置を提供することを目的とする。
また、逆方向特性となる遮断時においては、半導体領域側からの伝導電子の供給元を抑えることができるため、ヘテロ接合界面のヘテロ障壁を介して生じる漏れ電流を大幅に低減することができる。つまり、従来構造で得られたショットキー接合と同様な漏れ電流特性とはならずに、本発明の構成では、PN接合ダイオードに見られるような所定の電界下で発生するキャリアによる漏れ電流特性を観測できるほど、低い漏れ電流特性を得られる。これは数値計算によって確認している。
さらに、半導体領域側の空乏化していない部分の厚みが半導体領域における電子の拡散長よりも大きくなるようにすることで、さらに漏れ電流が低減される。このことから、より高い温度での動作が可能となる。
図1は本発明による半導体装置の実施例1の断面図である。本実施例においては、炭化珪素を基板材料とした半導体装置を一例として説明する。
例えば炭化珪素のポリタイプが4HタイプのN+型である炭化珪素基板1上にN−型のエピタキシャル領域2が形成された炭化珪素半導体基体100を用いている。炭化珪素基板1としては、例えば抵抗率が数mΩcmから数10mΩcm、厚さが200〜400μm程度のものを用いることができる。エピタキシャル領域2としては、例えばN型の不純物濃度が1015〜1018cm−3、厚みが数μm〜数10μmのものを用いることができるが、本実施例では不純物濃度が1016cm−3、厚みが10μmのものを用いた場合で説明する。なお、本実施例1では、一例として炭化珪素基板1上にエピタキシャル領域2を形成した炭化珪素半導体基体100で説明するが、抵抗率の大きさに関わらず炭化珪素基板1のみで形成された基板を使用してもかまわない。
裏面金属電極4をカソード、第一の多結晶シリコン領域3をアノードとして両方の間に電圧を印加すると、第一の多結晶シリコン領域3と炭化珪素のエピタキシャル領域2の接合界面において整流作用が生じ、ダイオード特性が得られる。
まず、アノードを接地電位としカソードに負電位を印加すると、ヘテロ接合界面のエネルキーバンド図は、図12の破線から実線のように推移する。図12に示すように、カソード側から供給される電子にとってはヘテロ接合界面に形成されるエネルギー障壁が減少するため、電子はカソード側からアノード側へと流れるのに対し、アノード側から供給される正孔にとっては、ヘテロ接合界面に形成されているエネルギー障壁が残るため、アノード側からカソード側には供給されない。よって、アノード側においては、カソード側から供給された電子がアノード側で供給される正孔と対消滅することで順方向電流が流れる。このように、順方向特性は、本実施の形態においては、アノード側の電流主成分が正孔であり、カソード側の電流主成分が電子であるという、ショットキーダイオードとは異なる性質を有するものの、外見的にはカソード側に正孔が注入されない多数キャリアデバイスとして従来構造並びにショットキー接合ダイオードのごとく動作する。つまり、順方向特性はヘテロ接合部からエピタキシャル領域2および第一の多結晶シリコン領域3にそれぞれ広がる内蔵電位の和から決まる電圧降下で電流を流すことができる。例えば本実施例においては、ヘテロ接合部からエピタキシャル領域2および第一の多結晶シリコン領域3にそれぞれ広がる内蔵電位の和が約1.3Vであり、それに応じた電圧降下で順方向電流が流れる。
これは従来構造がショットキー接合ダイオードのような漏れ電流特性を示すのとは大きく異なる。本発明の構成では、後述するように、PN接合ダイオードに見られるような所定の電界下で発生するキャリアによる漏れ電流特性が優勢になるぐらいに、ヘテロ接合界面のヘテロ障壁を介して生じる漏れ電流を大幅に低減することが可能となる。この本実施の形態で示したヘテロ接合が上述した動作メカニズムを取ることを発見し、数値計算によって明らかにしたのは我々が最初である。
ショットキー接合ダイオードの逆方向特性は、半導体材料の電子親和力とショットキー金属の仕事関数の差によって形成されるショットキー障壁の高さでほぼ一義的に決まる。しかし、従来構造や本実施例におけるヘテロ接合ダイオードは、大きく分けて下記3つの要素で逆方向特性が決まる。
第1は、ショットキー接合と同様に、それぞれの半導体材料の電子親和力の差によって形成されたヘテロ障壁の高さによって決定される多数キャリア(ここでは電子)の逆阻止能力である。
第2は、漏れ電流の起源となる多数キャリアの発生源によって決まる漏れ電流供給能力である。
第3は、ヘテロ接合ダイオードに印加された電圧が、各々の半導体材料の誘電率や不純物濃度によって双方の半導体材料への電位分配が決まる耐圧保持能力である。本実施例においては、互いに関連する上記第2と第3の要件に特徴を有する。
このことから、本実施例においては、例えばエピタキシャル領域2の不純物濃度が1016cm−3、厚みが10μmとしているのに対して、第一の多結晶シリコン領域3の不純物濃度が1018cm−3、厚みが0.5μmとしている。このとき、本実施例においてカソード/アノード間に1000Vの電圧を印加した場合を数値計算すると、第一の多結晶シリコン領域3に拡がる電位差は高々10V以下となり、電界の広がりも0.2μm程度となる。つまり、990Vはエピタキシャル領域2にて電圧を保持していることになる。ここでは、第一の多結晶シリコン領域3の不純物濃度が1018cm−3の場合を一例として示しているが、第一の多結晶シリコン領域3の不純物濃度が高いほど、上記本実施の形態における3つの要件とも、より高い遮断性を実現する方向に作用するため、遮断性を向上するには、第一の多結晶シリコン領域3の不純物濃度は高いほうが良い。
つまり、本実施の形態は外見的な順方向特性はショットキーダイオードと同等でありながら、逆方向特性はPN接合と同様の漏れ電流メカニズムもつため、ショットキーダイオードに比べて漏れ電流が小さいという特徴を有する。
また、図8に示すように、第一の多結晶シリコン領域3と表面金属電極6との間に第二の多結晶シリコン領域7を設けた構造のように、積層する形状で導電型および不純物濃度が異なっていても良い。また、図8とは逆に、第一の多結晶シリコン領域3を表面金属電極6とで挟みこむように、第二の多結晶シリコン領域7を第一の多結晶シリコン領域3の下に形成していても良い。上記第二の多結晶シリコン領域7はP型もしくはN型のどちらでもあって良いし、不純物濃度も第一の多結晶シリコン領域3よりも大きくても小さくても良い。いずれにしても、本発明で発見した動作特性を発揮する構成が含まれていれば、同様の効果をもたらすことが可能である。
図4は本発明による半導体装置の実施例2の断面図であり、実施例1の図2に対応した図である。本実施例においては、図2と同様の動作をする部分の説明は省略し、異なる特徴ついて詳しく説明する。
図4では図2で示したヘテロ接合ダイオードのヘテロ接合界面の一部に、ゲート絶縁膜9を介してゲート電極8を形成し、所謂トランジスタを構成している。図4に示すように、本実施例においてはエピタキシャル領域2に溝を形成した構成としているが、溝を形成しないいわゆるプレーナ型の構成でもかまわない。
まず、ゲート電極8を例えば接地電位もしくは負電位とした場合は、遮断状態を保持する。すなわち、第一の多結晶シリコン領域3とエピタキシャル領域2とのヘテロ接合界面には、それぞれ伝導電子に対するエネルギー障壁が形成されているためである。このとき、本実施例においては、実施例1で説明したように、漏れ電流特性が所定の電界下で発生するキャリアが主因となる程小さくなるように構成をしているため、より高い遮断性を保持できると共に、漏れ電流の温度特性が非常に小さいという効果を有している。
例えば表面金属電極6およびゲート電極8を接地電位とし、裏面金属電極4に所定の正電位が印加されると、伝導電子に対するエネルギー障壁は消滅し、エピタキシャル領域2側から第一の多結晶シリコン領域3側に伝導電子が流れ、逆導通状態となる。このとき、正孔の注入はなく伝導電子のみで導通するため、逆導通状態から遮断状態に移行する際の逆回復電流による損失も小さい。
なお、上述したゲート電極8を接地にせずに制御電極として使用する場合も可能である。
図9は炭化珪素からなるMOSFETにヘテロダイオードが内蔵された構成をしており、第一導電型の炭化珪素基板11およびエピタキシャル領域12からなる半導体基体に、第二導電型のベース領域13と第一導電型のソース領域14が形成されており、エピタキシャル領域12とベース領域13とソース領域14の上面に接するようにゲート絶縁膜15を介してゲート電極16が形成されている。また、ベース領域13とソース領域14はソース電極17に接続されており、炭化珪素基板11はドレイン電極18に接続されている。さらに、エピタキシャル領域12とはバンドギャップが異なり、例えば多結晶シリコンからなる第一の多結晶シリコン領域19がエピタキシャル領域12とヘテロ接合を形成するように配置されている。この第一の多結晶シリコン領域19はソース電極17に接続されている。このように、MOSFETの内蔵還流ダイオードとして用いられた場合においても、前述の通り、遮断状態におけるヘテロ接合部での漏れ電流を大幅に低減することができるため、遮断性が高く、高温動作に強い半導体装置を提供することができる。
以上のように、いずれにしても、トランジスタを構成する各部において、少なくとも一部でも本実施例で説明した第一の多結晶シリコン領域が含まれていれば、漏れ電流低減の効果をもたらすことが可能である。
また、全ての実施例において、炭化珪素のポリタイプとして4Hタイプを用いて説明したが、6H、3C等その他のポリタイプでも構わない。
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
3…第一の多結晶シリコン領域 4…裏面金属電極
5…電界緩和領域 6…表面金属電極
7…第二の多結晶シリコン領域 8…ゲート電極
9…ゲート絶縁膜 10…第三の多結晶シリコン領域
11…炭化珪素基板 12…エピタキシャル領域
13…ベース領域 14…ソース領域
15…ゲート絶縁膜 16…ゲート電極
17…ソース電極 18…ドレイン電極
19…第一の多結晶シリコン領域 21…炭化珪素基板
22…エピタキシャル領域 23…ベース領域
24…ソース領域 25…絶縁膜
26…ゲート電極 27…ソース電極
28…ドレイン電極 29…第一の多結晶シリコン領域
100…炭化珪素半導体基体 101…多結晶シリコン層
Claims (8)
- 第一導電型の半導体基体と、
前記半導体基体に接して前記半導体基体とはバンドギャップが異なり、かつ前記半導体基体とヘテロ接合する第二導電型の半導体領域と、
前記半導体領域と前記半導体基体とのヘテロ接合部の一部に接するようにゲート絶縁膜を介して形成されたゲート電極とを有する半導体装置であって、
前記ヘテロ接合部に逆バイアスを印加したときに、前記半導体領域の一部は空乏化しないように、前記半導体領域の不純物濃度と厚さを設定したことを特徴とする半導体装置。 - 前記半導体領域の中に形成された第一導電型の所定領域を有し、
前記第一導電型の所定領域が前記ゲート絶縁膜を介してゲート電極と接するように配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記半導体基体の中に形成された電界緩和領域を有し、
前記電界緩和領域の一部が前記半導体領域と接合していることを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記ヘテロ接合に逆バイアスを印加したときに、前記半導体領域の空乏化せずに残った厚みが、少なくとも前記半導体基体にとって多数キャリアとなるキャリアに対する前記半導体領域の拡散長よりも大きくなるように、前記半導体領域の不純物濃度と厚さを設定したことを特徴とする請求項1乃至請求項3の何れかに記載の半導体装置。
- 前記半導体領域の不純物濃度が、少なくとも前記半導体基体の不純物濃度以上であることを特徴とする請求項1乃至請求項4の何れかに記載の半導体装置。
- 前記半導体領域の不純物濃度が前記半導体基体の不純物濃度に比べて、少なくとも前記半導体領域の臨界電界強度に対する前記半導体基体の臨界電界強度の比率以上に高いことを特徴とする請求項1乃至請求項5の何れかに記載の半導体装置。
- 前記半導体基体が炭化珪素から成ることを特徴とする請求項1乃至請求項6の何れかに記載の半導体装置。
- 前記半導体領域が単結晶シリコン、アモルファスシリコン、多結晶シリコンの少なくとも何れかであることを特徴とする請求項1乃至請求項7の何れかに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170089A JP2007251213A (ja) | 2007-06-28 | 2007-06-28 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007170089A JP2007251213A (ja) | 2007-06-28 | 2007-06-28 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004065972A Division JP4211642B2 (ja) | 2003-07-30 | 2004-03-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251213A true JP2007251213A (ja) | 2007-09-27 |
Family
ID=38595095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007170089A Pending JP2007251213A (ja) | 2007-06-28 | 2007-06-28 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251213A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
-
2007
- 2007-06-28 JP JP2007170089A patent/JP2007251213A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05102497A (ja) * | 1991-10-04 | 1993-04-23 | Toshiba Corp | 電力用半導体素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5560519B2 (ja) | 半導体装置及びその製造方法 | |
JP4066946B2 (ja) | 半導体装置 | |
JP5739813B2 (ja) | 半導体装置 | |
EP1935028B1 (en) | Semiconductor device and method of manufacturing the same | |
JP2005303027A (ja) | 半導体装置 | |
KR101668215B1 (ko) | 제어가능 온-상태 전압을 가진 전력 반도체 정류기 | |
US9786778B1 (en) | Semiconductor device | |
JP2005011846A (ja) | 半導体装置 | |
JP4039376B2 (ja) | 半導体装置 | |
JP4211642B2 (ja) | 半導体装置 | |
JP2007299861A (ja) | 半導体装置 | |
JP5216183B2 (ja) | 半導体装置 | |
JP4742539B2 (ja) | 半導体装置 | |
JP5621198B2 (ja) | 半導体装置 | |
JP5092244B2 (ja) | 半導体装置 | |
JP4033150B2 (ja) | 半導体装置とその製造方法 | |
JP2022009745A (ja) | 半導体装置 | |
JP4736386B2 (ja) | 半導体装置の製造方法 | |
JP5044885B2 (ja) | 半導体装置及びその製造方法 | |
JP2006100365A (ja) | 半導体装置 | |
JP2007251213A (ja) | 半導体装置 | |
JP2006086397A (ja) | 半導体装置およびその製造方法 | |
JP5494848B2 (ja) | 半導体装置 | |
JP5211479B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5729356B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070628 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101018 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |