JP2007251102A - Chip type electronic component - Google Patents
Chip type electronic component Download PDFInfo
- Publication number
- JP2007251102A JP2007251102A JP2006076322A JP2006076322A JP2007251102A JP 2007251102 A JP2007251102 A JP 2007251102A JP 2006076322 A JP2006076322 A JP 2006076322A JP 2006076322 A JP2006076322 A JP 2006076322A JP 2007251102 A JP2007251102 A JP 2007251102A
- Authority
- JP
- Japan
- Prior art keywords
- plating layer
- electronic component
- type electronic
- chip
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
本発明は、特にはんだ爆ぜによる電極端子間のショート不良を抑制し、安定した実装品質が得られるようにしたチップ形電子部品に関するものである。 The present invention relates to a chip-type electronic component that suppresses a short-circuit failure between electrode terminals due to solder explosion and obtains stable mounting quality.
以下、従来のチップ形電子部品について、図面を参照しながら説明する。 Hereinafter, a conventional chip-type electronic component will be described with reference to the drawings.
図5は回路基板上に実装された従来のチップ形電子部品の断面図を示したものである。 FIG. 5 shows a cross-sectional view of a conventional chip-type electronic component mounted on a circuit board.
図5において、1は純度約96%のアルミナからなる基板で、この基板1の上面の両端部には厚膜導電性ペーストからなる一対の上面電極2が設けられ、また、基板1の裏面の両端部には厚膜導電性ペーストからなる一対の裏面電極3が設けられている。4は前記一対の上面電極2と電気的に接続されるように設けられた機能素子である。5は前記上面電極2と裏面電極3に電気的に接続されるように基板1の端面に設けられた端面電極である。6は前記端面電極5の表面に設けられためっき層で、このめっき層6はニッケルめっき層と錫めっき層の2層構造で構成されている。
In FIG. 5, reference numeral 1 denotes a substrate made of alumina having a purity of about 96%. A pair of
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
上記した従来のチップ形電子部品においては、図5に示すように、端面電極5の表面の凹凸の影響をそのまま受け継いでめっき層6の表面の凹凸も大きくなるため、ランドパターン7を有する回路基板8の上にチップ形電子部品を実装してはんだフィレット9を形成した場合、エアーを巻き込んで、矢印の方向にはんだ爆ぜを起こすという不具合が生じていた。
In the above-described conventional chip-type electronic component, as shown in FIG. 5, the unevenness of the surface of the
本発明は上記従来の課題を解決するもので、はんだ爆ぜによる電極端子間のショート不良を抑制することができ、これにより、安定した実装品質が得られるチップ形電子部品を提供することを目的とするものである。 SUMMARY OF THE INVENTION The present invention solves the above-described conventional problems, and an object thereof is to provide a chip-type electronic component that can suppress short-circuit failure between electrode terminals due to solder explosion and thereby obtain stable mounting quality. To do.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、基板と、前記基板の上面の両端部に設けられた一対の上面電極と、前記一対の上面電極と電気的に接続されるように設けられた機能素子と、前記上面電極と電気的に接続されるように前記基板の端面に設けられた端面電極と、前記端面電極の表面に設けられためっき層とを備え、前記めっき層の表面粗さを3μm以下に設定したもので、この構成によれば、前記めっき層の表面粗さを3μm以下に設定しているため、チップ形電子部品の端面部に位置するめっき層の表面凹凸を抑えることができ、これにより、チップ形電子部品を実装してはんだフィレットを形成した場合におけるエアーの巻き込みも低減させることができるため、はんだ爆ぜの発生を抑えることができ、これにより、電極端子間のショート不良も抑制できて、安定した実装品質が得られるという作用効果を有するものである。 The invention according to claim 1 of the present invention is a substrate, a pair of upper surface electrodes provided at both ends of the upper surface of the substrate, and a function provided so as to be electrically connected to the pair of upper surface electrodes. An element, an end face electrode provided on the end face of the substrate so as to be electrically connected to the upper face electrode, and a plating layer provided on the surface of the end face electrode, and the surface roughness of the plating layer is According to this configuration, since the surface roughness of the plating layer is set to 3 μm or less, the surface irregularities of the plating layer located at the end surface portion of the chip-type electronic component can be suppressed. As a result, it is possible to reduce air entrainment when chip-type electronic components are mounted to form a solder fillet, so that the occurrence of solder explosion can be suppressed. Defects can also be suppressed, and a stable mounting quality can be obtained.
本発明の請求項2に記載の発明は、特に、端面電極の表面粗さをx(μm)、めっき層の厚みをy(μm)とした時に、y≧0.90x+1.06の関係を満たすようにしたもので、この構成によれば、端面電極の材料が異なることにより端面電極の表面の凹凸形状が異なった状態になった場合でも、端面電極の表面粗さに対応してめっき層に必要な厚みを計算して制御しているため、電子部品の端面部に位置するめっき層の表面凹凸が抑えられることになり、これにより、チップ形電子部品を実装してはんだフィレットを形成した場合におけるエアーの巻き込みも低減させることができるため、はんだ爆ぜの発生を抑えることができ、これにより、電極端子間のショート不良も抑制できて、安定した実装品質が得られるという作用効果を有するものである。
The invention according to
以上のように本発明のチップ形電子部品は、めっき層の表面粗さを3μm以下に設定しているため、チップ形電子部品の端面部に位置するめっき層の表面凹凸を抑えることができ、これにより、チップ形電子部品を実装してはんだフィレットを形成した場合におけるエアーの巻き込みも低減させることができるため、はんだ爆ぜの発生を抑えることができ、これにより、電極端子間のショート不良も抑制できて、安定した実装品質が得られるという優れた効果を奏するものである。 As described above, since the chip-type electronic component of the present invention sets the surface roughness of the plating layer to 3 μm or less, the surface unevenness of the plating layer located on the end surface portion of the chip-type electronic component can be suppressed, As a result, air entrainment when chip-type electronic components are mounted to form a solder fillet can be reduced, so that the occurrence of solder explosion can be suppressed, thereby preventing short-circuit defects between electrode terminals. It is possible to achieve an excellent effect that stable mounting quality can be obtained.
以下、本発明の一実施の形態におけるチップ形電子部品について、図面を参照しながら説明する。 Hereinafter, a chip-type electronic component according to an embodiment of the present invention will be described with reference to the drawings.
図1は回路基板上に実装された本発明の一実施の形態におけるチップ形電子部品の断面図を示したものである。 FIG. 1 is a cross-sectional view of a chip-type electronic component mounted on a circuit board according to an embodiment of the present invention.
図1において、11は純度約96%のアルミナ等からなる絶縁性を有する基板で、この基板11の上面の両端部には、樹脂銀等の厚膜導電性ペーストからなる一対の上面電極12が設けられている。13は前記一対の上面電極12と電気的に接続されるように設けられた機能素子で、本発明の一実施の形態では酸化ルテニウム等からなる抵抗体を用いている。14は前記基板11の裏面の両端部に設けられた一対の裏面電極で、この裏面電極14と上面電極12に電気的に接続されるように基板11の端面に端面電極15が設けられている。なお、前記端面電極15は裏面電極14の形成時に同時に形成して上面電極12と電気的に接続するようにしてもよいものである。16は端面電極15の表面に設けられためっき層で、このめっき層16はニッケルめっき層のみの1層構造、あるいはニッケルめっき層と錫めっき層の2層構造からなるものであり、電解バレルめっき等の手法により形成するようにしている。ここで、前記めっき層16は、1層目であるニッケルめっき層の表面粗さが3μm以下となるように、端面電極15の表面の凹凸形状に応じてニッケルめっき層の厚みを制御しているものである。
In FIG. 1, 11 is an insulating substrate made of alumina or the like having a purity of about 96%, and a pair of
以上のように構成された本発明の一実施の形態におけるチップ形電子部品は、図1に示すように、ランドパターン17を有する回路基板18の上にはんだフィレット19を形成して実装されるものである。
The chip-type electronic component according to the embodiment of the present invention configured as described above is mounted by forming a
図2はフィレット寸法0.1mm、ニッケルめっき層の厚み4μmの条件で電子部品の端面におけるめっき層の表面粗さとはんだ爆ぜ発生率との関係を示した特性図である。この図2における表面粗さとは、JIS規格のB0601に規定されている輪郭曲線の最大高さRzを意味しており、分解能0.01μmの超深度形状測定顕微鏡を用いて測定した結果である。 FIG. 2 is a characteristic diagram showing the relationship between the surface roughness of the plating layer on the end face of the electronic component and the rate of solder explosion under the conditions of a fillet size of 0.1 mm and a nickel plating layer thickness of 4 μm. The surface roughness in FIG. 2 means the maximum height Rz of the contour curve defined in JIS standard B0601, and is a result of measurement using an ultra-deep shape measuring microscope with a resolution of 0.01 μm.
図2から明らかなように、電子部品の端面(めっき層)の表面粗さが大きい場合は、はんだ爆ぜ発生率は高くなっているが、表面粗さが小さくなるに従ってはんだ爆ぜ発生率は低下する傾向になり、そして表面粗さが3μm以下であれば、はんだ爆ぜ発生率は0%となるものである。このように、めっき層の表面粗さを3μm以下に設定すれば、はんだ爆ぜの発生を抑えることができ、これにより、電極端子間のショート不良も抑制できて、安定した実装品質が得られるものである。 As is apparent from FIG. 2, when the surface roughness of the end face (plating layer) of the electronic component is large, the solder explosion occurrence rate is high, but the solder explosion occurrence rate decreases as the surface roughness is reduced. If the surface roughness is 3 μm or less, the solder explosion occurrence rate is 0%. In this way, if the surface roughness of the plating layer is set to 3 μm or less, it is possible to suppress the occurrence of solder explosion, thereby suppressing short-circuit defects between the electrode terminals and obtaining stable mounting quality. It is.
図3はフィレット寸法0.1mmの条件で、電子部品の端面電極の表面粗さとはんだ爆ぜを抑えるのに必要なニッケルめっき層の厚みとの関係を示した特性図であり、図中○印ははんだ爆ぜが抑えられた場合、×印ははんだ爆ぜが発生した場合を示している。 FIG. 3 is a characteristic diagram showing the relationship between the surface roughness of the end electrode of the electronic component and the thickness of the nickel plating layer necessary to suppress the solder explosion under the condition of a fillet size of 0.1 mm. When the solder explosion is suppressed, the x mark indicates the case where the solder explosion has occurred.
図3から明らかなように、電子部品の表面粗さが小さい場合には、ニッケルめっき層が薄くてもはんだ爆ぜは抑えられているが、端面電極の表面粗さが大きい場合には、はんだ爆ぜを抑えるためにニッケルめっき層の厚みを厚くする必要がある。このことから、電子部品の端面電極の表面粗さが大きい場合でも、端面電極の表面に形成するめっき層の厚みを厚くすることによって、はんだ爆ぜを抑えることができることがわかる。 As is apparent from FIG. 3, when the surface roughness of the electronic component is small, solder explosion is suppressed even if the nickel plating layer is thin, but when the surface roughness of the end face electrode is large, solder explosion is caused. In order to suppress this, it is necessary to increase the thickness of the nickel plating layer. From this, it is understood that even when the surface roughness of the end face electrode of the electronic component is large, the solder explosion can be suppressed by increasing the thickness of the plating layer formed on the surface of the end face electrode.
ここで、端面電極の表面粗さをx(μm)、はんだ爆ぜを抑えるのに必要なニッケルめっき層の厚みをy(μm)とすると、はんだ爆ぜが抑えられたデータ(図3の○印4点)を結んだ近似直線の方程式は、最小二乗法を用いてy=0.90x+1.06と求められる。従って、端面電極の表面粗さをx(μm)、めっき層の厚みをy(μm)とした時に、y≧0.90x+1.06の関係を満たすように、すなわち、ニッケルめっき層の厚みを0.90x+1.06(μm)以上にすることにより、はんだ爆ぜの発生を抑えることができ、これにより、安定した実装品質が得られるものである。
Here, assuming that the surface roughness of the end face electrode is x (μm) and the thickness of the nickel plating layer necessary to suppress the solder explosion is y (μm), data indicating that the solder explosion is suppressed (
図4は回路基板上のフィレット寸法とはんだ爆ぜを抑えるのに必要なニッケルめっき層の厚みとの関係を示した特性図で、端面電極の表面粗さの3水準について測定している。 FIG. 4 is a characteristic diagram showing the relationship between the fillet dimension on the circuit board and the thickness of the nickel plating layer necessary for suppressing solder explosion, and is measured for three levels of surface roughness of the end face electrodes.
図4から明らかなように、フィレット寸法が小さくなる程、はんだ爆ぜが発生しやすくなるため、はんだ爆ぜを抑えるのに必要なニッケルめっき層の厚みは厚くなるものである。ここで、図3のデータから求められた、はんだ爆ぜを抑制できるニッケルめっき層の厚みの下限値はフィレット寸法0.1mmの場合であるが、実際に回路基板上への実装で用いられるフィレットの寸法は通常0.1〜0.2mmであるため、フィレット寸法0.1mmのデータから計算したニッケルめっき層の厚みの下限値以上であれば、通常の実装条件においては、はんだ爆ぜを抑制する効果があるため、安定した実装品質が得られるものである。 As is clear from FIG. 4, as the fillet size becomes smaller, solder explosion is more likely to occur. Therefore, the thickness of the nickel plating layer necessary to suppress solder explosion increases. Here, the lower limit value of the thickness of the nickel plating layer that can suppress the solder explosion, which is obtained from the data of FIG. 3, is a case where the fillet size is 0.1 mm, but the actual fillet used for mounting on the circuit board is Since the dimensions are usually 0.1 to 0.2 mm, if the thickness is equal to or greater than the lower limit of the thickness of the nickel plating layer calculated from the data of the fillet dimensions of 0.1 mm, the effect of suppressing solder explosion under normal mounting conditions Therefore, stable mounting quality can be obtained.
なお、上記本発明の一実施の形態においては、機能素子の一例として抵抗体を例に挙げて説明したが、この機能素子は抵抗体に限定されるものではなく、抵抗体以外の例えば導体、キャパシタ素子、インダクタ素子等を用いてもよく、この場合においても、上記本発明の一実施の形態と同様の作用効果が得られるものである。 In the above-described embodiment of the present invention, the resistor is described as an example of the functional element. However, the functional element is not limited to the resistor. For example, a conductor other than the resistor, Capacitor elements, inductor elements, and the like may be used. In this case as well, the same effects as those of the embodiment of the present invention can be obtained.
本発明に係るチップ形電子部品は、実装してはんだフィレットを形成した場合におけるエアーの巻き込みを低減させることができ、これにより、はんだ爆ぜの発生を抑えることができるという効果を有するものであり、特に高密度実装が要求される微小なチップ形電子部品に適用することにより有用となるものである。 The chip-type electronic component according to the present invention can reduce the entrainment of air when the solder fillet is formed by mounting, thereby having the effect of suppressing the occurrence of solder explosion, In particular, it is useful when applied to minute chip-type electronic components that require high-density mounting.
11 基板
12 上面電極
13 機能素子(抵抗体)
15 端面電極
16 めっき層
11
15
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076322A JP2007251102A (en) | 2006-03-20 | 2006-03-20 | Chip type electronic component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006076322A JP2007251102A (en) | 2006-03-20 | 2006-03-20 | Chip type electronic component |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007251102A true JP2007251102A (en) | 2007-09-27 |
Family
ID=38595026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006076322A Pending JP2007251102A (en) | 2006-03-20 | 2006-03-20 | Chip type electronic component |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007251102A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106463219A (en) * | 2014-05-19 | 2017-02-22 | 埃普科斯股份有限公司 | Electronic component and method for the production thereof |
-
2006
- 2006-03-20 JP JP2006076322A patent/JP2007251102A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106463219A (en) * | 2014-05-19 | 2017-02-22 | 埃普科斯股份有限公司 | Electronic component and method for the production thereof |
US10204722B2 (en) | 2014-05-19 | 2019-02-12 | Epcos Ag | Electronic component and method for the production thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4641229B2 (en) | Chip resistor | |
JP2007088161A (en) | Chip resistor | |
WO2019087725A1 (en) | Chip resistor | |
JP2008060182A (en) | In-vehicle electronic circuit device | |
US6856234B2 (en) | Chip resistor | |
JP2017013334A (en) | Wiring board and thermal head | |
JP2003264101A (en) | Bifacial mountable resistor | |
JP2007251102A (en) | Chip type electronic component | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JP2005251904A (en) | Substrate front surface mounting part, substrate circuit, substrate, solder connecting method and method of manufacturing substrate circuit | |
WO2018061961A1 (en) | Chip resistor | |
JP2000261109A (en) | Wiring board | |
JP2004235232A (en) | Mounting structure of electronic component | |
CN216960320U (en) | Pad and printed circuit board for mounting pad | |
JP2007116040A (en) | Circuit board | |
CN103310926B (en) | Microminiature surface attaching type overcurrent overtemperature protection system and preparation method thereof | |
JP2009147129A (en) | Wiring board and manufacturing method thereof | |
JP4867325B2 (en) | Manufacturing method of chip-type network electronic component | |
JP3159898U (en) | Base material for printed circuit boards | |
JP2007165358A (en) | Chip-type capacitor | |
JP2007116039A (en) | Circuit board | |
JP2008103462A (en) | Chip type network resistor, surface mounting component, and method for manufacturing the same | |
JP2682135B2 (en) | IC package | |
JP2012004590A (en) | Method for manufacturing on-vehicle electronic circuit device or electronic circuit device | |
JPH11273901A (en) | Structure of chip resistor |