JP2007251069A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007251069A JP2007251069A JP2006075729A JP2006075729A JP2007251069A JP 2007251069 A JP2007251069 A JP 2007251069A JP 2006075729 A JP2006075729 A JP 2006075729A JP 2006075729 A JP2006075729 A JP 2006075729A JP 2007251069 A JP2007251069 A JP 2007251069A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- forming
- nitride film
- compound semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、化合物半導体層上に窒化シリコン膜を形成する工程を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of forming a silicon nitride film on a compound semiconductor layer.
化合物半導体層を用いた半導体装置としては、例えば光通信等や光記憶媒体装置の分野において用いられる光半導体装置や例えば携帯電話等の無線通信分野において用いられるマイクロ波を扱う半導体装置がある。光半導体装置としては、光を発光する半導体レーザや発光ダイオード(LED)等の半導体発光装置、または光を受光するフォトダイオード等の半導体受光装置である光半導体装置がある。また、マイクロ波扱う半導体装置としては、GaAs層やGaN層を用いたFETやHEMT等がある。化合物半導体層を有する半導体装置の製造方法においては、化合物半導体層の表面状態を制御することが重要である。例えば、特許文献1には、GaAs層表面の酸化物をプラズマ処理により除去し、その表面に窒化シリコン膜からなるマスク層を設け、GaAs層に拡散領域を形成する技術が開示されている。
As a semiconductor device using a compound semiconductor layer, there are, for example, an optical semiconductor device used in the field of optical communication and the optical storage medium device and a semiconductor device handling microwaves used in the field of wireless communication such as a mobile phone. Examples of the optical semiconductor device include a semiconductor light emitting device such as a semiconductor laser that emits light and a light emitting diode (LED), or an optical semiconductor device that is a semiconductor light receiving device such as a photodiode that receives light. In addition, semiconductor devices that handle microwaves include FETs, HEMTs, and the like using GaAs layers and GaN layers. In a method for manufacturing a semiconductor device having a compound semiconductor layer, it is important to control the surface state of the compound semiconductor layer. For example,
化合物半導体層上の窒化シリコン層をマスクに拡散領域を形成する場合、縦方向(化合物半導体層の表面に対する垂直方向)への拡散に対し横方向(化合物半導体層の表面に対する水平方向)の拡散を抑制することが求められる。また、電極間の化合物半導体層の窒化シリコン膜界面のリーク電流を抑制することが求められる。 When the diffusion region is formed using the silicon nitride layer on the compound semiconductor layer as a mask, diffusion in the horizontal direction (horizontal direction with respect to the surface of the compound semiconductor layer) is diffused with respect to diffusion in the vertical direction (direction perpendicular to the surface of the compound semiconductor layer). Control is required. In addition, it is required to suppress leakage current at the silicon nitride film interface of the compound semiconductor layer between the electrodes.
本発明は、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a method of manufacturing a semiconductor device capable of suppressing lateral diffusion when forming a diffusion region in a compound semiconductor layer, or suppressing leakage current between electrodes. And
本発明は、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。 The present invention includes a step of treating a surface of a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP with an aqueous hydrofluoric acid solution or buffered hydrofluoric acid, and a refractive index on the surface of the compound semiconductor layer. 1. A semiconductor device comprising: forming a silicon nitride film of 1.77 or more and 1.85 or less; and forming a diffusion region in the compound semiconductor layer using the silicon nitride film as a mask. It is a manufacturing method. According to the present invention, lateral diffusion can be suppressed when a diffusion region is formed in a compound semiconductor layer.
本発明は、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面のイオン化ポテンシャルが5.1eVより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制することができる。 The present invention includes a step of performing a treatment in which an ionization potential of a surface of a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP is greater than 5.1 eV, and refraction on the surface of the compound semiconductor layer. And a step of forming a silicon nitride film having a rate of 1.77 or more and 1.85 or less and a step of forming a diffusion region in the compound semiconductor layer using the silicon nitride film as a mask. It is a manufacturing method of an apparatus. According to the present invention, lateral diffusion can be suppressed when a diffusion region is formed in a compound semiconductor layer.
本発明は、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理する工程と、前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。 The present invention includes a step of treating a surface of a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP with an aqueous hydrofluoric acid solution or buffered hydrofluoric acid, and a refractive index on the surface of the compound semiconductor layer. 1. A semiconductor device comprising: a step of forming a silicon nitride film of 1.77 or more and 1.85 or less; and a step of forming a source electrode and a drain electrode in an opening of the silicon nitride film. Is the method. According to the present invention, the leakage current between the source electrode and the drain electrode can be suppressed.
本発明は、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面のイオン化ポテンシャルが5.1eVより大きくなる処理を行う工程と、前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法である。本発明によれば、ソース電極とドレイン電極間のリーク電流を抑制することができる。 The present invention includes a step of performing a treatment in which an ionization potential of a surface of a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP is greater than 5.1 eV, and refraction on the surface of the compound semiconductor layer. A semiconductor device comprising: a step of forming a silicon nitride film having a rate of 1.77 or more and 1.85 or less; and a step of forming a source electrode and a drain electrode in an opening of the silicon nitride film. It is a manufacturing method. According to the present invention, the leakage current between the source electrode and the drain electrode can be suppressed.
上記構成において、前記窒化シリコン膜を形成する工程は、プラズマCVD法を用い前記窒化シリコン膜を形成する工程である構成とすることができる。また、上記構成において、前記窒化シリコン膜を形成する工程は、ガス流量比をSiH4:NH3:N2=3〜10:5〜10:1000とし前記窒化シリコン膜を形成する工程である構成とすることができる。この構成によれば、窒化シリコン膜の屈折率を1.77以上かつ1.85以下とすることができる。 In the above structure, the step of forming the silicon nitride film may be a step of forming the silicon nitride film using a plasma CVD method. In the above configuration, the step of forming the silicon nitride film is a step of forming the silicon nitride film with a gas flow ratio of SiH 4 : NH 3 : N 2 = 3 to 10: 5 to 10: 1000. It can be. According to this configuration, the refractive index of the silicon nitride film can be set to 1.77 or more and 1.85 or less.
上記構成において、前記拡散領域を形成する工程は、固相拡散法を用い拡散領域を形成する工程を含む構成とすることができる。また、上記構成において、前記拡散領域を形成する工程は、亜鉛を含む拡散ソースを用い前記拡散領域する工程を含む構成とすることができる。 In the above configuration, the step of forming the diffusion region may include a step of forming the diffusion region using a solid phase diffusion method. In the above structure, the step of forming the diffusion region may include a step of forming the diffusion region using a diffusion source containing zinc.
上記構成において、前記弗酸水溶液は濃度が30wt%〜50wt%の弗化水素を含み、前記緩衝弗酸は33wt%〜39wt%の濃度の弗化アンモニウムと1wt%〜8wt%の濃度の弗化水素とを含む構成とすることができる。また、上記構成において、前記半導体装置は、HEMTまたはMESFETである構成とすることができる。 In the above configuration, the aqueous hydrofluoric acid solution contains hydrogen fluoride having a concentration of 30 wt% to 50 wt%, and the buffer hydrofluoric acid is ammonium fluoride having a concentration of 33 wt% to 39 wt% and fluoride having a concentration of 1 wt% to 8 wt%. It can be set as the structure containing hydrogen. In the above structure, the semiconductor device may be a HEMT or a MESFET.
本発明によれば、化合物半導体層内に拡散領域を形成する場合に横方向の拡散を抑制すること、または、電極間のリーク電流を抑制することが可能な半導体装置の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for manufacturing a semiconductor device capable of suppressing lateral diffusion when forming a diffusion region in a compound semiconductor layer, or suppressing leakage current between electrodes. Can do.
まず、発明者が行ったGaAs基板10にZn(亜鉛)を拡散させる実験について説明する。図1は実験のフローを示すフローチャートであり、図2は実験後の断面図である。図1および図2を参照に、GaAs基板11の表面を、薬液で表面処理する(ステップS10)。GaAs基板の表面に、膜厚が約100nmの窒化シリコン膜からなるマスク層22をプラズマCVD法を用い形成する。その後、マスク層22の拡散領域を形成すべき領域に開口部を形成する。これにより、開口部を有するマスク層22が形成される(ステップS12)。マスク層22の開口部のGaAs基板上およびマスク層上に、スパッタ法を用い酸化亜鉛(ZnO)膜および酸化シリコン(SiO2)膜からなる拡散ソース層32を形成する。拡散ソース層32上に酸化シリコン膜33を形成する。熱処理を行うことにより、マスク層22をマスクにGaAs基板11内に拡散領域30を形成する(ステップS14)。このように、拡散領域30を固相拡散法を用い形成する。また、亜鉛を含む拡散ソース層32(拡散ソース)を用い拡散領域30を形成する。図2のように、拡散領域30の縦方向(GaAs基板11の表面と垂直方向)に最も拡散した拡散領域30の厚さを拡散領域30の深さ、マスク層22から横方向(GaAs基板11の表面と水平方向)に最も拡散した量を拡散領域30の広がりとした。
First, an experiment conducted by the inventors to diffuse Zn (zinc) in the
図3は図1のように作製した試料の断面をSEM観察した画像の模式図である。図3のように、SEM画像から拡散領域30の深さと広がりを測定した。広がり/深さをアスペクト比と定義した。つまり、アスペクト比が小さいことは拡散領域30の広がりが小さいことを示し、良好な拡散領域30であることを示している。
FIG. 3 is a schematic diagram of an image obtained by SEM observation of a cross section of the sample manufactured as shown in FIG. As shown in FIG. 3, the depth and spread of the
まず、図1のステップS12の窒化シリコン膜の膜質を変え拡散領域30のアスペクト比を調べた。表1を参照に、ステップS10の処理を弗化水素の濃度が40wt%の弗酸水溶液を用いて行った後、プラズマCVD法を用い窒化シリコン膜をマスク層22として形成した(ステップS12)。A条件は窒化シリコン膜の屈折率は1.85、条件Bの窒化シリコン膜の屈折率が2.33とした。その後、条件Aは650℃の温度で20分、条件Bは650℃の温度で100秒の熱処理を行い拡散領域30を形成した。その結果、条件A、Bのアスペクト比はそれぞれ1.6および2.0であった。条件Aは条件Bに比べ、熱処理時間が長いにもかかわらずアスペクト比は小さい。
同様に、表2を参照に、ステップS10は表1と同じ条件で行い、ステップS12として、プラズマCVD法を用い、条件C、Dは屈折率1.77、条件E、Fは屈折率1.85の窒化シリコン膜をマスク層22として形成した。その後、条件C、Eは600℃の温度で10分、条件D、Fは600℃の温度で30分の熱処理を行い拡散領域30を形成した。その結果、条件C、Dは条件E、Fよりアスペクト比がさらに小さくなっている。
表1、表2より、マスク層22として用いる窒化シリコン膜の屈折率を1.85以下とすることにより、拡散領域30のアスペクト比を小さくすることができる。また、少なくとも屈折率が1.77まではアスペクト比は小さい。
From Tables 1 and 2, the aspect ratio of the
なお、表1および表2の実験において、条件A、C〜Fのマスク層22は、RF周波数が13.56MHz、ガス流量比がSiH4:NH3:N2=3〜10:5〜10:1000の条件で成膜し、条件Bのマスク層22は、RF周波数が375kHz、ガス流量比がSiH4:N2=1:30で成膜した。このように、プラズマCVD方を用いガス流量比をSiH4:NH3:N2=3〜10:5〜10:1000とし窒化シリコン膜を形成することにより、屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成することができる。また、窒化シリコン膜の屈折率を変化させる方法としては、例えばRFパワーを高くする、またはNH3のガス流量比を上げることにより屈折率を小さくすることができる。
In the experiments of Tables 1 and 2, the
次に、図1のステップS10の表面処理を変え拡散領域30のアスペクト比を調べた。なお、表面処理は全て室温で行った。表3を参照に、ステップS10として、条件aは表面処理を行わず、条件b、c、d、e、fはそれぞれ硝酸の濃度が6wt%の希硝酸(HNO3+H2O)、弗化アンモニウムの濃度が40wt%の弗化アンモニウム水溶液(NH4F+H2O)、弗酸の濃度が2.4wt%および弗化アンモニウムの濃度が38wt%の緩衝弗酸(NH4F+HF)、アンモニア濃度が0.6wt%のアンモニア水(NH3OH+H2O)、弗酸の濃度が40wt%の弗酸水溶液(HF+H2O)を薬液として用い、1分間の処理を行った。その後、薬液を水洗でリンスした。マスク層22として屈折率1.85の窒化シリコン膜を形成した(ステップS12)。その後、600℃の温度で10分、の熱処理を行い拡散領域30を形成した。各条件におけるアスペクト比を表3に示す。表3のイオン化ポテンシャルは、ステップS10の表面処理後、大気中において理研計器製のModel AC−2(商品名)を用い測定したイオン化ポテンシャルである。
図4は表3のイオン化ポテンシャルとアスペクト比との関係を示した図である。図4より、イオン化ポテンシャルが大きくなるとアスペクト比は小さくなる。表面処理として、弗酸水溶液または緩衝弗酸を用いた場合、イオン化ポテンシャルが大きくなりアスペクト比は小さくなる。 FIG. 4 is a graph showing the relationship between the ionization potential and the aspect ratio shown in Table 3. As shown in FIG. 4, the aspect ratio decreases as the ionization potential increases. When a hydrofluoric acid aqueous solution or buffered hydrofluoric acid is used as the surface treatment, the ionization potential increases and the aspect ratio decreases.
表1より、化合物半導体層の表面処理として弗酸水溶液または緩衝弗酸を用い、拡散のためのマスク層22を屈折率が少なくとも1.77以上かつ1.85以下の窒化シリコン膜を用いることにより、拡散領域30のアスペクト比を小さくすることができる。また、表3および図4より、弗酸水溶液または緩衝弗酸で表面処理した場合と同程度以上のアスペクト比を得るためには、表面処理は、化合物半導体層の表面をイオン化ポテンシャルが5.1eV以上となる処理であることが好ましい。なお、弗酸水溶液、緩衝弗酸の濃度は本実験の値に限られない。弗酸水溶液は濃度が30wt%〜50wt%の弗化水素を含むことが好ましく、緩衝弗酸は33wt%〜39wt%の濃度の弗化アンモニウムと1wt%〜8wt%の濃度の弗化水素とを含むことが好ましい。
From Table 1, by using hydrofluoric acid aqueous solution or buffered hydrofluoric acid as the surface treatment of the compound semiconductor layer, and using a silicon nitride film having a refractive index of at least 1.77 and not more than 1.85 for the
発明者は、アスペクト比が改善されるメカニズムにつき以下のように考えた。まず、横方向に拡散が進む原因の1つとして、GaAs基板11(化合物半導体層)表面のGa(III族原子)の空孔を介し拡散が横方向に進むのではないかと考えた。窒化シリコン膜の屈折率が小さくなるとGaAs基板11の表面のGaが窒化シリコン膜に拡散し(引き抜かれ)GaAs基板11表面のGaが少なくなり、Gaの空孔が生じる。そこで、窒化シリコン膜の屈折率を少なくとも1.77以上とすることにより、Gaの窒化シリコン膜への拡散を抑制することができる。よって、GaAs基板11表面のGaの空孔は少なく、横方向の拡散が抑制される。さらに、窒化シリコン膜を成膜する前に、GaAs基板11表面のイオン化ポテンシャルを大きくすると、窒化シリコン膜へのGaの拡散を一層抑制することができる。よって、GaAs基板11表面のGaの空孔は少なく、横方向の拡散が抑制される。
The inventor considered the mechanism for improving the aspect ratio as follows. First, as one of the causes for the diffusion to proceed in the lateral direction, it was thought that the diffusion might proceed in the lateral direction through Ga (III group atom) vacancies on the surface of the GaAs substrate 11 (compound semiconductor layer). When the refractive index of the silicon nitride film is reduced, Ga on the surface of the
上記メカニズムによれば、化合物半導体層の表面のイオン化ポテンシャルが大きくなる表面処理を行い屈折率が1.77以上かつ1.85以下の窒化シリコン膜を拡散のマスク層とする方法は、GaAs層以外であってもGaを含む化合物半導体層であれば、Gaの空孔を抑制するという効果がある。特にGaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層の表面に上記表面処理を用いることにより、窒化シリコン膜へのGaの拡散を抑制し、化合物半導体層界面のGaの空孔を抑制することができる。Gaの空孔を介した横方向の拡散は、亜鉛以外を用いた拡散でも生じる。または、固相拡散法以外の拡散法を用いた拡散であっても生じる。このため、上記方法は、亜鉛以外の拡散、固相拡散法以外の拡散方法に対しても有効である。 According to the above mechanism, the surface treatment for increasing the ionization potential of the surface of the compound semiconductor layer and the method of using a silicon nitride film having a refractive index of 1.77 or more and 1.85 or less as a diffusion mask layer is possible except for a GaAs layer. Even if it is a compound semiconductor layer containing Ga, there is an effect of suppressing Ga vacancies. In particular, by using the surface treatment on the surface of the compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP, the diffusion of Ga into the silicon nitride film is suppressed, and the Ga vacancy at the interface of the compound semiconductor layer is suppressed. Holes can be suppressed. Lateral diffusion through Ga vacancies also occurs with diffusion other than zinc. Alternatively, it occurs even when diffusion is performed using a diffusion method other than the solid phase diffusion method. Therefore, the above method is also effective for diffusion methods other than zinc and diffusion methods other than the solid phase diffusion method.
また、化合物半導体層の表面のGaの空孔を抑制するためには、プラズマCVD法以外の成膜法で形成された窒化シリコン膜であっても屈折率が1.77以上かつ1.85以下であれば良い。表面処理は、弗酸水溶液または緩衝弗酸(弗酸を含む薬液)を用い行うことにより、化合物半導体層の表面のイオン化ポテンシャルを大きくすることができる。また、化合物半導体層の表面に、GaAs層の表面に処理を行うとGaAs層の表面のイオン化ポテンシャルが5.1eV以上となるような処理を行う。これにより、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以上に化合物半導体層の表面のGaの空孔を抑制することができる。よって拡散領域30のアスペクト比を、弗酸水溶液または緩衝弗酸を用い表面処理を行う場合と同程度以下にすることができる。
In order to suppress Ga vacancies on the surface of the compound semiconductor layer, even a silicon nitride film formed by a film forming method other than the plasma CVD method has a refractive index of 1.77 or more and 1.85 or less. If it is good. The surface treatment can be performed using an aqueous hydrofluoric acid solution or buffered hydrofluoric acid (chemical solution containing hydrofluoric acid), whereby the ionization potential of the surface of the compound semiconductor layer can be increased. Further, if the surface of the compound semiconductor layer is processed on the surface of the GaAs layer, the ionization potential of the surface of the GaAs layer becomes 5.1 eV or higher. Thus, Ga vacancies on the surface of the compound semiconductor layer can be suppressed to the same extent as when surface treatment is performed using an aqueous hydrofluoric acid solution or buffered hydrofluoric acid. Therefore, the aspect ratio of the
実施例1は発振波長が660nmでありリッジ部を有する半導体レーザの例である。図5は半導体レーザの斜視図、図6(a)は図1のA−A断面図、図6(b)は図5のB−B断面図である。図5、図6(a)および図6(b)を参照に、n型GaAs基板10上に化合物半導体層20としてn型クラッド層12、活性層14、p型クラッド層16、中間層17およびp型コンタクト層18が設けられている。図6(a)を参照に、P型コンタクト層18、中間層17およびp型クラッド層16の一部が除去され窪み部37が設けられ、窪み部37の間にp型クラッド層16の一部、中間層17およびp型コンタクト層18からなるリッジ部36が設けられている。つまり、化合物半導体層20はリッジ部36を有する。p型コンタクト層18上には、p型コンタクト層18とオーミック接続する電極24が設けられている。図5および図6(b)を参照に、化合物半導体層20のB−B方向の端部には拡散領域30が設けられている。
Example 1 is an example of a semiconductor laser having an oscillation wavelength of 660 nm and having a ridge portion. 5 is a perspective view of the semiconductor laser, FIG. 6A is a cross-sectional view taken along line AA in FIG. 1, and FIG. 6B is a cross-sectional view taken along line BB in FIG. With reference to FIGS. 5, 6A and 6B, an n-
図6(a)を参照に、活性層14は屈折率の低いn型クラッド層12およびp型クラッド層16に挟まれているため、化合物半導体層20を伝搬する光は、活性層14近傍に閉じ込められる。一方、リッジ部36下の活性層14近傍を伝搬する光に対する等価屈折率は、リッジ部36両側の窪み部37下の活性層14近傍を伝搬する光に対する等価屈折率より大きい。このため、活性層14近傍を伝搬する光はリッジ部36下の活性層14近傍に閉じ込められる。活性層14近傍を伝搬する光を閉じ込める部分を導波路34という。また、リッジ部36は導波路34を形成するための化合物半導体層20に形成された凸部である。電極24と基板10との間に電流を流すことにより、活性層14で発光した光は、前述のように導波路34に閉じ込められる。図6(b)を参照に、導波路34内の光は化合物半導体層20の両側の端面26および28で反射される。このようにして、導波路34内で誘導放出された光はレーザ光として、前記端面から出力光として出射される。
Referring to FIG. 6A, since the
図7(a)から図9(c)を用い、実施例1に係る半導体レーザの製造方法について説明する。図7(a)から図8(c)は図5のB−B断面に相当する図である。図7(a)を参照に、n型GaAs基板10上に、MOCVD法を用い、化合物半導体層20として、AlGaInP層からなるn型クラッド層12、InGaP/AlGaInPのMQW(多重量子井戸)からなる活性層14、AlGaInP層からなるp型クラッド層16、InGaPからなる中間層17およびGaAs層からなるZnをドープしたp型コンタクト層18を成長する。つまり、基板10上にn型クラッド層12、活性層14およびp型クラッド層16が順次積層された化合物半導体層20を形成する。
A method for manufacturing a semiconductor laser according to the first embodiment will be described with reference to FIGS. FIGS. 7A to 8C are views corresponding to the BB cross section of FIG. Referring to FIG. 7A, an MOCVD method is used on an n-
図7(b)を参照に、p型コンタクト層18上の表面を表3で用いた条件の緩衝弗酸または弗酸水溶液に1分間浸漬し表面処理する。その後、5分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。p型コンタクト層18上に接し、屈折率が1.77以上かつ1.85以下の窒化シリコン膜からなるマスク層22を、プラズマCVD法を用いて形成する。図7(c)を参照に、拡散領域となるべき領域50に開口部42を有するフォトレジスト40を形成する。ここで、領域50は、出力光が出射する端面となるべき面Tの近傍に設けられている。フォトレジスト40をマスクにマスク層22をエッチングする。
With reference to FIG. 7B, the surface of the p-
図8(a)を参照に、フォトレジスト40を除去し、マスク層22上およびマスク層22の開口部42底面のP型コンタクト層18上に、例えばスパッタ法を用い膜厚が例えば100から150nmの酸化亜鉛膜および酸化シリコン膜からなる拡散ソース層32を形成する。拡散ソース層32上に膜厚が例えば100nmから200nmの酸化シリコン膜33を形成し、拡散ソース層32を覆う。酸化シリコン膜33により、拡散ソース層32の亜鉛を化合物半導体層20内に効率よく拡散させることができる。図8(b)を参照に、例えば550℃から600℃の温度で10分から15分間熱処理する。これにより拡散ソース層32のZnを化合物半導体層20内に拡散させる。熱処理はファーネスアニール法を用いたが、RTA(Rapid Thermal Anneal)法を用いることもできる。これにより、化合物半導体層20内に拡散領域30が形成される。
Referring to FIG. 8A, the photoresist 40 is removed, and the film thickness is, for example, 100 to 150 nm on the
図9(a)から図9(c)は図5のA−A断面に相当する図である。図9(a)を参照に、酸化シリコン膜33およびマスク層22を除去する。図9(b)を参照に、フォトレジストまたは絶縁膜をマスクに化合物半導体層20にp型クラッド層16に達する窪み部37を形成する。これにより窪み部37の間にリッジ部36が形成される。図9(c)を参照に、リッジ部36の最上層のp型コンタクト層18上にTi、Mo、Auからなる電極24を形成する。図8(c)を参照に、端面となる面Tで基板10および化合物半導体層20を劈開する。以上により半導体レーザが完成する。
FIG. 9A to FIG. 9C are views corresponding to the AA cross section of FIG. Referring to FIG. 9A, the
実施例1によれば、図7(b)のように、Gaを含む化合物半導体層の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層20の表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜からなるマスク層22を形成する。図8(b)のように、窒化シリコン膜からなるマスク層22をマスクに化合物半導体層20内に拡散領域30を形成する。これにより、拡散領域30の横方向の拡散が抑制される。拡散領域30は、活性層14を無秩序化することにより、COD(壊滅的光学障害)レベルを上げるため設けられている。そこで、拡散領域30が横方向に広がると、無秩序化した活性層14の範囲が広くなり発光効率が低下してしまうという課題が生じる。さらに、横方向の拡散を見越して拡散のためのマスクを形成する必要があり、半導体レーザのサイズが大きくなってしまうという課題も生じる。実施例1によれば、拡散領域30の横方向の広がりを小さくできるため、上記課題を解決することができる。
According to Example 1, as shown in FIG. 7B, the surface of the compound semiconductor layer containing Ga is treated with hydrofluoric acid aqueous solution or buffered hydrofluoric acid, and the refractive index of the surface of the
実施例1は、半導体レーザの例であったが、表面がGaを含む化合物半導体層(特に、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層)であれば半導体レーザには限られない。 Example 1 is an example of a semiconductor laser, but if the surface is a compound semiconductor layer containing Ga (particularly a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP), the semiconductor laser can be used. Is not limited.
実施例2は、GaAsを用いたHEMTの例である。図10(a)を参照に、GaAs基板60上にMOCVD法を用い、化合物半導体層68としてGaAsバッファ層62、AlGaAs電子供給層64およびGaAsキャップ層66を順次形成する。図10(b)を参照に、化合物半導体層68の表面を表3で用いた条件の緩衝弗酸または弗酸水溶液に1分間浸漬し表面処理する。その後、5分間水洗し、緩衝弗酸または弗酸水溶液をリンスする。GaAsキャップ層66上に接し、屈折率が1.77以上かつ1.85以下の窒化シリコン膜70を、プラズマCVD法を用いて形成する。窒化シリコン膜70の膜厚としては、例えば100nmから200nmとすることができる。図10(c)を参照に、ゲート電極74を形成する領域の窒化シリコン膜70を除去し開口部を形成する。窒化シリコン膜70を除去し開口部の化合物半導体層68上にゲート電極74として、例えばリフトオフ法および蒸着法を用いNi/AuまたはNi/Alを形成する。窒化シリコン膜70の開口部の化合物半導体層68上にオーミック電極72(ソース電極およびドレイン電極)として、例えば蒸着法およびリフトオフ法を用いAuGe/Auを形成する。以上により実施例2に係るHEMTが完成する。
Example 2 is an example of a HEMT using GaAs. Referring to FIG. 10A, a
実施例2によれば、図10(b)のように、Gaを含む化合物半導体層68の表面を弗酸水溶液または緩衝弗酸で処理し、化合物半導体層68の表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜70を形成する。図10(c)のように、窒化シリコン膜70の開口部にソース電極とドレイン電極とを形成する。つまり、弗酸水溶液または緩衝弗酸は、化合物半導体層68の表面のソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極74とオーミック電極72とになるべき領域の間を処理する。また、窒化シリコン膜70は、ソース電極とドレイン電極との間となるべき領域、さらに言えばゲート電極74とオーミック電極72とになるべき領域の間に形成される。GaAsキャップ層66の表面にGaの空孔が生じると、電子がGaの空孔に捕獲され、ドレイン電流が減少するコラプス現象が発生する。また、GaAsキャップ層66の表面にGaの空孔により、リーク電流が流れることがある。実施例2においては、GaAsキャップ層66の表面のGaの空孔の発生を抑制することができる。よって、コラプス現象やリーク電流を抑制することができる。
According to Example 2, as shown in FIG. 10B, the surface of the
実施例2は、GaAsを用いたHEMTの例であったが、表面がGaを含む化合物半導体層(特に、GaAs、AlGaAs、GaP、GaInPおよびAlGaInPの少なくとも1つを含む化合物半導体層)であれば、例えばGaAs以外の化合物半導体層の表面を有するHEMT(高電子移動度トランジスタ)やMESFET(金属―半導体FET)等のFETであっても良い。 Example 2 is an example of a HEMT using GaAs, but if the surface is a compound semiconductor layer containing Ga (especially a compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP). For example, an FET such as a HEMT (High Electron Mobility Transistor) or a MESFET (Metal-Semiconductor FET) having a surface of a compound semiconductor layer other than GaAs may be used.
また、ゲート電極74とオーミック電極72間の化合物半導体層68の表面を弗酸水溶液または緩衝弗酸(弗酸を含む薬液)で処理し、屈折率が1.77以上かつ1.85以下の窒化シリコン膜70を形成する例であったが、これらの電極には限られない。ゲート電極74およびオーミック電極72以外であっても、電極間のリーク電流を低減することができる。
Further, the surface of the
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
Although the embodiments of the present invention have been described in detail above, the present invention is not limited to such specific embodiments, and various modifications and changes can be made within the scope of the gist of the present invention described in the claims. It can be changed.
10 GaAs基板
11 GaAs基板
12 n型クラッド層
14 活性層
16 p型クラッド層
18 p型コンタクト層
20 化合物半導体層
22 マスク層
24 電極
30 拡散領域
32 拡散ソース層
33 酸化シリコン膜
34 導波路
36 リッジ部
37 窪み部
38 開口部
60 基板
62 GaAsバッファ層
64 AlGaAs電子供給層
66 GaAsキャップ層
68 化合物半導体層
70 窒化シリコン膜
72 オーミック電極
74 ゲート電極
10
Claims (10)
前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 Treating the surface of the compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP and AlGaInP with an aqueous hydrofluoric acid solution or buffered hydrofluoric acid;
Forming a silicon nitride film having a refractive index of 1.77 or more and 1.85 or less on the surface of the compound semiconductor layer;
And a step of forming a diffusion region in the compound semiconductor layer using the silicon nitride film as a mask.
前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜をマスクに前記化合物半導体層内に拡散領域を形成する工程と、を有することを特徴とする半導体装置の製造方法。 Performing a process in which the ionization potential of the surface of the compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP is greater than 5.1 eV;
Forming a silicon nitride film having a refractive index of 1.77 or more and 1.85 or less on the surface of the compound semiconductor layer;
And a step of forming a diffusion region in the compound semiconductor layer using the silicon nitride film as a mask.
前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。 Treating the surface of the compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP and AlGaInP with an aqueous hydrofluoric acid solution or buffered hydrofluoric acid;
Forming a silicon nitride film having a refractive index of 1.77 or more and 1.85 or less on the surface of the compound semiconductor layer;
Forming a source electrode and a drain electrode in the opening of the silicon nitride film.
前記化合物半導体層の前記表面上に屈折率が1.77以上かつ1.85以下の窒化シリコン膜を形成する工程と、
前記窒化シリコン膜の開口部にソース電極とドレイン電極とを形成する工程と、を有することを特徴とする半導体装置の製造方法。 Performing a process in which the ionization potential of the surface of the compound semiconductor layer containing at least one of GaAs, AlGaAs, GaP, GaInP, and AlGaInP is greater than 5.1 eV;
Forming a silicon nitride film having a refractive index of 1.77 or more and 1.85 or less on the surface of the compound semiconductor layer;
Forming a source electrode and a drain electrode in the opening of the silicon nitride film.
5. The method of manufacturing a semiconductor device according to claim 3, wherein the semiconductor device is a HEMT or a MESFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075729A JP5025974B2 (en) | 2006-03-17 | 2006-03-17 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006075729A JP5025974B2 (en) | 2006-03-17 | 2006-03-17 | Manufacturing method of semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007251069A true JP2007251069A (en) | 2007-09-27 |
JP2007251069A5 JP2007251069A5 (en) | 2009-04-23 |
JP5025974B2 JP5025974B2 (en) | 2012-09-12 |
Family
ID=38595006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006075729A Expired - Fee Related JP5025974B2 (en) | 2006-03-17 | 2006-03-17 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5025974B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295956A (en) * | 2008-05-08 | 2009-12-17 | Sharp Corp | Solid-state imaging device, manufacturing method therefor, and electronic information apparatus |
JP2010245242A (en) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | Semiconductor laser device, method of manufacturing semiconductor laser device and method of diffusing impurity |
JP7170939B1 (en) * | 2021-12-01 | 2022-11-14 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
-
2006
- 2006-03-17 JP JP2006075729A patent/JP5025974B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009295956A (en) * | 2008-05-08 | 2009-12-17 | Sharp Corp | Solid-state imaging device, manufacturing method therefor, and electronic information apparatus |
JP2010245242A (en) * | 2009-04-06 | 2010-10-28 | Mitsubishi Electric Corp | Semiconductor laser device, method of manufacturing semiconductor laser device and method of diffusing impurity |
JP7170939B1 (en) * | 2021-12-01 | 2022-11-14 | 三菱電機株式会社 | Semiconductor device manufacturing method and semiconductor device |
WO2023100296A1 (en) * | 2021-12-01 | 2023-06-08 | 三菱電機株式会社 | Method for manufacturing semiconductor apparatus and semiconductor apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP5025974B2 (en) | 2012-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550081A (en) | Method of fabricating a semiconductor device by oxidizing aluminum-bearing 1H-V semiconductor in water vapor environment | |
JP5056753B2 (en) | Method for manufacturing compound semiconductor device and etching solution | |
JPH11214800A (en) | Semiconductor device and manufacture thereof | |
JP2000164926A (en) | Selective etching of compound semiconductor, selective etching of nitride compound semiconductor, and semiconductor device and its manufacture | |
JPH1093192A (en) | Gallium nitride compound semiconductor laser and manufacture thereof | |
US7148149B2 (en) | Method for fabricating nitride-based compound semiconductor element | |
JP5025974B2 (en) | Manufacturing method of semiconductor device | |
JP2009055002A (en) | Optical semiconductor device and method of manufacturing the same | |
JP4314188B2 (en) | Method of manufacturing nitride compound semiconductor device | |
US8551797B2 (en) | Method for fabricating semiconductor laser | |
US7320898B2 (en) | Semiconductor laser device and method for fabricating the same | |
JP2001127002A (en) | Method for activating impurity in semiconductor and manufacturing method of semiconductor device | |
JP4836703B2 (en) | Semiconductor laser and manufacturing method thereof | |
JP2006279023A (en) | Semiconductor device and fabrication method therefor | |
CN112542384B (en) | Manufacturing method of gallium nitride enhanced device | |
JP2003229413A (en) | Dry etching method | |
JP2003229412A (en) | Dry-etching method and semiconductor device | |
JP7470049B2 (en) | Nitride-based semiconductor light-emitting device and method for manufacturing the same | |
JP5022603B2 (en) | Manufacturing method of semiconductor device | |
JP2022024947A (en) | Nitride-based high-electron mobility transistor, and method for manufacturing the same | |
JP2007194440A (en) | Semiconductor device, and method of manufacturing same | |
JP2008282836A (en) | Semiconductor laser device and manufacturing method of nitride semiconductor device | |
JP2000232094A (en) | Dry etching method for compound semiconductor and compound semiconductor element | |
JP2006032925A (en) | Semiconductor laser, its manufacturing method and optical pickup device | |
JP2005197754A (en) | Semiconductor light-emitting device and manufacturing method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090305 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120620 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |