JP2003229413A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JP2003229413A
JP2003229413A JP2002026280A JP2002026280A JP2003229413A JP 2003229413 A JP2003229413 A JP 2003229413A JP 2002026280 A JP2002026280 A JP 2002026280A JP 2002026280 A JP2002026280 A JP 2002026280A JP 2003229413 A JP2003229413 A JP 2003229413A
Authority
JP
Japan
Prior art keywords
etching
layer
dry etching
nitride semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002026280A
Other languages
Japanese (ja)
Other versions
JP3812452B2 (en
Inventor
Atsushi Yamada
篤志 山田
Takeshi Sugawara
岳 菅原
Toshiya Yokogawa
俊哉 横川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002026280A priority Critical patent/JP3812452B2/en
Publication of JP2003229413A publication Critical patent/JP2003229413A/en
Application granted granted Critical
Publication of JP3812452B2 publication Critical patent/JP3812452B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Lasers (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To develop a dry etching method, eliminated or reduced in the generation of damage, since the development of an etching stop layer in the dry etching of nitrided gallium compound semiconductor is eagerly desired, and the damage in a surface processed by etching becomes sometimes the reason of the deterioration of characteristics of the element in the dry etching process. <P>SOLUTION: A layer containing In in the nitride semiconductor is employed as the etching stop layer while the dry etching is effected by etching gas containing the gas of chlorine base. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は窒化物半導体の半導
体素子とその製造に用いられるドライエッチング方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device of nitride semiconductor and a dry etching method used for manufacturing the same.

【0002】[0002]

【従来の技術】GaN、AlGaN、InGaN、In
AlGaN、GaInNAs、GaInNAsPなどの
窒化ガリウム系化合物半導体は、高い絶縁耐圧、高い熱
伝導度、高い飽和電子速度を有していることから、高周
波のパワートランジスタ用材料として有望である。Al
GaN/GaNのヘテロ構造を用いたHEMT構造にお
いては、GaN膜中のヘテロ界面近傍に高い濃度の2次
元電子ガス(2DEG)が蓄積される。この2次元電子
ガスはAlGaN膜にドーピングされたドナー不純物と
空間的に分離され蓄積されるため高い電子移動度を示す
ことから、低いソース抵抗が得られる。またこの2次元
電子ガスは高電界領域においても高い飽和電子速度を有
しているので、高い遮断周波数などの高周波特性が期待
されている。
2. Description of the Related Art GaN, AlGaN, InGaN, In
Since gallium nitride-based compound semiconductors such as AlGaN, GaInNAs, and GaInNAsP have high dielectric strength, high thermal conductivity, and high saturation electron velocity, they are promising as materials for high-frequency power transistors. Al
In the HEMT structure using the GaN / GaN heterostructure, a high concentration of two-dimensional electron gas (2DEG) is accumulated near the hetero interface in the GaN film. Since the two-dimensional electron gas is spatially separated from the donor impurity doped in the AlGaN film and accumulated, it exhibits high electron mobility and thus low source resistance is obtained. Further, since this two-dimensional electron gas has a high saturated electron velocity even in a high electric field region, high frequency characteristics such as a high cutoff frequency are expected.

【0003】また上記の窒化ガリウム系化合物半導体は
直接遷移型のバンド構造を有しており、GaInNAs
を用いれば長波長では赤外まで、AlGaNを用いれば
短波長では紫外までの発光が得られる広い範囲のバンド
ギャップエネルギを取ることが可能であり、窒化ガリウ
ム系化合物半導体を用いた発光素子や半導体レーザに関
する研究も盛んに行われている。
The gallium nitride-based compound semiconductor has a direct transition type band structure.
It is possible to obtain a wide range of bandgap energies that can emit light up to infrared at long wavelengths and up to ultraviolet at short wavelengths by using AlGaN. Therefore, light emitting devices and semiconductors using gallium nitride-based compound semiconductors can be obtained. Research on lasers is also actively conducted.

【0004】すでに、窒化ガリウム系化合物半導体をサ
ファイア基板上に積層した高輝度青色LEDが実用化さ
れており、また同様に青紫色半導体レーザも発表等での
寿命は5000時間を越え実用化に近いところまで来て
いる。青紫色窒化物半導体レーザが実用化されれば、光
ディスクの記録容量を片面単層25GB以上に高めるこ
とができることから実用化と高信頼化が求められてい
る。また、紫外の発光をする素子も、蛍光体の励起用と
して紫外LEDを用いた白色光源等が提案されているこ
とから、潜在的な需要は大きく活発な研究が行われてい
る。光通信用である波長1.55μmの発光をする窒化
ガリウム系化合物半導体レーザは、閾値電流の温度依存
性を表す特性温度が現在実用化されているInP系のも
のにくらべて向上すると言われており学会等で精力的に
発表されている。
A high-brightness blue LED in which a gallium nitride-based compound semiconductor is laminated on a sapphire substrate has already been put to practical use. Similarly, a blue-violet semiconductor laser has a life of over 5000 hours at the time of announcement, etc. and is close to practical use. I have come to the point. If the blue-violet nitride semiconductor laser is put to practical use, the recording capacity of the optical disk can be increased to 25 GB or more per single-sided single layer, so that practical use and high reliability are required. Further, as for a device that emits ultraviolet light, a white light source using an ultraviolet LED for exciting a phosphor has been proposed, and therefore, potential demand is great and active research is being conducted. It is said that the gallium nitride-based compound semiconductor laser that emits light with a wavelength of 1.55 μm for optical communication has an improved characteristic temperature that represents the temperature dependence of the threshold current, compared with the InP-based laser that is currently in practical use. It has been energetically presented at academic conferences.

【0005】この様に窒化ガリウム系化合物半導体は発
光デバイス、電子デバイスどちらから見ても有用な材料
系であり、窒化ガリウム系化合物半導体のエピタキシャ
ル成長、プロセス、評価等の技術の開発が強く望まれて
いる。プロセス技術の点では窒化ガリウム系化合物半導
体は化学的に安定であり、ウェットエッチングが困難で
ある事が知られている。よって、窒化ガリウム系化合物
半導体を用いた素子の作成プロセス中のエッチングには
主にドライエッチングが用いられる。ドライエッチング
の際にはエッチングガスとして一般に塩素系のガス、例
えば塩素Cl2、四塩化炭素CCl4、四塩化珪素SiC
4、三塩化ホウ素BCl3等が用いられる。
As described above, gallium nitride-based compound semiconductors are useful material systems from both light emitting devices and electronic devices, and it is strongly desired to develop techniques such as epitaxial growth, process and evaluation of gallium nitride-based compound semiconductors. There is. From the viewpoint of process technology, it is known that gallium nitride-based compound semiconductors are chemically stable and wet etching is difficult. Therefore, dry etching is mainly used for etching during the manufacturing process of an element using a gallium nitride-based compound semiconductor. In dry etching, chlorine gas is generally used as an etching gas, for example, chlorine Cl 2 , carbon tetrachloride CCl 4 , silicon tetrachloride SiC.
l 4 , boron trichloride BCl 3 and the like are used.

【0006】[0006]

【発明が解決しようとする課題】窒化ガリウム系化合物
半導体におけるドライエッチングでは、現在まで有効な
エッチングストッパー層が見出されていない。そのた
め、ドライエッチング工程でのエッチング厚みの制御は
時間制御が用いられてきた。時間制御ではÅ単位の制御
性のあるエッチングができず、そのため作成される素子
の性能も不安定になる。
In dry etching of gallium nitride-based compound semiconductors, an effective etching stopper layer has not been found until now. Therefore, time control has been used to control the etching thickness in the dry etching process. Time control does not allow etching with controllability in units of Å, and as a result, the performance of the fabricated device becomes unstable.

【0007】実際、窒化物半導体レーザの製作における
リッジストライプの形成の際にはp型クラッド層を10
00Å残す様にエッチングする必要があり、その際には
高精度のエッチング厚み制御が求められる。しかし、現
状の技術では時間制御の為にエッチング厚みに設計との
差異またはロット間でのばらつきが生じ、これが原因と
なって閾値電流の増大や電流−電圧特性の劣化と言った
弊害をもたらす。
In practice, when forming a ridge stripe in the fabrication of a nitride semiconductor laser, a p-type clad layer is formed in 10 layers.
It is necessary to etch so as to leave 00Å, and in that case, highly accurate etching thickness control is required. However, in the current technology, due to the time control, the etching thickness is different from the design or varies between lots, which causes adverse effects such as an increase in threshold current and deterioration of current-voltage characteristics.

【0008】また、エッチングチャンバ内のエッチング
ガスの気流や試料の異方性などによっても、試料の面内
でのエッチング厚みのばらつきが生じる。この試料面内
のエッチング厚みのばらつきも、おなじく閾値の増大や
電流−電圧特性の劣化を引き起こし素子の歩留まりを下
げることになる。
Further, variations in the etching thickness within the surface of the sample also occur due to the flow of the etching gas in the etching chamber and the anisotropy of the sample. This variation in the etching thickness within the sample surface also causes an increase in the threshold value and deterioration of the current-voltage characteristics, which lowers the yield of the device.

【0009】この様な事情から膜厚を精度良く制御する
ために窒化ガリウム系化合物半導体のドライエッチング
におけるエッチングストップ層の開発が切望されてい
る。また、ドライエッチング工程ではエッチングされた
面にダメージが入ることがあり、これが素子の特性を劣
化させる原因となっていることがあり、ダメージの無い
あるいは少ないドライエッチング方法の開発が望まれて
いる。
Under these circumstances, the development of an etching stop layer in dry etching of gallium nitride-based compound semiconductors has been earnestly desired in order to accurately control the film thickness. Further, in the dry etching process, the etched surface may be damaged, which may cause deterioration of the characteristics of the device. Therefore, development of a dry etching method with little or no damage is desired.

【0010】本発明では膜厚を精度良く制御するための
エッチングストップ層とダメージの少ないエッチング方
法と、それらにより実現される半導体素子を提供するも
のである。
The present invention provides an etching stop layer for accurately controlling the film thickness, an etching method with less damage, and a semiconductor device realized by them.

【0011】[0011]

【課題を解決するための手段】本発明に記載のドライエ
ッチング方法は、上記問題点を克服するものである。I
nを含む層をエッチングストップ層として用い、塩素系
のエッチングガスを用いることを特徴とする窒化物半導
体のドライエッチング方法である。以下、本発明を詳細
に説明する。
The dry etching method according to the present invention overcomes the above problems. I
A dry etching method for a nitride semiconductor, wherein a layer containing n is used as an etching stop layer and a chlorine-based etching gas is used. Hereinafter, the present invention will be described in detail.

【0012】ドライエッチングにおけるエッチングスト
ップ層が有効に機能する場合の原理としては、エッチン
グ進行中にエッチングストップ層と主にエッチングガス
との反応において生成される反応生成物がエッチングス
トップ層以外とエッチングガスとの反応生成物よりも安
定な物質であることを利用する場合、もしくはエッチン
グストップ層のエッチングに対するエネルギ的なしきい
値の高さを利用する場合の2つが良く利用される。本発
明では前者の反応生成物が安定であることを利用する。
The principle of effective functioning of the etching stop layer in dry etching is that the reaction products generated during the reaction between the etching stop layer and the etching gas during the progress of etching are different from the etching gas other than the etching stop layer. Two cases are often used: utilizing a substance that is more stable than the reaction product of (1) or utilizing the height of the energy threshold value for etching of the etching stop layer. The present invention utilizes the stability of the former reaction product.

【0013】塩素系のガス、例えば塩素Cl2、四塩化
炭素CCl4、四塩化珪素SiCl4、三塩化ホウ素BC
3等による窒化物半導体のエッチング中の反応式は以
下のように表せる。
Chlorine-based gases such as chlorine Cl 2 , carbon tetrachloride CCl 4 , silicon tetrachloride SiCl 4 , boron trichloride BC
The reaction formula during the etching of the nitride semiconductor with l 3 etc. can be expressed as follows.

【0014】 6Cl+2M*N → 2M*Cl3+ N2 ここで塩素の供給形態は用いたガスの種類やエッチング
時の条件により変化するが、簡便のためにただClとだ
け表記した。M*はIII族の金属、この場合は主にAl、
Ga、Inのいずれかを表す。
6Cl + 2M * N → 2M * Cl 3 + N 2 Here, the supply form of chlorine varies depending on the type of gas used and the conditions at the time of etching, but is represented simply as Cl for simplicity. M * is a group III metal, in this case mainly Al,
Represents either Ga or In.

【0015】この式は塩素と窒化物半導体の反応により
III族元素の塩化物が生成され、気化してエッチング表
面から脱離することをあらわしている。Inと塩素の化
合物であり、塩素系のガスを用いたドライエッチング中
に生成されるInCl3はAlやGaの塩素化合物Al
Cl3、GaCl3と比べて高い沸点を有している。具体
的にはInCl3が583℃、AlCl3が180℃、G
aCl3が201℃である。
This formula is based on the reaction between chlorine and a nitride semiconductor.
It shows that chloride of the group III element is generated, vaporized and released from the etching surface. InCl 3 is a compound of In and chlorine, and InCl 3 generated during dry etching using a chlorine-based gas is a chlorine compound Al of Al or Ga.
It has a higher boiling point than Cl 3 and GaCl 3 . Specifically, InCl 3 is 583 ° C., AlCl 3 is 180 ° C., G
aCl 3 is 201 ° C.

【0016】これはInの塩素化合物の蒸気圧が低いと
いうことであり、よってエッチング中に生成されるIn
の塩化物であるInCl3は蒸気圧が低いことから、上
記の塩素との反応そして気化脱離という化学的なエッチ
ング機構中においての気化の部分が起こりにくく、イオ
ンによるアシストや物理的なスパッタリングの効果を利
用しなければ他のAlとGaの塩素化物と比べて本来エ
ッチングされにくい。したがってInを含む層において
塩素系のガスを用いたエッチング中に表面に形成される
Inの塩素化合物は他のエッチング生成物に比べてエッ
チングに対して安定な層を形成することができる。
This is because the vapor pressure of the chlorine compound of In is low, and therefore the In produced during etching is
Since InCl 3 which is a chloride of the above has a low vapor pressure, it is difficult for the vaporization part in the chemical etching mechanism of the above reaction with chlorine and vaporization desorption to occur, so that ion assist or physical sputtering If the effect is not utilized, it is originally difficult to etch as compared with other chlorinated compounds of Al and Ga. Therefore, the chlorine compound of In formed on the surface of the In-containing layer during the etching using the chlorine-based gas can form a layer more stable against etching than other etching products.

【0017】しかし窒化物半導体に対して行われている
通常のエッチング条件ではInを含む層も問題無くエッ
チングされる。これは窒化物半導体に対して行われてい
る通常のエッチング条件ではInCl3の気化脱離が容
易に行われていることを示している。またInを含む層
のエッチングレートがInを含まない層のエッチングレ
ートよりも大きいとする本発明と逆の結果も報告されて
いる。これらは窒化物半導体のIII族と窒素の結合エネ
ルギが高いことから、通常のドライエッチングプロセス
ではまずこのIII族と窒素の結合を切るために低い圧力
や試料への高いバイアスといった厳しいエッチング条件
が設定されているために生じる結果である。
However, under the usual etching conditions for nitride semiconductors, the layer containing In is also etched without problems. This indicates that InCl 3 is easily vaporized and desorbed under the usual etching conditions for nitride semiconductors. In addition, it has been reported that the etching rate of the layer containing In is higher than that of the layer not containing In, which is the reverse of the present invention. Since these have a high bond energy between group III and nitrogen of the nitride semiconductor, a normal dry etching process first sets severe etching conditions such as low pressure and high bias to the sample in order to break the bond between group III and nitrogen. This is a result of being done.

【0018】我々は窒化物半導体のエッチングとInを
含む層をエッチングストップ層として用いることを両立
させることが可能であることを見出したので、これを用
いて高い膜厚制御性を有したドライエッチング方法を提
供する。
We have found that it is possible to achieve both the etching of a nitride semiconductor and the use of a layer containing In as an etching stop layer. Therefore, by using this, dry etching with high film thickness controllability can be achieved. Provide a way.

【0019】具体的にはIII族と窒素の結合を切ること
ができ、InCl3が気化脱離しにくい条件でエッチン
グを行えば良い。そのような条件とは反応生成物の気化
脱離を防ぐという観点から圧力は高いほうが望ましく、
試料は冷却することが望ましい。また試料に印加するバ
イアスは低い方がよい。図1にエッチングガスの圧力に
対するGaNとGaInNのエッチングレート依存性を
示した。図1中においてある圧力を境にGaNとGaI
nNのエッチングレートが入れ替わっている、この点よ
り圧力の高い部分においてはGaNよりもGaInNの
エッチングレートの方が小さく、選択比が1より大きく
なりGaNに対してGaInN層をエッチングストップ
層として利用することが可能である。このエッチングレ
ートの差は試料を冷却することにより大きくなるので、
より大きな選択比を得ることができるため試料は冷却し
た方が良い。また印加するバイアスが低い方が、物理的
なスパッタリングの効果が抑制されるので選択比が大き
くなる。
Specifically, the etching may be performed under the condition that the bond between the group III and nitrogen can be cut and InCl 3 is hard to be vaporized and desorbed. With such a condition, it is desirable that the pressure is high from the viewpoint of preventing vaporization and desorption of the reaction product,
It is desirable to cool the sample. The lower the bias applied to the sample, the better. FIG. 1 shows the etching rate dependence of GaN and GaInN with respect to the pressure of the etching gas. GaN and GaI at a certain pressure in FIG.
In the portion where the etching rate of nN is exchanged and the pressure is higher than this point, the etching rate of GaInN is smaller than that of GaN and the selection ratio is larger than 1, and the GaInN layer is used as an etching stop layer for GaN. It is possible. This difference in etching rate becomes larger by cooling the sample, so
It is better to cool the sample because a larger selection ratio can be obtained. Further, when the applied bias is lower, the effect of physical sputtering is suppressed, so that the selection ratio is increased.

【0020】なお、これらの条件のもとではエッチング
レートが減少するので、エッチングストップ層から離れ
た部分では通常の条件でエッチングを行い、エッチング
ストップ層の近傍のみでこれらの条件を採用したエッチ
ングを行うことでエッチング時間を現実的な範囲に収め
ることができ、スループットと制御性や素子の性能の両
方を満足することができる。
Since the etching rate decreases under these conditions, the etching away from the etching stop layer is performed under normal conditions, and the etching employing these conditions is performed only in the vicinity of the etching stop layer. By doing so, the etching time can be kept within a practical range, and both throughput, controllability, and device performance can be satisfied.

【0021】また、エッチングの際にプラズマを立てや
すくする為にエッチングガス中に塩素に加えて希ガス
(He、Ar、Xe、Ne)を添加する事があるが、本
発明においては物理的なスパッタリング効果を抑制する
という観点から望ましくない。
In addition to chlorine, rare gases (He, Ar, Xe, Ne) may be added to the etching gas in order to facilitate the formation of plasma during etching. It is not desirable from the viewpoint of suppressing the sputtering effect.

【0022】以上のことを利用すればInを含む層をエ
ッチングストップ層として用いることが出来る。
By utilizing the above, the layer containing In can be used as an etching stop layer.

【0023】なお説明の中ではV族の元素としてNのみ
を取り上げたが、III族とP、Asとの結合エネルギは
Nとの結合エネルギに比べて低く、エッチングは問題な
く進行するためNに加えてP、Asを含有する系におい
ても本発明は問題無く適応できる。
In the description, only N was taken up as the group V element, but the bond energy between the group III and P, As is lower than the bond energy with N, and etching proceeds without any problem. In addition, the present invention can be applied to a system containing P and As without any problem.

【0024】なおエッチングストップ層中のInの組成
は高いほうが良く出来れば20%以上が望ましい、しか
しInの組成の高いGaInNではGaN上あるいは、
AlGaN上の格子整合条件から外れてしまい格子の不
整合を生じ、欠陥やクラックの要因となり好ましくな
い。そのため、エッチングストップ層をInGaNでは
なく格子不整合を小さくするようにAlをくわえAlG
aInN層とすることにより欠陥やクラックの発生を抑
制することもできる。
It is preferable that the composition of In in the etching stop layer is as high as possible. It is preferable that the composition is 20% or more. However, in the case of GaInN having a high composition of In, on GaN or
This is not preferable because it deviates from the lattice matching condition on AlGaN and causes lattice mismatch, which causes defects and cracks. Therefore, Al is added to the etching stop layer so as to reduce the lattice mismatch instead of InGaN.
The use of an aInN layer can also suppress the occurrence of defects and cracks.

【0025】また、本発明によるエッチング方法を用い
れば、通常のドライエッチングに比べて緩やかな条件で
エッチングを行っているため、ドライエッチングによる
ダメージを低減することができる。
Further, when the etching method according to the present invention is used, since etching is performed under a milder condition than ordinary dry etching, damage due to dry etching can be reduced.

【0026】また、他の窒化物系半導体のエッチングス
トップ層として酸化物膜を形成するようなドライエッチ
ング方法もあるが、その場合酸化物膜が強固であるため
にドライエッチング後の酸化物膜の除去が困難であった
り、新たなダメージ源となったりすることがある。本発
明におけるエッチング方法では生成されるInCl3
酸化物と比べると格段に除去しやすい、例えば真空中で
加熱処理を施すことにより除去することが可能である、
このためドライエッチング工程でのダメージを極力低減
することができる。
There is also a dry etching method in which an oxide film is formed as an etching stop layer of another nitride semiconductor, but in that case, since the oxide film is strong, the oxide film after the dry etching is formed. It may be difficult to remove or may become a new source of damage. InCl 3 generated by the etching method of the present invention is much easier to remove than oxides, and can be removed by performing heat treatment in vacuum, for example.
Therefore, damage in the dry etching process can be reduced as much as possible.

【0027】[0027]

【発明の実施の形態】(実施例1)図2は本発明の電子
デバイスに対する適応の1実施例である、AlGaN/
GaNへテロ構造を用いたHEMT構造の電界効果トラ
ンジスタの断面図である。図2に示すように、炭化珪素
またはサファイアからなる基板201上に、50nm厚
のAlNバッファ層202を介して、1500nm厚の
GaNチャンネル層203、15nm厚のn型AlGa
N電子供給層205、n型GaInNエッチングストッ
プ層220、n型GaNキャップ層206が順次形成さ
れている。AlGaN電子供給層205のAl組成は例
えば0.2であり、n型GaInNエッチングストップ
層220のIn組成は0.2である。このAlGaN電
子供給層205におけるSiのn型不純物濃度は例えば
2×1018cm-3程度添加されている。AlGaN電子
供給層205上のn型GaNキャップ層206における
Siのn型不純物濃度は例えば5×1018cm-3程度添
加されている。またn型GaNキャップ層206の所定
の領域にエッチングを施し凹部を形成し、その凹部内に
ゲート電極207が形成されている。またn型GaNキ
ャップ層206上のゲート電極207両側にソース電極
208およびドレイン電極209が形成されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS (Embodiment 1) FIG. 2 is an embodiment of the application to the electronic device of the present invention, AlGaN /
FIG. 3 is a cross-sectional view of a HEMT structure field effect transistor using a GaN heterostructure. As shown in FIG. 2, a GaN channel layer 203 having a thickness of 1500 nm and an n-type AlGa layer having a thickness of 15 nm are provided on a substrate 201 made of silicon carbide or sapphire via an AlN buffer layer 202 having a thickness of 50 nm.
An N electron supply layer 205, an n-type GaInN etching stop layer 220, and an n-type GaN cap layer 206 are sequentially formed. The Al composition of the AlGaN electron supply layer 205 is 0.2, for example, and the In composition of the n-type GaInN etching stop layer 220 is 0.2. The n-type impurity concentration of Si in the AlGaN electron supply layer 205 is, for example, about 2 × 10 18 cm −3 . The n-type impurity concentration of Si in the n-type GaN cap layer 206 on the AlGaN electron supply layer 205 is, for example, about 5 × 10 18 cm −3 . Further, a predetermined region of the n-type GaN cap layer 206 is etched to form a recess, and the gate electrode 207 is formed in the recess. A source electrode 208 and a drain electrode 209 are formed on both sides of the gate electrode 207 on the n-type GaN cap layer 206.

【0028】本実施例においては、n型GaNキャップ
層206をエッチングするがキャップ層の膜厚が薄いの
で、エッチングレートは遅いが制御性を優先しInを含
む層がエッチングストップ層として働く条件でエッチン
グを行う。
In this embodiment, the n-type GaN cap layer 206 is etched, but since the cap layer is thin, the etching rate is slow, but controllability is prioritized and the layer containing In acts as an etching stop layer. Etching is performed.

【0029】エッチング後も残したい部分にフォトリソ
グラフィー手法を用いてマスクを形成し、ICPエッチ
ング装置にてドライエッチングを行う。エッチングチャ
ンバは試料導入前に本番と同条件でプリエッチングして
おき、不純物の混入を避けるために2×10-4[Pa]
以下まで真空に引いてからエッチングチャンバ内に試料
を導入する。エッチングガスとして塩素を用い全流量は
100sccmとし、エッチング中のチャンバ内圧力は
3[Pa]とした。チャンバ内に導入した試料はエッチ
ングストップ層に対する選択比を高める為に−30〜2
0℃程度に冷却した。エッチング時間は通常のエッチン
グレートで計算されるよりも長めに行った。塩素による
エッチング終了後、エッチングにより生成されたInC
3を除去するためにArとN2の混合ガスによりドライ
エッチングを行った。
A mask is formed by a photolithography method on a portion to be left after etching, and dry etching is performed by an ICP etching apparatus. The etching chamber is pre-etched under the same conditions as the production before introducing the sample, and is 2 × 10 −4 [Pa] to avoid mixing of impurities.
The sample is introduced into the etching chamber after vacuuming to the following. Chlorine was used as an etching gas, the total flow rate was 100 sccm, and the chamber internal pressure during etching was 3 [Pa]. The sample introduced into the chamber is -30 to 2 in order to increase the selectivity to the etching stop layer.
It was cooled to about 0 ° C. The etching time was longer than that calculated by the usual etching rate. InC generated by etching after completion of etching with chlorine
Dry etching was performed with a mixed gas of Ar and N 2 to remove l 3 .

【0030】上述のように本発明のドライエッチングに
よってn型GaNキャップ層206に対してエッチング
を行って、n型AlGaN電子供給層205とn型Ga
InNエッチングストップ層220のヘテロ界面までゲ
ート領域となる凹部をFETのゲート長が0.5μm程
度となるよう形成した。この凹部にニッケルと金とを積
層し、リフトオフ法を用いてゲート電極207を形成し
た。
As described above, the n-type GaN cap layer 206 is etched by the dry etching according to the present invention to obtain the n-type AlGaN electron supply layer 205 and the n-type Ga.
A recess which forms a gate region up to the hetero interface of the InN etching stop layer 220 was formed so that the gate length of the FET was about 0.5 μm. Nickel and gold were stacked in this recess, and the gate electrode 207 was formed by the lift-off method.

【0031】本実施例においては、GaNチャンネル層
203とn型AlGaN電子供給層205とのヘテロ界
面近傍に高濃度の2次元電子ガス(2DEG)204が
形成される。したがってゲート電極207に電圧を印加
することにより2次元電子ガス204の濃度を制御する
ことによってFETのスイッチング動作が実現できる。
このときゲート電極207と2次元電子ガス204が形
成されるヘテロ界面との距離は、その2次元電子ガスの
濃度を決め、その結果FETの閾値電圧Vthおよび一定
のゲートバイアス下におけるドレイン電流を決定する。
しかし、本発明のドライエッチングにおいては、エッチ
ングがn型AlGaN電子供給層205上のn型GaI
nNエッチングストップ層220において制御性よく停
止することができるため、上述のヘテロ界面とゲート電
極207との距離がばらつくことなく良好に深さを制御
できる、よってウエハ面内またはロット間の閾値電圧V
thおよびFETのドレイン電流のばらつきを小さくする
ことが可能となる。
In this embodiment, a high-concentration two-dimensional electron gas (2DEG) 204 is formed near the hetero interface between the GaN channel layer 203 and the n-type AlGaN electron supply layer 205. Therefore, the switching operation of the FET can be realized by controlling the concentration of the two-dimensional electron gas 204 by applying a voltage to the gate electrode 207.
At this time, the distance between the gate electrode 207 and the hetero interface where the two-dimensional electron gas 204 is formed determines the concentration of the two-dimensional electron gas, and as a result, the threshold voltage V th of the FET and the drain current under a constant gate bias are obtained. decide.
However, in the dry etching of the present invention, the etching is performed on the n-type AlGaN electron supply layer 205.
Since the nN etching stop layer 220 can be stopped with good controllability, the depth can be satisfactorily controlled without the distance between the hetero interface and the gate electrode 207 varying. Therefore, the threshold voltage V within the wafer surface or between lots can be controlled.
It is possible to reduce variations in th and the drain current of the FET.

【0032】(実施例2)図3は本発明の一実施例によ
る半導体レーザ素子の断面をあらわしている。以下詳細
に説明する。サファイアC面基板上301に、MOCV
D(有機金属気相成長法)をもちいて以下の構造を順次
積層する。なおMBE(分子線エピタキシー)やHVP
E(ハイドライド気相成長法)等の他の結晶成長方法を
用いて以下の構造を積層しても問題はない。また、基板
は本実施例ではサファイアC面基板を使用したが、選択
成長基板、炭化珪素基板、GaN基板、もしくはAlG
aN基板等他の基板を使用しても何ら問題はない。
(Embodiment 2) FIG. 3 shows a cross section of a semiconductor laser device according to an embodiment of the present invention. The details will be described below. MOCV on the sapphire C-plane substrate 301
The following structures are sequentially laminated using D (metal organic chemical vapor deposition). MBE (Molecular Beam Epitaxy) and HVP
There is no problem even if the following structures are laminated by using another crystal growth method such as E (hydride vapor phase epitaxy). Although the sapphire C-plane substrate is used as the substrate in this embodiment, the selective growth substrate, the silicon carbide substrate, the GaN substrate, or the AlG substrate.
There is no problem even if another substrate such as an aN substrate is used.

【0033】n型AlGaNからなる低温バッファ層3
02、n型GaN層303、n型Ga0.8In0.2Nエッ
チングストップ層351、n型Al0.07Ga0.93Nクラ
ッド層304、n型GaN光ガイド層305、GaIn
N/GaN多重量子井戸活性層306、p型GaN光ガ
イド層307、第一p型Al0.07Ga0.93Nクラッド層
352、p型Ga0.8In0.2Nエッチングストップ層3
53、第二p型Al0. 07Ga0.93Nクラッド層354、
p型GaNコンタクト層309を順次積層する。第一p
型Al0.07Ga0.93Nクラッド層352の膜厚は光の閉
じ込めを考慮し1000Å程度が良い。
Low temperature buffer layer 3 made of n-type AlGaN
02, n-type GaN layer 303, n-type Ga 0.8 In 0.2 N etching stop layer 351, n-type Al 0.07 Ga 0.93 N cladding layer 304, n-type GaN optical guide layer 305, GaIn
N / GaN multiple quantum well active layer 306, p-type GaN optical guide layer 307, first p-type Al 0.07 Ga 0.93 N cladding layer 352, p-type Ga 0.8 In 0.2 N etching stop layer 3
53, the second p-type Al 0. 07 Ga 0.93 N cladding layer 354,
The p-type GaN contact layer 309 is sequentially stacked. First p
The film thickness of the type Al 0.07 Ga 0.93 N cladding layer 352 is preferably about 1000 Å in consideration of light confinement.

【0034】Alを含むクラッド層の中間にInを含む
エッチングストップ層を形成するのは成長温度が異なる
ためにIn組成を高くするのが比較的難しいため本実施
例ではIn組成を20%とした。
Since it is relatively difficult to form an etching stop layer containing In in the middle of the cladding layer containing Al because the growth temperature is different, the In composition is set to 20% in this embodiment. .

【0035】次にp型層の活性化の為に700〜900
℃で20分間のアニールを行う。続いて窒化物半導体上
にドライエッチング用のマスクを積層する、エッチング
用のマスクとしてはSiO2、SiN、フォトレジスト
等が挙げられる。積層したマスクを通常のフォトリソグ
ラフィー技術によりストライプ状にパタン化しマスクと
して使用する。マスクを形成した後にICPドライエッ
チング装置を用いてエッチングする。エッチングガスと
して塩素を用いる。
Next, 700 to 900 are used to activate the p-type layer.
Anneal at 20 ° C. for 20 minutes. Subsequently, a mask for dry etching is laminated on the nitride semiconductor. Examples of the mask for etching include SiO 2 , SiN, and photoresist. The stacked masks are patterned into stripes by a normal photolithography technique and used as a mask. After forming the mask, etching is performed using an ICP dry etching apparatus. Chlorine is used as an etching gas.

【0036】ドライエッチングの際にまずは塩素のみに
て途中までエッチングを行う。第二p型Al0.07Ga
0.93Nクラッド層354の厚みは4000Åとしてお
り、塩素のみによるドライエッチングのエッチングレー
トが1500Å/minの場合、レートのばらつきを考
慮し第二p型Al0.07Ga0.93Nクラッド層354を5
00Å程度残してエッチングしたいため140秒間エッ
チングを行う。140秒経過した時点で試料に加えてい
るRFバイアスを下げ、圧力を上げる、これによりエッ
チングレートは減少するがInを含む層がエッチングス
トップ層として働く条件に変更する。なお、この変化は
段階的もしくは連続的に行っても良い。前述したように
エッチングストップ層に到達した後エッチングされた面
にInCl3が形成されエッチングが停止する。エッチ
ング後にはエッチング表面にエッチング表面全面を覆う
ようにInCl3が形成されている。このInCl3は引
き続きエッチングチャンバ中で加熱を行うことにより除
去して次の工程に影響が出ないようにする。その結果所
望の膜厚を有した第一p型Al0.07Ga0.93Nクラッド
層352上にリッジストライプが形成される。
At the time of dry etching, first of all, the etching is performed halfway using only chlorine. Second p-type Al 0.07 Ga
The thickness of the 0.93 N clad layer 354 is 4000 Å, and when the etching rate of dry etching using only chlorine is 1500 Å / min, the second p-type Al 0.07 Ga 0.93 N clad layer 354 is formed to a thickness of 5 in consideration of the variation in the rate.
Etching is performed for 140 seconds because it is desired to leave about 00Å. When 140 seconds have passed, the RF bias applied to the sample is lowered and the pressure is raised, whereby the etching rate is reduced, but the conditions are changed such that the layer containing In acts as an etching stop layer. Note that this change may be performed stepwise or continuously. As described above, after reaching the etching stop layer, InCl 3 is formed on the etched surface and the etching is stopped. After etching, InCl 3 is formed on the etching surface so as to cover the entire etching surface. This InCl 3 is removed by subsequent heating in the etching chamber so that the next step is not affected. As a result, a ridge stripe is formed on the first p-type Al 0.07 Ga 0.93 N cladding layer 352 having a desired film thickness.

【0037】続いて絶縁膜311の形成、p電極310
とn電極312の形成、素子分離等の工程を経て半導体
レーザ素子が完成する。得られた半導体レーザ素子はロ
ット間、あるいはロット内でも第一p型Al0.07Ga
0.93Nクラッド層352の膜厚は均一で設計値通りの厚
みを有しており、光の閉じ込めと電流の狭窄が安定化さ
れていることから、エッチングストップ層を用いない素
子に比べて閾値電流の低下が観察された。またウエハ面
内でのばらつきが押さえられているため歩留まりも向上
していた。
Subsequently, the insulating film 311 is formed and the p-electrode 310 is formed.
Then, the semiconductor laser device is completed through steps such as formation of the n-electrode 312 and device isolation. The obtained semiconductor laser device has a first p-type Al 0.07 Ga between lots or even within a lot.
The 0.93 N clad layer 352 has a uniform film thickness as designed, and the light confinement and the current confinement are stabilized, so that the threshold current is higher than that of the device without the etching stop layer. Was observed. In addition, since the variation within the wafer surface is suppressed, the yield is also improved.

【0038】[0038]

【発明の効果】本願発明によれば、ドライエッチング工
程ではエッチングされた面にダメージが入ることがほと
んどなく(あるいは少なく)、その結果、素子の特性を
劣化させる原因となることがない(あるいは殆どな
い)。
According to the present invention, in the dry etching process, the etched surface is hardly (or little) damaged, and as a result, it does not cause the deterioration of the device characteristics (or it is almost impossible). Absent).

【図面の簡単な説明】[Brief description of drawings]

【図1】圧力に対するエッチングレートの依存性を示す
FIG. 1 is a diagram showing dependence of etching rate on pressure.

【図2】本発明の一実施例によるエッチングストップ層
を持つFET構造の断面図
FIG. 2 is a cross-sectional view of a FET structure having an etching stop layer according to an embodiment of the present invention.

【図3】本発明の一実施例によるエッチングストップ層
を持つレーザ構造の断面図
FIG. 3 is a sectional view of a laser structure having an etching stop layer according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

201 基板 202 AlNバッファ層 203 GaNチャンネル層 204 2DEG 205 n型AlGaN電子供給層 206 n型GaNキャップ層 207 ゲート電極 208 ソース電極 209 ドレイン電極 220 n型GaInNエッチングストップ層 301 サファイア基板 302 n型AlGaNバッファ層 303 n型GaN層 304 n型Al0.07Ga0.93Nクラッド層 305 n型GaN光ガイド層 306 GaInN/GaN多重量子井戸活性層 307 p型GaN光ガイド層 308 p型Al0.07Ga0.93Nクラッド層 309 p型GaNコンタクト層 310 p電極 311 絶縁膜 312 n電極 351 n型Ga0.8In0.2Nエッチングストップ層 352 第一p型Al0.07Ga0.93Nクラッド層 353 p型Ga0.8In0.2Nエッチングストップ層 354 第二p型Al0.07Ga0.93Nクラッド層201 substrate 202 AlN buffer layer 203 GaN channel layer 204 2DEG 205 n-type AlGaN electron supply layer 206 n-type GaN cap layer 207 gate electrode 208 source electrode 209 drain electrode 220 n-type GaInN etching stop layer 301 sapphire substrate 302 n-type AlGaN buffer layer 303 n-type GaN layer 304 n-type Al 0.07 Ga 0.93 N clad layer 305 n-type GaN optical guide layer 306 GaInN / GaN multiple quantum well active layer 307 p-type GaN optical guide layer 308 p-type Al 0.07 Ga 0.93 N clad layer 309 p Type GaN contact layer 310 p electrode 311 insulating film 312 n electrode 351 n type Ga 0.8 In 0.2 N etching stop layer 352 first p type Al 0.07 Ga 0.93 N clad layer 353 p type Ga 0.8 In 0.2 N etching stopper. Layer 354 Second p-type Al 0.07 Ga 0.93 N cladding layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横川 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5F004 DA04 DA05 DA11 DA13 DA22 DA23 DB19 EA06 EA07 EA10 EA23 EA28 EA34 FA07 5F073 AA04 AA45 AA53 AA74 CA07 CB05 DA05 DA16 DA22 DA24 EA29 5F102 GB01 GC01 GD01 GJ10 GK04 GL04 GM04 GM08 GN04 GQ01 GR04 GR10 GT03 HC15 HC19   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Toshiya Yokokawa             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd. F-term (reference) 5F004 DA04 DA05 DA11 DA13 DA22                       DA23 DB19 EA06 EA07 EA10                       EA23 EA28 EA34 FA07                 5F073 AA04 AA45 AA53 AA74 CA07                       CB05 DA05 DA16 DA22 DA24                       EA29                 5F102 GB01 GC01 GD01 GJ10 GK04                       GL04 GM04 GM08 GN04 GQ01                       GR04 GR10 GT03 HC15 HC19

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 窒化物半導体においてInを含む層をエ
ッチングストップ層として用い、塩素系のガスを含むエ
ッチングガスによりドライエッチングを行うことを特徴
とする窒化物半導体のドライエッチング方法。
1. A dry etching method for a nitride semiconductor, which comprises using a layer containing In as an etching stop layer in a nitride semiconductor and performing dry etching with an etching gas containing a chlorine-based gas.
【請求項2】 エッチング後の表面にIn塩化物が形成
されていることを特徴とする請求項1記載の窒化物半導
体のドライエッチング方法。
2. The dry etching method for a nitride semiconductor according to claim 1, wherein In chloride is formed on the surface after etching.
【請求項3】 エッチング後の表面に形成されたIn塩
化物をウェットエッチングにより除去することを特徴と
する請求項1記載の窒化物半導体のドライエッチング方
法。
3. The dry etching method for a nitride semiconductor according to claim 1, wherein the In chloride formed on the surface after etching is removed by wet etching.
【請求項4】 エッチング後の表面に形成されたIn塩
化物を真空中あるいは不活性ガス中での処理により除去
することを特徴とする請求項1記載の窒化物半導体のド
ライエッチング方法。
4. The dry etching method for a nitride semiconductor according to claim 1, wherein the In chloride formed on the surface after etching is removed by a treatment in vacuum or in an inert gas.
【請求項5】 エッチング後の表面に形成されたIn塩
化物を真空中あるいは不活性ガス中での加熱処理により
除去することを特徴とする請求項1記載の窒化物半導体
のドライエッチング方法。
5. The dry etching method for a nitride semiconductor according to claim 1, wherein the In chloride formed on the surface after etching is removed by heat treatment in vacuum or in an inert gas.
【請求項6】 エッチング後の表面に形成されたIn塩
化物を真空中あるいは不活性ガス中でのドライエッチン
グ処理により除去することを特徴とする請求項1記載の
窒化物半導体のドライエッチング方法。
6. The dry etching method for a nitride semiconductor according to claim 1, wherein the In chloride formed on the surface after etching is removed by a dry etching treatment in vacuum or in an inert gas.
【請求項7】 III族元素としてAl、Ga、Inのう
ち少なくとも一つを含み、V族元素としてNもしくはN
に加えてP、Asの少なくとも一つを含む窒化物半導体
によりなる半導体素子であって、基板上に少なくとも3
層以上の窒化物半導体層が積層されており、その層の内
の少なくとも一つ以上の層がその前後の層よりも高いI
n組成を有しており、その高いIn組成を有する層がエ
ッチングストップ層として働くことを特徴とする半導体
素子。
7. A group III element containing at least one of Al, Ga and In, and a group V element containing N or N
In addition to P, As, a semiconductor device made of a nitride semiconductor containing at least one of
More than one nitride semiconductor layer are stacked, and at least one of the layers is higher than the preceding and following layers.
A semiconductor element having an n composition and having a high In composition acts as an etching stop layer.
JP2002026280A 2002-02-04 2002-02-04 Dry etching method Expired - Fee Related JP3812452B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026280A JP3812452B2 (en) 2002-02-04 2002-02-04 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026280A JP3812452B2 (en) 2002-02-04 2002-02-04 Dry etching method

Publications (2)

Publication Number Publication Date
JP2003229413A true JP2003229413A (en) 2003-08-15
JP3812452B2 JP3812452B2 (en) 2006-08-23

Family

ID=27748160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026280A Expired - Fee Related JP3812452B2 (en) 2002-02-04 2002-02-04 Dry etching method

Country Status (1)

Country Link
JP (1) JP3812452B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203544A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Nitride semiconductor device and its manufacturing method
WO2006013698A1 (en) * 2004-08-02 2006-02-09 Nec Corporation Nitride semiconductor device and method for fabricating same
JP2006165277A (en) * 2004-12-08 2006-06-22 Nichia Chem Ind Ltd Nitride semiconductor laser element
JP2008205000A (en) * 2007-02-16 2008-09-04 Fujitsu Ltd Method for manufacturing compound semiconductor device
US8253220B2 (en) 2009-06-15 2012-08-28 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
JP2012238861A (en) * 2004-01-22 2012-12-06 Cree Inc Silicon carbide on diamond substrate and related device and method
KR101303578B1 (en) 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
JP2013179376A (en) * 2013-06-26 2013-09-09 Panasonic Corp Semiconductor device
KR101514140B1 (en) 2012-09-28 2015-04-21 트랜스폼 재팬 가부시키가이샤 Method of manufacturing a semiconductor device and semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203544A (en) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp Nitride semiconductor device and its manufacturing method
JP2012238861A (en) * 2004-01-22 2012-12-06 Cree Inc Silicon carbide on diamond substrate and related device and method
WO2006013698A1 (en) * 2004-08-02 2006-02-09 Nec Corporation Nitride semiconductor device and method for fabricating same
JP2006165277A (en) * 2004-12-08 2006-06-22 Nichia Chem Ind Ltd Nitride semiconductor laser element
KR101303578B1 (en) 2007-01-05 2013-09-09 삼성전자주식회사 Etching method of thin film
JP2008205000A (en) * 2007-02-16 2008-09-04 Fujitsu Ltd Method for manufacturing compound semiconductor device
US8253220B2 (en) 2009-06-15 2012-08-28 Panasonic Corporation Nitride semiconductor device and method for fabricating the same
KR101514140B1 (en) 2012-09-28 2015-04-21 트랜스폼 재팬 가부시키가이샤 Method of manufacturing a semiconductor device and semiconductor device
JP2013179376A (en) * 2013-06-26 2013-09-09 Panasonic Corp Semiconductor device

Also Published As

Publication number Publication date
JP3812452B2 (en) 2006-08-23

Similar Documents

Publication Publication Date Title
US7760785B2 (en) Group-III nitride semiconductor device
JP3864735B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2003257999A (en) Hetero-junction field effect transistor using nitride semiconductor material
JP4517077B2 (en) Heterojunction field effect transistor using nitride semiconductor material
JP2000164987A (en) Semiconductor light emitting element and manufacture thereof
JP5089215B2 (en) Nitride compound semiconductor layer etching method and semiconductor device manufactured using the method
JP3812452B2 (en) Dry etching method
JP2001068786A (en) Nitride compound semiconductor light-emitting device and its manufacture
JPH10144962A (en) Semiconductor light-emitting element and its manufacture
JP2003229412A (en) Dry-etching method and semiconductor device
JP4178807B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2008277867A (en) Manufacturing method of semiconductor light emitting element
JP4465890B2 (en) Manufacturing method of semiconductor device
JP2003282543A (en) Method of dry-etching gallium-nitride based compound semiconductor
JP3546634B2 (en) Selective etching method for nitride-based compound semiconductor and method for manufacturing semiconductor device
JP3963233B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JP5874689B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2004179532A (en) Semiconductor light emitting element and semiconductor device
JP4179280B2 (en) Manufacturing method of semiconductor light emitting device
JP5460016B2 (en) Semiconductor device and manufacturing method thereof
JP2000232094A (en) Dry etching method for compound semiconductor and compound semiconductor element
JP4969210B2 (en) Semiconductor laser and manufacturing method thereof
JP4049200B2 (en) Group III nitride semiconductor optical device
JP3938207B2 (en) Manufacturing method of semiconductor light emitting device
JP4865584B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041125

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060522

R151 Written notification of patent or utility model registration

Ref document number: 3812452

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees