JP2007242836A - 薄膜トランジスタおよびその製造方法 - Google Patents

薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP2007242836A
JP2007242836A JP2006062277A JP2006062277A JP2007242836A JP 2007242836 A JP2007242836 A JP 2007242836A JP 2006062277 A JP2006062277 A JP 2006062277A JP 2006062277 A JP2006062277 A JP 2006062277A JP 2007242836 A JP2007242836 A JP 2007242836A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
layer
electrode
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006062277A
Other languages
English (en)
Inventor
Yoshiko Matsumoto
美子 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2006062277A priority Critical patent/JP2007242836A/ja
Publication of JP2007242836A publication Critical patent/JP2007242836A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】寸法安定性に優れ、水分や酸素による劣化のない、軽量、フレキシブルで大面積に対応でき量産性のある、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供する。
【解決手段】基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタにおいて、該基材が極薄ガラス(500ミクロン以下や曲率半径が、150mm以下等)であることを特徴とする薄膜トランジスタおよびその製造方法。
【選択図】なし

Description

本発明は、電界効果型薄膜トランジスタおよびその製造方法に関する。
従来より、薄膜トランジスタは、ガラス基板上に電極、絶縁層、半導体層を真空中で蒸着法、スパッタ法、フォトリソグラフィー法等により積層し作製されるのが一般的であった。この作製方法は、高価な装置を必要とし、スループットも悪く、さらに近年の軽量化、フレキシブル化の要求には対応が困難であった。
これに対応するものとして、一部真空工程ではないインクジェット法や印刷法による開発が試みられている。これらの方法によれば、高価な装置は必要とせず、スループットも満足され、さらにプラスチック等のフレキシブルかつ軽量である基材を使用することも可能となる。真空工程を用いないインクジェット法や印刷法では、これまでの金属やアモルファスシリコン等の材料は使用できないため、新たな材料の開発が求められており、近年これらに適用可能な金属粒子分散体や有機半導体材料等の開発も盛んである。
軽量化、フレキシブル化に対応する基材としてプラスチックが挙げられるが、工程中での機械的、熱的刺激による寸法安定性に問題がある。また、作製工程中あるいは作製後に、外部あるいは使用する各種材料から混入する水分や酸素等によって、特に有機材料が劣化し、トランジスタとしての所定の特性を維持できないという問題があった。
以下に特許文献を示す。
特開2003−309265号公報
本発明は、寸法安定性に優れ、水分や酸素による劣化のない、軽量、フレキシブルで大面積に対応でき量産性のある、薄膜トランジスタおよび薄膜トランジスタの製造方法を提供することを目的とする。
本発明は、上記目的を達成するためになされたものであり、
請求項1の発明は、基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタにおいて、該基材が極薄ガラスであることを特徴とする薄膜トランジスタである。
請求項2の発明は、前記極薄ガラスの膜厚が、500ミクロン以下であることを特徴とする請求項1記載の薄膜トランジスタである。
請求項3の発明は、前記極薄ガラスの曲率半径が、150mm以下であることを特徴とする請求項1記載の薄膜トランジスタである。
請求項4の発明は、極薄ガラス基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタの製造方法において、該各電極層を形成する工程、該絶縁層を形成する工程、該活性層を形成する工程の少なくとも一工程を大気中で行うことを特徴とする薄膜トランジスタの製造方法である。
請求項5の発明は、極薄ガラス基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタの製造方法において、該各電極層を形成する工程、該絶縁層を形成する工程、該活性層を形成する工程を巻き取りながら連続的に行うことを特徴とする薄膜トランジスタの製造方法である。
本発明によれば、薄膜トランジスタの基材として、極薄ガラスを使用するため、機械的あるいは熱的な刺激による寸法安定性に優れ、軽量でフレキシブルなトランジスタを提供することができる。またガスバリア性に優れるため、水分や酸素による劣化のない長寿命の薄膜トランジスタを提供できる。さらに、大気中でかつ巻き取ることもできるため、大面積に対応でき量産性のある、薄膜トランジスタとその製造方法を提供することができる。
以下に本発明を実施するための最良の形態を図面により詳細に説明するが、本発明はこれにより限定されるものではない。
図1は本発明による薄膜トランジスタの一実施例を示す断面図である。図1に示すように、薄膜トランジスタ1は、極薄ガラス基材2上に、ゲート電極3、絶縁層4、さらにソース電極5,ドレイン電極6が形成されており、ソース電極5とドレイン電極6の上および間に半導体層7が設けられる。
図1において、本発明に用いる極薄ガラス基材2は、耐熱性、平坦性、強度、適度な柔軟性を有するものが好ましい。特に柔軟を持たせるために、膜厚は500μ以下が好ましい。後述のトランジスタの作製工程あるいは使用環境を考慮すると、曲率半径は150mm以下が好適である。極薄ガラス基材2は、ガラス単独で用いてもよいが、場合によっては、基材の片面あるいは両面に無機材料および/または有機材料による保護層を設けてもよい。
基材に極薄ガラスを使用することにより、機械的あるいは熱的な刺激による寸法変化が少なく、軽量でフレキシブルなトランジスタが得られる。またガスバリア性に優れるため、水分や酸素による劣化のない長寿命の薄膜トランジスタが得られる。
基材表面に用いる保護層としては、公知の水分あるいは酸素に対しバリア性のある材料、例えば酸化アルミニウム、酸化ケイ素などの無機薄膜や、ポリ塩化ビニルやポリ塩化ビニリデンなどの有機薄膜、およびそれらの複合膜や積層膜が使用可能であるが、これらに限定されるものではない。これらは巻き取り式コーティング、あるいは巻き取り式真空成膜法により形成されることが好ましい。
ゲート電極3、ソース電極5、ドレイン電極6としては、金、銀、銅、クロム、チタン、インジウムスズ酸化物、導電性ポリマーなどの公知の材料を適宜用いることができる。ゲート電極3、ソース電極5、ドレイン電極6は、真空蒸着法により作製することも可能であるが、金属粒子の分散体を用いることによるグラビア印刷やスクリーン印刷等の公知の印刷法を用いることが望ましい。
絶縁層4としては公知の有機あるいは無機の絶縁材料を用いることができる。例えば、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリプロピレン、シクロオレフィンポリマー、ポリアミド、ポリエーテルサルフェン、ポリメチルメタクリレート、ポリカーボネート、ポリアリルレートなどの有機材料や、二酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機材料が使用可能であるが、これらに限定されるものではない
絶縁層は、スピンコート、ディップコート、スクリーン印刷、グラビア印刷、凸版印刷、平版印刷、インクジェット法などやCVD法、ゾルゲル法などの公知の方法により形成することができる。特に大気中でかつ巻き取り式で行うことにより、大面積に対応が可能で、量産性のある薄膜トランジスタを得ることができる。
半導体層7としては公知の有機あるいは無機の半導体材料を用いることができる。例えば、ペリレン・テトラカルボキシリック・ジアンヒドリド、ポリトリアリルアミン、ナフタレン・テトラカルボキシリック・ジアンヒドリド、銅フタロシアニン、フッ化銅フタロシアニン、テトラセン、ペンタセン、チオフェンオリゴマー、α−セクシチオフェン、レジオレギュラー・ポリ(チオフェン)などの有機半導体材料や、酸化亜鉛、カドミウムセレナイド、インジウムガリウム系酸化物などの無機材料が使用可能であるが、これらに限定されるものではない。
半導体層は、スピンコート、ディップコート、スクリーン印刷、グラビア印刷、凸版印刷、平版印刷、インクジェット法などや真空蒸着法などの公知の方法により形成することができる。特に大気中でかつ巻き取り式で行うことにより、大面積に対応が可能で、量産性のある薄膜トランジスタを得ることができる。
本発明では、必要に応じて、半導体層7上にさらに保護層を設けてもよい。保護層としては、水分や酸素に対するバリア性のある材料が好ましく、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリビニルフェノール、ポリビニルアルコール、アクリル系ポリマー、エポキシ系ポリマーなどの公知の材料を適宜もちいることができるが、これらに限定されるものではない。
本発明の薄膜トランジスタは、各電極層を形成する工程、絶縁層を形成する工程、活性層を形成する工程の少なくとも一工程を大気中で行うため、かつこれらの各工程を巻き取りながら連続的に行うため、大面積にも対応でき、かつ装置、製造コストを抑えることができ量産にも適する。
本発明の薄膜トランジスタは液晶ディスプレイ、有機ELディスプレイ等に使用することができる。これらのディスプレイ市場は、大面積化、フレキシブル化へ向かっており、本発明の薄膜トランジスタは、この流れにも適応できるものである。
100ミクロン厚の極薄ガラス上に、ゲート電極として膜厚0.1ミクロンの金ナノ粒子による金膜を凸版印刷により形成した。次に絶縁層として、膜厚0.3ミクロンのポリイミド層をスプレーコートにより形成した。次にソース電極とドレイン電極として膜厚0.1ミクロンの金ナノ粒子による金膜を凸版印刷法により形成した。
次に、活性層として、インクジェット法により膜厚0.1ミクロンの有機半導体層を形成した。有機半導体材料には、ポリ(3−ヘキシルチオフェン)(Aldrich製)を用いた。100℃で24時間乾燥後、保護層としてポリビニルフェノール層をノズルコートにより形成した。
作製されたトランジスタは、移動度1×10-2cm2/Vs、伝導度1×10-4S/cm、オンオフ比約104であった。また、作製されたトランジスタは曲率半径150mmのフレキシブル性を有し、繰り返し曲げ試験の後も特性は変化しなかった。
75ミクロン厚の極薄ガラスの両面に、二酸化シリコンをゾルゲル法により形成後、ゲート電極として膜厚0.1ミクロンの銀ナノ粒子による銀膜を凸版印刷により形成した。次に絶縁層として、膜厚0.3ミクロンのエポキシ樹脂層をスプレーコートにより形成した。次にソース電極とドレイン電極として膜厚0.1ミクロンの銀ナノ粒子による銀膜を凸版印刷法により形成した。
次に、活性層として、インクジェット法により膜厚0.1ミクロンの有機半導体層を形成した。有機半導体材料には、ポリ(3−ヘキシルチオフェン)(Aldrich製)を用いた。100℃で24時間乾燥後、保護層としてポリビニルフェノール層をノズルコートにより形成した。
作製されたトランジスタは、移動度1×10-2cm2/Vs、伝導度1×10-4S/cm、オンオフ比約104であった。また、作製されたトランジスタは曲率半径100mmのフレキシブル性を有し、繰り返し曲げ試験の後も特性は変化しなかった。
本発明による薄膜トランジスタの一実施例を示す断面図である。
符号の説明
1 薄膜トランジスタ
2 極薄ガラス基材
3 ゲート電極
4 絶縁層
5 ソース電極
6 ドレイン電極
7 半導体層

Claims (5)

  1. 基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタにおいて、該基材が極薄ガラスであることを特徴とする薄膜トランジスタ。
  2. 前記極薄ガラスの膜厚が、500ミクロン以下であることを特徴とする請求項1記載の薄膜トランジスタ。
  3. 前記極薄ガラスの曲率半径が、150mm以下であることを特徴とする請求項1記載の薄膜トランジスタ。
  4. 極薄ガラス基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタの製造方法において、該各電極層を形成する工程、該絶縁層を形成する工程、該活性層を形成する工程の少なくとも一工程を大気中で行うことを特徴とする薄膜トランジスタの製造方法。
  5. 極薄ガラス基材上に、少なくともゲート電極、ソース電極、ドレイン電極、絶縁層および半導体からなる活性層を含む薄膜トランジスタの製造方法において、該各電極層を形成する工程、該絶縁層を形成する工程、該活性層を形成する工程を巻き取りながら連続的に行うことを特徴とする薄膜トランジスタの製造方法。
JP2006062277A 2006-03-08 2006-03-08 薄膜トランジスタおよびその製造方法 Pending JP2007242836A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006062277A JP2007242836A (ja) 2006-03-08 2006-03-08 薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006062277A JP2007242836A (ja) 2006-03-08 2006-03-08 薄膜トランジスタおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2007242836A true JP2007242836A (ja) 2007-09-20

Family

ID=38588095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006062277A Pending JP2007242836A (ja) 2006-03-08 2006-03-08 薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2007242836A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504292A (ja) * 2007-10-31 2011-02-03 ビーエーエスエフ ソシエタス・ヨーロピア ハロゲン化フタロシアニン類の使用
US20130114219A1 (en) * 2011-11-08 2013-05-09 Sean Matthew Garner Opto-electronic frontplane substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011504292A (ja) * 2007-10-31 2011-02-03 ビーエーエスエフ ソシエタス・ヨーロピア ハロゲン化フタロシアニン類の使用
US8658290B2 (en) 2007-10-31 2014-02-25 Basf Se Use of halogenated phthalocyanines
US20130114219A1 (en) * 2011-11-08 2013-05-09 Sean Matthew Garner Opto-electronic frontplane substrate

Similar Documents

Publication Publication Date Title
KR100683766B1 (ko) 평판표시장치 및 그의 제조방법
TW573329B (en) Planar polymer transistor
US8673070B2 (en) Process for producing silicon oxide thin film or silicon oxynitride compound thin film and thin film obtained by the process
KR101065317B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US20070058101A1 (en) Liquid crystal display device
JP5565038B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2010251574A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
WO2014106938A1 (ja) 透明有機薄膜トランジスタ及びその製造方法
JP5098153B2 (ja) 有機トランジスタおよびその製造方法
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2006135299A (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
Nakajima et al. 20.4: an 8‐in. Oxide‐TFT‐driven flexible AMOLED display with solution‐processed insulators
JP2010079225A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2007242836A (ja) 薄膜トランジスタおよびその製造方法
JP5671911B2 (ja) 薄膜トランジスタアレイ及び画像表示装置並びに薄膜トランジスタアレイの製造方法
JP5807374B2 (ja) 薄膜トランジスタ基板の製造方法およびトップゲート構造薄膜トランジスタ基板
JP2007258218A (ja) 有機トランジスタおよびその製造方法
JP2006173532A (ja) 有機トランジスタおよび有機トランジスタの形成方法
KR100719553B1 (ko) 평판 표시장치 및 이의 제조방법 및 박막 트랜지스터 기판
WO2013021760A1 (ja) 有機トランジスタ及びその製造方法
KR100670354B1 (ko) 유기 박막 트랜지스터의 제조방법, 이에 의해 제조된 유기박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
JP2007180471A (ja) 薄膜トランジスタ及びその製造方法
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP5685933B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2012138549A (ja) 薄膜トランジスタ