JP2007236134A - 半導体素子のゲート電源供給装置 - Google Patents

Abstract

【課題】 ゲート電源自給回路で健全なゲート電源を得ることができなかったとしても半導体素子へのゲート電源を確保できる半導体素子のゲート電源供給装置を提供することである。
【解決手段】 ゲート電源自給回路１２ａ、１２ｂ、１２ｃは半導体素子のオフ時の電圧を分圧してコンデンサＣａ、Ｃｂ、Ｃｃに電荷を蓄積し半導体素子のゲート駆動回路１３ａ、１３ｂ、１３ｃにゲート電圧を供給する。一方、バックアップ電源供給回路１４は、半導体素子のオフ時の電圧が低下しゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂにゲート電圧を維持するだけの電荷が蓄積できなくなったとき、他のゲート電源自給回路からコンデンサＣａ、Ｃｂに電荷を供給する。
【選択図】 図１

Description

本発明は、半導体素子へのゲート電圧を印加するためのゲート駆動回路にゲート電源を供給する半導体素子のゲート電源供給装置に関する。

例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の半導体素子は、ゲート駆動回路よりゲート電圧を印加し、これにより半導体素子をスイッチングするようにしている。このゲート駆動回路へのゲート電源は外部の電源装置から供給するようにして確保する場合や、自己の半導体素子のオフ時電圧を利用してゲート電源を自給する場合とがある。

一般に、ゲート駆動回路に供給するゲート電源の電圧は十数Ｖであるので、外部からゲート電源を確保する外部電源供給方式では、変圧器等を用いて絶縁し降圧しなければならない。一方、ゲート電源を自給するゲート電源自給方式では、自己の半導体素子で抵抗やスナバ分圧等をするだけで電圧を確保できるので、回路が簡素化できる利点がある。

図８は従来のゲート電源自給方式の一例を示す回路図である。図８では抵抗分圧によりゲート電圧を得る場合を示している。いま、２個の半導体素子（ＩＧＢＴ）１１ａ、１１ｂが並列接続して使用されているとする。また、半導体素子１１ａ、１１ｂが接続された主回路は０Ｖ−９００Ｖの回路であり、健全時においてゲート電源自給回路１２から１５Ｖのゲート電源電圧がゲート駆動回路１３に供給されるものとする。

ゲート電源自給回路１２は半導体素子１１ａ、１１ｂのオフ時の電圧（９００Ｖ）を入力して抵抗Ｒ１、Ｒ２で分圧し、抵抗Ｒ２でゲート電源電圧（１５Ｖ）を得てダイオードＤａを介してコンデンサＣ１に印加する。コンデンサＣ１はその電圧が抵抗Ｒ２の分圧電圧１５Ｖと等しくなるまで電荷を充電する。

ゲート駆動回路１３は並列接続された半導体素子１１ａ、１１ｂに対して共通に設けられている。これは、並列接続された半導体素子１１ａ、１１ｂのオンオフのタイミングがほぼ同時に行えるようにするためである。ゲート駆動回路１３からのゲート電圧は、それぞれゲート入力抵抗Ｒｇ１、Ｒｇ２を介して半導体素子１１ａ、１１ｂに入力されオンオフ制御される。

図９は従来のゲート電源自給方式の他の一例を示す回路図である。図９ではスナバ分圧によりゲート電圧を得る場合を示している。図８に示した一例に対して、分圧抵抗Ｒ２、Ｒ１に代えて、ゲート電源自給回路１２は、スナバ回路のスナバコンデンサＣｓ１、Ｃｓ２で主回路電圧９００Ｖを分圧して、１５Ｖのゲート電源電圧を得るようにしている。このように、図８および図９に示した従来のゲート電源自給方式では、自己の半導体素子で抵抗やスナバ分圧等をするだけで電圧を確保できるので回路が簡素化できる。

ここで、ゲート電源自給方式を採用し、直流電源電圧が最高の場合に給電用分圧抵抗の値を小さくなるように抵抗値を変えることにより、電圧調整回路で消費すべき電力を低減して小型化を図り、ゲート駆動用電力を安定に自給できるようにしたものがある（例えば、特許文献１参照）。
特開平１１−１７８３２１号公報

しかし、特許文献１のものは半導体電力変換装置を立ち上げる際に、早めにゲート電源が立ち上がるようにしたものであり、半導体電力変換装置が運転状態にある場合にゲート駆動用電力を安定に自給できるようにしたものではない。

また、従来のゲート電源自給方式を用いてゲート電圧を確保する場合には、自己の半導体素子のオフ時の電圧を抵抗やスナバ分圧等により入力することになるが、これら抵抗やスナバ分圧等の電圧異常や半導体素子の短絡故障のときは、健全な電圧をゲート電源として得ることができない。従って、正常な半導体素子のスイッチングを行うことができない。

ゲート駆動回路にゲート電源を供給できなくなると、半導体素子はオフ状態となり主回路の電流（主電流）を流せなくなる。複数個の半導体素子を多段に直列接続して使用している場合、ゲート電源異常になるとその半導体素子はオフ状態となり主電流が遮断されるのでシステム停止になる。

また、複数個の半導体素子を並列接続して使用している場合、１つの半導体素子が短絡故障すると、並列接続された健全な半導体素子がオフとなっても、半導体素子のオフ時電圧を確保することができない。従って、健全な半導体素子へのゲート電圧も確保できなくなる。このことから、健全な半導体素子はオフ状態となってしまう。健全な半導体素子はオフ状態となってしまうと、短絡故障の発生した半導体素子に主電流が集中して流れることになるため、半導体素子が短絡故障した場合にはシステム停止となる。

このように、ゲート電源自給方式を採用した場合には、自己の半導体素子のオフ時の電圧異常や半導体素子の短絡故障のときは、健全な電圧をゲート電源として得ることができないので、半導体素子のオンオフ制御ができなくなってしまう。

本発明の目的は、ゲート電源自給回路で健全なゲート電源を得ることができなったとしても半導体素子へのゲート電源を確保できる半導体素子のゲート電源供給装置を提供することである。

請求項１の発明に係わる半導体素子のゲート電源供給装置は、自己の半導体素子のオフ時の電圧を分圧してコンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するゲート電源自給回路と、自己の半導体素子のオフ時の電圧が低下し前記ゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったとき他の半導体素子のオフ時の電圧を分圧して前記コンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するバックアップ電源供給回路とを備えたことを特徴とする。

請求項２の発明に係わる半導体素子のゲート電源供給装置は、自己の半導体素子のオフ時の電圧を分圧してコンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するゲート電源自給回路と、自己の半導体素子のオフ時の電圧が低下し前記ゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったとき外部電源から前記コンデンサに電荷を供給するバックアップ電源供給回路とを備えたことを特徴とする。

請求項３の発明に係わる半導体素子のゲート電源供給装置は、請求項１または２の発明において、前記ゲート電源自給回路は、自己の半導体素子のオフ時の電圧を抵抗分圧してコンデンサに電荷を蓄積することを特徴とする。

請求項４の発明に係わる半導体素子のゲート電源供給装置は、請求項１または２の発明において、前記ゲート電源自給回路は、自己の半導体素子のオフ時の電圧をコンデンサ分圧してコンデンサに電荷を蓄積することを特徴とする。

請求項５の発明に係わる半導体素子のゲート電源供給装置は、請求項１ないし４のいずれか一の発明において、前記バックアップ電源供給回路は、前記ゲート電源自給回路で分圧され前記ゲート駆動回路に入力される分圧電圧の正極側から他の半導体素子のゲート電源自給回路にバックアップ電源を供給することを特徴とする。

請求項６の発明に係わる半導体素子のゲート電源供給装置は、請求項１ないし４のいずれか一の発明において、前記バックアップ電源供給回路は、前記ゲート電源自給回路で分圧され前記ゲート駆動回路に入力される分圧電圧の負極側から他の半導体素子のゲート電源自給回路にバックアップ電源を供給することを特徴とする。

請求項７の発明に係わる半導体素子のゲート電源供給装置は、請求項１ないし請求項６のいずれか一の発明において、前記ゲート電源自給回路と前記バックアップ電源供給回路との切り替えは、スイッチで行うことを特徴とする。

請求項８の発明に係わる半導体素子のゲート電源供給装置は、請求項１ないし請求項６のいずれか一の発明において、前記ゲート電源自給回路と前記バックアップ電源供給回路との切り替えは、双方の出力電圧の電位差で行うことを特徴とする。

請求項９の発明に係わる半導体素子のゲート電源供給装置は、請求項１ないし６のいずれか一の発明において、前記バックアップ電源供給回路は、自己の半導体素子を駆動するに必要なゲート電圧より大きく自己の半導体素子の健全時のオフ時分圧電圧より小さい電圧を前記ゲート電源自給回路のコンデンサに供給することを特徴とする。

本発明によれば、ゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったとき、他の半導体素子のオフ時の電圧を分圧して前記コンデンサに電荷を供給するバックアップ電源供給回路、または外部電源から前記コンデンサに電荷を供給するバックアップ電源供給回路を設けたので、複数個の半導体素子が並列接続された場合において１つの半導体素子が短絡故障した場合でもゲート電源を確保することができる。このため、健全な半導体素子のスイッチングができるので、短絡故障の半導体素子に集中して流れる電流を抑制できる。また、ゲート電源自給回路の故障が発生しても電源を確保できるため信頼性が向上する。

（第１の実施の形態）
図１は本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図である。この第１の実施の形態は、図８に示した従来例に対しバックアップ電源供給回路１４を追加して設けたものである。図１では半導体素子の図示を省略しているが、複数個の半導体素子を並列接続した並列素子群を３段に直列接続して構成された電力変換装置の各々の半導体素子に適用した場合を示している。

３段に半導体素子が直列接続された主回路は、第１段回路は０Ｖ−９００Ｖ、第２段回路は９００Ｖ−１８００Ｖ、第３段回路は１８００Ｖ−２７００Ｖの回路であり、各段回路は、それぞれ９００Ｖの電圧回路をオンオフすることになる。各段回路にはそれぞれゲート電源自給回路１２ａ、１２ｂ、１２ｃおよびゲート駆動回路１３ａ、１３ｂ、１３ｃが設けられている。健全時においてゲート電源自給回路１２ａ、１２ｂ、１２ｃから１５Ｖのゲート電源電圧がゲート駆動回路１３ａ、１３ｂ、１３ｃにそれぞれ供給される。ゲート駆動回路１３ａ、１３ｂ、１３ｃは同一段に並列接続された複数個の半導体素子に対して共通に設けられ、オンオフ制御のタイミングがほぼ同じとなるようにしている。

各々のゲート電源自給回路１２ａ、１２ｂ、１２ｃは、それぞれ主回路の自己の半導体素子のオフ時の電圧９００Ｖ、１８００Ｖ、２７００Ｖを入力して、抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２で分圧し、抵抗Ｒ１１、Ｒ２１、Ｒ３１でゲート電源電圧（１５Ｖ）を得てダイオードＤａ１、Ｄｂ１、Ｄｃ１を介してコンデンサＣａ、Ｃｂ、Ｃｃに印加する。ダイオードＤａ１、Ｄｂ１、Ｄｃ１はコンデンサＣａ、Ｃｂ、Ｃｃから主回路側に電流が逆流するのを防止するための逆流防止用のダイオードである。

コンデンサＣａ、Ｃｂ、Ｃｃは、それぞれその電圧が抵抗Ｒ１１、Ｒ２１、Ｒ３１の分圧電圧１５Ｖと等しくなるまで電荷を充電する。このように、各々のゲート電源自給回路１２ａ、１２ｂ、１２ｃは、自己の半導体素子のオフ時の電圧を抵抗Ｒ１１、Ｒ２１、Ｒ３１で分圧してコンデンサＣａ、Ｃｂ、Ｃｃに電荷を蓄積し、コンデンサＣａ、Ｃｂ、Ｃｃから自己の半導体素子のゲート駆動回路１３ａ、１３ｂ、１３ｃにゲート電圧を供給する。

バックアップ電源供給回路１４は、ゲート電源自給回路１２ｃの電圧（１８１５Ｖ）を入力して抵抗Ｒ４、Ｒ３で分圧し、抵抗Ｒ４、Ｒ３との接続点ＰｂからダイオードＤｂ２を介してゲート電源自給回路１２ｂのコンデンサＣｂに電荷を供給する。すなわち、ゲート電源自給回路１２ｃで分圧され、ゲート駆動回路１３ｃに入力される分圧電圧の正極側から下段の半導体素子のゲート電源自給回路１２ｂに供給するバックアップ電源を取り出す。

バックアップ電源供給回路１４のダイオードＤｂ２はコンデンサＣｂからバックアップ電源供給回路１４側に電流が逆流するのを防止するための逆流防止用のダイオードである。抵抗Ｒ４、Ｒ３は、ゲート電源自給回路１２ｂのコンデンサＣｂの両端電圧が１５Ｖとなるように、ゲート電源自給回路１２ｃの電圧（１８１５Ｖ）を分圧する。

これにより、ゲート電源自給回路１２ｂのコンデンサＣｂには、主回路の第２段回路９００Ｖ−１８００Ｖにおける半導体素子のオフ時の電圧を分圧した電圧と、バックアップ電源供給回路１４からの電圧とが印加されることになる。つまり、バックアップ電源供給回路１４の分圧電圧は、ゲート電源自給回路１２ｂのコンデンサＣｂに対して、半導体素子のオフ時の分圧電圧と並列に入力する。従って、半導体素子のオフ時の電圧が低下し、ゲート電源自給回路１２ｂのコンデンサＣｂにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、バックアップ電源供給回路１４からコンデンサＣｂに電荷を供給することになる。

同様に、バックアップ電源供給回路１４はゲート電源自給回路１２ｂの電圧（９１５Ｖ）を入力して抵抗Ｒ２、Ｒ１で分圧し、抵抗Ｒ２、Ｒ１との接続点ＰａからダイオードＤａ２を介してゲート電源自給回路１２ａのコンデンサＣａに電荷を供給する。ダイオードＤａ２はコンデンサＣａからバックアップ電源供給回路１４側に電流が逆流するのを防止するための逆流防止用のダイオードである。抵抗Ｒ２、Ｒ１は、ゲート電源自給回路１２ａのコンデンサＣａの両端電圧が１５Ｖとなるように、バックアップ電源供給回路１４のダイオードＤｂ２を経由した電圧（９１５Ｖ）を分圧する。

これにより、ゲート電源自給回路１２ａのコンデンサＣａには、主回路の第１段回路０Ｖ−９００Ｖにおける半導体素子のオフ時の電圧を分圧した電圧と、バックアップ電源供給回路１４からの電圧とが印加されることになる。つまり、バックアップ電源供給回路１４の分圧電圧は、ゲート電源自給回路１２ａのコンデンサＣａに対して、半導体素子のオフ時の分圧電圧と並列に入力する。従って、半導体素子のオフ時の電圧が低下し、ゲート電源自給回路１２ａのコンデンサＣａにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、バックアップ電源供給回路１４からコンデンサＣａに電荷を供給することになる。

このように、バックアップ電源供給回路１４は、複数個の半導体素子を多段に直列接続して構成された上段の半導体素子のゲート電源自給回路から電源の供給を受け、下段の半導体素子のオフ時の電圧が低下しそのゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、上段の半導体素子のオフ時の電圧を分圧して下段のコンデンサに電荷を蓄積する。これにより、最上段の半導体素子のゲート電源自給回路の異常に対してはバックアップ電源供給回路１４から最上段の半導体素子に電源を供給することはできないが、下段の半導体素子のゲート駆動回路にはゲート電圧を供給できる。

図２は本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置の他の一例を示す回路構成図である。この一例は、図１に示した半導体素子のゲート電源供給装置に対し、スイッチ１６ａ、１６ｂを追加して設けたものである。

図２に示すように、ゲート電源自給回路１２ｃの電圧（１８１５Ｖ）を抵抗Ｒ４に導くラインにスイッチ１６ｂを設けるとともに、バックアップ電源供給回路１４のダイオードＤｂ２を経由して電圧（９１５Ｖ）を抵抗Ｒ２に導くラインにスイッチ１６ａが設けられている。スイッチ１６ａ、１６ｂは半導体素子のオフ時の電圧が正常であり、コンデンサＣａ、Ｃｂ、Ｃｃにゲート電圧を維持するだけの電荷が蓄積できる状態であるときはオフしており、半導体素子のオフ時の電圧が低下しコンデンサＣａ、Ｃｂ、Ｃｃにゲート電圧を維持するだけの電荷を供給できなくなったときにオンさせる。従って、半導体素子のオフ時の電圧が正常であるときは、第２段回路のゲート電源自給回路１２ｂのコンデンサＣｂや、第１段回路のゲート電源自給回路１２ａのコンデンサＣａに対して、他のゲート電源自給回路から無駄に電荷が供給されることがなく損失を低減できる。なお、図２に示すスイッチはサイリスタ素子を例示したが、電流遮断機能を有する機械スイッチやＩＧＢＴ等でもよい。

図３は本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置のさらに別の他の一例を示す回路構成図である。この一例は、図２に示した半導体素子のゲート電源供給装置に対し、ゲート駆動回路に入力される分圧電圧の正極側から下段の半導体素子のゲート電源自給回路にバックアップ電源を供給することに代えて、ゲート駆動回路に入力される分圧電圧の負極側から下段の半導体素子のゲート電源自給回路にバックアップ電源を供給するようにしたものである。

すなわち、ゲート電源自給回路１２ｃの電圧（１８１５Ｖ）を主回路の第２段回路に入力すること、およびバックアップ電源供給回路１４のダイオードＤｂ２を経由した電圧（９１５Ｖ）を主回路の第１段回路に入力することに代えて、第３段回路の低圧側の電圧（１８００Ｖ）を第２段回路に入力し、同様に第２段回路の低圧側の電圧（９００Ｖ）を第１段回路に入力するようにしたものである。

この場合、第２段回路の抵抗Ｒ４、Ｒ３はゲート電源自給回路１２ｂのコンデンサＣｂの両端電圧が１５Ｖとなるように、第３段回路の低圧側の電圧（１８００Ｖ）を分圧することになり、同様に、第１段回路の抵抗Ｒ２、Ｒ１はゲート電源自給回路１２ａのコンデンサＣａの両端電圧が１５Ｖとなるように、第３段回路の低圧側の電圧（９００Ｖ）を分圧することになる。

なお、図１ないし図３に示した一例では、バックアップ電源供給回路１４からゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂへの印加電圧を得るのに抵抗Ｒ１、Ｒ３で得るようにしたが、これら抵抗Ｒ１、Ｒ３に代えてコンデンサで分圧するようにしてもよい。

また、図１ないし図３に示した一例では、バックアップ電源供給回路１４からコンデンサＣａ、Ｃｂに印加する印加電圧は、主回路の半導体素子の健全時におけるオフ時分圧電圧（１５Ｖ）と同じとしたが、半導体素子の健全時のオフ時分圧電圧（１５Ｖ）より小さい電圧ＶＬ（＜１５Ｖ）とすることも可能である。この場合、電圧ＶＬは半導体素子を駆動するに必要なゲート電圧より大きくすることはもちろんである。これにより、半導体素子のオフ時の電圧が正常である限りは、ゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂに対して、主回路側から電源が供給されることになり、他のゲート電源自給回路から無駄に電荷が供給されることがなくなるので損失を低減できる。

第１の実施の形態によれば、自己の半導体素子が最上段でない場合には、自己の半導体素子のオフ時の電圧が低下しゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、上段の半導体素子のオフ時の電圧を分圧してコンデンサに電荷を蓄積できるので、外部電源を設けなくても自己の半導体素子のゲート駆動回路にバックアップ電源供給回路１４からゲート電圧を供給できる。また、ダイオードＤａ２、Ｄｂ２による逆流防止機能やスイッチ１６ａ、１６ｂを設けることによりゲート電源の損失を低減できる。

（第２の実施の形態）
図４は本発明の第２の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図である。この第２の実施の形態は、図１に示した第１の実施の形態に対し、バックアップ電源供給回路１４に外部電源１５を設け、最上段のゲート電源供給回路１２ｃに抵抗Ｒ５、Ｒ６およびダイオードＤｃ２を介して接続したものである。図１と同一要素には同一符号を付し重複する説明は省略する。

バックアップ電源供給回路１４は、まず、主回路の第３段回路に対して、外部電源１５の電圧を入力し抵抗Ｒ６、Ｒ５で分圧し、抵抗Ｒ６、Ｒ５との接続点ＰｃからダイオードＤｃ２を介してゲート電源自給回路１２ｃのコンデンサＣｃに電荷を供給する。ダイオードＤｃ２はコンデンサＣｃからバックアップ電源供給回路１４の外部電源１５側に電流が逆流するのを防止するための逆流防止用のダイオードである。抵抗Ｒ６、Ｒ５は、ゲート電源自給回路１２ｃのコンデンサＣｃの両端電圧が１５Ｖとなるように外部電源１５の電圧を分圧する。

これにより、ゲート電源自給回路１２ｃのコンデンサＣｃには、主回路の第３段回路１８００Ｖ−２７００Ｖにおける半導体素子のオフ時の電圧を分圧した電圧と、バックアップ電源供給回路１４からの電圧とが印加されることになる。つまり、バックアップ電源供給回路１４の外部電源１５の分圧電圧は、ゲート電源自給回路１２ｃのコンデンサＣｃに対して、半導体素子のオフ時の分圧電圧と並列に入力する。従って、半導体素子のオフ時の電圧が低下し、ゲート電源自給回路１２ｃのコンデンサＣｃにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、バックアップ電源供給回路１４の外部電源１５からＲ６、Ｄｃ２を経由してコンデンサＣｃに電荷を供給することになる。

次に、主回路の第２段回路に対して、バックアップ電源供給回路１４のダイオードＤｃ２を経由した電圧（１８１５Ｖ）を入力して抵抗Ｒ４、Ｒ３で分圧し、抵抗Ｒ４、Ｒ３との接続点ＰｂからダイオードＤｂ２を介してゲート電源自給回路１２ｂのコンデンサＣｂに電荷を供給する。ダイオードＤｂ２はコンデンサＣｂからバックアップ電源供給回路１４の外部電源１５側に電流が逆流するのを防止するための逆流防止用のダイオードである。抵抗Ｒ４、Ｒ３は、ゲート電源自給回路１２ｂのコンデンサＣｂの両端電圧が１５Ｖとなるように、バックアップ電源供給回路１４のダイオードＤｃ２を経由した電圧（１８１５Ｖ）を分圧する。

これにより、ゲート電源自給回路１２ｂのコンデンサＣｂには、主回路の第２段回路９００Ｖ−１８００Ｖにおける半導体素子のオフ時の電圧を分圧した電圧と、バックアップ電源供給回路１４からの電圧とが印加されることになる。つまり、バックアップ電源供給回路１４の外部電源１５の分圧電圧は、ゲート電源自給回路１２ｂのコンデンサＣｂに対して、半導体素子のオフ時の分圧電圧と並列に入力する。従って、半導体素子のオフ時の電圧が低下し、ゲート電源自給回路１２ｂのコンデンサＣｂにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、バックアップ電源供給回路１４の外部電源１５からＲ６、Ｄｃ２、Ｒ４、Ｄｂ２を経由してコンデンサＣｂに電荷を供給することになる。

同様に、主回路の第１段回路に対して、バックアップ電源供給回路１４のダイオードＤｂ２を経由した電圧（９１５Ｖ）を入力して抵抗Ｒ２、Ｒ１で分圧し、抵抗Ｒ２、Ｒ１との接続点ＰａからダイオードＤａ２を介してゲート電源自給回路１２ａのコンデンサＣａに電荷を供給する。ダイオードＤａ２はコンデンサＣａからバックアップ電源供給回路１４の外部電源１５側に電流が逆流するのを防止するための逆流防止用のダイオードである。抵抗Ｒ２、Ｒ１は、ゲート電源自給回路１２ａのコンデンサＣａの両端電圧が１５Ｖとなるように、バックアップ電源供給回路１４のダイオードＤｂ２を経由した電圧（９１５Ｖ）を分圧する。

これにより、ゲート電源自給回路１２ａのコンデンサＣａには、主回路の第３段回路０Ｖ−９００Ｖにおける半導体素子のオフ時の電圧を分圧した電圧と、バックアップ電源供給回路１４からの電圧とが印加されることになる。つまり、バックアップ電源供給回路１４の外部電源１５の分圧電圧は、ゲート電源自給回路１２ａのコンデンサＣａに対して、半導体素子のオフ時の分圧電圧と並列に入力する。従って、半導体素子のオフ時の電圧が低下し、ゲート電源自給回路１２ａのコンデンサＣａにゲート電圧を維持するだけの電荷が蓄積できなくなったときは、バックアップ電源供給回路１４の外部電源１５からＲ６、Ｄｃ２、Ｒ４、Ｄｂ２、Ｒ２、Ｄａ２を経由してコンデンサＣａに電荷を供給することになる。

このように、バックアップ電源供給回路１４は、複数個の半導体素子を多段に直列接続して構成された各段の半導体素子に対し、それぞれ外部電源１５の電圧を分圧してゲート電源自給回路１２ａ、１２ｂ、１２ｃのコンデンサＣａ、Ｃｂ、Ｃｃにゲート電圧を維持するだけの電荷を供給する。

なお、図４に示した一例では、バックアップ電源供給回路１４からゲート電源自給回路１２ａ、１２ｂ、１２ｃのコンデンサＣａ、Ｃｂ、Ｃｃへの印加電圧を得るのに抵抗Ｒ１、Ｒ３、Ｒ５で得るようにしたが、これら抵抗Ｒ１、Ｒ３、Ｒ５に代えてコンデンサで分圧するようにしてもよい。 また、図４に示した一例では、バックアップ電源供給回路１４からコンデンサＣａ、Ｃｂ、Ｃｃに印加する印加電圧は、主回路の半導体素子の健全時におけるオフ時分圧電圧（１５Ｖ）と同じとしたが、半導体素子の健全時のオフ時分圧電圧（１５Ｖ）より小さい電圧ＶＬ（＜１５Ｖ）とすることも可能である。この場合、電圧ＶＬは半導体素子を駆動するに必要なゲート電圧より大きくすることはもちろんである。これにより、半導体素子のオフ時の電圧が正常である限りは、ゲート電源自給回路１２ａ、１２ｂ、１２ｃのコンデンサＣａ、Ｃｂ、Ｃｃに対して、主回路側から電源が供給されることになり、外部電源１５から無駄に電荷が供給されることがなくなる。

第２の実施の形態によれば、主回路から供給されるゲート電圧が下がるとバックアップ電源供給回路１４からの電圧によりゲート電源自給回路１２ａ、１２ｂ、１２ｃの電圧を維持するので、半導体素子のゲート電源を確保することができる。（第３の実施の形態）
図５は本発明の第３の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図である。この第３の実施の形態は、図１に示した第１の実施の形態の抵抗分圧に代えて、スナバ分圧としたものである。すなわち、第１の実施の形態のゲート電源自給回路１２ａ、１２ｂ、１２ｃの抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２に代えて、スナバ回路のコンデンサＣ１１、Ｃ１２、Ｃ２１、Ｃ２２、Ｃ３１、Ｃ３２により分圧して、ゲート電源自給回路１２ａ、１２ｂ、１２ｃは、半導体素子がオフ時の主回路電圧からゲート電圧を得るようにしたものである。

また、図６は本発明の第３の実施の形態に係わる半導体素子のゲート電源供給装置の他の一例を示す回路構成図である。この一例は、図５に示した第３の実施の形態に係わる半導体素子のゲート電源供給装置に対し、コンデンサＣｃの電荷を主回路の第２段回路に入力すること、およびバックアップ電源供給回路１４のダイオードＤｂ２を経由した電圧（９１５Ｖ）を主回路の第１段回路に入力することに代えて、第３段回路の低圧側の電圧（１８００Ｖ）を第２段回路に入力し、同様に第２段回路の低圧側の電圧（９００Ｖ）を第１段回路に入力するようにしたものである。つまり、図３に示した第２の実施の形態の抵抗分圧に代えて、スナバ分圧としたものである。

図５及び図６に示した一例ではスイッチ１６ａ、１６ｂを設けたものを示しているが、バックアップ電源供給回路１４からコンデンサＣａ、Ｃｂに印加する印加電圧が半導体素子の健全時のオフ時分圧電圧（１５Ｖ）より小さい電圧ＶＬ（＜１５Ｖ）とした場合にはスイッチ１６ａ、１６ｂを設けなくてもよい。これは、半導体素子のオフ時の電圧が正常である限りは、ゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂに対して、主回路側から電源が供給されることになり、他のゲート電源自給回路から無駄に電荷が供給されることを防ぐ必要がないからである。

また、図５及び図６に示した一例では、バックアップ電源供給回路１４からゲート電源自給回路１２ａ、１２ｂのコンデンサＣａ、Ｃｂへの印加電圧を得るのに抵抗Ｒ１、Ｒ３で得るようにしたが、これら抵抗Ｒ１、Ｒ３に代えてコンデンサで分圧するようにしてもよい。さらに、図４に示す回路構成図例と同様に、バックアップ電源供給回路１４に外部電源を設け、外部電源の電圧を分圧してゲート電源自給回路１２ａ、１２ｂ、１２ｃのコンデンサＣａ、Ｃｂ、Ｃｃにゲート電圧を維持するだけの電荷を供給するようにしてもよい。

第３の実施の形態によれば、第１の実施の形態と同様の効果が得られる。この場合、スナバ回路のコンデンサを使用しているので分圧用の抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２を設ける必要がないので簡素化できる。

（第４の実施の形態）
図７は本発明の第４の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図である。この第４の実施の形態は、Ｐ−Ｎ間の直流電圧を分圧した分圧電圧をダイオードＤｃ２、Ｄｂ２、Ｄａ２を介してゲート電源部１７ｃ、１７ｂ、１７ａにそれぞれ入力し、主回路の各段回路のゲート電源自給回路１２ｃ、１２ｂ、１２ａから入力される分圧電圧と突き合わせを行うようにしたものである。

図７において、ゲート電源部１７ｃにはＰ−Ｎ間の直流電圧を分圧した分圧電圧（１８１４Ｖ）が入力されるとともに、第３段回路の電圧（２７００Ｖ）を分圧した分圧電圧（１８１５Ｖ）が入力される。ゲート電源部１７ｃでは、Ｐ−Ｎ間の直流電圧の分圧電圧（１８１４Ｖ）と第３段回路の分圧電圧（１８１５Ｖ）とが付き合わされ、電圧値が高い方の第３段回路の分圧電圧（１８１５Ｖ）と第３段回路の低圧側の電圧（１８００Ｖ）との差電圧（１５Ｖ）がゲート電圧としてゲート駆動回路１３ｃに入力される。

ゲート電源部１７ｂの場合も同様に、Ｐ−Ｎ間の直流電圧の分圧電圧（９１４Ｖ）と第２段回路の分圧電圧（９１５Ｖ）とが付き合わされ、電圧値が高い方の第２段回路の分圧電圧（９１５Ｖ）と第２段回路の低圧側の電圧（９００Ｖ）との差電圧（１５Ｖ）がゲート電圧としてゲート駆動回路１３ｂに入力される。また、ゲート電源部１７ａの場合も同様に、Ｐ−Ｎ間の直流電圧１５の分圧電圧（１４Ｖ）と第１段回路の分圧電圧（１５Ｖ）とが付き合わされ、電圧値が高い方の第１段回路の分圧電圧（１５Ｖ）と第２段回路の低圧側の電圧（０Ｖ）との差電圧（１５Ｖ）がゲート電圧としてゲート駆動回路１３ｂに入力される。

この状態で、半導体素子のオフ時の電圧が低下した場合には、主回路の各段回路のゲート電源自給回路１２ｃ、１２ｂ、１２ａから入力される分圧電圧が小さくなり、ゲート電圧（１５Ｖ）を維持できなくなると、Ｐ−Ｎ間の直流電圧の分圧電圧の方が高くなり、Ｐ−Ｎ間の直流電圧からゲート電源部１７ｃ、１７ｂ、１７ａに電荷が供給される。これにより、自動的にＰ−Ｎ間の直流電圧からゲート電源部１７ｃ、１７ｂ、１７ａにゲート電源が供給されるようになる。

ここで、Ｐ−Ｎ間の直流電圧と抵抗Ｒ６との間にスイッチ１６（図示せず）を設け、半導体素子のオフ時の電圧が正常でありゲート電源部１７ｃ、１７ｂ、１７ａにゲート電圧を維持するだけの電荷が蓄積できる状態であるときはオフし、半導体素子のオフ時の電圧が低下しゲート電源部１７ｃ、１７ｂ、１７ａにゲート電圧を維持するだけの電荷を供給できなくなったときにオンするようにしてもよい。なお、スイッチ１６は、直流電源のＰ−Ｎ間であれば任意の位置でよい。

また、図７に示した一例では、バックアップ電源供給回路１４からゲート電源部１７ｃ、１７ｂ、１７ａへの印加電圧を抵抗Ｒ６、Ｒ５、Ｒ４、Ｒ３、Ｒ２、Ｒ１で得るようにしたが、これら抵抗Ｒ６、Ｒ５、Ｒ４、Ｒ３、Ｒ２、Ｒ１に代えてコンデンサで分圧するようにしてもよい。さらに、ゲート電源自給回路１２ａ、１２ｂ、１２ｃの抵抗Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ３１、Ｒ３２に代えて、スナバ回路のコンデンサにより分圧するようにしてもよい。

第４の実施の形態によれば、第１の実施の形態と同様の効果が得られる。すなわち、主回路から供給されるゲート電圧が下がるとバックアップ電源供給回路１４からの電圧によりゲート電源部１７ｃ、１７ｂ、１７ａの電圧を維持するので、半導体素子のゲート電源を確保することができる。

本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図。 本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置の他の一例を示す回路構成図。 本発明の第１の実施の形態に係わる半導体素子のゲート電源供給装置のさらに別の他の一例を示す回路構成図。 本発明の第２の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図。 本発明の第３の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図。 本発明の第３の実施の形態に係わる半導体素子のゲート電源供給装置の他の一例を示す回路構成図。 本発明の第４の実施の形態に係わる半導体素子のゲート電源供給装置の一例を示す回路構成図。 従来のゲート電源自給方式の一例を示す回路図。 従来のゲート電源自給方式の他の一例を示す回路図。

符号の説明

１１…半導体素子、１２…ゲート電源自給回路、１３…ゲート駆動回路、１４…バックアップ電源供給回路、１５…外部電源、１６…スイッチ、１７…ゲート電源部

Claims (9)

1. 自己の半導体素子のオフ時の電圧を分圧してコンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するゲート電源自給回路と、自己の半導体素子のオフ時の電圧が低下し前記ゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったとき他の半導体素子のオフ時の電圧を分圧して前記コンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するバックアップ電源供給回路とを備えたことを特徴とする半導体素子のゲート電源供給装置。
2. 自己の半導体素子のオフ時の電圧を分圧してコンデンサに電荷を蓄積し自己の半導体素子のゲート駆動回路にゲート電圧を供給するゲート電源自給回路と、自己の半導体素子のオフ時の電圧が低下し前記ゲート電源自給回路のコンデンサにゲート電圧を維持するだけの電荷が蓄積できなくなったとき外部電源から前記コンデンサに電荷を供給するバックアップ電源供給回路とを備えたことを特徴とする半導体素子のゲート電源供給装置。
3. 前記ゲート電源自給回路は、自己の半導体素子のオフ時の電圧を抵抗分圧してコンデンサに電荷を蓄積することを特徴とする請求項１または２記載の半導体素子のゲート電源供給装置。
4. 前記ゲート電源自給回路は、自己の半導体素子のオフ時の電圧をコンデンサ分圧してコンデンサに電荷を蓄積することを特徴とする請求項１または２記載の半導体素子のゲート電源供給装置。
5. 前記バックアップ電源供給回路は、前記ゲート電源自給回路で分圧され前記ゲート駆動回路に入力される分圧電圧の正極側から他の半導体素子のゲート電源自給回路にバックアップ電源を供給することを特徴とする請求項１ないし４のいずれか一記載の半導体素子のゲート電源供給装置。
6. 前記バックアップ電源供給回路は、前記ゲート電源自給回路で分圧され前記ゲート駆動回路に入力される分圧電圧の負極側から他の半導体素子のゲート電源自給回路にバックアップ電源を供給することを特徴とする請求項１ないし４のいずれか一記載の半導体素子のゲート電源供給装置。
7. 前記ゲート電源自給回路と前記バックアップ電源供給回路との切り替えは、スイッチで行うことを特徴とする請求項１ないし請求項６のいずれか一記載の半導体素子のゲート電源供給装置。
8. 前記ゲート電源自給回路と前記バックアップ電源供給回路との切り替えは、双方の出力電圧の電位差で行うことを特徴とする請求項１ないし請求項６のいずれか一記載の半導体素子のゲート電源供給装置。
9. 前記バックアップ電源供給回路は、自己の半導体素子を駆動するに必要なゲート電圧より大きく自己の半導体素子の健全時のオフ時分圧電圧以下の電圧を前記ゲート電源自給回路のコンデンサに供給することを特徴とする請求項１ないし６のいずれか一記載の半導体素子のゲート電源供給装置。
   

Images