JP2007226276A - デバッグ許可装置システム - Google Patents

デバッグ許可装置システム Download PDF

Info

Publication number
JP2007226276A
JP2007226276A JP2004086229A JP2004086229A JP2007226276A JP 2007226276 A JP2007226276 A JP 2007226276A JP 2004086229 A JP2004086229 A JP 2004086229A JP 2004086229 A JP2004086229 A JP 2004086229A JP 2007226276 A JP2007226276 A JP 2007226276A
Authority
JP
Japan
Prior art keywords
program
information processing
passcode
debug
authentication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004086229A
Other languages
English (en)
Inventor
Koji Kobayashi
浩二 小林
Tsutomu Sekibe
勉 関部
Tomohiko Kitamura
朋彦 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004086229A priority Critical patent/JP2007226276A/ja
Priority to PCT/JP2005/004759 priority patent/WO2005091143A1/ja
Publication of JP2007226276A publication Critical patent/JP2007226276A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/31—User authentication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

【課題】デバッグ許可鍵と装置固有ＩＤとの比較からでは、プログラム単位の個別デバッグ制御ができない。
【解決手段】情報処理半導体装置の分解装置は、メモリ１からパスコード付きプログラムを読み出し、プログラムをメモリ２に転送し、パスコードをデバッグ許可装置のパスコードレジスタに保存する。同時にプログラム実行監視装置にプログラム設定を通知する。プログラム実行監視装置はＣＰＵのプログラム実行を検知しデバッグ許可装置にプログラム実行中信号を通知する。デバッグ許可装置はパスコードレジスタと認証ファイルレジスタの値を演算し、プログラム実行中信号を受けデバッガポートの許可・不許可の制御を行うことでプログラム単位の個別デバッグ制御が可能となる。
【選択図】図１

Description

本発明はデバッガ装置を伴う情報処理半導体装置に関する。
組み込みで用いられる情報処理半導体装置のＣＰＵは一般的に標準的なデバッガポートを備えている。そこに接続する汎用のデバッガは比較的安価で容易に手に入る。そのため、ソフトウェア開発コストを抑えることができる。
デバッガは、ＣＰＵで動作するプログラムをステップ実行させたり、途中で停止させてＣＰＵの内部レジスタを観測したりして、プログラムのデバッグを行うツールである。
一方、情報処理半導体装置内部に組み込むプログラムには、プログラムのアルゴリズムやデータを秘密にしなければならないものが存在する。上記汎用デバッガでは、これらの秘密にしなければならないプログラムやデータを容易に解析できてしまう問題がある。
そこで、汎用デバッガと専用のデバッガ許可装置との組み合わせで、専用デバッガと同等の構成する方法が提案された（図１３参照）。
特開２００２−３４１９５６号公報
しかしながら、この従来方法では、デバッガ許可装置を一度手に入れてしまえば、未来永劫そのシステムに対するデバッグが許可される。また、複数のセキュアなプログラムを扱う場合は、１つのデバッガ許可装置で全てのプログラムに対して許可されることとなり、プログラム単位で選択的にデバッグの可否を制御できない問題がある。
この問題を解決するための、本特許出願に係る請求項1に記載の発明は、ＣＰＵとデバッグポートとを備えた情報処理装置であって、さらに、前記ＣＰＵで実行中のプログラムを監視するプログラム実行監視装置と、前記ＣＰＵがデバッグの許可されたプラグラムを実行中であるときに、前記デバッグポートを有効にし、デバッグの許可されたプログラム以外のプログラムを実行中であるときに、前記デバッグポートを無効にすることを特徴とするデバッグ許可装置とを有する情報処理装置に関する。
また、請求項２に記載の発明は、請求項１記載の情報処理装置であって、さらに、デバッグに先立ち、デバッグポートに接続されるデバッガとパスコードを用いて認証を行うことを特徴とする、情報処理装置に関する。
また、請求項３に記載の発明は、請求項２記載の情報処理装置であって、さらに、プログラムとパスコードとをプログラム読み込みポートを介して読み込み可能であることを特徴とする、情報処理装置に関する。
また、請求項４に記載の発明は、請求項３記載の情報処置装置であって、さらに、前記プログラム読み込みポートから読み込まれる、暗号鍵暗号化されたパスコード及びプログラムを復号する第１の復号装置を有することを特徴とする情報処理装置に関する。
また、請求項５に記載の発明は、請求項４記載の情報処理装置であって、さらに、前記デバッガから読み込まれる秘密鍵暗号化認証ファイルを復号する第２の復号装置を有し、デバッグに先立ち、復号された認証ファイルと前記パスコードとを用いてデバッガとの認証を行う認証装置を有することを特徴とする情報処理装置に関する。
また、請求項６に記載の発明は、前記第１の復号装置と、前記第２の復号装置とは異なる秘密鍵を用いることができることを特徴とする請求項５記載の情報処理装置に関する。
また、請求項７に記載の発明は、前記認証装置は、前記パスコードの認証に加え、ユーザーの認証も行い、プログラムの認証及びユーザーの認証が共に成立したときに、前記デバッグ許可装置はデバッグを許可することを特徴とする請求項５記載の情報処理装置に関する。
また、請求項８に記載の発明は、請求項１記載の情報処理装置に供給するためのプログラムとパスコードとを生成するプログラムファイル生成装置に関する。
また、請求項９に記載の発明は、前記プログラムと前記パスコードとを暗号化して生成することを特徴とする請求項８記載のプログラムファイル生成装置に関する。
また、請求項１０に記載の発明は、前記プログラムと前記パスコードとを結合した上で、暗号化することを特徴とする請求項９記載のプログラムファイル生成装置に関する。
また、請求項１１に記載の発明は、デバッグ装置が、前記情報処理装置と認証を行う際に使用する暗号化された認証ファイルを、さらに生成する請求項１０記載のプログラムファイル生成装置に関する。
また、請求項１２に記載の発明は、前記プログラムと前記パスコードを結合し、暗号化する際に用いる暗号鍵と、前記認証ファイルを暗号化する際に用いる暗号鍵とは異なることを特徴とする請求項１１記載のプログラムファイル生成装置に関する。
本発明のデバッガ許可制御システムによれば、プログラム単位でのシステムのデバッガに対する制御が可能になることにより、プログラムのセキュリティレベルを設定することが可能となり、実行するプログラムのセキュリティレベルによって、デバッグの可否を制御することが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
（実施の形態１）
図１に本実施の形態における情報処理半導体装置２００を中心としたシステム全体のブロック図を示す。
情報処理半導体装置２００は、ＣＰＵ２１０、メモリ１２０２、メモリ２２３０、分解装置２２０、プログラム実行監視装置２４０、デバッグ許可装置２５０、デバッグポート２７０から構成されている。
メモリ１２０２は情報処理半導体装置２００と外部インターフェースを介して接続され、ＣＰＵ：２１０、メモリ２２３０、分解装置２２０、プログラム実行監視装置２４０、デバッグ許可装置２５０、デバッグポート２７０は情報処理半導体装置２００の内部に存在する形態が好ましい。
情報処理半導体装置２００はデバッグポート２７０を介して、デバッガ３００と接続してデバッグが行われる。
また、認証ファイル生成機１００が情報処理半導体装置２００とは独立に存在する。
図２にデバッグ許可装置２５０の詳細について示す。
デバッグ許可装置２５０は、パスコードレジスタ２５０２と、認証ファイルレジスタ２５０４の値を持つ。
それぞれのレジスタの値を演算器２５０６で演算する。
この演算結果と、プログラム実行許可装置２４０からＣＰＵ２１０がプログラムを実行中であること示す信号を受けて、デバッグポート２７０に対する制御を許可信号にて決定する。
図４で認証ファイル生成機１００での処理手順を示す。
認証ファイル生成機１００は情報処理半導体装置２００で扱うパスコードを付加するプログラムを読み込むＳ２０００。パスコードとＳ２０１２、パスコードと一対となるデバッガ用認証ファイルを生成するＳ２００２。パスコードをプログラムに結合するＳ２０１４。
認証ファイル生成機１００でパスコードを結合したプログラムを情報処理半導体装置：２００に提供し、メモリ１２０２に格納する。
デバッガ認証ファイルはデバッガ３００に提供する。
図５でデバッガ３００の接続処理手順を示す。
デバッガ３００は、情報処理半導体装置２００へ接続した時Ｓ３０００に、認証ファイルを、デバッグポートを介して認証ファイル用レジスタ２５０４に転送するＳ３００２。
図３に情報処理半導体装置：２００でのプログラム読み込み処理手順で示す。
パスコードつきプログラムはメモリ１２０２に保存されている。製品出荷時は、フラッシュＲＯＭなどの不揮発メモリに焼き付けられることが好ましい。
情報処理半導体装置２００は、ＣＰＵによりプログラムを分解器に読み出す指示を出すＳ１０００。
分解装置２２０は、メモリ１：２０２からパスコードつきプログラムを読み出し分解し、プログラムをメモリ２２３０に転送するＳ１００２。同時に、パスコードをデバッグ許可装置２５０のレジスタ２５０２に転送するＳ１００４。
メモリ２２３０は分解装置：２２０からプログラムが転送されると、プログラム実行監視装置２４０へプログラムの設定を通知するＳ１０２２。
プログラムの設定通知を受けて、プログラム実行監視装置２４０はＣＰＵ２１０のプログラム実行の監視を開始するＳ１０２４。
ＣＰＵ２１０は、メモリ２２３０からプログラムを読み出し実行するＳ１０１４。
プログラム実行監視装置２４０はＣＰＵ２１０がプログラム実行を開始するとプログラム実行中信号をデバッグ許可装置２５０へ通知するＳ１０２６。
一方、デバッグ許可装置２５０では、パスコードレジスタ２５０２と認証ファイルレジスタ２５０４を演算器２５０６で演算するＳ１００６。
デバッグ許可装置２５０は、上記演算結果とプログラム実行監視装置２４０からのプログラム実行中を受けて、デバッグポート２７０の許可・不許可を決定するＳ１００８。
デバッグ許可装置２５０は、上記の決定に従いデバッグポート２７０に対して許可または不許可の制御を行うＳ１０３０。
以上の構成によりデバッグの許可されないプログラムによる不正なデバッグ実行を防止することができる。
（実施の形態２）
図６に本実施の秘密鍵暗号化プログラムを用いた形態における情報処理半導体装置：２００を中心としたシステム全体のブロック図を示す。なお、本実施の形態で記載しない構成は実施の形態１と共通である。
情報処理半導体装置２００は、ＣＰＵ２１０、メモリ１２０２、メモリ２２３０、復号装置２６０、秘密鍵２６２、プログラム実行監視装置２４０、デバッグ許可装置２５０、デバッグポート２７０から構成されている。
メモリ１２０２は情報処理半導体装置２００と外部インターフェースを介して接続され、ＣＰＵ２１０、メモリ２２３０、復号装置２６０、秘密鍵２６２、プログラム実行監視装置２４０、デバッグ許可装置２５０、デバッグポート２７０は情報処理半導体装置２００の内部に存在する形態が好ましい。
情報処理半導体装置２００はデバッグポート２１０を介して、デバッガ３００と接続してデバッグが行われる。
また、認証ファイル生成機１００が情報処理半導体装置２００とは独立に存在する。
図８で認証ファイル生成機１００での処理手順を示す。
認証ファイル生成機１００は情報処理半導体装置２００で扱うパスコードを付加するプログラムを読み込むＳ２０００。パスコードとＳ２０１２、パスコードと一対となるデバッガ用認証ファイルを生成するＳ２００２。パスコードを含む秘密鍵暗号化プログラムを生成するＳ２０２２。
認証ファイル生成機１００でパスコードを含む秘密鍵暗号化プログラムを情報処理半導体装置２００に提供し、メモリ１２０２に格納する。
デバッガ認証ファイルはデバッガ３００に提供する。
図７に情報処理半導体装置２００でのプログラム読み込み処理手順で示す。
秘密鍵暗号化プログラムはメモリ１２０２に保存されている。製品出荷時は、フラッシュＲＯＭなどの不揮発メモリに焼き付けられることが好ましい。
情報処理半導体装置２００は、ＣＰＵによりプログラムを分解器に読み出す指示を出すＳ１０００。
復号装置２６０は、メモリ１２０２から秘密鍵暗号化プログラムを読み出し、秘密鍵２６２で暗号文を復号し、復号した平文プログラムをメモリ２に転送するＳ１０４２。同時に、パスコードをデバッグ許可装置２５０のレジスタ２５０２に転送するＳ１０４４。
メモリ２２３０は復号装置２６０から平文プログラムが転送されると、プログラム実行監視装置２４０へプログラムの設定を通知するＳ１０２２。
プログラムの設定通知を受けて、プログラム実行監視装置２４０はＣＰＵ２１０のプログラム実行の監視を開始するＳ１０２４。
ＣＰＵ２１０は、メモリ２２３０から平文プログラムを読み出し実行するＳ１０１４。
プログラム実行監視装置２４０はＣＰＵ２１０がプログラム実行を開始するとプログラム実行中信号をデバッグ許可装置２５０へ通知するＳ１０２６。
一方、デバッグ許可装置２５０では、パスコードレジスタ２５０２と認証ファイルレジスタ２５０４を演算器２５０６で演算するＳ１００６。
デバッグ許可装置２５０は、上記演算結果とプログラム実行監視装置２４０からのプログラム実行中を受けて、デバッグポート２７０の許可・不許可を決定するＳ１００８。
デバッグ許可装置２５０は、上記の決定に従いデバッグポート２７０に対して許可または不許可の制御を行うＳ１０３０。
以上の構成により、実施の形態１よりもセキュリティレベルを向上させることができる。
（実施の形態３）
図９に本実施の秘密鍵暗号化認証ファイルを用いた形態における情報処理半導体装置２００を中心としたシステム全体のブロック図を示す。なお、本実施の形態で記載しない構成は実施の形態１若しくは２と共通である。
情報処理半導体装置２００は、ＣＰＵ２１０、メモリ１２０２、メモリ２２３０、復号装置２６０、秘密鍵１２６２、プログラム実行監視装置２４０、デバッグ許可装置２５０、秘密鍵２２５６、デバッグポート２１０から構成されている。
メモリ１２０２は情報処理半導体装置２００と外部インターフェースを介して接続され、ＣＰＵ２１０、メモリ２２３０、復号装置２６０、秘密鍵１２６２、プログラム実行監視装置２４０、デバッグ許可装置２５０、秘密鍵２２５６、デバッグポート２７０は情報処理半導体装置２００の内部に存在する形態が好ましい。
情報処理半導体装置２００はデバッグポート２７０を介して、デバッガ３００と接続してデバッグが行われる。
また、認証ファイル生成機１００が情報処理半導体装置２００とは独立に存在する。
図１０にデバッグ許可装置２５０の詳細について示す。
デバッグ許可装置２５０は、パスコードレジスタ２５０２と、認証ファイルレジスタ２５０４の値を持つ。
認証ファイルレジスタ２５０４は、デバッグポート２７０からデータが送られた時に、秘密鍵２２５６を用いて暗号復号器２５１０によって復号されてから設定される。
パスコードレジスタ２５０２と、認証ファイルレジスタ２５０４の値を演算器２５０６で演算する。
この演算結果と、プログラム実行監視装置２４０からＣＰＵ２１０がプログラムを実行中であること示す信号を受けて、デバッグポート２７０に対する制御を許可信号にて決定する。
図１２で認証ファイル生成機１００での処理手順を示す。
認証ファイル生成機１００は情報処理半導体装置２００で扱うパスコードを付加するプログラムを読み込むＳ２０００。パスコードとＳ２０１２、パスコードと一対となるデバッガ用認証ファイルを生成するＳ２００２。
パスコードを含む秘密鍵暗号化プログラムを生成するＳ２０２２。
秘密鍵暗号化デバッガ用認証ファイルを生成するＳ２０３２。
認証ファイル生成機１００でパスコードを含む秘密鍵暗号化プログラムを情報処理半導体装置２００に提供し、メモリ１２０２に格納する。
秘密鍵暗号化デバッガ用認証ファイルはデバッガ３００に提供する。
図１１に情報処理半導体装置２００でのプログラム読み込み処理手順で示す。
秘密鍵暗号化プログラムはメモリ１２０２に保存されている。製品出荷時は、フラッシュＲＯＭなどの不揮発メモリに焼き付けられることが好ましい。
情報処理半導体装置２００は、ＣＰＵによりプログラムを分解器に読み出す指示を出すＳ１０００。
復号装置２６０は、メモリ１２０２から秘密鍵暗号化プログラムを読み出し、秘密鍵１２６２で暗号文を復号し、復号した平文プログラムをメモリ２に転送するＳ１０４２。同時に、パスコードをデバッグ許可装置２５０のレジスタ２５０２に転送するＳ１０４４。
メモリ２２３０は復号装置２６０から平文プログラムが転送されると、プログラム実行監視装置２４０へプログラムの設定を通知するＳ１０２２。
プログラムの設定通知を受けて、プログラム実行監視装置２４０はＣＰＵ２１０のプログラム実行の監視を開始するＳ１０２４。
ＣＰＵ２１０は、メモリ２２３０から平文プログラムを読み出し実行するＳ１０１４。
プログラム実行監視装置２４０はＣＰＵ２１０がプログラム実行を開始するとプログラム実行中信号をデバッグ許可装置２５０へ通知するＳ１０２６。
一方、デバッグ許可装置２５０では、秘密鍵暗号化デバッガ用認証ファイルを秘密鍵２２５６を用いて暗号復号器２５１０で復号し、認証ファイルレジスタ２５０４に設定するＳ１０６２。
パスコードレジスタ２５０２と認証ファイルレジスタ２５０４を演算器２５０６で演算するＳ１００６。
デバッグ許可装置２５０は、上記演算結果とプログラム実行監視装置２４０からのプログラム実行中を受けて、デバッグポート２７０の許可・不許可を決定するＳ１００８。
デバッグ許可装置２５０は、上記の決定に従いデバッグポート２７０に対して許可または不許可の制御を行うＳ１０３０。
なお本実施の形態における秘密鍵１（２６２）と、秘密鍵２（２５６）は異なるが、これらを共通とすることもできる。
以上の構成により、実施の形態２よりもさらにセキュリティレベルを向上させることができる。
本発明は、認証ファイル生成機によるパスコードつきのプログラムの生成と、そのパスコードに対応した認証ファイルを生成、および情報処理半導体装置のデバッグ許可装置による復号装置からのパスコードとデバッガからの認証ファイルとの演算によりデバッガポートを選択的に制御することで、プログラム単位でのデバッガ制御が可能となる。本発明は、アルゴリズムの保護が必要なプログラムを搭載する情報処理半導体装置全般に利用することができ、その産業上の利用可能性は非常の広く且つ大きい。
本実施の形態における情報処理半導体装置を中心としたシステム全体のブロック図 デバッグ許可装置の詳細図 情報処理半導体装置でのプログラムの読み込み手順を示す図 認証ファイル生成機の処理手順を示す図 デバッガによる認証ファイルの転送手順を示す図 暗号化プログラムを伴う情報処理半導体装置を中心としたシステム全体のブロック図 暗号化プログラムを伴う情報処理半導体装置でのプログラムの読み込み手順を示す図 暗号化プログラムを伴う認証ファイル生成機の処理手順を示す図 暗号化認証ファイルを伴う情報処理半導体装置を中心としたシステム全体のブロック図 暗号化認証ファイルを伴うデバッグ許可装置の詳細図 暗号化認証ファイルを伴う情報処理半導体装置でのプログラムの読み込み手順を示す図 暗号化認証ファイルを伴う認証ファイル生成機の処理手順を示す図 従来の技術のブロック図
符号の説明
１００ 認証ファイル生成機
２００ 情報処理半導体装置
２０２ メモリ１
２１０ ＣＰＵ
２２０ 分解装置
２３０ メモリ２
２４０ プログラム実行監視装置
２５０ デバッグ許可装置
２５０２ パスコードレジスタ
２５０４ 認証ファイルレジスタ
２５０６ 演算器
２５１０ 暗号復号器
２５６ 秘密鍵２
２６０ 復号装置
２６２ 秘密鍵１
２７０ デバッグポート
３００ デバッガ

Claims (12)

  1. ＣＰＵとデバッグポートとを備えた情報処理装置であって、さらに、
    前記ＣＰＵで実行中のプログラムを監視するプログラム実行監視装置と、
    前記ＣＰＵがデバッグの許可されたプラグラムを実行中であるときに、前記デバッグポートを有効にし、デバッグの許可されたプログラム以外のプログラムを実行中であるときに、前記デバッグポートを無効にすることを特徴とするデバッグ許可装置とを有する情報処理装置。
  2. 請求項１記載の情報処理装置であって、さらに、
    デバッグに先立ち、デバッグポートに接続されるデバッガとパスコードを用いて認証を行うことを特徴とする、情報処理装置。
  3. 請求項２記載の情報処理装置であって、さらに、プログラムとパスコードとをプログラム読み込みポートを介して読み込み可能であることを特徴とする、情報処理装置。
  4. 請求項３記載の情報処置装置であって、さらに、
    前記プログラム読み込みポートから読み込まれる、暗号鍵暗号化されたパスコード及びプログラムを復号する第１の復号装置を有することを特徴とする情報処理装置。
  5. 請求項４記載の情報処理装置であって、さらに、
    前記デバッガから読み込まれる秘密鍵暗号化認証ファイルを復号する第２の復号装置を有し、
    デバッグに先立ち、復号された認証ファイルと前記パスコードとを用いてデバッガとの認証を行う認証装置を有することを特徴とする情報処理装置。
  6. 前記第１の復号装置と、前記第２の復号装置とは異なる秘密鍵を用いることができることを特徴とする請求項５記載の情報処理装置。
  7. 前記認証装置は、前記パスコードの認証に加え、ユーザーの認証も行い、プログラムの認証及びユーザーの認証が共に成立したときに、前記デバッグ許可装置はデバッグを許可することを特徴とする請求項５記載の情報処理装置。
  8. 請求項１記載の情報処理装置に供給するためのプログラムとパスコードとを生成するプログラムファイル生成装置。
  9. 前記プログラムと前記パスコードとを暗号化して生成することを特徴とする請求項８記載のプログラムファイル生成装置。
  10. 前記プログラムと前記パスコードとを結合した上で、暗号化することを特徴とする請求項９記載のプログラムファイル生成装置。
  11. デバッグ装置が、前記情報処理装置と認証を行う際に使用する暗号化された認証ファイルを、さらに生成する請求項１０記載のプログラムファイル生成装置。
  12. 前記プログラムと前記パスコードを結合し、暗号化する際に用いる暗号鍵と、前記認証ファイルを暗号化する際に用いる暗号鍵とは異なることを特徴とする請求項１１記載のプログラムファイル生成装置。
JP2004086229A 2004-03-24 2004-03-24 デバッグ許可装置システム Pending JP2007226276A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004086229A JP2007226276A (ja) 2004-03-24 2004-03-24 デバッグ許可装置システム
PCT/JP2005/004759 WO2005091143A1 (ja) 2004-03-24 2005-03-17 情報処理装置及びプログラムファイル生成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004086229A JP2007226276A (ja) 2004-03-24 2004-03-24 デバッグ許可装置システム

Publications (1)

Publication Number Publication Date
JP2007226276A true JP2007226276A (ja) 2007-09-06

Family

ID=34993890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004086229A Pending JP2007226276A (ja) 2004-03-24 2004-03-24 デバッグ許可装置システム

Country Status (2)

Country Link
JP (1) JP2007226276A (ja)
WO (1) WO2005091143A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418505B2 (en) 2018-08-30 2022-08-16 Kabushiki Kaisha Toshiba Information processing apparatus, system and method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006259810A (ja) * 2005-03-15 2006-09-28 Matsushita Electric Ind Co Ltd デバッグ装置
JP4814319B2 (ja) * 2006-04-24 2011-11-16 パナソニック株式会社 データ処理装置、方法、プログラム、集積回路、プログラム生成装置
JP4847827B2 (ja) * 2006-09-15 2011-12-28 株式会社リコー アクセス制御装置
WO2008117340A1 (ja) * 2007-03-27 2008-10-02 Fujitsu Limited デバッグ対象機器、該認証プログラム、及びデバッグ認証方法
JP2012128463A (ja) * 2009-04-10 2012-07-05 Panasonic Corp デバッグ許可装置
US9942049B2 (en) * 2014-04-04 2018-04-10 Qualcomm Incorporated Remote station and method for re-enabling a disabled debug capability in a system-on-a-chip device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397058A (ja) * 1989-09-11 1991-04-23 Matsushita Electric Ind Co Ltd 情報処理装置
JPH05265744A (ja) * 1992-03-19 1993-10-15 Yokogawa Electric Corp コンピュータ装置
JPH06138925A (ja) * 1992-10-28 1994-05-20 Fanuc Ltd 数値制御装置
JPH09160611A (ja) * 1995-12-05 1997-06-20 Hitachi Ltd プログラマブルコントローラ
JPH11109856A (ja) * 1997-09-30 1999-04-23 Matsushita Electric Ind Co Ltd 復号装置
JP4260984B2 (ja) * 1999-06-04 2009-04-30 株式会社東芝 情報処理装置および情報処理方法
JP4409056B2 (ja) * 2000-06-30 2010-02-03 富士通株式会社 Ｌｓｉ，ｌｓｉを搭載した電子装置、デバッグ方法、ｌｓｉのデバッグ装置
JP2002341956A (ja) * 2001-05-21 2002-11-29 Sony Corp 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム
JP2003177938A (ja) * 2001-12-07 2003-06-27 Fujitsu Ltd 電子装置及びそのデバッグ認証方法
JP2003233431A (ja) * 2002-02-06 2003-08-22 Sony Corp データ処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11418505B2 (en) 2018-08-30 2022-08-16 Kabushiki Kaisha Toshiba Information processing apparatus, system and method

Also Published As

Publication number Publication date
WO2005091143A1 (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
US9734355B2 (en) System and method for an efficient authentication and key exchange protocol
KR101735023B1 (ko) 민감한 코드와 데이터를 보호하는 아키텍처를 포함하는 방법 및 장치
KR100792287B1 (ko) 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치
US9866370B2 (en) Configurable ASIC-embedded cryptographic processing engine
TWI253565B (en) Semiconductor device including encryption section, semiconductor device including external interface, and content reproduction method
EP1964016B1 (en) Secure system-on-chip
JP2009521154A (ja) セキュア・システム・オン・チップ
JP2009163284A (ja) プロセッサ装置
JP2005018725A (ja) 暗号化データを復号して実行用メモリ空間に配置する装置、およびその方法
JP2007304847A (ja) メモリ装置
CN109446757B (zh) 一种用于通用mcu程序保护的方法
JP4791250B2 (ja) マイクロコンピュータおよびそのソフトウェア改竄防止方法
WO2005091143A1 (ja) 情報処理装置及びプログラムファイル生成装置
US11019098B2 (en) Replay protection for memory based on key refresh
JP2005157930A (ja) 機密情報処理システムおよびｌｓｉ
TWI393006B (zh) 用於碼傾印保護之安全系統及安全方法
JP2009025907A (ja) 半導体集積回路装置及びその信号処理方法
US7636838B2 (en) Method and system for handling operation of multiple devices within a single system-on-chip (SoC) integrated circuit (IC)
Kleber et al. Secure execution architecture based on puf-driven instruction level code encryption
JP2007124530A (ja) 復号化処理装置および復号化方法ならびに画像形成装置
CN112860497B (zh) 芯片调试使能控制方法
JP2009253490A (ja) メモリシステムの暗号化方式
US9218484B2 (en) Control method and information processing apparatus
KR20120068543A (ko) 화이트박스 암호를 이용한 소프트웨어 설치 장치 및 방법
JP2005100378A5 (ja)