JP2012128463A - デバッグ許可装置 - Google Patents

デバッグ許可装置 Download PDF

Info

Publication number
JP2012128463A
JP2012128463A JP2009095807A JP2009095807A JP2012128463A JP 2012128463 A JP2012128463 A JP 2012128463A JP 2009095807 A JP2009095807 A JP 2009095807A JP 2009095807 A JP2009095807 A JP 2009095807A JP 2012128463 A JP2012128463 A JP 2012128463A
Authority
JP
Japan
Prior art keywords
general
position information
purpose debugger
permission
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009095807A
Other languages
English (en)
Inventor
Takashi Oyama
貴司 大山
Akio Koga
章郎 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009095807A priority Critical patent/JP2012128463A/ja
Priority to PCT/JP2010/002566 priority patent/WO2010116742A1/ja
Publication of JP2012128463A publication Critical patent/JP2012128463A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • G06F11/3656Software debugging using additional hardware using a specific debug interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Storage Device Security (AREA)

Abstract

【課題】汎用デバッガーの使用が許可された正規の場所のみ汎用デバッガーによるソフトウェア開発動作を許可するデバッグ許可装置を提供すること。
【解決手段】位置情報取得部103と、許可情報保持部106と、位置情報照合部105と、汎用デバッガーインターフェース104を備え、汎用デバッガーインターフェース104が、汎用デバッガーの接続を検知すると、専用線105aを介して、接続信号を送信し、位置情報照合部105が、現在位置情報と許可情報を照合し、現在位置で使用を許可すると判断した場合に、汎用デバッガーインターフェース104に使用許可信号を送信し、外部からの入出力を有効化する。
【選択図】図1

Description

本発明は、情報処理半導体装置のデバッグ制御に関し、特に、デバッガーの使用許可に関するものである。
近年、システムLSIなどの情報処理半導体装置は標準的な汎用デバッガーインターフェースを備えており、そこに接続する汎用デバッガーは比較的安価で容易に入手できる。そのため、ソフトウェアの開発コストを低くできるという利点がある。汎用デバッガーとは、システムLSIで動作するソフトウェアを開発し、かつCPUをステップ実行させたり、ソフトウェアを途中で停止させたりしてソフトウェアのデバッグを行うツールである。
一方で、システムLSI内部に組み込まれたソフトウェアやメモリ上のソフトウェアは、第三者に知られたくないソフトウェアやデータを含んでいることがしばしばある。上記の標準的な汎用デバッガーを接続可能な状態にしておくと、第三者がそのソフトウェアの動作やデータを容易に解析できるというセキュリティ上の問題がある。
従来の情報処理半導体装置としては、電子鍵を持つ正規のソフトウェア開発者にのみ汎用デバッガーによるソフトウェア開発動作を許可し、製品上の組込みソフトウェアのセキュリティを守る技術があった。
特開2002−341956号公報
しかしながら、前記従来の構成では、電子鍵が外部(インターネットなど)に漏洩した場合に、悪意を持つ第三者により、汎用デバッガーを介したソフトウェア解析が可能となるという課題を有していた。
本発明は、従来の課題を解決するもので、製品の位置情報を用いて汎用デバッガーの使用が許可された正規の場所のみ汎用デバッガーによるソフトウェア開発動作を許可するデバック許可装置を提供することを目的とする。
前記従来の課題を解決するために、本発明のデバッグ許可装置は、CPU、メモリおよび汎用デバッガーインターフェースを備えた情報処理装置において、前記前記情報処理装置の現在位置情報を取得する位置情報取得手段と、汎用デバッガーの使用を許可する位置を示す許可情報を1つ以上保持する許可情報保持手段と、前記汎用デバッガーインターフェースと専用線で接続されており、前記汎用デバッガーインターフェースから通知を受けた際に、前記位置情報取得手段が取得した現在位置情報と前記許可情報保持手段が保持する許可情報を受け取り、前記現在位置情報と前記許可情報とを照合し、汎用デバッガーの使用を許可するか否かを判定する位置情報照合手段を備え、前記汎用デバッガーインターフェースは、前記位置情報照合手段による照合結果に基づいて、外部からの入出力を有効化または無効化することを特徴とする。
本構成によって、汎用デバッガーの使用が許可された正規の場所のみ、汎用デバッガーによるソフトウェア開発動作を許可することができる。
本発明のデバッグ許可装置によれば、汎用デバッガーの使用が許可された正規の場所のみ汎用デバッガーによるソフトウェア開発動作を許可し、許可されていない場所で、製品上の組込みソフトウェアに対するセキュリティを保つことができる。
本発明の実施の形態における情報処理装置の構成図 本発明の実施の形態における情報処理装置の構成図 本発明の実施の形態における許可情報の構成図 本発明の実施の形態における情報処理装置の処理の一例を示すフロー図 本発明の実施の形態における情報処理装置の処理の一例を示すフロー図
以下、本発明の実施の形態について、図面を参照しながら説明する。
(実施の形態1)
本実施の形態において、情報処理装置はシステムLSIであって、システムLSI内部に組み込まれたソフトウェアにより、機器の動作を制御する。この機器は、例えば、民生機器であって、携帯電話やBD/DVDレコーダ、カーナビ、PDA(PDA:Personal Digital Assistant)などである。また、製品上の組込みソフトウェアについて、第三者のリバースエンジニアリング等に対するセキュリティを保つ必要がある全ての情報処理装置に適用可能である。
図1は、本発明の実施の形態におけるデバッグ装置を備えた情報処理半導体装置の構成を示すブロック図を示す。
情報処理装置100は、CPU101、メモリ102、位置情報取得部103、汎用デバッガーインターフェース104、位置情報照合部105、許可情報保持部106を備えている。CPU101とメモリ102と位置情報取得部103と汎用デバッガーインターフェース104は、内部バス107を介して互いに接続されている。また、位置情報取得部103と位置情報照合部105、位置情報保持部106と位置情報照合部105、汎用デバッガーインターフェース104と位置情報照合部105は、内部バス107とは異なる専用線で、それぞれ接続されている。
CPU101は、ソフトウェアによって様々な情報処理などを行う電子回路である。図1では、単一のCPUで構成された例を示しているが、複数のCPUで構成されてもよい。
メモリ102は、ROM(Read Only Memory)111及びRAM(Random Access Memory)112を備えている。ROM111は、CPU101の動作を規定するコンピュータプログラムを記憶している。CPU101は、ROM111が格納するコンピュータプログラムを、必要に応じてRAM112に書き込みつつ、コンピュータプログラムが規定する処理を実行する。RAM112は、CPU101が処理を実行するのに伴って発生するデータを一時的に記憶する媒体としても機能する。ROM111には、フラッシュROMのように書き込みが可能で、電源を切っても記憶内容を保持できる不揮発性のメモリや記憶媒体も含まれる。RAM112には、電源を切ると記憶内容が保持されない揮発性のメモリや記憶媒体が含まれる。
位置情報取得部103は、情報処理装置100の現在位置情報を取得し、専用線103aを介して、位置情報照合部105に、取得した情報処理装置100の現在位置情報を提供する。位置情報取得部103は、例えば、GPS装置である。また、位置情報取得部103は、GPS機能を有する回路であってもよい。さらに、位置情報取得部103は、PlaceEngineを用いることで、室内において情報処理装置100の現在位置情報103aを取得することができる。
現在位置情報は、情報処理装置100が存在する緯度経度、Wi−Fi電波情報などの位置を示す情報である。
汎用デバッガーインターフェース104は、汎用デバッガー110が情報処理装置100に接続するためのインターフェースである。汎用デバッガー110は、汎用デバッガーインターフェース104を介して、情報処理装置100と、ソフトウェア解析のための信号やデータの入出力を行うことができる。汎用デバッガーインターフェース104は、専用線105aを介して、位置情報照合部105から使用許可信号を受信した場合に、外部からの入出力を有効化する。
位置情報照合部105は、位置情報取得部103から受け取った情報処理装置100の現在位置情報と、許可情報保持部106が保持する許可情報とを照合し、現在位置で、汎用デバッガーインターフェースの使用を許可するか否かを判断する。両者が一致すれば、位置情報照合部105は、専用線105aを介して、汎用デバッガーインターフェース104へ使用許可信号を送信する。なお、位置情報照合部105は、汎用デバッガーインターフェース104から接続信号を受信した際に、この照合を行う。
使用許可信号は、汎用デバッガーインターフェース104の使用を許可するための電気信号である。
許可情報保持部106は、1つ以上の許可情報を保持しており、専用線106aを介して、位置情報照合部105に、保持している許可情報を提供する。許可情報保持部106は、例えば、マスクROMやヒューズ、レジスタなどである。また、許可情報保持部106は、一つの回路であっても、また、DISPスイッチなどであってもよい。
許可情報は、汎用デバッガーの使用が許可された位置を示す情報であり、例えば、情報処理装置100に接続した汎用デバッガー110によるソフトウェア開発動作を許可する緯度経度、Wi−Fi電波情報などの位置を示す情報である。許可情報保持部106は、製造工程の過程で決定した位置情報を設定し、設定した位置情報を許可情報として使用することができる。
汎用デバッガー110は、汎用デバッガーインターフェース104を介して情報処理装置100と接続する。汎用デバッガー110は、汎用デバッガーインターフェース104が有効化することにより、CPU101とメモリ102を制御することが可能となる。これにより、汎用デバッガー110は、情報処理装置100内部のソフトウェア開発動作が可能となり、組込みソフトウェアを解析することができる。
以上の構成により、本発明において、汎用デバッガーの使用が許可された正規の場所のみ、汎用デバッガーインターフェースを有効化することで、汎用デバッガーによるソフトウェア開発動作を許可することが可能となる。これにより、許可されていない場所では、汎用デバッガーインターフェースが無効化となり、製品上の組込みソフトウェアに対するセキュリティを保つことができる。
図3は、許可情報保持部106が保持する許可情報の一例を示す図である。
許可情報保持部106は、許可情報(本社用)300、許可情報(第一工場用)301、許可情報(第二工場用)302を保持している。これらの許可情報は、汎用デバッガーの使用が許可された正規の場所を示している。この例では、3つの場所においてのみ汎用デバッガーを使用することが許可されている。
許可情報(本社用)300は、汎用デバッガーの使用が許可された本社の緯度経度、Wi−Fi電波情報などの位置を示す情報である。
許可情報(第一工場用)301は、汎用デバッガーの使用が許可された第一工場の緯度経度、Wi−Fi電波情報などの位置を示す情報である。
許可情報(第二工場用)302は、汎用デバッガーの使用が許可された第二工場の緯度経度、Wi−Fi電波情報などの位置を示す情報である。
なお、許可情報は、使用を許可する中心位置を示しており、所定の範囲を許可位置としてもよい。
図4は、本実施の形態におけるデバッグ装置を備えた情報処理装置が、汎用デバッガーを接続した際の処理の一例を示す図である。まず、情報処理装置100は、電源ONにより起動し、処理を開始する。
汎用デバッガーインターフェース104は、汎用デバッガー110が情報処理装置100に接続するのを検知する(ステップS1)。
汎用デバッガーインターフェース104は、接続を検知すると(ステップS1がYes)、専用線105aを介して、位置情報照合部105に、接続信号を送信し、位置情報照合部105は、接続信号を受信する(ステップS2)。
位置情報照合部105は、専用線103aを介して、位置情報取得部103から、情報処理装置100の現在位置情報を取得する(ステップS3)。
位置情報照合部105は、専用線106aを介して、許可情報保持部106から、許可情報を取得する(ステップS4)。
位置情報照合部105は、取得した現在位置情報と許可情報を照合し、現在位置で、汎用デバッガーインターフェースの使用を許可するか否かを判断する(ステップS5)。
照合した結果、許可する場合(ステップS5が許可する)、位置情報照合部105は、専用線105aを介して、汎用デバッガーインターフェース104に使用許可信号を送信する。汎用デバッガーインターフェース104は、使用許可信号を受信し、外部からの入出力を有効化する(ステップS6)。
照合した結果、許可しない場合(ステップS5が許可しない)、位置情報照合部105は、専用線105aを介して、汎用デバッガーインターフェース104に使用不許可信号を送信する。汎用デバッガーインターフェース104は、使用不許可信号を受信し、外部からの入出力を無効化する(ステップS7)。
かかる構成によれば、汎用デバッガーの使用が許可された正規の場所のみ、汎用デバッガーインターフェースを有効化することで、汎用デバッガーによるソフトウェア開発動作を許可することが可能となる。これにより、許可されていない場所では、汎用デバッガーインターフェースが無効化となり、製品上の組込みソフトウェアに対するセキュリティを保つことができる。
また、特定のシステムLSI専用のデバッガーを開発する必要がなく、標準的な汎用デバッガーをそのまま用いることが可能となり、システム開発コストを削減することができる。
(実施の形態2)
図2は、発明の実施の形態におけるデバッグ装置を備えた情報処理半導体装置の構成を示すブロック図を示す。
情報処理装置200は、CPU101、メモリ102、位置情報取得部103、汎用デバッガーインターフェース204、位置情報照合部205、許可情報保持部106を備えている。CPU201とメモリ102と位置情報取得部103と汎用デバッガーインターフェース204は、内部バス107を介して互いに接続されている。また、位置情報取得部103と位置情報照合部205、位置情報保持部106と位置情報照合部205、汎用デバッガーインターフェース204と位置情報照合部205は、内部バス107とは異なる専用線で、それぞれ接続されている。さらに、本実施の形態においては、位置情報照合部205とCPU201が、内部バス107とは異なる専用線で、接続されている。
CPU201は、ソフトウェアによって様々な情報処理などを行う電子回路である。CPU201は、デバッグ許可状態とデバッグ不許可状態の2つの状態を有しており、デバッグ許可状態の場合、汎用デバッガー110からの実行停止信号を受信し(導通)、デバッグ不許可状態の場合、実行停止信号を受信しない(遮断)。例えば、実行停止信号は、割り込みであり、CPU201が、デバッグ不許可状態の場合、実行停止信号を割り込みマスクすることで実現可能である。また、実行停止信号は、特定のレジスタへの書き込みであってもよい。また、CPU201は、専用線105bを介して、位置情報照合部205から実行許可信号を受信した場合に、デバッグ許可状態とし、位置情報照合部205から実行不許可信号を受信した場合に、デバッグ不許可状態とする。図2では、単一のCPUで構成された例を示しているが、複数のCPUで構成されてもよい。
メモリ102は、ROM(Read Only Memory)111及びRAM(Random Access Memory)112を備えている。ROM111は、CPU201の動作を規定するコンピュータプログラムを記憶している。CPU201は、ROM111が格納するコンピュータプログラムを、必要に応じてRAM112に書き込みつつ、コンピュータプログラムが規定する処理を実行する。RAM112は、CPU201が処理を実行するのに伴って発生するデータを一時的に記憶する媒体としても機能する。ROM111には、フラッシュROMのように書き込みが可能で、電源を切っても記憶内容を保持できる不揮発性のメモリや記憶媒体も含まれる。RAM112には、電源を切ると記憶内容が保持されない揮発性のメモリや記憶媒体が含まれる。
位置情報取得部103は、情報処理装置200の現在位置情報を取得し、専用線103aを介して、位置情報照合部205に、取得した情報処理装置200の現在位置情報を提供する。位置情報取得部103は、例えば、GPS装置である。また、位置情報取得部103は、GPS機能を有する回路であってもよい。さらに、位置情報取得部103は、PlaceEngineを用いることで、室内において情報処理装置200の現在位置情報103aを取得することができる。
現在位置情報は、情報処理装置200が存在する緯度経度、Wi−Fi電波情報などの位置を示す情報である。
汎用デバッガーインターフェース204は、汎用デバッガー110が情報処理装置200に接続するためのインターフェースである。汎用デバッガー110は、汎用デバッガーインターフェース204を介して、情報処理装置200と、ソフトウェア解析のための信号やデータの入出力を行うことができる。汎用デバッガーインターフェース204は、汎用デバッガー110から実行停止信号を受信した場合に、CPU201へ実行停止信号を送信すると共に、専用線105aを介して、位置情報照合部205へ実行停止信号を送信する。
位置情報照合部205は、位置情報取得部103から受け取った情報処理装置200の現在位置情報と、許可情報保持部106が保持する許可情報とを照合し、現在位置で、汎用デバッガーの使用を許可するか否かを判断する。両者が一致すれば、位置情報照合部205は、専用線105bを介して、CPU201へ実行許可信号を送信する。なお、位置情報照合部205は、汎用デバッガーインターフェース204から接続信号または実行停止信号を受信した際に、この照合を行う。
許可情報保持部106は、1つ以上の許可情報を保持しており、専用線106aを介して、位置情報照合部205に、保持している許可情報を提供する。許可情報保持部106は、例えば、マスクROMやヒューズ、レジスタなどである。また、許可情報保持部106は、一つの回路であっても、また、DISPスイッチなどであってもよい。許可情報保持部106が保持する許可情報は、図3を用いて既に一例を説明した。
許可情報は、情報処理装置200に接続した汎用デバッガー110によるソフトウェア開発動作を許可する緯度経度、Wi−Fi電波情報などの位置を示す情報である。許可情報保持部106は、製造工程の過程で決定した位置情報を設定し、設定した位置情報を許可情報として使用することができる。
汎用デバッガー110は、汎用デバッガーインターフェース204を介して情報処理装置200と接続する。汎用デバッガー110は、汎用デバッガーソフトのソフトウェア停止の指示に従い、情報処理装置200へ実行停止信号(Break)を送信する。
実行停止信号は、汎用デバッガーインターフェース204が汎用デバッガー110から受信し、CPU201と位置情報照合部205に送信する。実行停止信号は、汎用デバッガーソフトが、情報処理装置200の上で動作するソフトウェアを解析するために、途中で動作を停止する際に送信する。なお、汎用デバッガーソフトは、汎用デバッガー110を制御するソフトウェアである。
以上の構成により、本発明において、汎用デバッガーの使用が許可された正規の場所のみ、CPUがデバッガーからの信号を受け付けることで、汎用デバッガーによるソフトウェア開発動作を実施することが可能となる。これにより、許可されていない場所では、CPUがデバッガーからの信号に従った動作を行なわないことから、製品上の組込みソフトウェアに対するセキュリティを保つことができる。
図5は、本実施の形態におけるデバッグ装置を備えた情報処理装置が、汎用デバッガーを接続した際の処理の一例を示す図である。まず、情報処理装置200は、電源ONにより起動し、処理を開始する。
汎用デバッガーインターフェース204は、汎用デバッガー110が情報処理装置200に接続するのを検知する(ステップS11)。
汎用デバッガーインターフェース204は、接続を検知すると(ステップS11がYes)、専用線105aを介して、位置情報照合部205に、接続信号を送信し、位置情報照合部205が、接続信号を受信する(ステップS12)。
位置情報照合部205は、専用線103aを介して、位置情報取得部103から、情報処理装置200の現在位置情報を取得する(ステップS13)。
位置情報照合部205は、専用線106aを介して、許可情報保持部106から、許可情報を取得する(ステップS14)。
位置情報照合部205は、取得した現在位置情報と許可情報を照合し、現在位置で、汎用デバッガーの使用を許可するか否かを判断する(ステップS15)。
照合した結果、許可する場合(ステップS15が許可する)、位置情報照合部105は、専用線105bを介して、CPU201に実行許可信号を送信する。CPU201は、実行許可信号を受信し、状態をデバッグ許可状態に更新する(ステップS16)。例えば、CPU201は、実行停止信号の割り込みマスクを解除する。
照合した結果、許可しない場合(ステップS15が許可しない)、位置情報照合部205は、専用線105bを介して、CPU201に実行不許可信号を送信する。CPU201は、実行不許可信号を受信し、状態をデバッグ不許可状態に更新する(ステップS20)。例えば、CPU201は、実行停止信号の割り込みマスクを設定する。
汎用デバッガーインターフェース204は、汎用デバッガー110が情報処理装置200に接続するのを検知する(ステップS11)。
汎用デバッガーインターフェース204は、切断を検知すると(ステップS17がYes)、専用線105aを介して、位置情報照合部205に、切断信号を送信し、位置情報照合部205は、切断信号を受信する(ステップS21)。位置情報照合部205は、専用線105bを介して、CPU201に実行不許可信号を送信する。CPU201は、実行不許可信号を受信し、状態をデバッグ不許可状態に更新する(ステップS20)。
汎用デバッガーインターフェース204は、接続を継続し(ステップS17がNo)、汎用デバッガー110から実行停止信号を受信するのを待つ(ステップS18がNo)。
実行停止信号を受信すると(ステップS18がYes)、汎用デバッガーインターフェース204は、位置情報照合部205とCPU201へ、実行停止信号を送信する。位置情報照合部205は、実行停止信号を受信し、ステップS13に遷移して、現在位置の照合を行う(ステップS19)。
かかる構成によれば、汎用デバッガーの使用が許可された正規の場所のみ、CPUがデバッガーからの信号を受け付けることで、汎用デバッガーによるソフトウェア開発動作を実施することが可能となる。これにより、許可されていない場所では、CPUがデバッガーからの信号に従った動作を行なわないことから、製品上の組込みソフトウェアに対するセキュリティを保つことができる。また、正規の場所で情報処理装置とシステムLSI専用デバッガーの接続および電源投入した後に、情報処理装置を他の場所に移動した場合でも、第三者のリバースエンジニアリング等を防止することができる。
また、特定のシステムLSI専用のデバッガーを開発する必要がなく、標準的な汎用デバッガーをそのまま用いることが可能となり、システム開発コストを削減することができる。
本発明にかかるデバッグ許可装置は、汎用デバッガーの使用が許可された正規の場所のみ汎用デバッガーによるソフトウェア開発動作を許可する機能を有し、システムLSIなどの組込み半導体装置などとして有用である。
100,200 情報処理装置
101,201 CPU
102 メモリ
103 位置情報取得部
104 汎用デバッガーインターフェース
105,205 位置情報照合部
106 許可情報保持部
107 内部バス
110 汎用デバッガー
111 ROM
112 RAM

Claims (5)

  1. CPU、メモリおよび汎用デバッガーインターフェースを備えた情報処理装置において、
    前記前記情報処理装置の現在位置情報を取得する位置情報取得手段と、
    汎用デバッガーの使用を許可する位置を示す許可情報を1つ以上保持する許可情報保持手段と、
    前記汎用デバッガーインターフェースと専用線で接続されており、前記汎用デバッガーインターフェースから通知を受けた際に、前記位置情報取得手段が取得した現在位置情報と前記許可情報保持手段が保持する許可情報を受け取り、前記現在位置情報と前記許可情報とを照合し、汎用デバッガーの使用を許可するか否かを判定する位置情報照合手段を備え、
    前記汎用デバッガーインターフェースは、前記位置情報照合手段による照合結果に基づいて、外部からの入出力を有効化または無効化することを特徴とするデバッグ許可装置。
  2. 前記汎用デバッガーインターフェースは、汎用デバッガーの接続を検知した際に、専用線を介して、前記位置情報照合手段に、接続信号を送信し、
    前記位置情報照合手段は、前記接続信号を受信した際に、前記現在位置情報と前記許可情報とを照合を行うことを特徴とする請求項1に記載のデバッグ許可装置。
  3. 前記汎用デバッガーインターフェースは、汎用デバッガーからの実行停止の要求を検知した際に、専用線を介して、前記位置情報照合手段に、実行停止信号を送信し、
    前記位置情報照合手段は、前記汎CPUと専用線で接続されており、前記実行停止信号を受信した際に、前記現在位置情報と前記許可情報とを照合を行い、
    前記CPUは、前記位置情報照合手段による照合結果に基づいて、前記実行停止信号を導通または遮断とすることを特徴とする請求項2に記載のデバッグ許可装置。
  4. 前記実行停止信号は、割込みであり、割り込みマスクの設定を変更することで導通または遮断することを特徴とする請求項3記載のデバッグ許可装置。
  5. 前記実行停止信号は、レジスタへの書き込みであり、レジスタの設定を変更することで導通または遮断することを特徴とする請求項2記載のデバッグ許可装置。
JP2009095807A 2009-04-10 2009-04-10 デバッグ許可装置 Pending JP2012128463A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009095807A JP2012128463A (ja) 2009-04-10 2009-04-10 デバッグ許可装置
PCT/JP2010/002566 WO2010116742A1 (ja) 2009-04-10 2010-04-08 情報処理装置及び集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095807A JP2012128463A (ja) 2009-04-10 2009-04-10 デバッグ許可装置

Publications (1)

Publication Number Publication Date
JP2012128463A true JP2012128463A (ja) 2012-07-05

Family

ID=42936036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095807A Pending JP2012128463A (ja) 2009-04-10 2009-04-10 デバッグ許可装置

Country Status (2)

Country Link
JP (1) JP2012128463A (ja)
WO (1) WO2010116742A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014059635A (ja) * 2012-09-14 2014-04-03 Fuji Electric Co Ltd 制御装置および制御装置のデータ漏洩防止方法
JP2020177467A (ja) * 2019-04-18 2020-10-29 キヤノン株式会社 情報処理装置、情報処理装置の制御方法およびプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190236A (ja) * 1996-01-10 1997-07-22 Canon Inc 情報処理方法及び装置及びシステム
JP2002341956A (ja) * 2001-05-21 2002-11-29 Sony Corp 情報処理半導体装置、デバッグ許可鍵装置および情報処理半導体システム
JP2007226276A (ja) * 2004-03-24 2007-09-06 Matsushita Electric Ind Co Ltd デバッグ許可装置システム
JP4814319B2 (ja) * 2006-04-24 2011-11-16 パナソニック株式会社 データ処理装置、方法、プログラム、集積回路、プログラム生成装置
JP2008171161A (ja) * 2007-01-11 2008-07-24 Nikon Corp コンピュータシステム

Also Published As

Publication number Publication date
WO2010116742A1 (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
US7730545B2 (en) Test access control for secure integrated circuits
EP2248063B1 (en) Method and apparatus for controlling system access during protected modes of operation
US8954804B2 (en) Secure boot circuit and method
US20070055803A1 (en) Method and apparatus for enforcing independence of processors on a single IC
US8176281B2 (en) Controlling access to an embedded memory of a microcontroller
JP2006309688A (ja) プロセッサ、メモリ、コンピュータシステム、システムlsiおよび認証方法
US11586779B2 (en) Embedded system and method
US8621195B2 (en) Disabling communication ports
CN111191214B (zh) 一种嵌入式处理器及数据保护方法
TW200305082A (en) Data processing system with peripheral access protection and method therefor
KR20100070027A (ko) 제이태그 인증 기능을 구비하는 장치 및 제이태그 인증방법
KR20180026719A (ko) 제어된 암호화 키 관리에 의한 소프트웨어 모듈들의 분리
JP4591163B2 (ja) バスアクセス制御装置
US20100017893A1 (en) System for Securing Register Space and Method of Securing the Same
EP1331600B1 (en) Memory card
CN101888627B (zh) 一种移动终端及保护其系统数据的方法
US20130318363A1 (en) Security system for code dump protection and method thereof
US7512761B2 (en) Programmable processor and methods thereof having memory access locking
JP2012128463A (ja) デバッグ許可装置
CN114287002A (zh) 用于控制对设备资源的访问的电子设备及其操作方法
JP2014109882A (ja) 情報処理装置、情報処理方法及びプログラム
JP2007109053A (ja) バスアクセス制御装置
US20230206368A1 (en) Disabling selected ip
CN112347432B (zh) 一种基于risc-v架构的嵌入式处理器中的程序保护方法及系统
CN111625811A (zh) 数据授权方法及装置