JP2007221081A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007221081A JP2007221081A JP2006071746A JP2006071746A JP2007221081A JP 2007221081 A JP2007221081 A JP 2007221081A JP 2006071746 A JP2006071746 A JP 2006071746A JP 2006071746 A JP2006071746 A JP 2006071746A JP 2007221081 A JP2007221081 A JP 2007221081A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- semiconductor device
- pad
- photoresist
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 複数の半導体基板を積層した半導体装置において、電極ピッチが微細な場合であっても、電極間の絶縁性を確保することができる半導体装置およびその製造方法を提供する。
【解決手段】
表面に第1の電子回路15が形成された第1の半導体基板2の裏面に前記第1の電子回路のI/Oパッド列3が露出するように溝5を設け、前記露出されたI/Oパッド3毎に電気的に接続された状態で金属柱8を形成し、前記溝5と前記金属柱8を取り囲むように絶縁膜9を形成し、表面に第2の電子回路が形成された第2の半導体基板11の前記第2の電子回路のI/Oパッド部12にはんだ部材14を形成し、前記金属柱8と前記はんだ部材14を利用して前記第1の電子回路のI/Oパッド3と前記第2の電子回路のI/Oパッド12とを相互に接続するものである。
【選択図】図1
【解決手段】
表面に第1の電子回路15が形成された第1の半導体基板2の裏面に前記第1の電子回路のI/Oパッド列3が露出するように溝5を設け、前記露出されたI/Oパッド3毎に電気的に接続された状態で金属柱8を形成し、前記溝5と前記金属柱8を取り囲むように絶縁膜9を形成し、表面に第2の電子回路が形成された第2の半導体基板11の前記第2の電子回路のI/Oパッド部12にはんだ部材14を形成し、前記金属柱8と前記はんだ部材14を利用して前記第1の電子回路のI/Oパッド3と前記第2の電子回路のI/Oパッド12とを相互に接続するものである。
【選択図】図1
Description
この発明は、複数の半導体装置の電極を相互に接続し、積層した半導体装置とその半導体装置の製造方法に関するものである。
二つ以上の半導体装置を積層し、一体化して一つの半導体装置として構成することは、高性能化や低消費電力化を実現するために重要である。既に、半導体装置を相互に接続するいくつかの技術が提案、あるいは開発されている。
まず、一つは、半導体装置間の電気的な接続をしなければならないことである。これには、シリコン(Si)基板表面の配線とワイヤボンディングによる方法とシリコン基板に貫通電極を設ける方法がある。後者の貫通電極を形成する方法には特筆すべきいくつかの利点がある。配線長が短くできる効果や、消費電力を低減できる効果と伝送速度が向上できる効果である。もう一つは、貫通電極を利用することにより、ワイヤボンディングのように半導体装置の外にワイヤを広げる必要がないので実装表面積を低減できる(例えば、特許文献1参照)。特に接合された高速半導体装置間のデータ伝送速度を高めることができることは最も重要な特長でもある。
貫通電極を用いて半導体装置を積層する特許文献1の構成を図28に示す。図29を用いてその半導体装置の製造方法を説明する。
図29(a)は、半導体基板101の電子回路部102の周辺部に配置されたI/Oパッド103を持った第1の半導体装置100を示す。図29(b)は、図29(a)のAA線の断面図を示す。はんだボール106は、第1の半導体装置100の貫通電極105の先端に搭載されている。はんだボール106の直径は通常70μmから700μmである。第1の半導体装置100の貫通電極105の位置に対応して、第2の半導体装置108には、I/Oパッド109が配置されている。
第1の半導体装置100のはんだボール106を第2の半導体装置108のI/Oパッド109に接触させて、はんだボール106を溶融させて第2の半導体装置108に第1の半導体装置100を積層し、はんだボール106を固化させて電気的に接続する。これを繰り返し多段に積層しプリント基板110に実装したのが、図28である。
まず、一つは、半導体装置間の電気的な接続をしなければならないことである。これには、シリコン(Si)基板表面の配線とワイヤボンディングによる方法とシリコン基板に貫通電極を設ける方法がある。後者の貫通電極を形成する方法には特筆すべきいくつかの利点がある。配線長が短くできる効果や、消費電力を低減できる効果と伝送速度が向上できる効果である。もう一つは、貫通電極を利用することにより、ワイヤボンディングのように半導体装置の外にワイヤを広げる必要がないので実装表面積を低減できる(例えば、特許文献1参照)。特に接合された高速半導体装置間のデータ伝送速度を高めることができることは最も重要な特長でもある。
貫通電極を用いて半導体装置を積層する特許文献1の構成を図28に示す。図29を用いてその半導体装置の製造方法を説明する。
図29(a)は、半導体基板101の電子回路部102の周辺部に配置されたI/Oパッド103を持った第1の半導体装置100を示す。図29(b)は、図29(a)のAA線の断面図を示す。はんだボール106は、第1の半導体装置100の貫通電極105の先端に搭載されている。はんだボール106の直径は通常70μmから700μmである。第1の半導体装置100の貫通電極105の位置に対応して、第2の半導体装置108には、I/Oパッド109が配置されている。
第1の半導体装置100のはんだボール106を第2の半導体装置108のI/Oパッド109に接触させて、はんだボール106を溶融させて第2の半導体装置108に第1の半導体装置100を積層し、はんだボール106を固化させて電気的に接続する。これを繰り返し多段に積層しプリント基板110に実装したのが、図28である。
従来の半導体装置においては、貫通電極ピッチは、貫通電極間の絶縁性を確保するために、はんだボール径よりも大きくなければならない。例えば、はんだボール径が200μmであれば、貫通電極間のピッチ、すなわちI/Oパッド間隔は少なくとも220μm以上が必要となる。このため、I/Oパッド間隔が50μm以下のものには適用することは困難であるという課題があった。
この発明は、I/Oパッド間隔が50μm以下の微細な場合であっても電極間の絶縁性を確保することができる半導体装置およびその製造方法を提供することを目的としている。
上記課題を解決するために、この発明に係る半導体装置及びその製造方法においては、第1の電子回路が形成された第1の半導体基板の裏面に前記第1の電子回路のI/Oパッド列が露出するように溝を設け、前記露出されたI/Oパッド毎に電気的に接続された状態で金属柱を形成し、さらに前記溝と前記金属柱を取り囲むように絶縁層を形成し、さらに第2の電子回路が形成された第2の半導体基板の電子回路のI/Oパッドにはんだ部材を形成して、前記金属柱と前記はんだ部材を利用して前記第1の電子回路のI/Oパッドと前記第2の電子回路のI/Oパッドとを相互に接続したものである。
この発明によれば、半導体基板の裏面に金属柱を形成し、樹脂で周囲を囲われた状態ではんだ部材を溶融し金属柱と接合するためはんだ部材が広がらず、I/Oパッド間隔が50μm以下であっても高い絶縁性を確保できる。
この発明の実施の形態を実施例にもとづき図面を参照して説明する。
実施の形態1.
図1は、この発明の実施の形態1における半導体装置の断面図を示している。
図1において、第1の半導体装置1のシリコン(Si)基板2の表面にはI/Oパッド3が設けられ、さらにSi基板2の表面に絶縁膜4が形成されている。Si基板2の裏面にSi基板をエッチングして溝5が形成され、SiO2層を開口してI/Oパッド3の裏面にバリアメタル層とシード層との複合金属層7が形成され、複合金属層7を介してそれぞれCu(銅)金属柱8が形成されている。溝5とCu金属柱8の表面にはCu金属柱8の先端部8aを除いて絶縁層9が形成されている。第2の半導体装置10のSi基板11の表面にはI/Oパッド12が、また絶縁膜13が形成されている。I/Oパッド12には、それぞれ、はんだ部材14が設けられ、Cu金属柱8と接合されている。
実施の形態1.
図1は、この発明の実施の形態1における半導体装置の断面図を示している。
図1において、第1の半導体装置1のシリコン(Si)基板2の表面にはI/Oパッド3が設けられ、さらにSi基板2の表面に絶縁膜4が形成されている。Si基板2の裏面にSi基板をエッチングして溝5が形成され、SiO2層を開口してI/Oパッド3の裏面にバリアメタル層とシード層との複合金属層7が形成され、複合金属層7を介してそれぞれCu(銅)金属柱8が形成されている。溝5とCu金属柱8の表面にはCu金属柱8の先端部8aを除いて絶縁層9が形成されている。第2の半導体装置10のSi基板11の表面にはI/Oパッド12が、また絶縁膜13が形成されている。I/Oパッド12には、それぞれ、はんだ部材14が設けられ、Cu金属柱8と接合されている。
次に、実施の形態1における半導体装置の製造方法について、図2から図26を参照して説明する。第1の半導体装置および第2の半導体装置はそれぞれ違った方法で準備する。図2は、実施の形態1に使用する半導体装置1の表面斜視図を示す。図2において、半導体装置1のSi基板2には、電子回路部15とその周辺部に配置されたI/Oパッド3があり、AA線は図3以降で説明するための断面を表す。図3は、実施の形態1に使用する半導体装置1の断面図を示す。
図4から図26は、実施の形態1における半導体装置の製造方法の工程を説明する断面図を示す。図4から図19は、第1の半導体装置のCuを使った金属柱の製造方法について説明し、図20から図23は、第2の半導体装置のはんだペーストの製造方法について説明し、さらに、図24から図27は、第1の半導体装置と第2の半導体装置とを接合し、積層する製造方法について説明する。
図4から図26は、実施の形態1における半導体装置の製造方法の工程を説明する断面図を示す。図4から図19は、第1の半導体装置のCuを使った金属柱の製造方法について説明し、図20から図23は、第2の半導体装置のはんだペーストの製造方法について説明し、さらに、図24から図27は、第1の半導体装置と第2の半導体装置とを接合し、積層する製造方法について説明する。
まず、第一の工程では、図3に示す第1の半導体装置1の第1の電子回路15とI/Oパッド3が形成されたSi基板2の表面に支持基板16を接着材(図示せず)により貼り付ける。支持基板16としては、Si基板、ガラス基板、樹脂基板あるいはエポキシ樹脂やプラスチックテープが利用できる。図4に、第一の工程後の半導体装置1の断面図を示す。
第二の工程では、Si基板2の裏面を所定の厚さまで研削、研磨する。Si基板の厚さは、おおよそ5μmから500μmの範囲で調整される。図5に、第二の工程後の半導体装置1の断面図を示す。
第三の工程では、研削、研磨された第1のSi基板2の裏面に第1のフォトレジスト17を塗布し、写真製版技術により少なくともひとつ以上の複数のI/Oパッド3に亘って溝形状の開口18が形成される。図6は第1のフォトレジストの形状を示す半導体装置1の斜視図である。図7に、第三の工程後の半導体装置1の断面図を示す。
第四の工程では、ウエットエッチングにより第1のSi基板2に溝5が形成される。図8(a)に、第四の工程後の半導体装置1の断面図を示す。図8(b)に、第四の工程後の半導体装置1のBB線部の断面図を示す。
第五の工程では、第1のフォトレジスト17を除去する。図9(a)に、第五の工程後の半導体装置1の断面図を示す。図9(b)に、第五の工程後の半導体装置1のBB線部の断面図を示す。
第六の工程では、第2のフォトレジスト19をSi基板2の裏面に塗布し、写真製版技術により、個々のI/Oパッド3に対応して第2のフォトレジスト19を開口20する。図10(a)に、第六の工程後の半導体装置1の断面図を示す。図10(b)に、第六の工程後の半導体装置1のBB線部の断面図を示す。
第七の工程では、ウエットエッチングあるいはプラズマによるドライエッチングにより、第2のフォトレジスト19の開口20のSiO2層6が、I/Oパッド3に達するまでエッチングされ、開口部が形成される。図11(a)に、第七の工程後の半導体装置1の断面図を示す。図11(b)に、第七の工程後の半導体装置1のBB線部の断面図を示す。
第八の工程では、第2のフォトレジスト19を除去し、バリアメタル層とシード層との複合金属層7がSi基板2の裏面に形成される。通常、Ta、Ti、TaN、あるいはTiNがバリアメタル層として使用される。また、Cuがシード層として使用され、複合金属層7とされる。これらそれぞれの厚みは、厳密性は要求されないが、おおよそ10nmから100nmである。図12(a)に、第八の工程後の半導体装置1の断面図を示す。図12(b)に、第八の工程後の半導体装置1のBB線部の断面図を示す。
第九の工程では、第3のフォトレジスト21を塗布し、写真製版技術により、個々のI/Oパッド3に対応して、第3のフォトレジスト21が開口22される。図13(a)に、第九の工程後の半導体装置1の断面図を示す。図13(b)に、第九の工程後の半導体装置1のBB線部の断面図を示す。
第十の工程では、第3のフォトレジスト21の開口部22にめっき法により、金属を充填して金属柱8が形成される。通常は、金属柱の材料としてCuが利用される。この際、Cu金属柱8の高さは、第1のSi基板2の裏面の高さより高く設定されている。図14(a)に、第十の工程後の半導体装置1の断面図を示す。図14(b)に、第十の工程後の半導体装置1のBB線部の断面図を示す。
第十一の工程では、第3のフォトレジスト21が除去される。図15(a)に、第十一の工程後の半導体装置1の断面図を示す。図15(b)に、第十一の工程後の半導体装置1のBB線部の断面図を示す。
第十二の工程では、I/Oパッド3とCu金属柱8の接合部を除いて、バリアメタル層とシード層との複合金属層7がエッチングされる。図16に、第十二の工程後の半導体装置1の断面図を示す。
第十三の工程では、第1のSi基板2の裏面部の全体に亘って、絶縁層9がおおよそ0.5μmから10μmの範囲で形成される。通常は、プラズマあるいは熱化学気相成長法(Thermal CVD)を利用して、絶縁層9としては、SiO2層あるいはSiNx層が形成される。図17に、第十三の工程後の半導体装置1の断面図を示す。
第十四の工程では、第1のSi基板2の裏面の溝部に、Cu金属柱8を取り囲むように絶縁材料23が充填される。次に、Cu金属柱8の先端部8aが露出するまで、第1のSi基板2の裏面が研磨される。絶縁材料23としては、例えば、フォトレジスト、エポキシ樹脂あるいは高分子材料が適している。図18に、第十四の工程後の半導体装置1の断面図を示す。
第十五の工程では、前工程で充填された絶縁材料23が除去される。これで、第1の半導体装置1の準備が完了した。図19に、第十五の工程後の半導体装置1の断面図を示す。
次に、第2の半導体装置10の準備について図20から図23を用いて説明する。図20は、第2の半導体装置10の断面図である。
第十六の工程では、第2のSi基板11の表面すなわち電子回路面(図示せず)側に第4のフォトレジスト24が塗布される。第4のフォトレジスト24の厚さは、おおよそ20μmあるいはそれ以上あればよい。図21に、第十六の工程後の半導体装置10の断面図を示す。
第十六の工程では、第2のSi基板11の表面すなわち電子回路面(図示せず)側に第4のフォトレジスト24が塗布される。第4のフォトレジスト24の厚さは、おおよそ20μmあるいはそれ以上あればよい。図21に、第十六の工程後の半導体装置10の断面図を示す。
第十七の工程では、写真製版技術によりそれぞれのI/Oパッド部12の第4のフォトレジスト24が開口25される。図22に、第十七の工程後の半導体装置10の断面図を示す。
第十八の工程では、第4のフォトレジスト24の開口部25には例えば印刷法を利用して、はんだ部材14が充填される。はんだ部材14としては、Cu、Ag、Ni等を含む金属が利用される。これで、第2の半導体装置10の準備が完了した。図23に、第十八の工程後の半導体装置10の断面図を示す。
続いて、第1の半導体装置1と第2の半導体装置10とを接合し、積層する製造方法について図24から図27を用いて説明する。
図24に示すように、二つの半導体装置を接合するために第1のSi基板2と第2のSi基板11は所定の位置合わせがされる。この際、位置合わせ装置が利用できる。
第十九の工程では、第1のSi基板2のCu金属柱8の延長上には、第2のSi基板11のはんだ部材14が来るように位置合わせされて、第1のSi基板2は第2のSi基板11の上に、Cu金属柱8とはんだ部材14が接触するように載せられる。第2のSi基板11のはんだ部材14が溶融するように加熱され、Cu金属柱8と溶融されたはんだ部材14が接合される。その後、冷却することにより、第1のSi基板2と第2のSi基板11との接合が完了する。図25に、第十九の工程後の半導体装置1の断面図を示す。
図24に示すように、二つの半導体装置を接合するために第1のSi基板2と第2のSi基板11は所定の位置合わせがされる。この際、位置合わせ装置が利用できる。
第十九の工程では、第1のSi基板2のCu金属柱8の延長上には、第2のSi基板11のはんだ部材14が来るように位置合わせされて、第1のSi基板2は第2のSi基板11の上に、Cu金属柱8とはんだ部材14が接触するように載せられる。第2のSi基板11のはんだ部材14が溶融するように加熱され、Cu金属柱8と溶融されたはんだ部材14が接合される。その後、冷却することにより、第1のSi基板2と第2のSi基板11との接合が完了する。図25に、第十九の工程後の半導体装置1の断面図を示す。
第二十の工程では、第2のSi基板2の第4のフォトレジスト24が除去される。図26に、第二十の工程後の半導体装置1の断面図を示す。
第二十一の工程では、第1のSi基板2に取り付けられた支持基板16を除去する。これで、第1の半導体装置1と第2の半導体装置10の積層が完了する。図27に、この第二十一の工程での断面図を示す。しかし、第4のフォトレジスト24は必ずしも除去する必要はない。ここでは、Cu電極柱8は外から見えないけれども、Cu電極柱8を保護する役目を果たす。また、支持基板16も必ずしも除去する必要はない。
上記実施の形態1では、第十六工程ではフォトレジストを用いたが代わりに充填材として、SOG(Spin on Glass)のSiO2やエポキシ樹脂のような材料を用いてもよく、開口部の形成、はんだ部材の充填と接合方法については第十七工程から第十八工程と同様である。Cu電極柱8が、この充填材とSi基板/SiO2層側壁に囲まれたキャビティ中に存在することになり、すなわち誘電率が1の空気に囲まれていることになり、寄生容量による結合が少ないため、結果的にクロストークが最小になることから、半導体装置の性能を向上させることになる。
上記実施の形態1では、第2のSi基板2を薄くしない場合について説明したが、半導体装置の要求に応じて薄くしてもよい。第4のフォトレジスト24を塗布する前に、研磨により薄くすればよい。
上記実施の形態1に使用する支持基板16は、Siやガラスのような硬い基板であっても樹脂フイルムのような可とう性のある基板であってもよい。
上記実施の形態1では、半導体基板として、Si基板を使用する場合について説明したが、他の材料の基板、例えば、化合物半導体であるGaAs、InP等の基板についても同様の効果が期待できる。なお、図中同一符号は同一または相当部分を示す。
1 第1の半導体装置
2 第1のSi基板
3 第1の電子回路のI/Oパッド
5 溝
7 複合金属層
8 Cu金属柱
9 絶縁層
10 第2の半導体装置
11 第2のSi基板
12 第2の電子回路のI/Oパッド
14 はんだ部材
16 支持基板
17 第1のフォトレジスト
19 第2のフォトレジスト
21 第3のフォトレジスト
24 第4のフォトレジスト
2 第1のSi基板
3 第1の電子回路のI/Oパッド
5 溝
7 複合金属層
8 Cu金属柱
9 絶縁層
10 第2の半導体装置
11 第2のSi基板
12 第2の電子回路のI/Oパッド
14 はんだ部材
16 支持基板
17 第1のフォトレジスト
19 第2のフォトレジスト
21 第3のフォトレジスト
24 第4のフォトレジスト
Claims (3)
- 表面に第1の電子回路が形成された第1の半導体基板と、
前記第1の半導体基板の裏面に前記第1の電子回路のI/Oパッド列が露出するように設けられた溝と、
前記露出されたI/Oパッド毎に電気的に接続された状態で形成された金属柱と、
前記溝と前記金属柱を取り囲むように形成された絶縁層と、
表面に第2の電子回路が形成された第2の半導体基板と、
前記第2の電子回路のI/Oパッド部に形成されたはんだ部材と、
を具備し、
前記金属柱と前記はんだ部材を利用して前記第1の電子回路のI/Oパッドと前記第2の電子回路のI/Oパッドとを相互に接続することを特徴とする半導体装置。 - 金属柱がCuであることを特徴とする請求項1に記載の半導体装置。
- 第1の半導体基板の第1の電子回路が形成された表面に支持基板を貼り付けた後、前記第1の電子回路が形成されていない前記第1の半導体基板の裏面を研削および研磨し、前記第1の半導体基板の厚さを初期の厚さより薄くする工程と、
前記第1の半導体基板の裏面に第1のフォトレジストを塗布し、前記第1の電子回路のI/Oパッド列と対面した位置に前記第1の電子回路のI/Oパッド幅よりも狭い幅を有する溝状の孔を前記第1のフォトレジストに形成する工程、
前記第1の電子回路のI/Oパッド下部のSiO2層が露出するまで前記第1の半導体基板に溝をウエットエッチングにより形成する工程と、
前記第1のフォトレジストを除去した後、第2のフォトレジストを塗布し、さらに前記第1の電子回路のI/Oパッド個々に前記第2のフォトレジストに開口部を形成する工程と、
前記第1の電子回路のI/Oパッドが露出するまでエッチングにより前記SiO2層に前記第1の電子回路のI/Oパッド個々に開口部を形成する工程と、
前記第2のフォトレジストを除去した後、バリア金属層とシード金属層とからなる複合金属層を形成する工程と、
第3のフォトレジストを塗布し、前記第1の電子回路のI/Oパッド個々に前記第3のフォトレジストに孔を形成し、めっきにより金属柱を形成する工程と、
前記第3のフォトレジストを除去した後、前記第1の電子回路のI/Oパッド部を除き前記複合金属層をエッチングにより除去し、さらに化学気相成長法による絶縁層を形成する工程と、
前記絶縁層を介して前記第1の半導体基板の溝に前記金属柱を取り囲むように樹脂で充填し、前記樹脂の表面を研削し、金属柱の先端部を露出し、前記樹脂を除去する工程と、
第2の半導体基板表面に第4のフォトレジストを塗布、前記第2の半導体基板に形成された第2の電子回路のI/Oパッド部の前記第4のフォトレジストに孔を形成して、はんだ部材を形成する工程と、
前記金属柱の先端と前記はんだ部材を近接し、前記はんだ部材を溶融させて前記第1の電子回路のI/Oパッドと前記第2の電子回路のI/Oパッドとを接続する工程と、
前記第4のフォトレジストを除去する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071746A JP2007221081A (ja) | 2006-02-17 | 2006-02-17 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006071746A JP2007221081A (ja) | 2006-02-17 | 2006-02-17 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007221081A true JP2007221081A (ja) | 2007-08-30 |
Family
ID=38497990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006071746A Pending JP2007221081A (ja) | 2006-02-17 | 2006-02-17 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007221081A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194249A (ja) * | 2008-02-15 | 2009-08-27 | Honda Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
-
2006
- 2006-02-17 JP JP2006071746A patent/JP2007221081A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009194249A (ja) * | 2008-02-15 | 2009-08-27 | Honda Motor Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7691672B2 (en) | Substrate treating method and method of manufacturing semiconductor apparatus | |
TWI566351B (zh) | 半導體裝置及其製作方法 | |
TWI270968B (en) | Electronic device and method of manufacturing same | |
JP5615936B2 (ja) | パネルベースのリードフレームパッケージング方法及び装置 | |
US20010027011A1 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
KR101531097B1 (ko) | 인터포저 기판 및 이의 제조방법 | |
US20080164575A1 (en) | Method for manufacturing a three-dimensional semiconductor device and a wafer used therein | |
JP6051359B2 (ja) | コア付きインダクタ素子およびその製造方法 | |
KR20030084707A (ko) | 반도체 장치 및 그 제조 방법 | |
US20100207218A1 (en) | Electronic component device, and method of manufacturing the same | |
JP2007157844A (ja) | 半導体装置、および半導体装置の製造方法 | |
US8390013B2 (en) | Semiconductor package structure and fabricating method of semiconductor package structure | |
TW201906021A (zh) | 半導體封裝結構及其製造方法 | |
JP2009302453A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2019007082A1 (zh) | 一种芯片封装方法 | |
JP7201296B2 (ja) | 半導体装置およびその製造方法 | |
JP2012129269A (ja) | コア付きインダクタ素子およびその製造方法 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
CN102224579B (zh) | 半导体装置及电子设备 | |
JP2007221081A (ja) | 半導体装置およびその製造方法 | |
KR20050030148A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP2009111063A (ja) | 貫通電極形成方法及び半導体チップ | |
US20110220403A1 (en) | Side packaged type printed circuit board | |
CN106971982A (zh) | 再分布层结构、半导体衬底结构、半导体封装结构、芯片结构及其制造方法 |