JP2007220222A - 半導体メモリ試験装置及び半導体メモリ試験方法 - Google Patents
半導体メモリ試験装置及び半導体メモリ試験方法 Download PDFInfo
- Publication number
- JP2007220222A JP2007220222A JP2006040276A JP2006040276A JP2007220222A JP 2007220222 A JP2007220222 A JP 2007220222A JP 2006040276 A JP2006040276 A JP 2006040276A JP 2006040276 A JP2006040276 A JP 2006040276A JP 2007220222 A JP2007220222 A JP 2007220222A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor memory
- memory
- stored
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】フラッシュメモリ1の後工程試験を行う前に、各メモリ30は、パターンデータをアドレスデータとして用いて、各フラッシュメモリ1に記憶されたチップコード、不良ブロック情報等のデータを記憶する。フラッシュメモリ1の後工程試験を行った後に、各メモリ30は、パターンデータをアドレスデータとして用いて、記憶したこれらのデータを読み出す。選択回路32は、書込み制御回路31の制御により、各メモリ30から読み出されたこれらのデータを選択する。書込み制御回路31は、パターン発生器11から発生されたフラッシュメモリ1を指定する情報を含む制御信号に基づいて、選択回路32を制御し、また、制御信号で指定されたフラッシュメモリ1に接続されているリレー33をドライバ16側へ切り替える。
【選択図】図1
Description
10 テスタバス
11 パターン発生器
12 アドレス変換回路
13 データセレクタ
14,15 波形フォーマッタ
16,17 ドライバ
18 アナログコンパレータ
19 ディジタルコンパレータ
30 メモリ
31 書込み制御回路
32 選択回路
33 リレー
100 半導体メモリ試験装置
Claims (6)
- 複数の半導体メモリの試験を行う半導体メモリ試験装置であって、
パターンデータと半導体メモリを指定する情報を含む制御信号とを発生するパターン発生器と、
各半導体メモリに対応して設けられ、試験後の半導体メモリへ書き込むデータを記憶し、パターンデータをアドレスデータとして用いて、記憶したデータを読み出す記憶手段と、
制御信号に基づいて、各半導体メモリへのデータの書込みを制御する制御手段とを備え、
半導体メモリの試験後に、前記記憶手段に記憶したデータを半導体メモリへ書き込むことを特徴とする半導体メモリ試験装置。 - 前記記憶手段は、半導体メモリの試験前に、パターンデータをアドレスデータとして用いて、対応する半導体メモリに記憶されたデータを記憶することを特徴とする請求項1に記載の半導体メモリ試験装置。
- 前記パターン発生器が、複数の半導体メモリを指定する情報を含む制御信号を発生し、
1つ又は複数の記憶手段に記憶した同じデータを、複数の半導体メモリへ同時に書き込むことを特徴とする請求項1に記載の半導体メモリ試験装置。 - 複数の半導体メモリの試験を行う半導体メモリ試験方法であって、
試験後の半導体メモリへ書き込むデータを記憶する記憶手段を、各半導体メモリに対応して設け、
半導体メモリの試験後に、パターンデータをアドレスデータとして用いて、各記憶手段からデータを読み出し、
半導体メモリを指定する情報を含む制御信号に基づいて、各半導体メモリへのデータの書込みを制御して、
記憶手段に記憶したデータを半導体メモリへ書き込むことを特徴とする半導体メモリ試験方法。 - 半導体メモリの試験前に、パターンデータをアドレスデータとして用いて、各半導体メモリに記憶されたデータを各記憶手段に記憶することを特徴とする請求項4に記載の半導体メモリ試験方法。
- 制御信号で複数の半導体メモリを指定し、1つ又は複数の記憶手段に記憶した同じデータを、複数の半導体メモリへ同時に書き込むことを特徴とする請求項4に記載の半導体メモリ試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040276A JP4808037B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体メモリ試験装置及び半導体メモリ試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006040276A JP4808037B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体メモリ試験装置及び半導体メモリ試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007220222A true JP2007220222A (ja) | 2007-08-30 |
JP4808037B2 JP4808037B2 (ja) | 2011-11-02 |
Family
ID=38497327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006040276A Active JP4808037B2 (ja) | 2006-02-17 | 2006-02-17 | 半導体メモリ試験装置及び半導体メモリ試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4808037B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319493A (ja) * | 2000-05-02 | 2001-11-16 | Advantest Corp | メモリ試験方法・メモリ試験装置 |
JP2002083499A (ja) * | 2000-06-21 | 2002-03-22 | Advantest Corp | データ書込装置、データ書込方法、試験装置、及び試験方法 |
WO2003052767A1 (fr) * | 2001-11-15 | 2003-06-26 | Advantest Corporation | Appareil destine a tester des semi-conducteurs |
JP2004061368A (ja) * | 2002-07-30 | 2004-02-26 | Ando Electric Co Ltd | 半導体集積回路試験装置及び方法 |
-
2006
- 2006-02-17 JP JP2006040276A patent/JP4808037B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319493A (ja) * | 2000-05-02 | 2001-11-16 | Advantest Corp | メモリ試験方法・メモリ試験装置 |
JP2002083499A (ja) * | 2000-06-21 | 2002-03-22 | Advantest Corp | データ書込装置、データ書込方法、試験装置、及び試験方法 |
WO2003052767A1 (fr) * | 2001-11-15 | 2003-06-26 | Advantest Corporation | Appareil destine a tester des semi-conducteurs |
JP2004061368A (ja) * | 2002-07-30 | 2004-02-26 | Ando Electric Co Ltd | 半導体集積回路試験装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4808037B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20060092755A1 (en) | Semiconductor test apparatus and control method therefor | |
US7661043B2 (en) | Test apparatus, and method of manufacturing semiconductor memory | |
WO2005091305A1 (ja) | 試験装置及び試験方法 | |
US7010732B2 (en) | Built-in test support for an integrated circuit | |
JPWO2008020555A1 (ja) | 試験装置、および試験方法 | |
JPH10170607A (ja) | 半導体デバイスのテスト装置 | |
US7240256B2 (en) | Semiconductor memory test apparatus and method for address generation for defect analysis | |
KR19980032494A (ko) | 메모리 시험장치 | |
JP4808037B2 (ja) | 半導体メモリ試験装置及び半導体メモリ試験方法 | |
US8010851B2 (en) | Testing module, testing apparatus and testing method | |
JP4486383B2 (ja) | パターン発生器、及び試験装置 | |
KR101203412B1 (ko) | 시험 장치 및 시험 방법 | |
KR100939199B1 (ko) | 시험 장치, 시험 방법, 프로그램, 및 기록 매체 | |
US7779313B2 (en) | Testing apparatus and testing method | |
JP4153884B2 (ja) | 試験装置及び試験方法 | |
US20090248347A1 (en) | Testing module, testing apparatus and testing method | |
JP4664535B2 (ja) | 半導体デバイス試験装置 | |
JP4679428B2 (ja) | 試験装置および試験方法 | |
JP2007184069A (ja) | メモリ検査装置 | |
JPWO2008139606A1 (ja) | 試験装置 | |
US7426669B2 (en) | Circuit arrangement and method for driving electronic chips | |
JP2005345239A (ja) | Icテスタ | |
JP4863764B2 (ja) | 半導体試験装置 | |
JP2009222581A (ja) | 半導体試験装置 | |
JP2009180588A (ja) | 制御システム及び半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080807 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110728 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110816 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4808037 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |