JP2007213657A - 復調テーブル、復調装置および方法、プログラム、並びに記録媒体 - Google Patents

Abstract

【課題】挿入パターンに対する制限をより少なくして、最小ランの連続を所定の回数に制限することができるようにする。
【解決手段】基本規則逆変換パターン処理部31は、データのDSVを制御することで符号のDSVを制御することができる逆変換パターンを有し、チャネルビット列化部21が出力するチャネルビット列に含まれる偶奇性保存符号パターンを、対応する偶奇性保存データパターンに逆変換する。特定規則逆変換パターン処理部32は、チャネルビット列化部21が出力するチャネルビット列に含まれる偶奇性保存違反符号パターンを、対応する偶奇性保存違反データパターンに逆変換する。逆変換パターン決定部33は、基本規則逆変換パターン処理部31または特定規則逆変換パターン処理部32の出力のいずれかを選択する。本発明は例えば光ディスクを再生する場合に利用することができる。
【選択図】図３

Description

本発明は、復調テーブル、復調装置および方法、プログラム、並びに記録媒体に関し、特に挿入パターンに対して制限を加えることなく、最小ランの連続を所定の回数に制限することができるようにする復調テーブル、復調装置および方法、プログラム、並びに記録媒体に関する。

データを所定の伝送路に伝送したり、または例えば磁気ディスク、光ディスク、光磁気ディスク等の記録媒体に記録する際、伝送路や記録媒体に適するように、データの変調が行われる。このような変調方法の１つとして、ブロック符号が知られている。ブロック符号とは、データ列をｍ×ｉビットからなる単位（以下データ語という）にブロック化し、このデータ語を適当な符号則に従って、ｎ×ｉビットからなる符号語に変換するものである。そしてこの符号は、ｉ＝１のときには固定長符号となり、またｉが複数個選べるとき、すなわち、１乃至ｉmax（最大のｉ）の範囲の所定のｉを選択して変換したときには可変長符号となる。このブロック符号化された符号は可変長符号（d,k;m,n;r）と表される。

ここでｉは拘束長と称され、ｉmaxはｒ（最大拘束長）となる。またｄは、例えば、連続する“１”の間に入る“０”の最小連続個数、すなわち“０”の最小ランを示し、ｋは連続する“１”の間に入る“０”の最大連続個数、すなわち“０”の最大ランを示している。

ところで上述のようにして得られる符号語を、光ディスクや光磁気ディスク等に記録する場合、例えばコンパクトディスク(CD)やミニディスク(MD)（登録商標）では、可変長符号列より、“１”を反転とし、“０”を無反転とするNRZI(NonReturn to Zero Inverted)変調を行い、NRZI変調された可変長符号(以下、記録波形列と称する)に基づき、記録が行なわれている。これはマークエッジ記録と称される。これに対して、ISO規格の3.5inch・230MB容量の光磁気ディスク等では、記録変調された符号列が、NRZI変調されずにそのまま記録される。これはマークポジション記録と称される。現在のように高記録密度化された記録メディアでは、マークエッジ記録が多く用いられている。

記録波形列の最小反転間隔をＴminとし、最大反転間隔をＴmaxとするとき、線速方向に高密度記録を行うためには、最小反転間隔Ｔminは長い方が、即ち最小ランｄは大きい方が良く、またクロックの再生の面からは、最大反転間隔Ｔmaxは短い方が、即ち最大ランｋは小さい方が望ましい。またオーバーライト特性を考慮する場合にはＴmax/Ｔminは小さい方が望ましい。さらには、JitterやS/Nの点から検出窓幅Ｔw=m/nが大きいことが重要になるなど、メディアの条件と照らし合わせながら種々の変調方法が提案され、実用化されている。

ここで具体的に、光ディスク、磁気ディスク、または光磁気ディスク等において、提案されたり、あるいは実際に使用されている変調方式をあげてみる。CDやMDで用いられるEFM符号((2,10;8,17;1)とも表記される)やDVD（Digital Versatile Disc）で用いられる8-16符号((2,10;1,2;1)とも表記される)、そしてPD(120mm650MB容量)で用いられるRLL(2,7)((2,7;m,n;r)とも表記される)は、最小ランd=2のRLL符号である。また、MD−DATA２あるいはISO規格の3.5inchMO(640MB容量)で用いられるRLL(1,7)((1,7;2,3;r)とも表記される)は、最小ランｄ＝１のRLL符号である。この他、現在開発研究されている、記録密度の高い光ディスクや光磁気ディスク等の記録再生ディスク装置においては、最小マークの大きさや、変換効率のバランスの取れた、最小ランｄ＝１のRLL符号（Run Length Limited code）がよく用いられている。

可変長のRLL(1,7)符号の変調テーブルは、例えば以下のようなテーブルである。
＜表１＞
RLL(1,7) : (d,k;m,n;r) = (1,7;2,3;2)
データパターン 符号パターン
ｉ＝１ 11 00x
10 010
01 10x
ｉ＝２ 0011 000 00x
0010 000 010
0001 100 00x
0000 100 010

ここで変調テーブル内の記号ｘは、次に続くチャネルビットが“０”であるときに“１”とされ、また次に続くチャネルビットが“１”であるときに“０”とされる。最大拘束長ｒは２である。

可変長RLL(1,7)のパラメータは(1,7;2,3,2)であり、記録波形列のビット間隔をＴとすると、(ｄ＋１)Ｔで表される最小反転間隔Ｔminは２(=1+1)Ｔとなる。データ列のビット間隔をＴdataとすると、この(m/n)×２で表される最小反転間隔Ｔminは1.33(=(2/3)×2)Ｔdataとなる。また(ｋ＋１)Ｔで表される最大反転間隔Ｔmaxは、Ｔmax = ８(=7+1)Ｔ(=(m/n)×８Ｔdata = (2/3)×８Ｔdata = 5.33Ｔdata) である。さらに検出窓幅Ｔwは(m/n)×Ｔdataで表され、その値は、Ｔw = 0.67(=2/3)Ｔdata となる。

ところで、表１のRLL(1,7)による変調を行ったチャネルビット列においては、発生頻度としてはＴminである２Ｔが一番多く、以下、３Ｔ，４Ｔ，５Ｔ，６Ｔ，…の順に多い。そして最小ラン（Ｔmin）である２Ｔが繰り返した場合、即ちエッジ情報が早い周期で多く発生することは、クロック再生には有利となる場合が多い。

ところが、例えば光ディスクの記録再生において、さらに記録線密度を高くしていった場合、最小ランは、エラーが発生しやすい部位となる。なぜなら、ディスク再生時において、最小ランの波形出力は、他のランよりも小さく、例えばデフォーカスやタンジェンシャル・チルト等による影響を受けやすいからである。またさらに、高記録線密度における、最小マークの連続した記録再生は、ノイズ等の外乱の影響も受けやすく、従ってデータ再生誤りを起こしやすくなる。この時のデータ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。

高線密度にデータを記録再生する場合の安定化のためには、最小ランの連続を制限することが効果的である。

一方、記録媒体へのデータの記録、あるいはデータの伝送の際には、記録媒体あるいは伝送路に適した符号化変調が行われるが、これら変調符号に低域成分が含まれていると、例えば、ディスク装置のサーボ制御におけるトラッキングエラーなどの、各種のエラー信号に変動が生じ易くなったり、あるいはジッターが発生し易くなったりする。従って変調符号は、低域成分がなるべく抑制されている方が望ましい。

低域成分を抑制する方法として、DSV(Digital Sum Value)制御がある。DSVとは、チャネルビット列をNRZI化（すなわちレベル符号化）して記録符号列とし、そのビット列（データのシンボル）の“１”を「＋１」、“０”を「−１」として、符号を加算していったときのその総和を意味する。DSVは記録符号列の低域成分の目安となる。DSVの正負のゆれの絶対値を小さくすること、すなわちDSV制御を行うことは、記録符号列の直流成分を除き、低域成分を抑制することになる。

前記表１に示した、可変長RLL(1,7)テーブルによる変調符号は、DSV制御が行われていない。このような場合のDSV制御は、変調後の符号化列（チャネルビット列）において、所定の間隔でDSV計算を行い、所定のDSV制御ビットを符号化列（チャネルビット列）内に挿入することで、実現される（例えば、特許文献１）。

チャネルビット列内に挿入するDSV制御ビット数は、最小ランｄによって決まる。ｄ＝１の時、最小ランを守るように、符号語内の任意の位置にDSV制御ビットを挿入する場合、必要なビット数は２(＝ｄ＋1)チャネルビットである。また最大ランを守るように、符号語内の任意の位置にDSV制御ビットを挿入する場合に必要となるビット数は４(＝2×(ｄ＋1))チャネルビットである。これらよりも少ないチャネルビットでDSV制御を行うと、挟まれる前後のパターンによって、DSV制御できない場合が発生する。

(d,k;m,n) = (1,7;2,3)であるRLL(1,7)符号において、前記DSV制御ビットを、変換率と合わせて、データに換算すると、
４チャネルビット×２／３ ＝ ８／３ ＝ ２．６７データ相当（2.67 Ｔdata）
になる。

ところでDSV制御ビットは、基本的には冗長ビットである。従って符号変換の効率から考えれば、DSV制御ビットはなるべく少ないほうが良い。

またさらに、挿入されるDSV制御ビットによって、最小ランｄおよび最大ランｋは、変化しないほうが良い。(d,k)が変化すると、記録再生特性に影響を及ぼしてしまうからである。

ただし、実際のRLL符号においては、最小ランは記録再生特性への影響が大きいために、必ず守られる必要があるが、最大ランについては必ずしも守られてはいない。場合によっては最大ランを破るパターンを同期パターンに用いるフォーマットも存在する。例えば、DVD（Digital Versatile Disk）の8-16符号における最大ランは11Ｔだが、同期パターン部分において最大ランを超える14Ｔを与え、同期パターンの検出能力を上げている。

以上を踏まえて本発明者等は、(d,k)=(1,7)で、さらに高記録密度に対応した変調方式として、表２の1,7PP符号を先に提案した（例えば、特許文献２参照）。
＜表２＞
1,7PP : (d,k;m,n;r) = (1,7;2,3;4)
データパターン 符号パターン
11 *0*
10 001
01 010

0011 010 100
0010 010 000
0001 000 100

000011 000 100 100
000010 000 100 000
000001 010 100 100
000000 010 100 000

110111 001 000 000(next010)
00001000 000 100 100 100
00000000 010 100 100 100

if xx1 then *0* = 000
xx0 then *0* = 101
=============================
Sync & Termination
#01 001 000 000 001 000 000 001 (24 channel bits)
# = 0 not terminate case
# = 1 terminate case

Termination table
00 000
0000 010 100

110111 001 000 000(next010):
When next channel bits are '010',
convert '11 01 11' to '001 000 000'.

表２の変調テーブルは、変換パターンとして、それがないと変換処理ができない基礎パターン（（11）から（000000）までのデータパターンよりなる変換パターン）、それがなくても変換処理は可能であるが、それを行うことによって、より効果的な変換処理が実現する置換パターン（（110111），（00001000），（00000000）のデータパターンよりなる変換パターン）、および、データ列を任意の位置で終端させるための終端パターン（（00），（0000）のデータパターンよりなる変換パターン）を有している。

また、表２は、最小ランｄ＝１、最大ランｋ＝７で、基礎パターンの要素に不確定符号（＊で表される符号）を含んでいる。不確定符号は、直前および直後の符号語列の如何によらず、最小ランｄと最大ランｋを守るように、“０”か“１”に決定される。すなわち表２において、変換する２データパターンが（11）であったとき、その直前の符号語列（チャネルビット列）によって、“000”または“101”の符号パターンが選択され、そのいずれかに変換される。例えば、直前の符号語列の１チャネルビットが“１”である場合、最小ランｄを守るために、データパターン（11）は、符号パターン“000”に変換され、直前の符号語列の１チャネルビットが“０”である場合、最大ランｋが守られるように、データパターン（11）は、符号パターン“101”に変換される。

表２の変調テーブルの基礎パターンは可変長構造を有している。すなわち、拘束長ｉ＝１における基礎パターンは、必要数の４つ（2^m = 2^2 = 4）よりも少ない３つ（*0*，001，010の３つ）で構成されている。その結果、データ列を変換する際に、拘束長ｉ＝１だけでは変換できないデータ列が存在することになる。結局、表２において、全てのデータ列を変換するには（変調テーブルとして成り立つためには）、拘束長ｉ＝３までの基礎パターンを参照する必要がある。

また、表２の変調テーブルは、最小ランｄの連続を制限する置換パターンを持っているため、データパターンが（110111）である場合、さらに後ろに続く符号語列が参照され、それが“010”であるとき、この６データパターン符号パターン“001 000 000”に置き換えられる。また、このデータパターンは、後ろに続く符号語列が“010”以外である場合、２データ単位（（11），（01），（11））で符号パターンに変換されるので、符号語“*0* 010 *0*”に変換される。これによって、データを変換した符号語列は、最小ランの連続が制限され、最大でも６回までの最小ラン繰り返しとなる。

そして表２の変調テーブルは、最大拘束長ｒ＝４である。拘束長ｉ＝４の変換パターンは、最大ランｋ＝７を実現するための、置換パターン（最大ラン保証パターン）で構成されている。すなわち、データパターン（00001000）は、符号パターン“000 100 100 100”に変換され、データパターン（00000000）は、符号パターン“010 100 100 100”に変換されるように構成されている。そしてこの場合においても、最小ランｄ＝１は守られている。

さらに表２は、同期パターンを挟むために、データ列の任意の位置において終端させる場合、データ列が（00）または（0000）で終端位置となる際には、終端パターンが用いられる。挿入される同期パターンは、先頭の１符号語が終端パターン使用識別ビットとなっており、終端パターンが用いられた時は、直後の同期パターン列の先頭符号語が“１”となる。また終端パターンが用いられなかった時は、“０”となる。なお、表２における同期パターンは、上述の終端パターン使用識別ビットと、同期パターン検出のために、最大ランｋ＝７を超えるｋ＝８の符号パターンを２回繰り返し、合計24符号語で構成してある。

ところで表２の変換パターンは、データパターンの要素としての「１」の個数を２で割った時の余りと、変換される符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一（対応するいずれの要素も「１」の個数が奇数または偶数）となるような変換規則を持っている。例えば、変換パターンのうちのデータパターン（000001）は、“010 100 100”の符号パターンに対応しているが、それぞれの要素としての「１」の個数は、データパターンでは１個、対応する符号パターンでは３個であり、どちらも２で割ったときの余りが１（奇数）で一致している。同様にして、変換パターンのうちのデータパターン（000000）は、“010 100 000”の符号パターンに対応しているが、それぞれ「１」の個数は、データパターンでは０個、対応する符号パターンでは２個であり、どちらも２で割ったときの余りが０（偶数）で一致している。

次に、DSV制御を行う方法について述べる。表１のRLL(1,7)符号のような、変調テーブルにDSV制御が行われていない場合における従来のDSV制御は、例えば、データ列を変調した後、変調後のチャネルビット列に、所定の間隔で、DSV制御ビットを少なくとも（ｄ＋１）ビットだけ付加することで行われた。表２のような変調テーブルにおいても、従来と同様にDSV制御を行うことができるが、表２における、データパターンと符号パターンの関係を生かして、さらに効率良くDSV制御を行うことができる。即ち、変調テーブルが、データパターンの要素としての「１」の個数と符号パターンの要素としての「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一となるような変換規則を持っている時、前記のようにチャネルビット列内に、「反転」を表す“１”、あるいは「非反転」を表す“０”のDSV制御ビットを挿入することは、データビット列内に、「反転」するならば（１）の、「非反転」ならば（０）の、それぞれDSV制御ビットを挿入することと等価となる。

例えば表２において、データ変換する３ビットが（001）と続いたときに、その後ろにおいてDSV制御ビットを挾むものとすると、データは、（001−x）（xは１ビットで、「０」又は「１」）となる。ここでｘに「０」を与えれば、表２の変調テーブルで、
データパターン 符号パターン
0010 010 000
の変換が行われ、また、「１」を与えれば、
データパターン 符号パターン
0011 010 100
の変換が行われる。符号語列をNRZI化して、レベル符号列を生成すると、これらは
データパターン 符号パターン レベル符号列
0010 010 000 011111
0011 010 100 011000
となり、レベル符号列の最後の３ビットが相互に反転している。このことは、DSV制御ビットｘの（１）と（０）を選択することによって、データ列内においても、DSV制御が行えることを意味する。

DSV制御による冗長度を考えると、データ列内の１ビットでDSV制御を行うということは、チャネルビット列で表現すれば、表２の変換率(m:n=2:3)より、1.5チャネルビットでDSV制御を行っていることに相当する。一方、表１のようなRLL(1,7)テーブルにおいてDSV制御を行うためには、チャネルビット列においてDSV制御を行う必要があるが、この時最小ランを守るためには、少なくとも２チャネルビットが必要であり、表２のDSV制御と比較すると、冗長度がより大きくなってしまう。換言すれば、表２のテーブル構造を持つ時、データ列内でDSV制御を行うことで、効率よくDSV制御を行うことができる。

本出願人は、表２の1,7PP符号の変換テーブル(変調テーブル)に対する逆変換テーブル（復調テーブル）として、次の表３を提案した（例えば、特許文献２）。

＜表３＞
1,7PP_DEM : (d,k;m,n;r) = (1,7;2,3;4)
符号語列 復調データ列
符号パターン データパターン
ｉ＝１ 101 11
000 11
001 10
010 01

ｉ＝２ 010 100 0011
010 000(not 100) 0010
000 100 0001

ｉ＝３ 000 100 100 000011
000 100 000(not 100) 000010
010 100 100 000001
010 100 000(not 100) 000000

ｉ＝３:Prohibit Repeated Minimum Transition Runlength
001 000 000(not 100) 110111

ｉ＝４:limits k to 7
000 100 100 100 00001000
010 100 100 100 00000000

表３の逆変換テーブルでは、例えば拘束長ｉの大きい方から順に入力符号語列との一致比較・変換をすることで復調処理が行われ、元のデータ列を得ることができる。この、表３の逆変換テーブルは、最小ランの連続を６回までに制限するように、拘束長ｉ＝３において、置換パターンで１つの最小ラン連続制限パターン（逆変換パターン）を持っている。また同期パターンは、上記表２に示されている通りであり、同期パターンが検出された位置を基準として、表３にあるような逆変換テーブルに従って、復調処理が行われる。

以上のように、本出願人は、(d,k)=(1,7)の最小ランと最大ランを持った、高記録密度に対応した表２の変調テーブルと、その変調テーブルに対する表３の復調テーブルを提案した。表３の復調テーブルは、高密度光ディスクである、Blu-ray Disc ReWritable ver1.0（登録商標）におけるフォーマットとして採用されている。

そして、今後さらなる高記録密度に対して、具体的に例えば、高密度光ディスクに対するさらなる高密度規格に対して、変復調方式においても、さらに安定したシステムが要求されている。

その際、既に商品化されている Blu-ray Disc ReWritable ver1.0 に対し、従来の (1,7)PP符号と同様なテーブルの構成で、より安定したシステムを実現する復調方式が実現すれば、従来の設計技術を流用することができることより、ハードウエア設計時の設計リスクを低減することができる。

さらに、従来の (1,7)PP符号テーブルを全て含んだ復調構成とすれば、従来の(1,7)PP符号によって変調され、記録されたデータの復調を行うことも可能となる。

ところで、特許文献２に対応した同期パターンは、例えば特許文献３にも示されているが、これによると、同期パターンとして、#01 010 000 000 010 000 000 010(24 channel bits)が与えられ、さらに、複数種類の同期パターンを持ち、これを識別するために６符号語が与えられている。具体的には、例えば次の７種類が与えられている。

#01 010 000 000 010 000 000 010 000 001 (30 channel bits)
000 100
001 001
010 000
010 010
100 001
101 000
# = 0 not terminate case
# = 1 terminate case

Termination table
00 000
0000 010 100

特開平6−197024号公報 特開平11−346154号公報 特開2000−68846号公報

ところで、上記7種類の同期パターンのうち、最後の符号語が“１”である場合は、後続の符号パターンによって最大で６回の最小ラン連続が発生し得る。今、最小ランの連続を表２の６回からさらに少なくするとき、最後の符号語が“１”である場合を発生しないようにしなければならず、具体的に例えば、同期パターンの最後の符号語として“０”を与える必要があった。すなわち同期パターンの種類に制限を与える必要があった。

以上のように、RLL符号を高線密度にディスクに記録再生する場合、最小ランｄの連続したパターンがあると、長いエラーが発生し易かった。また(1,7;2,3)符号においてDSV制御を行うには冗長ビットを挟む必要があり、なるべくこの冗長ビットを少なくする必要があった。そして、このような状況から開発された、最小ランd=1のRLL符号(d,k;m,n)=(1,7;2,3)において、最小ランの連続する回数を制限し、さらに最小ラン及び最大ランを守りながら、効率の良い制御ビットでDSV制御を行うことができる等の特徴を持つ1,7PP符号に対し、さらに安定した符号列を発生する変調テーブルに対応した復調テーブル、及び復調装置が望まれた。具体的に例えば、エッジシフトによるエラーの発生を、さらに少なくする復調方式が要求された。

そしてこの場合、ハードウエア共通化のためと従来との再生互換のために、さらにハードウエア設計を容易にするために、従来の1,7PPテーブルを含み、かつ同様なテーブル構成であることが望まれた。

本発明は、このような状況に鑑みてなされたものであり、基本構成を1,7PP符号と同様にした上で、従来1,7PP符号と再生互換性を考慮し、さらに、最小ランの連続する回数を、従来よりもさらに減らすようにし、記録再生時における、長いエラーの発生を改善するような復調テーブルを提供するものである。そして挿入パターンに対する制限をより少なくして、最小ランの連続を所定の回数に制限することができるようにし、より広範にシステムフォーマットに対応することができるようにするものである。

本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調テーブルにおいて、基本符号語長がｎビットの基礎符号からなる符号パターンを、基本データ長がｍビットの基礎データからなる対応するデータパターンに逆変換する逆変換パターンを有する第１のテーブルと、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている最小ラン連続制限パターンの符号パターンを、対応するデータパターンに逆変換する逆変換パターンを有する第２のテーブルとを備え、前記第１のテーブルの逆変換パターンは、偶奇性保存パターンであり、前記第２のテーブルの逆変換パターンのうちの少なくとも１つは、偶奇性保存違反パターンである復調テーブルである。

前記偶奇性保存違反パターンは直前の符号に応じて逆変換されることができる。

前記偶奇性保存違反パターンは、前記逆変換パターンの規則とは独立に決定された同期パターンが挿入された直後において用いられることができる。

前記同期パターンは、同期位置を特定するためのパターンに加えて、複数種類の同期パターンから識別するための識別ビットをさらに有することができる。

前記第１のテーブルは、前記最大ランをＭ（Ｍ＞０）に制限するために、符号パターンを対応するデータパターンに逆変換する偶奇性保存パターンからなる逆変換パターンをさらに有することができる。

ｄ＝１，ｋ＝７，ｍ＝２，ｎ＝３であり、前記最小ランの連続が５回以下に制限されていることができる。

最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調装置において、偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換手段と、偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換手段と、前記第１の逆変換手段により逆変換されたデータパターンと、前記第２の逆変換手段により逆変換されたデータパターンのいずれかを選択する選択手段とを備える復調装置である。

入力された符号列から前記第１のテーブルの逆変換パターンを検出する第１の検出手段と、入力された符号列から前記第２のテーブルの逆変換パターンを検出する第２の検出手段とをさらに備え、前記選択手段は、前記第１の検出手段と前記第２の検出手段の検出結果に基づいて、前記データパターンを選択することができる。

前記第２の検出手段は、前記偶奇性保存違反符号パターンと、その直前の符号を検出することができる。

前記第１のテーブルは、基礎パターン、前記最大ランを制限するための最大ラン制限パターン、および最小ランの連続を制限する最小ラン連続制限パターンを有し、前記第２のテーブルの前記偶奇性保存違反パターンは、最小ランの連続を制限する最小ラン連続制限パターンとすることができる。

前記選択手段は、最小単位の基礎符号パターンとそれに対応付けられた基礎データパターンに従って変換されたデータ列を選択することができる。

前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段をさらに備えることができる。

入力された信号から前記符号語列を作成する符号語列化手段をさらに備えることができる。

入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段をさらに備えることができる。

最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調方法、プログラムおよび記録媒体において、偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換ステップと、偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換ステップと、前記第１の逆変換ステップの処理により逆変換されたデータパターンと、前記第２の逆変換ステップの処理により逆変換されたデータパターンのいずれかを選択する選択ステップとを備える復調方法、プログラムおよび記録媒体である。

本発明の側面においては、基本符号語長がｎビットの基礎符号からなる符号パターンを、基本データ長がｍビットの基礎データからなる対応するデータパターンに逆変換する逆変換パターンを有する第１のテーブルと、最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている最小ラン連続制限パターンの符号パターンを、対応するデータパターンに逆変換する逆変換パターンを有する第２のテーブルとが設けられ、第１のテーブルの逆変換パターンは、偶奇性保存パターンとされ、第２のテーブルの逆変換パターンのうちの少なくとも１つは、偶奇性保存違反パターンとされる。

また本発明の他の側面においては、偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分が、対応するデータパターンに逆変換され、偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分が、対応するデータパターンに逆変換される。第１のテーブルと第２のテーブルに従って逆変換されたデータパターンのいずれかが選択される。

本発明の側面によれば、データ記録再生時のエラー伝搬を、より少なくすることができ、その結果、高線密度記録再生により適するようになる。また、本発明の側面によれば、データ列内におけるDSV制御が可能となる。さらに本発明の側面によれば、挿入パターンに対する制限をより少なくして、最小ランの連続を所定の回数に制限することができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書または図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書または図面に記載されていることを確認するためのものである。従って、明細書または図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調テーブルにおいて、基本符号語長がｎビットの基礎符号からなる符号パターンを、基本データ長がｍビットの基礎データからなる対応するデータパターンに逆変換する逆変換パターン(例えば、表４の符号パターン“101”乃至“010 100 000”と、それに対応するデータパターン(11)乃至(000000)までの逆変換パターン)を有する第１のテーブルと、前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている最小ラン連続制限パターンの符号パターンを、対応するデータパターンに逆変換する逆変換パターン(例えば、表４の“001 000 000”から“000 010 000 000 101”までの符号パターンと、それに対応する(110111)から(1001110111)までのデータパターンからなる逆変換パターン)を有する第２のテーブルとを備え、前記第１のテーブルの逆変換パターンは、偶奇性保存パターンであり、前記第２のテーブルの逆変換パターンのうちの少なくとも１つは、偶奇性保存違反パターン(例えば、表４の符号パターン“010 000 000 101”と、それに対応するデータパターン(01110111))である復調テーブル(例えば、表４の復調テーブル)である。

前記第１のテーブルは、前記最大ランをＭ（Ｍ＞０）に制限するために、符号パターンを対応するデータパターンに逆変換する偶奇性保存パターンからなる逆変換パターン(例えば、表４の符号パターン“000 100 100 100”,“010 100 100 100”と、それに対応するデータパターン(00001000),(00000000))をさらに有することができる。

また本発明の他の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調装置において、偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換手段(例えば、図５の逆変換テーブル92A乃至92D、最小ラン連続制限逆変換テーブル82A,82B)と、偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換手段(例えば、図５の特定規則逆変換テーブル72)と、前記第１の逆変換手段により逆変換されたデータパターンと、前記第２の逆変換手段により逆変換されたデータパターンのいずれかを選択する選択手段(例えば、図５の逆変換パターン決定部33)とを備える復調装置(例えば、図１の変調装置１)である。

入力された符号列から前記第１のテーブルの逆変換パターンを検出する第１の検出手段(例えば、図５の逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81)と、入力された符号列から前記第２のテーブルの逆変換パターンを検出する第２の検出手段(例えば、図５の特定規則逆変換パターン検出部71)とをさらに備え、前記選択手段は、前記第１の検出手段と前記第２の検出手段の検出結果に基づいて、前記データパターンを選択することができる。

前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段(例えば、図５のデータビット取出部24)をさらに備えることができる。

入力された信号から前記符号語列を作成する符号語列化手段(例えば、図５のchな練るビット列化部21)をさらに備えることができる。

入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段(例えば、図５の同期パターン検出処理部22)をさらに備えることができる。

入力された符号列から前記第１のテーブルの逆変換パターンを検出する第１の検出手段(例えば、図5の逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81)と、入力された符号列から前記第２のテーブルの逆変換パターンを検出する第２の検出手段(例えば、図5の特定規則逆変換パターン検出部71)とをさらに備え、前記選択手段は、前記第１の検出手段と前記第２の検出手段の検出結果に基づいて、前記データパターンを選択することができる。

また本発明の他の側面は、最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調方法において、偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換ステップ(例えば、図６のステップS7)と、偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換ステップ(例えば、図６のステップS6)と、前記第１の逆変換ステップにより逆変換されたデータパターンと、前記第２の逆変換ステップにより逆変換されたデータパターンのいずれかを選択する選択ステップ(例えば、図６のステップS8)とを備える復調方法(例えば、図６の復調方法)である。

以下、本発明の実施の形態について説明する。以後、変換前のデータ列を、(000011)のように（ ）で区切って表し、変換後のチャネルビット列を、“000 100 100”のように“ ”で区切って表す。また、本明細書において、最小ランｄ＝１、最大ランｋ＝７、かつ変換率(m:n)=(2:3)である可変長符号であり、さらに、最小ランの連続する回数を制限し、かつ、最小ラン及び最大ランを守りながら、効率の良いDSV制御ビットで、完全なDSV制御を行う変換テーブルを持つ符号を、1,7PP符号（PP:Parity-preserve Prohibit-repeated-minimum-transition-runlength)と呼んでいる。

表４は、本発明の逆変換テーブル(復調テーブル)の実施の形態を表す。

＜表４＞ 1,7PP-rmtr5_DEM RLL(1,7;2,3;5)
channel bits data bits
符号パターン データパターン
ｉ＝１ 101 11
000 11
001 10
010 01

ｉ＝２ 010 100 0011
010 000(not 100) 0010
000 100 0001

ｉ＝３ 000 100 100 000011
000 100 000(not 100) 000010
010 100 100 000001
010 100 000(not 100) 000000

ｉ＝４ : limits k to 7
000 100 100 100 00001000
010 100 100 100 00000000

Prohibit Repeated Minimum Transition Runlength
ｉ＝３ 001 000 000(not 100) 110111
ｉ＝４ (pre1)010 000 000 101 01110111
ｉ＝５ 101 010 000 000 101 1001110111
000 010 000 000 101 1001110111
-----------------------------
Sync & Termination
#01 010 000 000 010 000 000 010 yyy yyy (30 cbits = SY_24 cbits + ID_6 cbits)
# = 0 not terminate case
# = 1 terminate case

Termination table
channel bits data bits
符号パターン データパターン
ｉ＝１ 000 00
ｉ＝２ 010 100 0000

なお、本明細書において、データパターンを符号パターンに変換する場合を変換すると表現し、逆に符号パターンをデータパターンに変換する場合を逆変換すると表現する。そして、データパターンを符号パターンに変換する変換パターンが記述されているテーブルを変調テーブル（変換テーブル）と表現し、符号パターンをデータパターンに変換する変換パターン（逆変換パターン）が記述されているテーブルを復調テーブル（逆変換テーブル）という。ただし、逆変換を便宜上単に変換という場合もある。

表４の逆変換テーブルは、可変長符号（d,k;m,n;r)=(1,7;2,3;5）である1,7PP符号で、最小ランの連続を５回までに制限することのできる符号語列に対して、データ復調を行う逆変換テーブルである。

表４の逆変換テーブルは、1,7PP符号でありさらに、基本構成が表３と同様でありながら、最小ランの連続を制限する逆変換パターンを複数通り持っている。即ち、表４の逆変換テーブルは、逆変換パターンとして、それがないと逆変換処理ができない基礎パターン（“101”から“010 100 000”までの符号パターンと、それに対応する(11)から(000000)までのデータパターンからなる逆変換パターン）を有する基礎テーブル、それがなくても逆変換処理は可能であるが、それを行うことによって、より効果的な逆変換処理が実現する逆変換パターン（“000 100 100 100”から“000 010 000 000 101”までの符号パターンと、それに対応する（00001000）から(1001110111)までのデータパターンからなる逆変換パターン）を有する置換テーブル、および、符号を任意の位置で終端させるための逆変換パターン（“000”,“010 100”の符号パターンと、それに対応する(00),(0000)のデータパターンからなる逆変換パターン）を有する終端テーブルを含んでいる。表４のそれぞれの符号パターンは、対応する（表４において右側に示されている）データパターンに逆変換される。

置換テーブルの逆変換パターンは、最大ランを制限する逆変換パターンと、最小ランの連続を制限する逆変換パターンとで構成される。なお、以下においては、置換テーブルの逆変換パターンは置換パターン、終端テーブルの逆変換パターンは終端パターンとも称する。

表４は、最小ランｄ＝１、最大ランｋ＝７で、基礎パターンの要素に、変調テーブルにおいて不確定符号(＊を含む符号)であったパターンを持つ。不確定符号は、直前および直後の符号語列の如何によらず、最小ランｄと最大ランｋを守るように、“０”か“１”に決定されている。すなわち表４において、変換する３符号語“101”と“000”は、いずれも対応する同一のデータパターン(11)に変換される。

表４の逆変換テーブルは可変長構造を有しているので、基礎パターンはｉ＝１からｉ＝３までを持つ。基礎パターンでは、それぞれの拘束長ｉにおいて、符号列が符号パターンと一致したとき、その部分が対応するデータパターンに変換（逆変換）され、復調データ列として出力される。

なお、拘束長ｉ＝２の符号パターン“010 000(not 100)”の(not 100)は、直後の符号が“100”でないとき変換が行われることを意味する。他の符号パターンにおいても同様である。

また、表４の逆変換テーブルは、拘束長ｉ＝３において、最小ランｄの連続を制限する置換パターンを持っている。符号列の９符号語が、“001 000 000”であり、さらに続く３符号語が“100”以外であったとき、その符号パターンはデータパターン(110111)に変換される。この変換は、符号列の９符号語が、“001 000 000”であり、さらに続く３符号語が“010”であったとき、その符号パターンはデータパターン(110111)に変換されるとしても等価である。

表４の逆変換テーブルはさらに、拘束長ｉ＝５において、最小ランｄの連続を制限する置換パターンを別途持っている。すなわち、変調テーブルにおいて、変換するRLL規則を守り、かつ最小ランの連続を所定回数に制限するように不確定符号“＄”が与えられていた符号パターン“$0$ 010 000 000 101”に対応する符号パターンを有している。具体的には、15符号語“101 010 000 000 101”と“000 010 000 000 101”からなる符号パターンは、いずれも対応する同一のデータパターン(1001110111)に変換される。

さらに、表４の逆変換テーブルは、拘束長ｉ＝４において、最小ランｄの連続を制限する置換パターンを別途持っている。符号語列が同期パターンを含めた符号語列である場合、符号列の12符号語が、“010 000 000 101”であり、さらに直前の符号語が“１”であったとき、その符号パターンはデータパターン(01110111)に変換される。

従って、表４は、最小ランｄの連続を制限する置換パターンとして拘束長ｉ＝３、拘束長ｉ＝４、そして拘束長ｉ＝５の３つを持っている。その構成から、この３つの最小ランｄの連続を制限する置換パターンには優先順位をつけることができ、拘束長ｉ＝３、拘束長ｉ＝５、そして拘束長ｉ＝４の順となっている。このとき優先度のもっとも低い、拘束長ｉ＝４の置換処理が行われるのは、結局、同期パターンが挿入された位置において、同期パターンの最後の符号語が“１”であり、その直後が“010 000 000 101”となる場合に限られる。

なお、符号パターン“(pre1)010 000 000 101”の(pre1)は、直前の符号が“１”であるとき、変換が行われることを意味する。

表４の逆変換テーブルは、拘束長ｉ＝４のパターンにおいて、最大ランｋ＝７を実現するための置換パターン（最大ラン補償パターン）を持っている。すなわち、符号列の12符号語が、“000 100 100 100”であったとき、その符号パターンはデータパターン(00001000)に変換される。また、符号列の12符号語が、“010 100 100 100”であったとき、その符号パターンはデータパターン(00000000)に変換される。

さらに表４は、同期パターンを挟むために、終端パターンを持っており、直後に挿入されている同期パターン列の、先頭の１符号語を、終端パターン使用識別情報として処理が行われる。直後の同期パターン列の先頭符号語が“１”であるとき、終端パターンを用いて復調データ列として変換され、また直後の同期パターン列の先頭符号語が“０”であるとき、終端パターン以外を用いて復調データ列として変換される。

ところで表４の変換パターンは、データパターンの「１」）の個数を２で割った時の余りと、変換される符号パターンの「１」の個数を２で割った時の余りが、どちらも１あるいは０で同一（対応するいずれのパターンも、「１」の個数が奇数または偶数）となるような変換規則を持っている。例えば、変換パターンのうちの“010 100 100 100”の符号パターン（偶奇性保存符号パターン）は、(000001)のデータパターン（偶奇性保存データパターン）に対応しているが、それぞれのパターンの「１」の個数は、符号パターンでは３個、対応するデータパターンでは１個であり、どちらも２で割ったときの余りが１（奇数）で一致している。同様にして、変換パターンのうちの“010 100 000”の符号パターン（偶奇性保存符号パターン）は、(000000)のデータパターン（偶奇性保存データパターン）に対応しているが、それぞれ“１”の個数は、符号パターンでは２個、対応するデータパターンでは０個であり、どちらも２で割ったときの余りが０（偶数）で一致している。即ち、これらのパターンは、偶奇性が保存されている偶奇性保存パターン（偶奇性保存符号パターンと偶奇性保存データパターン）である。

各変換パターンにおける符号パターンとデータパターンは、DSV極性が保存されているので、変調時、データパターンにおいて、冗長ビットとしてDSV制御ビットを１ビット挿入し、このDSV制御ビットが（１）である時、DSV制御ビット部分を含むデータ列をチャネルビット列に変換し、NRZI化して記録符号列を作成すると、“１”と“０”の極性が反転する。また上記DSV制御ビットが（０）である時、DSV制御ビット部分を含むデータ列をチャネルビット列に変換し、NRZI化して記録符号列を作成すると、極性は反転しない。すなわち、表４のようなDSV極性が保存された変換テーブルは、データ列内に冗長ビットとして挿入された１ビットによって、これをデータ変換しNRZI化した後の極性を変えることが出来るので、データ列内でDSV制御が出来ることになる。したがってこの復調テーブルは、原則として、データのDSVを制御することで符号のDSVを制御することができる逆変換パターン（基本規則逆変換パターン）で構成される規則（基本規則）を有するテーブルである。

一方表４は、拘束長ｉ＝４の最小ランｄの連続を制限する置換パターンについては、“010 000 000 101”の符号パターン（偶奇性保存違反符号パターン）に対し、(01110111)のデータパターン（偶奇性保存違反データパターン）が対応している。この符号パターンの“１”の個数を２で割った時の余りと、変換されるデータパターンの（１）の個数を２で割った時の余りが、１（奇数）と０（偶数）で一致していないので、この変換パターンは偶奇性保存違反パターン（偶奇性保存違反符号パターンと偶奇性保存違反データパターン）である。したがってこの復調テーブルは、データのDSVを制御することで符号のDSVを制御することができない逆変換パターン（特定規則逆変換パターン）で構成される規則（特定規則）を一部に持ったテーブルである。

本発明の実施の形態においては、DSV制御を行うことができない拘束長ｉ＝４の最小ランｄの連続を制限する置換パターンの出現位置が、同期パターンの直後に限定されるようにしてある。

ところで、同期パターンは30チャネルビットであり、符号パターン“010 000 000 101”は12チャネルビットであるので、合計のチャネルビット数は42となる。42チャネルビットは、データビットに換算すると28ビットとなる（42 × （変換率）＝ 42 × ２/３ ＝ 28）。そこで、データ列内で28データおき以上の間隔で１ビットのDSV制御ビットが挿入される（DSV区間が28ビット以上とされる）ようにする。これにより、偶奇性保存違反パターンによる影響を避けることができる。よって表４においては、28データ＋１DSV制御ビットが、偶奇性保存違反パターンによる影響がない最小値である。DSV区間をこれ以上の間隔（例えば、45＋１DSV）とすれば、DSV制御は通常通り行うことができる。

即ち表４は、データに対して挿入されるパターン（30ビットの同期パターン）と偶奇性保存違反パターン(12ビットのパターン（010 000 000 101）)の和の長さ（42ビット）に対応する変換前の長さ（28ビット）を基準長とし、１ビットのDSV制御ビットを挿入するDSV区間を基準長以上の長さとする規則を有する表である。これにより復調テーブル中に、偶奇性保存パターンだけでなく、偶奇性保存違反パターンも利用することが可能となり、復調テーブルに採用可能な変換パターンの自由度が向上する。そして、DSV区間でのDSV制御が可能となる。

ところで偶奇性保存違反符号パターン“010 000 000 101”への変調処理は、同期パターンが挿入されないDSV区間では適用されておらず、同期パターンが挿入されるDSV区間においてのみ適用されている。以下、この理由について説明する。

所定の位置において、12符号パターン“010 000 000 101”が存在し、さらにその直前のチャネルビットが“１”となるのは、12符号パターン“010 000 000 101”の前の3符号パターンが“101”であるか、または“001”である場合である。しかし、符号パターンが”101”である場合には、表４の拘束長ｉ＝５の逆変換（符号パターン“101 010 000 000 101”からデータパターン(1001110111)への逆変換）が既に行われていることになる。一方、直前の符号パターンが“001”である場合については、変調時に置換え処理（データパターン(1001110111)から符号パターン“101 010 000 000 101”への変換）が行われているので、エラーの場合でしか出現しない。

結局、偶奇性保存違反符号パターン“010 000 000 101”が適用される可能性があるのは、変調テーブルの規則に拘わらずに自由にチャネルビットが決定される場合、すなわち、同期パターンが挿入される場合だけである。

具体的には、偶奇性保存違反符号パターン“010 000 000 101”が適用されているのは、挿入される同期パターン列の後方にある識別ビットの“yyy yyy”の最後の１チャネルビット“y”が１である場合である。従って、偶奇性保存違反パターンは同期パターンが挿入されるDSV区間においてのみ使用され、同期パターンが挿入されないDSV区間においては使用されないことになる。

以上のような構成とすることによって、最小ランｄ＝１、最大ランｋ＝７、かつ変換率（m:n)=(2:3）であり、さらに、任意の位置に挿入された、例えば複数種類の同期パターン列における識別ビットの制限をより少なくして、最小ランの連続が最大５回までに制限することのできる符号語列を、元のデータ列に復調することができる。

尚、表４の逆変換テーブルは、表２の逆変換テーブル要素を全て持っている構造となっている。

表４以外として、同様な復調テーブルを実現する他の実施の形態を考えることができる。例えば、偶奇性保存違反符号パターン“010 000 000 101”への変調処理が、同期パターンが挿入されるDSV区間においてのみ適用されているような、
ｉ＝４ 01110111 010 000 000 101(not010)、但し挿入パターン（例えば同期信号）直後にのみ適用
という変換規則を持った変調テーブルに対しては、表４の
ｉ＝４ (pre1)010 000 000 101 01110111
の部分を、
ｉ＝４ 010 000 000 101 01110111、但し挿入パターン（例えば同期信号）直後にのみ適用
として、他の部分を同様な逆変換テーブル（以下、このテーブルを表４’の逆変換テーブルと称する）とすれば、同期パターンの直後に限定されている、DSV制御を行うことが出来ない拘束長ｉ＝４の最小ランｄの連続を制限する置換パターンに対して復調を行うことができる。

次に、図を参照して、本発明に係る復調装置の実施の形態を図面を参照しながら説明する。図１は、本発明の復調装置の全体の構成を示すブロック図である。

復調装置１は、図１に示されるように、伝送路より伝送されてきた信号、または、記録媒体11に記録されている信号を出力する再生部12、再生部12からの出力信号を復号する復号装置13、復号装置13からの信号を出力する出力部14により構成されている。

復号装置13は、再生部12より入力された信号を２値化し、また必要であれば（信号がNRZI化されている場合には）、逆NRZI化するチャネルビット列化部21、チャネルビット列化部21より出力されるチャネルビット列から所定の位置に所定の間隔で挿入されている同期パターンを検出することで、後段の復調処理の開始位置の同期を取る同期パターン検出処理部22、チャネルビット列化部21より出力されるチャネルビット列を復調しデータ列化する復調部23、並びに、復調部23の出力から冗長ビットとして残っている所定の間隔で挿入されている同期パターンとDSV制御ビットを取り除き、データビットを取り出すデータビット取出部24により構成されている。

また、図示しないが、タイミング信号を生成し、各部に供給してタイミングを管理するタイミング管理部が設けられている。

図２は、図１の復調装置１の各部におけるデータフォーマットを示す図である。再生部12により記録媒体11より再生された再生信号列（図2A）はチャネルビット列化部21に入力され、シンク付チャネルビット列（同期パターンを含むチャネルビット列）（図2B）として出力される。同期パターン検出処理部22は、チャネルビット列化部21より出力されたシンク付チャネルビット列からシンク（同期パターン）を検出し（図2C）、そのタイミング信号を復調部23とデータビット取出部24に出力する。

シンク（同期パターン）はｃチャネルビットで構成されている。復調部23は、チャネルビット列化部21より入力されたシンク付チャネルビット列を復調し、DSVビット付データ列を出力する（図2D）。データ列のDSV区間(DATA1，DATA2，およびDATA3)をそれぞれaデータ、bデータ、およびbデータとすると、変調テーブルの変換率m:nは2:3であるから、各DSV区間(DATA1,DATA2,およびDATA3)の変調後のチャネルビット区間は、(a×3/2)=(1.5a)あるいは、(b×3/2)=(1.5b)となっている。これが復調（復号）されるため、DSVビット付データ列のDSV区間（DATA1，DATA2，およびDATA3）は、それぞれaデータ、bデータ、およびbデータとなる。

またこの例の場合、所定の位置（この例ではDATA1位置の前の先頭位置）に、シンク（SYNC）が挿入されるため、SYNCのチャネルビット数をc(cbit)とすれば、a,b,cの間には 1.5a＋c＝1.5b の関係が成立している。すなわち、各DSV区間の長さを表すspan1，span2，span3，…は、同じ長さとされており、等しい間隔でDSV制御が行われている。

図２におけるチャネルビット内のDSV制御ビットは、1.5チャネルビット相当である。すなわち、データ列内にDSV制御ビットは１ビット挿入されるから、チャネルビット相当では変換率分だけ増加し、１ビット × ｎ／ｍ ＝ １×3/2 ＝ 1.5チャネルビットとなる。これを従来の方式と比較すると例えば、チャネルビット内でDSV制御を行う場合では、最小ランｄ＝１を守って行うためには、２チャネルビットが必要であり、あるいは最小ラン・最大ランとも守って行うためには、４チャネルビットが必要である。これより、従来のDSV制御方式と較べると、本方式であるデータ列内DSV制御ビット挿入は、DSV制御のための冗長チャネルビットが少なく行えることがわかる。

データビット取出部24は、復調部23より出力されたDSVビット付データ列からシンク（同期パターン）とDSV制御ビットを除去することで、データビット（図2E）を取り出す。この復調データ列が出力部14に供給される。

図３は、復号装置13のより詳細な構成を示すブロック図である。同図に示されるように、復調部23は、基本規則逆変換パターン処理部31、特定規則逆変換パターン処理部32、および逆変換パターン決定部33により構成されている。

図３において、チャネルビット列化部21に入力される再生信号は、記録符号列あるいは、伝送路に出力された場合は伝送符号列である。再生信号が２値化された状態で“11110011000000…”のように、レベル符号となっている時、チャネルビット列化部21は、入力値の“１”と“０”が反転した位置に対して“１”を出力する処理、すなわち逆NRZI化処理を行い、チャネルビット列に変換して出力する。チャネルビット列化部21からの出力は、同期パターン検出処理部22、基本規則逆変換パターン処理部31、特定規則逆変換パターン処理部32の各部へ供給される。同期パターン検出処理部22は、チャネルビット列より、所定の位置に所定の間隔で挿入されている同期パターンを検出し、後段の復調処理を開始する位置を示すとともに、復調処理のために必要な情報を、基本規則逆変換パターン処理部31、特定規則逆変換パターン処理部32、逆変換パターン決定部33、データビット取出部24の各部へ供給する。供給を受けた各部はそれぞれ、例えば処理を開始する位置情報として用いる。

基本規則逆変換パターン処理部31は、通常の逆変換パターンである、データ列内でDSV制御を行うことのできる基本規則を持った逆変換パターンによって、チャネルビット列より逆変換パターン処理を行い、その処理情報を逆変換パターン決定部33へ供給する。基本規則逆変換パターン処理部31は同期パターンを挿入するために必要に応じて用いられた終端テーブルの逆変換テーブルを持っており、直後にある同期パターンの先頭ビットを参照して決定する。

特定規則逆変換パターン処理部32は、データ列内でDSV制御を行うことのできない、特定規則を持った置換パターン、すなわち、表４における、最小ランｄの連続を制限する置換パターンのうち、データ列内でDSV制御を行うことのできない、特定規則を持った置換パターンを有しており、この置換パターンを用いてチャネルビット列に対して逆変換パターン処理を行い、その処理情報を逆変換パターン決定部33へ供給する。逆変換パターン決定部33は、基本規則逆変換パターン処理部31と特定規則逆変換パターン処理部32における処理に基づき、最終的に逆変換パターンを決定して、データビット取出部24に出力する。そしてデータビット取出部24は、冗長ビットとして残っている、所定の間隔で挿入されている同期パターン、あるいはDSV制御ビットを取り除き、復調データ列を出力する。

このほか各部の動作のタイミングは、図示しないタイミング管理部から供給される、タイミング信号に同期して管理されている。

図４は、復号装置13のさらにより詳細な構成を示すブロック図である。同図に示されるように、基本規則逆変換パターン処理部31は、逆変換パターン処理部41、最小ラン連続制限逆変換パターン処理部42、およびパターン検出予想処理部43により構成されている。

図４において、チャネルビット列化部21からの出力は、同期パターン検出処理部22と特定規則逆変換パターン処理部32の他、基本規則逆変換パターン処理部31の逆変換パターン処理部41、最小ラン連続制限逆変換パターン処理部42、およびパターン検出予想処理部43、の各部へ供給される。

同期パターン検出処理部22が出力する、復調処理を開始する位置を示すとともに、復調処理のために必要な情報は、特定規則逆変換パターン処理部32、逆変換パターン決定部33、データビット取出部24の他、逆変換パターン処理部41、最小ラン連続制限逆変換パターン処理部42、およびパターン検出予想処理部43の各部へも供給される。

各部ではそれぞれ、処理を開始する位置情報として用いるほか、逆変換パターン処理部41は、終端処理のために、同期パターン内の所定の情報を用いる。逆変換パターン処理部41は、表４の基礎パターン部分と、最小ランｋ＝７を実現するための置換パターンを含んでおり、これらを用いてチャネルビット列に対して逆変換パターン処理を行い、その処理情報を逆変換パターン決定部33へ供給する。また逆変換パターン処理部41は、同期パターンを挿入するために必要に応じて用いられる終端テーブルの逆変換テーブルを有しており、直後にある同期パターンの先頭ビットを参照して、その使用を決定する。

最小ラン連続制限逆変換パターン処理部42は、表４の、基本規則に基づく最小ランｄの連続を制限する置換パターンを含んでおり、これらを用いてチャネルビット列に対して逆変換パターン処理を行い、その処理情報を逆変換パターン決定部33へ供給する。

パターン検出予想処理部43は、チャネルビット列より、先頭では無い所定位置において、所定の逆変換パターンを検出したとき、その情報を、逆変換パターン決定部33へ供給する。逆変換パターン決定部33は、逆変換パターン処理部41、最小ラン連続制限逆変換パターン処理部42、パターン検出予想処理部43、特定規則逆変換パターン処理部32からの情報を用いて、最終的に逆変換パターンを決定し、データビット取出部24に出力する。

このほか各部の動作のタイミングは、図示しないタイミング管理部から供給される、タイミング信号に同期して管理されている。

図５は、復号装置13の各部のさらに詳細な構成を示すブロック図である。同図に示されるように、逆変換パターン処理部41は、逆変換パターン検出部91と逆変換テーブル92A乃至92Dにより構成されている。最小ラン連続制限逆変換パターン処理部42は、最小ラン連続制限逆変換パターン検出部81と最小ラン連続制限逆変換テーブル82A,82Bにより構成されている。特定規則逆変換パターン処理部32は、特定規則逆変換パターン検出部71と特定規則逆変換テーブル72により構成されている。パターン検出予想処理部43は最小ラン連続制限逆変換パターン検出予想処理部61により構成されている。

図５において、チャネルビット列化部21からの出力は、同期パターン検出処理部22の他、逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81、特定規則逆変換パターン検出部71、そして、最小ラン連続制限逆変換パターン検出予想処理部61、の各部へ供給される。

同期パターン検出処理部22が出力する、後段の復調処理を開始する位置を示すとともに、復調処理のために必要な情報は、逆変換パターン決定部33、データビット取出部24の他、逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81、特定規則逆変換パターン検出部71、最小ラン連続制限逆変換パターン検出予想処理部61、の各部へ供給される。

逆変換パターン検出部91は、チャネルビット列より、RLL規則を守るためのパターンの逆変換パターン検出を行い、その結果情報を逆変換パターン決定部33へ出力するとともに、各逆変換テーブル92A乃至92Dにも出力し、各逆変換テーブル92A乃至92Dは、検出された逆変換パターン（変換データ列）を、逆変換パターン決定部33に供給する。

最小ラン連続制限逆変換パターン検出部81は、チャネルビット列より、最小ランの連続回数を制限するための逆変換パターンを検出した時、その情報を最小ラン連続制限逆変換パターン検出情報として、逆変換パターン決定部33へ出力するとともに、各最小ラン連続制限逆変換テーブル82A,82Bへも出力する。各逆変換テーブル82A,82Bは、検出された逆変換パターン（変換データ列）を、逆変換パターン決定部33に供給する。

特定規則逆変換パターン検出部71は、チャネルビット列より、データ列内でDSV制御を行うことのできない、特定規則を持った置換パターンの逆変換パターンを検出したとき、その情報を特定規則逆変換パターン検出情報として、逆変換パターン決定部33へ出力するとともに、特定規則逆変換テーブル72へも出力する。特定規則逆変換テーブル72は検出された逆変換パターン（変換データ列）を、逆変換パターン決定部33に供給する。尚、特定規則を持った置換パターンの逆変換パターンとは、データ列内でDSV制御を行うことができず、かつ最小ランｄの連続を制限する置換パターンの逆変換パターンである。

最小ラン連続制限逆変換パターン検出予想処理部61は、チャネルビット列の、先頭では無い所定位置において、最小ランの連続回数を制限するための逆変換パターンのうち、所定の変換パターンを検出した時、その情報を、逆変換パターン決定部33へ出力する。逆変換パターン決定部33は、逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81、特定規則逆変換パターン検出部71、そして最小ラン連続制限逆変換パターン検出予想処理部61における処理に基づいて、逆変換テーブル92A乃至92D、最小ラン連続制限逆変換テーブル82A,82B、並びに特定規則逆変換テーブル72からの変換データ列出力から、逆変換パターンを選択、決定して出力する。

このほか各部の動作のタイミングは、図示しないタイミング管理部から供給される、タイミング信号に同期して管理されている。

なお、図３、図４並びに図５において、同期パターンを除去する手段については、同図の限りではなく、例えば、逆変換パターン決定部33で、例外処理として同期パターンを除去する構成としてもよく、その場合は、データビット取出部24においては、所定の間隔で挿入されたDSV制御ビットだけを取り除けばよい。

図５と表４の間での対応を示すと、最小ラン連続制限逆変換パターン検出部81は、表４において、入力チャネルビット列が、“001 000 000”であり、さらに続くチャネルビット列が“010”である時、又は“101 010 000 000 101”もしくは“000 010 000 000 101”である時、動作する。特定規則逆変換パターン検出部71は、表４において、入力チャネルビット列が、直前１チャネルビットが“１”であり、さらに“010 000 000 101”である時、動作する。最小ラン連続制限逆変換パターン検出予想処理部61は、表４において、入力チャネルビット列の４ビット目以降が、“000 010 000 000 101”である時、動作する。

逆変換パターン決定部33は、逆変換テーブル92A乃至92Dからの出力、最小ラン連続制限逆変換テーブル82A,82B部からの出力、そして特定規則逆変換テーブル72からの出力が重なる場合、逆変換パターン検出部91、最小ラン連続制限逆変換パターン検出部81、最小ラン連続制限逆変換パターン検出予想処理部61、そして特定規則逆変換パターン検出部71における処理に基づいて出力を決定する。例えば、“001”と、“001 000 000”＋“010”が重なる場合は、拘束長の大きい最小ラン連続制限逆変換テーブル82Aからの出力（後者）が選択される。また、例えば、“101”と“101 010 000 000 101”が重なるか、または“000”と“000 010 000 000 101”が重なる場合は、拘束長の大きい最小ラン連続制限逆変換テーブル82Bからの出力（後者）が選択される。さらに、例えば、“010 000”と、“010 000 010 000 000 101”が重なる場合は、最小ラン連続制限逆変換パターン検出予想処理部61からの出力により、３チャネルビットの“010”が出力される。さらにまた、例えば、“010 000”と、“xx1”＋“010 000 000 101”が重なる場合は、特定規則逆変換テーブル72からの出力（後者）が選択される。

次に、図６のフローチャートを参照して復調装置１の動作について説明する。ステップS1において、再生部12は記録媒体11を再生する。ステップS2において、チャネルビット列化部21は、再生部12より供給された再生符号をチャネルビット列化する。ステップS3において、同期パターン検出処理部22は同期パターンを検出する。検出した結果に基づく情報は各部へ出力される。

ステップS4において、パターン検出予想処理部43はパターン検出予想処理を実行する。その詳細は図７のフローチャートを参照して後述するが、これにより所定の符号パターン“xxx 000 010 000 000 101”が検出された場合、予想フラグonが出力される。

ステップS5において、最小ラン連続制限逆変換パターン処理部42は最小ラン連続制限逆変換パターン処理を実行する。その詳細は図８のフローチャートを参照して後述するが、これにより、例えば符号パターン“000 010 000 000 101”または符号パターン“101 010 000 000 101”が検出された場合、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onが出力されるとともに、符号パターン“000 010 000 000 101”または “101 010 000 000 101”が、データパターン(1001110111)に逆変換される。また、符号パターン“001 000 000 010”が検出された場合、最小ラン連続制限逆変換パターン検出フラグ(9cbit)onが出力されるとともに、符号パターン“001 000 000”が、データパターン(110111)に逆変換される。

ステップS6において、特定規則逆変換パターン処理部32は、特定規則逆変換パターン処理を実行する。その詳細は図９のフローチャートを参照して後述するが、これにより所定の符号パターン“010 000 000 101”が検出され、かつ直前の符号が“１”である場合、特定規則逆変換パターン検出フラグonが出力されるとともに、符号パターン“010 000 000 101”がデータパターン(01110111)に逆変換される。

ステップS7において、逆変換パターン処理部41は逆変換パターン処理を実行する。その処理の詳細は図10を参照して後述するが、これにより逆変換テーブル92A乃至92Dにより逆変換が実行される。

なお、ステップS4乃至ステップS7の処理は実際には並行に実行される。

ステップS8において、逆変換パターン決定部33は逆変換パターン決定処理を実行する。その処理の詳細は図13のフローチャートを参照して後述するが、これにより逆変換テーブル92A乃至92Dより供給されたデータパターン、最小ラン連続制限逆変換テーブル82A,82Bより供給されたデータパターン、または特定規則逆変換テーブル72より供給されたデータパターンのいずれかが選択され、データビット取出部24に供給される。

ステップS9において、データビット取出部24は、データビットを取り出す。すなわち、同期パターンとDSV制御ビットを除去することによりデータビットが取り出される。ステップS10において、出力部14はデータビット取出部24より入力された復調データ列をデスクランブルしたり、ECCでエラー訂正したりする。このようにして画像データ、音声データなどの意味を有するデータ列が生成され、LCD，CRTなどの表示部、あるいはスピーカなどに出力される。あるいは、必要に応じてさらに所定のフォーマットでエンコードされ、各種のデバイス、伝送路に供給されたり、記録媒体に記録される。

図７は、図６のステップS4のパターン検出予想処理の詳細を表している。

ステップS31において、パターン検出予想処理部43の最小ラン連続制限逆変換パターン検出予想処理部61は、チャネルビット列化部21より入力されたチャネルビット列が、符号パターン“xxx 000 010 000 000 101”かを判定する。符号語列がこの符号パターンに一致する場合には、ステップS32において最小ラン連続制限逆変換パターン検出予想処理部61は、予想フラグonを出力する。

ステップS31において、入力されたチャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致しないと判定された場合、ステップS33において最小ラン連続制限逆変換パターン検出予想処理部61は、予想フラグoffを出力する。

この予想フラグは、図12のステップS169、図13のステップS243において利用される。

図８は、図６のステップS5の最小ラン連続制限逆変換パターン処理の詳細を表している。

ステップS51において、最小ラン連続制限逆変換パターン処理部42の最小ラン連続制限逆変換パターン検出部81は、検出フラグをクリアする。即ち、後述するステップS53,S56で出力される最小ラン連続制限逆変換パターン検出フラグ（15cbit）と最小ラン連続制限逆変換パターン検出フラグ（9cbit）がクリアされる。ステップS52において、最小ラン連続制限逆変換パターン検出部81は、入力されたチャネルビット列が符号パターン“000 010 000 000 101”、または符号パターン“101 010 000 000 101”かを判定する。入力されたチャネルビット列がこれらの符号パターンに一致する場合には、ステップS53において最小ラン連続制限逆変換パターン検出部81は、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onを出力する。このフラグは、逆変換パターン決定部33と最小ラン連続制限逆変換テーブル82A,82Bに出力される。

ステップS54において最小ラン連続制限逆変換テーブル82Bは、15チャネルビットを10データに逆変換する。すなわち、表４に示されるように、符号パターン“101 010 000 000 101”または“000 010 000 000 101”が入力された場合、データパターン（1001110111）が出力される。

ステップS53で出力されたフラグは図13のステップS231で利用され、ステップS54で変換されたデータパターンは図13のステップS232において選択、出力される。

ステップS52において、入力されたチャネルビット列があらかじめ定められた符号パターン“000 010 000 000 101”，“101 010 000 000 101”と一致しないと判定された場合、ステップS55において最小ラン連続制限逆変換パターン検出部81は、チャネルビット列が符号パターン“001 000 000 010”と一致するかを判定される。換言すれば、チャネルビット列が符号パターン“001 000 000”と一致し、かつ、次の３符号語が“010”かが判定される。チャネルビット列がこのパターンと一致する場合には、ステップS56において、最小ラン連続制限逆変換パターン検出部81は最小ラン連続制限逆変換パターン検出フラグ（9cbit）onを出力する。このフラグは、逆変換パターン決定部33と最小ラン連続逆変換テーブル82A,82Bに出力される。

ステップS57において最小ラン連続制限逆変換テーブル82Aは、９チャネルビットを６データに逆変換する。すなわち、符号語列“001 000 000”がデータパターン（110111）に変換される。

ステップS56で出力されたフラグは図13のステップS233において利用され、ステップS57で変換されたデータは図13のステップS234で選択、出力される。

ステップS55において、チャネルビット列が符号パターン“001 000 000 010”と一致しない（符号語列が符号パターン“001 000 000”と一致しないか、または一致したとしても次の符号が符号パターン“010”と一致しない）と判定された場合、ステップS58において最小ラン連続逆変換パターン検出部81は、最小ラン連続制限逆変換パターン検出フラグoffを出力する。この最小ラン連続制限逆変換パターン検出フラグoffは、ステップS53の最小ラン連続制限逆変換パターン検出フラグ（15cbit）のoffを意味するとともに、ステップS56の最小ラン連続制限逆変換パターン検出フラグ（9cbit）のoffを意味する。

次に、図９のフローチャートを参照して、図６のステップS6の特定規則逆変換パターン処理について説明する。

ステップS71において特定規則逆変換パターン検出部71は、入力されたチャネルビット列が符号パターン“010 000 000 101”と一致するかを判定する。入力されたチャネルビット列がこの符号パターンと一致する場合には、ステップS72において特定規則逆変換パターン検出部71は、直前の符号語列の１チャネルビットが“１”かを判定する。処理の直前の符号語列の１チャネルビットが“１”である場合には、ステップS73において特定規則逆変換パターン検出部71は、特定規則逆変換パターン検出フラグonを出力する。ステップS74において特定規則逆変換パターン検出部71は、偶奇性保存違反符号パターン“010 000 000 101”を、偶奇性保存違反データパターン(01110111)に逆変換する。

ステップS71で入力されたチャネルビット列が符号パターン“010 000 000 101”と一致しないと判定された場合、並びにステップS72で直前の符号語列の１チャネルビットが“１”ではない（“０”である）と判定された場合、ステップS75において特定規則逆変換パターン検出部71は、特定規則逆変換パターン検出フラグoffを出力する。

特定規則逆変換パターン検出フラグは図13のステップS235で利用され、ステップS74で逆変換されたデータパターンはステップS236で選択、出力される。

次に、図10のフローチャートを参照して、図６のステップS7の逆変換パターン処理の詳細ついて説明する。

ステップS101において、逆変換パターン処理部41の逆変換パターン検出部91は、入力されたチャネルビット列が12-8復調かを判定する。具体的には、符号列が表４における拘束長ｉ＝４の符号パターン“000 100 100 100”，“010 100 100 100”と一致するかが判定される。
チャネルビット列が12-8復調であると判定された場合、ステップS102において逆変換パターン検出部91は、12-8復調決定情報を出力する。この12-8復調決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに供給される。ステップS103において逆変換テーブル92Dは、12チャネルビットを８データに逆変換する。すなわち、チャネルビット列の符号パターン“000 100 100 100”がデータパターン（00001000）に逆変換されるか、あるいは符号パターン“101 100 100 100”がデータパターン（00000000）に逆変換される。

ステップS102で出力された情報は図13のステップS237で利用され、ステップS103で変換されたデータは図13のステップS238で選択、出力される。

ステップS101において、チャネルビット列が12-8復調ではないと判定された場合、ステップS104において、逆変換パターン検出部91は、チャネルビット列が9-6復調かを判定する。すなわち、チャネルビット列が表４における拘束長ｉ＝３の符号パターン“000 100 100”，“000 100 000”，“010 100 100”，“010 100 000”と一致するかが判定される。チャネルビット列が9-6復調であると判定された場合、ステップS105において逆変換パターン検出部91は、9-6復調決定情報を出力する。この決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに供給される。ステップS106において逆変換テーブル92Cは、９チャネルビットを６データに逆変換する。具体的には、逆変換テーブル92Cは、符号パターン“000 100 100”，“000 100 000”（次のチャネルビットが“100”ではない場合），“010 100 100”，“010 100 000”（次のチャネルビットが“100”ではない場合）を、それぞれデータパターン（000011），（000010），（000001），（000000）に逆変換する。

ステップS105で出力された情報は図13のステップS239で利用され、ステップS106で変換されたデータは図13のステップS240で選択、出力される。

ステップS104において、チャネルビット列が9-6復調ではないと判定された場合、ステップS107において、逆変換パターン検出部91は、チャネルビット列が6-4復調かを判定する。すなわち、チャネルビット列が表４の拘束長ｉ＝２の符号パターン“010 100”，“010 000”，“000 100”と一致するかが判定される。チャネルビット列が6-4復調であると判定された場合、ステップS108において逆変換パターン検出部91は、6-4復調決定情報を出力する。この決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに出力される。ステップS109において逆変換テーブル92Bは、６チャネルビットを４データに逆変換する。具体的には、表４における拘束長ｉ＝２における逆変換が行われる。すなわち、符号パターン“010 100”，“010 000” （次のチャネルビットが“100”ではない場合），“000 100”は、データパターン（0011），（0010），（0001）に、それぞれ逆変換される。

ステップS110において逆変換パターン検出部91は、６チャネルビットは符号パターン“010 100”または“000 100”かを判定する。６チャネルビットがこれらの符号パターンと一致する場合、逆変換パターン処理は終了される。これに対して、６チャネルビットがこれらの符号パターンと一致しない場合（符号パターン“010 000”である場合）には、処理はステップS111に進む。ステップS107において、チャネルビット列が6-4復調ではないと判定された場合にも、処理はステップS111に進む。

この処理について、６チャネルビットが“010 100”あるいは“000 100”のどちらでもない時、即ち“010 000 （not 100）”である時は、後述する図13のステップS243の判定の結果によって、６チャネルビットを４データに逆変換する場合と、３チャネルビットを２データに逆変換する場合の両方がある。そこで、６チャネルビットが“010 000 （not 100）”の時は、ステップS108及びステップS109の処理に加えて、さらにステップS112とステップS113の処理を追加してある。

ステップS111において、逆変換パターン検出部91はチャネルビット列が3-2復調かを判定する。すなわち、チャネルビット列が表４における拘束長ｉ＝１の符号パターン“101”，“000”，“001”，“010”と一致するかが判定される。チャネルビット列が3-2復調である場合には、ステップS112において逆変換パターン検出部91は、3-2復調決定情報を出力する。この決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに出力される。この情報は、図13のステップS245において利用される。ステップS113において逆変換テーブル92Aは、３チャネルビットを２データに逆変換する。具体的には、表４の拘束長ｉ＝１における場合に示されているように、符号パターン“101”，“000”，“001”，“010”は、データパターン（11），（11），（10），（01）にそれぞれ逆変換される。これらのデータは、図13のステップS246において選択、出力される。

ステップS111において、チャネルビット列が3-2復調ではないと判定された場合、ステップS114において逆変換パターン検出部91はエラー処理を実行する。

すなわち、表４に記述されていないパターンが出現した場合、最小処理単位である3-2逆変換処理が行われる。このエラー処理の詳細は図11のフローチャートに示されている。

すなわち、図11に示されるように、ステップS131において逆変換パターン検出部91は、予めエラー処理として定めた3-2復調決定情報を出力する。この決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに出力される。ステップS132において、変換テーブル92Aは予めエラー処理用として定められている３チャネルビットを２データに逆変換する。すなわち、符号パターン“101”，“000”，“001”，“010”のうちのいずれか１つがエラー処理用の符号パターンとされ、それが対応するデータパターンに変換される。

あるいは、エラー専用のデータパターンを用意し、例えば、エラー処理用として３チャネルビットを２データ(00)に逆変換するようにしてもよい。

図12のフローチャートは、図６のステップS7の逆変換パターン処理の他の実施の形態を表している。但し、図12の逆変換パターン処理を実行する場合には、図４と図５において点線で示されるように、最小ラン連続制限逆変換パターン検出予想処理部61が出力する最小ラン連続制限逆変換パターン検出予想処理情報が逆変換パターン検出部91に供給される。

図12のステップS161乃至ステップS175の処理は、図10のステップS101乃至ステップS114の処理と基本的に同様の処理であるが、図12のステップS167における6-4復調かの判定処理でYesと判定された場合のステップS168乃至S171の処理が、図10のステップS107における6-4復調かの判定処理でYesと判定された場合のステップS108乃至S110の処理と異なっている。

すなわち、図12の処理においては、ステップS161乃至S166で、図10のステップS101乃至S106と同様の処理が行われる。そして、図10のステップS107に対応する図12のステップS167でチャネルビット列が6-4復調であると判定された場合、ステップS168において逆変換パターン検出部91は、チャネルビット列は“010 100”または“000 100”の符号パターンと一致するかを判定する。チャネルビット列がこれらの符号パターンと一致しない場合（符号パターン“010 000”と一致する場合）には、ステップS169において逆変換パターン検出部91は、予想フラグがonかを判定する。上述したようにこの実施の形態の場合、逆変換パターン検出部91に最小ラン連続制限逆変換パターン検出予想処理部61から最小ラン連続制限逆変換パターン検出予想処理情報が供給されている。

ステップS169において、予想フラグがonではない（offである）と判定された場合（チャネルビットが、符号パターン“xxx 000 010 000 000 101”と一致しない場合）、ステップS170において逆変換パターン検出部91は、6-4復調決定情報を出力する。この決定情報は、逆変換パターン決定部33と逆変換テーブル92A乃至92Dに供給される。この情報は、図13のステップS241で利用される。次に、ステップS171において、逆変換テーブル92Bは、６チャネルビットを４データに逆変換する。具体的には、表４の拘束長ｉ＝２における符号パターン“010 100”，“010 000”（次のチャネルビットが“100”ではない場合），“000 100”が、データパターン（0011），（0010），（0001）にそれぞれ逆変換される。この逆変換データは、図13のステップS244で選択、出力される。

ステップS168において、符号パターンが“010 100”、または“000 100”であると判定された場合には、ステップS169の処理はスキップされ、ステップS170，S171の処理が実行される。

ステップS171の処理が終了した場合、処理は図６のステップS8に戻る。

ステップS167において6-4復調ではないと判定された場合、およびステップS169において、予想フラグがonであると判定された場合（チャネルビットが、符号パターン“xxx 000 010 000 000 101”と一致する場合）、処理はステップS172に進み、チャネルビット列は3-2復調かが判定される。以下のステップS172乃至S175の処理は、図10のステップS111乃至S114の処理と同様の処理となる。

尚、図12のフローチャートを用いた場合は、後段の処理である図７のステップS8において、後述する図13と同様でよいが、図13のステップS242とステップS243が省略されていてもよい。

次に、図13のフローチャートを参照して、図６のステップS8における逆変換パターン決定処理の詳細について説明する。

ステップS231において、逆変換パターン決定部33は、最小ラン連続制限逆変換パターン検出フラグ（15cbit）はonかを判定する。このフラグは、図８のステップS53，S58で出力されたフラグである。このフラグがonである場合（チャネルビット列が符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致する場合）には、ステップS232において逆変換パターン決定部33は、15チャネルビットを逆変換した10データを選択、出力する。すなわち、図８のステップS54で逆変換されたデータパターン（1001110111）がここで選択、出力されることになる。

ステップS231において、最小ラン連続制限逆変換パターン検出フラグ（15cbit）はonではない（offである）と判定された場合、ステップS233において逆変換パターン決定部33は、最小ラン連続制限逆変換パターン検出フラグ（9cbit）はonかを判定する。このフラグは、図８のステップS56，S58で出力されたものである。このフラグがonである場合（チャネルビット列が符号パターン“001 000 000 010”と一致する場合）には、ステップS234において逆変換パターン決定部33は、９チャネルビットを逆変換した６データ（110111）を選択、出力する。このデータは、図８のステップS57で逆変換されたものである。

ステップS233において、最小ラン連続制限逆変換パターン検出フラグ（9cbit）がonではない（offである）と判定された場合、ステップS235において逆変換パターン決定部33は、特定規則逆変換パターン検出フラグがonかを判定する。このフラグは図９のステップS73,S75で出力されたものである。特定規則逆変換パターン検出フラグがonである場合（チャネルビット列が偶奇性保存違反符号パターン“010 000 000 101”と一致し、かつ直前のチャネルビットが“１”である場合）、ステップS236において逆変換パターン決定部33は、12チャネルビットを逆変換した８データを選択、出力する。すなわち、図９のステップS74で逆変換された偶奇性保存違反データパターン(01110111)が選択、出力される。

ステップS235において、特定規則逆変換パターン検出フラグはonではない（off）であると判定された場合（チャネルビット列が偶奇性保存違反符号パターン“010 000 000 101”と一致しないか、一致したとしても直前のチャネルビットが“０”である場合）、ステップS237において逆変換パターン決定部33は、12-8復調決定情報を受信したかを判定する。この情報は、図10のステップS102において出力されたものである。

ステップS237において12-8復調決定情報を受信したと判定された場合（チャネルビット列が拘束長ｉ＝４の符号パターン“000 100 100 100”,“010 100 100 100”と一致する場合）、ステップS238において逆変換パターン決定部33は、12チャネルビットを逆変換した８データ（データパターン（00001000）,（00000000））を選択、出力する。このデータは、図10のステップS103で逆変換されたものである。

ステップS237において、12-8復調決定情報を受信していないと判定された場合、ステップS239において逆変換パターン決定部33は、9-6復調決定情報を受信したかを判定する。この情報は、図10のステップS105で出力されたものである、9-6復調決定情報を受信している場合（チャネルビット列が拘束長ｉ＝３の符号パターン“000 100 100”，“000 100 000”，“010 100 100”，“010 100 000”と一致する場合）には、ステップS240において逆変換パターン決定部33は、９チャネルビットを逆変換した６データ(データパターン（000011），（000010），（000001），（000000）)を選択、出力する。このデータは、図10のステップS106で逆変換されたものである。

ステップS239において、9-6復調決定情報を受信していないと判定された場合、ステップS241において逆変換パターン決定部33は、6-4復調決定情報を受信したかを判定する。この情報は、図10のステップS108で出力されたものである。6-4復調決定情報を受信している場合（チャネルビット列が拘束長ｉ＝２の符号パターン“010 100”，“010 000”，“000 100”と一致する場合）には、ステップS242において逆変換パターン決定部33は、チャネルビット列が“010 100”または“000 100”の符号パターンと一致するかを判定する。

チャネルビット列がこれらの符号パターン“010 100”，“000 100”と一致しない場合（“010 000”と一致する場合）、ステップS243において逆変換パターン決定部33は、予想フラグがonかを判定する。この予想フラグは、最小ラン連続制限逆変換パターン検出予想処理部61により、図７のステップS32,S33で生成されたものである。予想フラグがonではない（offである）場合（チャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致しない場合）、ステップS244において逆変換パターン決定部33は、６チャネルビットを逆変換した４データ(データパターン（0011），（0001）、予想フラグがoffである場合、データパターン（0010）)を選択、出力する。このデータは、図10のステップS109で出力されたものである。

ステップS242において、チャネルビット列が“010 100”または“000 100”の符号パターンと一致すると判定された場合には、ステップS243の処理はスキップされ、ステップS244の処理が実行される。

ステップS241において、6-4復調決定情報を受信していないと判定された場合、または、ステップS243で予想フラグがonであると判定された場合（チャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致すると判定された場合であるが、ステップS242で符号パターン“010 000”と一致する（符号パターン“010 100”または“000 010”と一致しない）とも判定されているので、結局、符号パターン“010 000 010 000 000 101”と一致する場合）には、ステップS245において逆変換パターン決定部33は、3-2復調決定情報を受信したかを判定する。この情報は、図10のステップS112で出力されたものである。3-2復調決定情報を受信している場合には、ステップS246において逆変換パターン決定部33は、３チャネルビットを逆変換した２データを選択、出力する。このデータは、図10のステップS113で逆変換されたものである。

ステップS245において、3-2復調決定情報を受信していないと判定された場合、ステップS247において逆変換パターン決定部33はエラー出力処理を実行する。

ステップS247のエラー出力処理の詳細は、図14に示されている。すなわち、ステップS261において逆変換パターン決定部33は、エラー処理として定めた３チャネルビットを逆変換した２データを出力する。具体的には、符号パターン“101”，“000”，“001”，“010”のいずれかがエラー処理用として予め定められており、データパターン（11），（11），（10），（01）のうちそれに対応するデータパターンが出力されることになる。

このエラー出力処理においては、エラー専用にデータパターンが個別に与えられている場合には、そのデータパターン（例えば、データパターン(00)）を出力するようにしてもよい。

以上の復調部23における主要な処理をまとめると、図15に示されるようになる。

すなわち、最小ラン連続制限逆変換パターン検出予想処理部61は、チャネルビット列が符号パターン“xxx 000 010 000 000 101”と一致するかを判定する。一致する場合には最小ラン連続制限逆変換パターン検出予想フラグonが出力され、一致しない場合には最小ラン連続制限逆変換パターン検出予想フラグoffが出力される。ここで“xxx”は、検出時にこれら３ビットを無視することを意味する。そして、一致したかどうかが最小ラン連続制限逆変換パターン検出予想情報として出力される。

最小ラン連続制限逆変換パターン検出部81は、チャネルビット列が15-10復調であるか、すなわち符号パターン“000 010 000 000 101”または“101 010 000 000 101”と一致するかを判定する。一致する場合には、最小ラン連続制限逆変換パターン検出フラグ（15cbit）onが出力される。さらに、“000 010 000 000 101”または“101 010 000 000 101”から(1001110111)へのデータ変換が行われる。次に、符号パターン“000 010 000 000 101”、“101 010 000 000 101”と一致しない場合には9-6復調かが判定される。すなわち、符号パターン“001 000 000 010”である場合、あるいは別の例として“001 000 000”であり次の符号語が“100”ではない場合には、最小ラン連続制限逆変換パターン検出フラグ（9cbit）onが出力される。さらに、“001 000 000”から(110111)へのデータ変換が行われる。そして、チャネルビット列が9-6復調でもないと判定された場合には、最小ラン連続制限逆変換パターン検出フラグoffが出力される。即ち、最小ラン連続制限逆変換パターンによる逆変換処理は行われない。

特定規則逆変換パターン検出部71は、チャネルビット列が符号パターン“010 000 000 101”と一致し、かつ直前のチャネルビットが“１”かを判定する。この条件が満たされる場合、特定規則逆変換パターン検出部71は、特定規則逆変換パターン検出フラグonを出力する。さらに、偶奇性保存違反パターンを構成する符号パターン“010 000 000 101”が対応するデータパターン(01110111)に逆変換される。そして、条件が満たされない場合、特定規則逆変換パターン検出フラグoffが出力される。即ち、特定規則逆変換パターンによる逆変換処理は行われない。

一方、逆変換パターン検出部91においては、チャネルビット列が12-8復調かが判定され、そうである場合には逆変換パターン検出決定情報が出力され、逆変換テーブル92Dにより12チャネルビットが８データに逆変換される。

これに対して、チャネルビット列が12-8復調ではないと判定された場合、チャネルビット列が9-6復調かが判定される。9-6復調である場合には、９チャネルビットが６データに逆変換テーブル92Cにより逆変換される。

チャネルビット列が9-6復調ではないと判定された場合は、チャネルビット列が6-4復調であるかが判定される。そうである場合には、さらに符号パターン“010 000”であり、次のチャネルビットが“100”ではないかが判定され、そうである場合には、さらに最小ラン連続制限逆変換パターン検出予想フラグがonであるかoffであるかが判定される。予想フラグがonである場合には、逆変換テーブル92Aによって３チャネルビット“010”が２データ(01)に逆変換され、予想フラグがoffである場合には、逆変換テーブル92Bによって６チャネルビット“010 000”が４データ(0010)に逆変換される。

チャネルビット列が6-4復調であり符号パターンが“010 000”＋not“100”と一致しない場合には、逆変換テーブル92Bによって６チャネルビット（“010 100”あるいは“000 100”）が４データ((0011)あるいは(0001))に逆変換される。すなわち、最小ラン連続制限逆変換パターン検出予想処理部61からの情報は、6-4復調において用いられる。

チャネルビット列が6-4復調ではない場合には、チャネルビット列が3-2復調であるかが判定され、3-2復調である場合には３チャネルビットを２データに逆変換テーブル92Aにより逆変換する処理が実行される。チャネルビット列が3-2復調ではないと判定された場合には、エラー処理として、予め定められている３チャネルビットを２データに逆変換する処理が実行される。逆変換される２データは、例えば（00）としておく。

そして、逆変換パターンの決定が行われると入力チャネルビット列は、それぞれ決定した分だけシフトレジスタ内において進められたタイミングで、次の検出処理が再度繰り返される。

以上の様にして、表４の逆変換テーブルは、1,7PP符号でありさらに、基本構成が従来の逆変換テーブルである表３と同様でありながら、さらに、最小ランの連続を制限する逆変換パターンを複数通り持ち、特定規則逆変換パターン処理部32を持っているので、任意の位置に挿入された、例えば複数種類の同期パターン列における識別ビットの制限をより少なくして、最小ランの連続が最大５回までに制限することのできる符号語列を元のデータ列に復調することができ、さらに従来の表３の逆変換テーブルよりもエラー伝播特性を改善することができる。

なお以上における15-10復調の最小ラン連続制限パターンの検出には、表４の構成では、15チャネルビットが必要だが、逆変換処理については、12-8復調における“$0$ 010 000 000”部分を (10011101)とし、次に存在する“101”を、次の復調処理として行っても良い。

また、特定規則逆変換パターン“010 000 000 101”の検出には、直前のチャネルビットが“１”かどうかがさらに判定されたが、直前のチャネルビットの参照を行わなくても、表４における復調動作は同様にして行うことができる。このとき、その他の動作説明についても、直前のチャネルビットの参照を省略することで、同様にして行うことができる。

さらに、表４’の逆変換テーブルにおける場合のように、所定の間隔で挿入されている同期パターンの位置を情報として、同期パターン挿入直後において、(01110111)と一致し、さらに続くチャネルビット列が“010”ではない時に８データの特定規則変換パターンの検出処理を行う場合においては、特定規則逆変換パターン処理部32において、表４における、特定規則逆変換パターン“010 000 000 101”の検出には、同期パターンの挿入される位置を検出し、この直後において“010 000 000 101”の検出を行うことによって、同様にして実現することができる。

この他の逆変換テーブルの例としては、DSV制御の性能に対して多少の劣化が許容できる場合は、例えば表４において、拘束長i＝４の部分だけを他の部分と偶奇性が反対となるように構成するなどして、偶奇性の規則が部分的に他の部分と異なる逆変換テーブルとすることもできる。

また、各逆変換テーブルの全てのパターンにおいて、符号パターンの「１」の個数と、データパターンの「１」の個数が、それぞれ２で割った時の余りが一致していないように選ぶことができる。ただし、その場合は、そのことを全てのパターンで統一して行う必要がある。

表４の逆変換テーブルは、最小ランｄ＝１、最大ランｋ＝７、変換率(m:n)=(2:3)の逆変換テーブルにおいて、最小ラン長の繰り返し回数を制限する置換パターンを設けるようにしたので、
（１）高線密度での記録再生、および、タンジェンシャル・チルトに対する許容度が向上する。
（２）信号レベルが小さい部分が減少し、AGC（Auto Gain Control）やPLL（Phase-Locked Loop）等の波形処理の精度が向上し、総合特性を高めることができる。
（３）従来と比較して、ビタビ復号等の際のパスメモリ長を短く設計することができ、回路規模を小さくすることができる。

また、DSV制御ビットを挿入する位置において、逆変換テーブルの符号語列内の「１」の個数と、対応する復調データ列内の「１」の個数を、２で割った時の余りがどちらも１あるいは０で一致するようにしたので、
（４）DSVの制御のための冗長ビットを少なくすることができる。
（５）最小ランｄ＝１かつ(m,n)=(2,3)においては、1.5符号語でDSV制御を行うことができる。
（６）冗長度が少ない上に、最小ランと最大ランを守ることができる。さらに本テーブルは、表３の1,7PP符号と較べて、最小ランの連続回数制限を６回から５回へと少なくしたので、データ記録再生時のエラー伝播を、より少なくすることができる。

一般的に、データ再生誤りのパターンとしては、連続する最小マークの先頭のエッジから最後のエッジまでが、一斉にシフトして誤るという場合がある。即ち発生するビットエラー長は、最小ランの連続する区間の、先頭から最後まで伝搬することになる。従ってエラー伝搬は長くなってしまうという問題が現れる。しかしながら、最小ランの連続を５回に制限することによって、上記のエラーの発生を少なくすることができ、より安定したデータの記録再生を実現することができる。

表４の逆変換テーブルは、さらに表３の逆変換テーブルを含んでいるので、表２の1,7PP符号で作成されたチャネルビット列は、完全にデータ列への復調を行うことができる。

図16は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）321は、ROM（Read Only Memory）322、または記憶部328に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）323には、CPU321が実行するプログラムやデータなどが適宜記憶される。これらのCPU321、ROM322、およびRAM323は、バス324により相互に接続されている。

CPU321にはまた、バス324を介して入出力インターフェース325が接続されている。入出力インターフェース325には、キーボード、マウス、マイクロホンなどよりなる入力部326、ディスプレイ、スピーカなどよりなる出力部327が接続されている。CPU321は、入力部326から入力される指令に対応して各種の処理を実行する。そして、CPU321は、処理の結果を出力部327に出力する。

入出力インターフェース325に接続されている記憶部328は、例えばハードディスクからなり、CPU321が実行するプログラムや各種のデータを記憶する。通信部329は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。また、通信部329を介してプログラムを取得し、記憶部328に記憶してもよい。

入出力インターフェース325に接続されているドライブ330は、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア331が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部328に転送され、記憶される。

上述した一連の処理は、ハードウエアにより実行させることもできるし、ソフトウエアにより実行させることもできる。一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。

コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム格納媒体は、図16に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク（MD（Mini-Disc）（登録商標）を含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア331、または、プログラムが一時的もしくは永続的に格納されるROM322や、記憶部328を構成するハードディスクなどにより構成される。プログラム格納媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインターフェースである通信部329を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。

なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明の一実施の形態の復調装置の構成を示すブロック図である。 データフォーマットを説明する図である。 図１の復号装置のより詳細な構成を示すブロック図である。 図３の復号装置のより詳細な構成を示すブロック図である。 図４の復号装置のより詳細な構成を示すブロック図である。 図１の復調装置の再生処理を説明するフローチャートである。 図６のステップS4のパターン検出予想処理を説明するフローチャートである。 図６のステップS5の最小ラン連続制限逆変換パターン処理を説明するフローチャートである。 図６のステップS6の特定規則逆変換パターン処理を説明するフローチャートである。 図６のステップS７の逆変換パターン処理を説明するフローチャートである。 図10のステップS114のエラー処理を説明するフローチャートである。 図６のステップS7の逆変換パターン処理の他の実施の形態を説明するフローチャートである。 図６のステップS8の逆変換パターン決定処理を説明するフローチャートである。 図13のステップS247のエラー出力処理を説明するフローチャートである。 復調部の主要な処理を説明する図である。 パーソナルコンピュータの構成を示すブロック図である。

符号の説明

１ 復調装置， 13 復号装置， 21 チャネルビット列化部， 22 同期パターン検出処理部， 23 復調部， 24 データビット取出部， 31 基本規則逆変換パターン処理部, 32 特定規則逆変換パターン処理部, 33 逆変換パターン決定部， 41 逆変換パターン処理部， 42 最小ラン連続制限逆変換パターン処理部， 43 パターン検出予想処理部， 61 最小ラン連続制限逆変換パターン検出予想処理部， 71 特定規則逆変換パターン検出部, 72 特定規則逆変換テーブル, 81 最小ラン連続制限逆変換パターン検出部， 82A，82B 最小ラン連続制限逆変換テーブル， 91 逆変換パターン検出部， 92A乃至92D 逆変換テーブル

Claims (17)

1. 最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調テーブルにおいて、
   基本符号語長がｎビットの基礎符号からなる符号パターンを、基本データ長がｍビットの基礎データからなる対応するデータパターンに逆変換する逆変換パターンを有する第１のテーブルと、
   前記最小ランの連続をＮ（Ｎ＞０）回以下に制限するように決定されている最小ラン連続制限パターンの符号パターンを、対応するデータパターンに逆変換する逆変換パターンを有する第２のテーブルとを備え、
   前記第１のテーブルの逆変換パターンは、偶奇性保存パターンであり、
   前記第２のテーブルの逆変換パターンのうちの少なくとも１つは、偶奇性保存違反パターンである
   復調テーブル。
2. 前記偶奇性保存違反パターンは直前の符号に応じて逆変換される
   請求項１に記載の復調テーブル。
3. 前記偶奇性保存違反パターンは、前記逆変換パターンの規則とは独立に決定された同期パターンが挿入された直後において用いられる
   請求項２に記載の復調テーブル。
4. 前記同期パターンは、同期位置を特定するためのパターンに加えて、複数種類の同期パターンから識別するための識別ビットをさらに有する
   請求項３に記載の復調テーブル。
5. 前記第１のテーブルは、前記最大ランをＭ（Ｍ＞０）に制限するために、符号パターンを対応するデータパターンに逆変換する偶奇性保存パターンからなる逆変換パターンをさらに有する
   請求項１に記載の復調テーブル。
6. ｄ＝１，ｋ＝７，ｍ＝２，ｎ＝３であり、前記最小ランの連続が５回以下に制限されている
   請求項５に記載の復調テーブル。
7. 最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調装置において、
   偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換手段と、
   偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換手段と、
   前記第１の逆変換手段により逆変換されたデータパターンと、前記第２の逆変換手段により逆変換されたデータパターンのいずれかを選択する選択手段と
   を備える復調装置。
8. 入力された符号列から前記第１のテーブルの逆変換パターンを検出する第１の検出手段と、
   入力された符号列から前記第２のテーブルの逆変換パターンを検出する第２の検出手段と
   をさらに備え、
   前記選択手段は、前記第１の検出手段と前記第２の検出手段の検出結果に基づいて、前記データパターンを選択する
   請求項７に記載の復調装置。
9. 前記第２の検出手段は、前記偶奇性保存違反符号パターンと、その直前の符号を検出する
   請求項８に記載の復調装置。
10. 前記第１のテーブルは、基礎パターン、前記最大ランを制限するための最大ラン制限パターン、および最小ランの連続を制限する最小ラン連続制限パターンを有し、
    前記第２のテーブルの前記偶奇性保存違反パターンは、最小ランの連続を制限する最小ラン連続制限パターンである
    請求項７に記載の復調装置。
11. 前記選択手段は、最小単位の基礎符号パターンとそれに対応付けられた基礎データパターンに従って変換されたデータ列を選択する
    請求項７に記載の復調装置。
12. 前記選択手段により選択されたデータ列から、所定の位置に挿入されている同期パターンまたはDSV制御ビットを取り除き、データビットを取り出す取出手段をさらに備える
    請求項７に記載の復調装置。
13. 入力された信号から前記符号語列を作成する符号語列化手段をさらに備える
    請求項７に記載の復調装置。
14. 入力された前記符号語列から、所定の位置に挿入されている同期パターンを検出する同期パターン検出手段をさらに備える
    請求項７に記載の復調装置。
15. 最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換する復調方法において、
    偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換ステップと、
    偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換ステップと、
    前記第１の逆変換ステップの処理により逆変換されたデータパターンと、前記第２の逆変換ステップの処理により逆変換されたデータパターンのいずれかを選択する選択ステップと
    を備える復調方法。
16. 最小ランがｄ（ｄ＞０）、最大ランがｋであり、基本符号語長がｎビットの可変長符号(d,k;m,n;r)（最大拘束長ｒ＞１）を、基本データ長がｍビットのデータに逆変換するプログラムにおいて、
    偶奇性保存パターンからなる第１のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第１の逆変換ステップと、
    偶奇性保存違反パターンからなる第２のテーブルに従って、入力された符号列の符号パターンに対応する部分を、対応するデータパターンに逆変換する第２の逆変換ステップと、
    前記第１の逆変換ステップの処理により逆変換されたデータパターンと、前記第２の逆変換ステップの処理により逆変換されたデータパターンのいずれかを選択する選択ステップと
    をコンピュータに実行させるプログラム。
17. 請求項１６に記載のプログラムが記録されている記録媒体。

Images