JP2007213104A - 液晶表示装置および液晶表示装置の製造方法 - Google Patents

液晶表示装置および液晶表示装置の製造方法 Download PDF

Info

Publication number
JP2007213104A
JP2007213104A JP2007140660A JP2007140660A JP2007213104A JP 2007213104 A JP2007213104 A JP 2007213104A JP 2007140660 A JP2007140660 A JP 2007140660A JP 2007140660 A JP2007140660 A JP 2007140660A JP 2007213104 A JP2007213104 A JP 2007213104A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
pair
substrates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007140660A
Other languages
English (en)
Other versions
JP4655064B2 (ja
Inventor
Hisashi Kadota
久志 門田
Takuo Sato
拓生 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007140660A priority Critical patent/JP4655064B2/ja
Publication of JP2007213104A publication Critical patent/JP2007213104A/ja
Application granted granted Critical
Publication of JP4655064B2 publication Critical patent/JP4655064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】柱状スペーサを備えながらも、配向膜の膜厚ムラやラビングムラを視認されにくく、高い画質品位を与える液晶表示装置を提供する。
【解決手段】互いに独立した複数の柱状スペーサにより所定の間隔に調整された相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置において、該一対の基板の一方の基板上に柱状スペーサを、2画素に一つの割合で且つ各画素に対し等価となるように市松模様で配列する。
【選択図】図1

Description

本発明は、柱状スペーサを備えながらも、配向膜の膜厚ムラやラビングムラが視認されにくく、高品位の画像を与える液晶表示装置に関する。
一般に、液晶表示装置は、相対向する一対の基板間に液晶物質を挟持した構造を有する。ここで、液晶表示装置による画像表示は、一対の基板間に電圧を印加し、液晶物質の複屈折特性に基づき光透過率を制御することにより行う。従って、相対向する基板の間隔が画面内で均一でない場合には対向する電極間にかかる電界強度が画面内で相違し、画質上大きな問題となる。このため、従来は間隔保持材として微細なガラスビーズを一方の基板上に所定量散布し、結果的に液晶物質内にガラスビーズが分散した状態とすることにより一対の基板間を所定の間隔に調整していた。
しかし、ガラスビーズを一方の基板上に均一に散布することは非常に困難であり、場合によりガラスビーズが画面内において偏在(局在化)し、画質の劣化を招くという問題があった。
そこで、近年ではガラスビーズを基板上に散布するのではなく、相対向する一対の基板の一方の基板上に、相対的に良好な位置精度と寸法精度と形状精度とを実現できるフォトリソグラフィー技術やエッチング技術を用いて、感光性樹脂等の絶縁性樹脂やSiO2等の酸化膜等の絶縁物を島状に形成した間隔保持材(即ち、互いに独立した柱状スペーサ)を設けることが行われている。
しかしながら、ポリイミド(PI)等の配向膜の形成及びラビング処理は、柱状スペーサの形成後に行われるため、柱状スペーサを無闇に形成すると、それ自体の凹凸形状に起因して配向膜形成時に視認できるような膜厚ムラやラビングムラが発生し、液晶の配向異常を引き起し、液晶表示装置で得られる画像品位が極端に劣化するという問題があった。
本発明は、従来の技術の問題点を解決しようとするものであり、柱状スペーサを備えながらも、配向膜の膜厚ムラやラビングムラが視認されにくく、高品位の画像を与える液晶表示装置を提供することを目的とする。
本発明者らは、柱状スペーサの配列を特定のパターンとすることにより、上述の問題点を解決又は軽減できることを見出し、本発明を完成させるに至った。
即ち、本発明は、互いに独立した複数の柱状スペーサにより所定の間隔に調整された相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置において、前記柱状スペーサは、該一対の基板の一方の基板上に形成された遮光膜上に断面積が5〜25μm2で形成され、2画素に一つの割合で且つ各画素に対し等価となるように市松模様で配列されていることを特徴とする液晶表示装置を提供する。
また、本発明は、相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置の製造方法において、該一対の基板の一方の基板上に遮光膜を形成し、該遮光膜の上に2画素に一つの割合で且つ各画素に対し等価となるように市松模様で断面積が5〜25μm2の柱状スペーサを形成する工程を含む製造方法を提供する。
本発明の液晶表示装置によれば、柱状スペーサの配列パターンを特定のパターンとすることにより、液晶の配向乱れがなく、且つ配向膜の膜厚ムラやラビングムラを視認されにくくし、高品位の画像が得られる。
本発明の液晶表示装置は、互いに独立した複数の柱状スペーサにより所定の間隔に調整された相対向する一対の基板間に液晶物質が挟持された構造を有している。
本発明者らの知見によれば、柱状スペーサ上に塗布される配向膜が柱状スペーサ周りに溜まり、配向膜の膜厚ムラが生じ易く、また、柱状スペーサをランダムに配置すると、前述の膜厚ムラが視認されるようになるため、画質の劣化を招くという点から、図2(a)に示すように、基板21にマトリックス状に配置された画素電極22の間に、柱状スペーサ23を1画素当たり一つで且つ各画素に対して等価となるように設けることが考えられるが、図2(a)の場合には、柱状スペーサ23の配列密度が高過ぎて、液晶物質の配向が阻害され、ディスクリネーションと呼ばれる配向乱れが発生し易いことが分かった。
一方、図2(b)のように、柱状スペーサ23を4画素当たり一つの割合で、各画素に対し等価となる市松模様で配列すると、配向膜の膜厚ムラは均一化され、視認されにくくなることが分かったが、その効果が期待できるのは、画素電極22の大きさが18μm四方の半透過型の液晶表示装置の場合には、開口率が54%程度までのものが限度であり、66%程度以上の開口率を有する最近の半透過型の液晶表示装置に対しては期待できないことも分かった。
そこで、本発明では、図1に示すように、柱状スペーサ3を、2画素に一つの割合で且つ各画素に対し等価となるように市松模様で配列する。これにより、画面内の基板の間隙を一定に保つことができるとともに、柱状スペーサ3同士の過度の接近を防止し、また、配向膜の膜厚ムラを均一化してディスクリネーションの発生も防ぎ、画質の品位を上げる事が可能となる。
また、市松模様で形成した複数の柱状スペーサ3の中の任意の柱状スペーサ3を中心に考えた場合、その周囲に隣接して4つの柱状スペーサ3が存在するが、本発明ではその中心の柱状スペーサ3とその周囲に隣接する4つの柱状スペーサ3の距離をいずれも略同一とすることがより好ましい。
また、本発明において、複数の画素電極2は、図1のように、一対の基板の一方の基板1上にマトリックス状に形成されていることが好ましい。
なお、柱状スペーサ3は、できるだけ小さい方が液晶の配向の障害となりにくくなるので、その断面積が好ましくは1〜100μm2、好ましくは5〜25μm2である。
以上説明したように、本発明の液晶表示装置は、柱状スペーサの配列様式に特徴を有するが、他の構成要素、一対の基板、液晶物質、電極等については公知の液晶表示装置と同様の構成を採用することができる。
本発明の液晶表示装置、即ち、相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置は、2画素に一つの割合で且つ各画素に対し等価となるように市松模様で柱状スペーサを形成する以外は、公知の製造方法に従って製造することができる。例えば、一対の基板の一方の基板上に感光性樹脂を塗布し乾燥して感光性樹脂層を形成し、その感光性樹脂層をフォトリソグラフ法により柱状スペーサに加工すればよい。
図3に示す本発明の液晶表示装置(アクティブマトリックス型液晶表示装置)の製造例を以下に説明する。
先ず、ガラス等からなる駆動基板31の上に、TFTを形成する半導体薄膜32(例えば、多結晶シリコン)を50〜150nmの厚みで成膜する。必要ならばSi+イオンを打ち込み非結晶化した後、600℃程度で加熱処理し、あるいはエキシマレーザ等でアニールして大粒子化を図ってもよい。
この半導体薄膜32を所定の形状にパターニングし、熱酸化法あるいはLPCVD法等の手段を用いてゲート絶縁膜33aを10〜100nmの厚みで成膜する。
次いで、ゲート電極33となる多結晶シリコンあるいはMoSi、WSi、Al、Ta、Mo/Ta、Mo、W、Ti、Cr等の金属層を形成してパターニングする。なお、ゲート電極33として多結晶シリコンを用いた場合は、低抵抗化を図るためにP+イオン等を熱拡散してもよい。
その後、ゲート電極33をマスクとしてイオン打ち込み法あるいはイオンドーピング法等により不純物イオンを打ち込み、ソース領域S及びドレイン領域Dを形成する。
続いて、PSG、NSG等で400〜800nmの厚みで常圧CVD法により成膜して第1層間絶縁膜34とする。これにソース領域S及びドレイン領域Dに連通するコンタクトホールCONS及びCONDを開口する。
次いで、Al等の導電性薄膜をスパッタ等により300〜700nmの厚みで成膜する。これを所定の形状にパターニングし、ソース電極36S、ドレイン電極36Dに加工する。これらの上に、例えばPSG等を常圧CVD法により300〜2000nmの厚みで成膜し、第2層間絶縁膜35とする。必要により、CMP法等を用いて第2層間絶縁膜35の表面平坦化処理を行ってもよい。
その後、ドレイン電極36Dと遮光膜37を兼ねた金属膜との電気接続をとるためのコンタクトホールCON2を第2層間絶縁膜35に開口する。この上に、ブラックマスクを兼ねる遮光膜37となる金属薄膜、例えばTi、Al、Mo、Cr、W、TiNx、又はこれらの金属のシリサイド等をスパッタ等の方法で5〜500nm程度の厚みで成膜し、所定の形状にパターニングする。
この遮光膜37の上に、例えばPSG等を常圧CVD法により300〜2000nmの厚みで成膜し、第3層間絶縁膜38とする。液晶の配向性を向上させるため、必要に応じてCMP法等を用いて第3層間絶縁膜38の表面平坦化処理を行ってもよい。また第2層間絶縁膜35及び第3層間絶縁膜38には、スピンコーティング法によりSOGや有機膜等を用いて平坦化してもよい。
その後、画素電極39と電気接続をとるためのコンタクトホールCON3を第3層間絶縁膜38に開口する。この上に、画素電極39となる金属又は金属酸化膜(透過型液晶表示装置の場合にはITO膜等の透明導電膜、反射型液晶表示装置の場合にはAg、Al等からなる光反射性導電膜)をスパッタ法等で30〜1000nm程度の厚みで成膜し、所定の形状にパターニングする。その後、必要であれば約200〜400℃でアニール処理してもよい。
この上に、例えば感光性樹脂塗料等を2〜6μm程度塗布した後、フォトリソグラフィー技術を用いて、図1に示すように島状にパターニングし、柱状スペーサ40を市松模様で形成する。この柱状スペーサ40は、感光性樹脂の他、SiO2等の無機膜をCVD法で形成した後、あるいは非感光性樹脂塗料をスピンコート法もしくは印刷法で形成した後にパターニングして形成してもよい。また、柱状スペーサ40の断面積は1〜100μm2にする。
その後は常法に従って駆動基板1にPI等からなる配向膜(図示せず)を形成し、コットン等のバフ材にて液晶を配向させるためのラビング処理を施し、同様に処理された対向電極41を備えた対向基板42と重ね合わせ固定し液晶セルを構成する。その後、液晶セル中に液晶43を注入し、必要に応じて熱処理を施し、液晶表示素子が完成する。
このようにして得られる液晶表示装置においては、駆動基板31と対向基板42との間の距離は、柱状スペーサ40の高さにより均一に保たれており、配向膜の膜厚ムラやラビングムラの視認性も低く、しかもディスクリネーションも生じにくい。従って、高品位の画像が得られる。
本発明における柱状スペーサの配列パターンの説明図である。 比較のための柱状スペーサの配列パターンの説明図である。 本発明の液晶表示装置の断面概略図である。
符号の説明
1,21 基板、2,22 画素電極、3,23 柱状スペーサ

Claims (5)

  1. 互いに独立した複数の柱状スペーサにより所定の間隔に調整された相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置において、
    前記柱状スペーサは、該一対の基板の一方の基板上に形成された遮光膜上に断面積が5〜25μm2で形成され、2画素に一つの割合で且つ各画素に対し等価となるように市松模様で配列されていることを特徴とする液晶表示装置。
  2. 任意の柱状スペーサと、その周囲に隣接して存在する4つの柱状スペーサとの間の距離が、互いに略同一である請求項1記載の液晶表示装置。
  3. 該一対の基板の一方の基板にマトリックス状に複数の画素電極が形成されている請求項1記載の液晶表示装置。
  4. 相対向する一対の基板間に液晶物質が挟持された構造を有する液晶表示装置の製造方法において、該一対の基板の一方の基板上に遮光膜を形成し、該遮光膜の上に2画素に一つの割合で且つ各画素に対し等価となるように市松模様で断面積が5〜25μm2の柱状スペーサを形成する工程を含む製造方法。
  5. 該一対の基板の一方の基板上に感光性樹脂を塗布し乾燥して感光性樹脂層を形成し、その感光性樹脂層をフォトリソグラフ法により柱状スペーサに加工する請求項4記載の製造方法。
JP2007140660A 2007-05-28 2007-05-28 液晶表示装置の製造方法 Expired - Fee Related JP4655064B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007140660A JP4655064B2 (ja) 2007-05-28 2007-05-28 液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007140660A JP4655064B2 (ja) 2007-05-28 2007-05-28 液晶表示装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001336518A Division JP2003140157A (ja) 2001-11-01 2001-11-01 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2007213104A true JP2007213104A (ja) 2007-08-23
JP4655064B2 JP4655064B2 (ja) 2011-03-23

Family

ID=38491513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007140660A Expired - Fee Related JP4655064B2 (ja) 2007-05-28 2007-05-28 液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP4655064B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157118A (ja) * 2007-12-26 2009-07-16 Nec Lcd Technologies Ltd 表示装置及びそれを用いた端末装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152038A (ja) * 1993-10-07 1995-06-16 Fuji Photo Film Co Ltd 液晶パネル用スペーサーの形成方法
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2001013506A (ja) * 1999-04-30 2001-01-19 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
JP2001042339A (ja) * 1999-08-02 2001-02-16 Minolta Co Ltd 液晶光変調素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07152038A (ja) * 1993-10-07 1995-06-16 Fuji Photo Film Co Ltd 液晶パネル用スペーサーの形成方法
JP2000206541A (ja) * 1999-01-13 2000-07-28 Sony Corp 液晶パネル、液晶パネルの製造方法および液晶表示装置
JP2001013506A (ja) * 1999-04-30 2001-01-19 Matsushita Electric Ind Co Ltd 液晶表示素子及びその製造方法
JP2001042339A (ja) * 1999-08-02 2001-02-16 Minolta Co Ltd 液晶光変調素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009157118A (ja) * 2007-12-26 2009-07-16 Nec Lcd Technologies Ltd 表示装置及びそれを用いた端末装置

Also Published As

Publication number Publication date
JP4655064B2 (ja) 2011-03-23

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
TWI574081B (zh) 液晶顯示裝置及其製造方法
CN106980214B (zh) 液晶显示设备
US20060221287A1 (en) Liquid crystal display device and method of fabricating the same
WO2014131238A1 (zh) 阵列基板及其制作方法、显示面板及其制作方法
KR100801209B1 (ko) 액정표시장치
US6091470A (en) Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment
JP2010002594A (ja) 液晶表示装置およびその製造方法
JP3998755B2 (ja) 半導体表示装置
JP4655064B2 (ja) 液晶表示装置の製造方法
JP3234168B2 (ja) Tftアレイ基板の製造方法
KR101234214B1 (ko) 액정표시장치 및 그 제조방법
JP2003140157A (ja) 液晶表示装置
JPH07120784A (ja) 液晶表示装置およびその製法
KR101369571B1 (ko) 어레이 기판, 그 제조 방법 및 액정 디스플레이
WO2011135769A1 (ja) カラーフィルター基板、表示パネル及びカラーフィルター基板の製造方法
KR20040061950A (ko) 티에프티-엘씨디 및 그 제조방법
JP4652718B2 (ja) 液晶ディスプレイの製造方法
JP4057040B2 (ja) 半導体表示装置
JP4197356B2 (ja) 液晶表示装置
JP3999216B2 (ja) 半導体表示装置
KR101211245B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조방법
WO2011142070A1 (ja) 液晶表示装置
JP2001091934A (ja) 液晶表示装置
JP4286722B2 (ja) 半導体表示装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees