JP2007194375A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007194375A
JP2007194375A JP2006010422A JP2006010422A JP2007194375A JP 2007194375 A JP2007194375 A JP 2007194375A JP 2006010422 A JP2006010422 A JP 2006010422A JP 2006010422 A JP2006010422 A JP 2006010422A JP 2007194375 A JP2007194375 A JP 2007194375A
Authority
JP
Japan
Prior art keywords
electroformed
electrode
semiconductor element
semiconductor device
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006010422A
Other languages
English (en)
Inventor
Yasuyuki Iwagami
泰之 岩上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006010422A priority Critical patent/JP2007194375A/ja
Publication of JP2007194375A publication Critical patent/JP2007194375A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 半導体装置を実装するときのハンダの濡れ状態を確認することができ、半導体装置の実装性を高めることができる半導体装置を提供する。
【解決手段】 ベース基板６０上に形成された電鋳電極１０上に半導体素子２０を接合する工程と、半導体素子２０とベース基板６０上に形成された電鋳電極３０をボンディングワイヤ４０で接続する工程と、半導体素子２０とボンディングワイヤ４０を覆うように樹脂封止する工程と、電鋳電極１０、３０を残してベース基板６０を取り除く工程と、電鋳電極１０、３０と一体となった半導体素子２０毎に、樹脂封止体５０をダイシングすると共に電鋳電極１０、３０の一部もダイシングする工程を備える。また、半導体素子２０毎の電鋳電極１０、３０間隔がダイシングライン幅よりも狭いので、ダイシングライン７０側の電鋳電極１０、３０の一部が樹脂封止体５０から露出することを特徴としている。
【選択図】 図５

Description

本発明は、半導体装置及びその製造方法に関するものである。
従来、樹脂封止型の半導体装置は、基板上に半導体素子搭載用の金属層と外部導出用の電極層を電鋳製のリード材を用いて形成し、この金属層上に半導体素子を搭載したあと、半導体素子と電極層を結線処理して、基板上に樹脂封止を行い、基板だけを除去し、半導体素子ごとに個々に切断することにより、構成されていた（例えば、特許文献１参照。）。
このように、電鋳製のリード材を用いることにより、容易にフラットな配線を樹脂封止体表面に露出するように形成することができる。
しかしながら、この樹脂封止型の半導体装置は、半導体素子搭載用の金属層や外部導出用の電極層が半導体装置の裏面かつ樹脂に覆われた内側にあり、この半導体装置を実装するときに、金属層や電極層と、実装先のハンダとの実装の濡れ状態を確認することが困難であるという問題点がある。
特開２００４−２１４２６５号公報（第７頁、図１）
本発明は、半導体装置を実装するときのハンダの濡れ状態を確認することができ、半導体装置の実装性を高めることができる半導体装置を提供する。
上記目的を達成するために、本発明の一態様の半導体装置は、半導体素子と、前記半導体素子と接合し、電解メッキ層からなるフラットな配線から構成された第１の電極と、前記半導体素子と導電性部材を介して接続され、電解メッキ層からなるフラットな配線から構成される第２の電極と、前記半導体素子、前記導電性部材を覆うように形成された樹脂封止体と、を備え、前記第１の電極及び前記第２の電極の各一面及び前記各一面の側部が、前記樹脂封止体から露出していることを特徴としている。
また、本発明の他の態様の半導体装置の製造方法は、導電性基板上に形成された第１の電鋳電極上に半導体素子を接合する工程と、前記半導体素子と前記導電性基板上に形成された第２の電鋳電極を導電性部材を介して接続する工程と、前記半導体素子及び前記導電性部材を覆うように樹脂封止する工程と、前記第１の電鋳電極及び前記第２の電鋳電極を残して前記導電性基板を取り除く工程と、前記第１の電鋳電極及び前記第２の電鋳電極と一体となった前記半導体素子毎に、前記樹脂をダイシングすると共に前記第１の電鋳電極及び前記第２の電鋳電極の一部もダイシングする工程と、を備え、ダイシングライン側の前記第１の電鋳電極及び前記第２の電鋳電極の一部が前記樹脂から露出することを特徴としている。
また、本発明の他の態様の半導体装置の製造方法は、第１の導電性基板上に形成された第１の電鋳電極上に半導体素子を接合する工程と、前記半導体素子と第２の導電性基板上に形成された第２の電鋳電極を導電性部材を介して接続する工程と、前記半導体素子及び前記導電性部材を覆うように樹脂封止する工程と、前記第１の電鋳電極及び前記第２の電鋳電極を残して前記第１の導電性基板及び前記第２の導電性基板を取り除く工程と、前記第１の電鋳電極及び善意第２の電鋳基板と一体となった前記半導体素子毎に、前記樹脂をダイシングすると共に前記第１の電鋳電極及び前記第２の電鋳電極の一部もダイシングする工程と、を備え、ダイシングライン側の前記第１の電鋳電極及び前記第２の電鋳電極の一部が前記樹脂から露出することを特徴としている。
本発明によれば、半導体装置を実装するときのハンダの濡れ状態を確認することができ、半導体装置の実装性を高めることができる半導体装置を提供することができる。
以下、本発明の実施例について、図面を参照して説明する。
図１は、本発明の実施例１に係る半導体装置であるダイオードを示す（ａ）平面図及び（ｂ）断面図である。図１（ｂ）は、図１（ａ）の平面図のＡ−Ａ’線に沿った断面図である。
図１（ｂ）に示すように、本実施例に係るダイオードは、第１の電極層である半導体素子搭載用の電鋳電極１０上に、例えば、ダイオードなどの半導体素子２０が搭載され、この半導体素子２０は、第２の電極層である電鋳電極３０と、例えば、Ａｕなどのボンディングワイヤ４０により電気的に接続されている。そして、これら半導体素子２０、電鋳電極１０、３０及びボンディングワイヤ４０は、例えば、エポキシ樹脂などの樹脂封止体５０に覆われ、図１（ａ）に示すように、電鋳電極１０、３０の半導体素子搭載側の裏側と側面の一部が樹脂封止体５０から露出している。
ここで、電鋳電極１０、３０は、ＮｉやＣｕなどで電解メッキにより形成される。また、電鋳電極１０、３０の樹脂封止体５０から露出した面は、電鋳電極１０、３０共にフラットな構成をしている。この電鋳電極１０、３０の樹脂封止体５０から露出したフラットな面が本実施例の半導体装置を実装するときに、それぞれが外部接続端子となる。また、半導体装置の側面の一部に電鋳電極１０、３０が樹脂封止体５０から露出した構成をしているので、半導体装置実装時のハンダの濡れ状態が容易に確認することができる。
このように構成される本実施例に係るダイオードは、以下のように形成することができる。図２乃至図７は、その本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図である。ここで、図２（ｂ）乃至図７（ｂ）は、図２（ａ）乃至図7（ａ）の各Ｂ−Ｂ’線に沿った断面図である。
まず、図２に示すように、例えば、ステンレス等を材料とするベース基板６０上に、予め、電解メッキにより、ＣｕやＮｉなどの導電パターンである、半導体素子搭載用の電鋳電極１０及び電鋳電極３０を形成する。このとき、異なる半導体装置同士の電鋳電極１０、３０の導電パターンの間隔は、後の工程で行うダイシングのダイシングライン幅よりも狭い間隔にする。
次に、図３に示すように、ベース基板６０上に形成された半導体素子搭載用の電鋳電極１０上に半導体素子を搭載する。このとき、電鋳電極１０と半導体素子２０は、Ｓｎ−Ｐｂなどの共晶はんだなどにより接合される。ここで、半導体素子２０は、ダイオードなどを用いている。
次に、図４に示すように、半導体素子２０上面に露出した表面電極と電鋳電極３０を、例えば、金などのボンディングワイヤ４０を用いて接続する。
次に、図５に示すように、モールド金型を用いてベース基板６０上に半導体素子２０、電鋳電極１０、３０及びボンディングワイヤ４０を覆うように樹脂封止体５０を用いて樹脂封止を行う。ここで、樹脂封止に用いる樹脂封止体５０として、エポキシ樹脂やビスマレイミド・トリジアン樹脂などが用いられる。
次に、図６に示すように、ベース基板６０上に形成される電鋳電極１０、３０を残して、ベース基板６０を取り除く。このとき、電鋳電極１０、３０は、ベース基板６０のおかげでフラットな配線ととなり、樹脂封止体５０から露出する。この露出した電鋳電極部が外部端子として用いられる。
次に、図７に示すように、ダイシングライン７０に沿ってダイシングを行い、半導体素子２０ごとに個々に半導体装置の分離を行う。このとき、異なる半導体装置同士の電鋳電極１０、３０間の間隔は、ダイシングライン幅よりも狭く形成されている。そのため、ダイシングを行うことより、樹脂封止体５０と共に、電鋳電極１０、３０の一部も切断され、半導体素子搭載側の裏面にフラットな電鋳電極１０、３０が露出するだけでなく、半導体装置の側面の一部にも電鋳電極１０、３０が露出する。
以上より構成される半導体装置は、電鋳電極が形成されたベース基板を用いることにより、容易に、外部端子である電解メッキからなるフラットな配線を樹脂封止体表面から露出させることができる。また、ベース基板上の電鋳電極の半導体装置ごとの間隔をダイシングライン幅よりも狭く形成することにより、ダイシングにより樹脂封止体とともに電鋳電極も切断することができる。そのため、半導体装置の側部にも電鋳電極を樹脂封止体から露出させることができ、半導体装置実装時のハンダの濡れ状態の確認を容易にすることができる。また、ハンダの濡れ状態の確認が容易になることにより、半導体装置の実装性を向上させることができる。
ここで、本実施例では、半導体素子上面から１端子をワイヤボンディングで電鋳電極に接続させていたが、半導体素子がトランジスタのような２端子以上を有する場合にでも適用できる。その場合、ワイヤボンディングに接続する電鋳電極を２分割、３分割することにより、本実施例の半導体装置を形成することができる。
図８は、本発明の実施例２に係る半導体装置であるダイオードを示す（ａ）平面図及び（ｂ）断面図である。図８（ｂ）は、図１（ａ）の平面図のＣ−Ｃ’線に沿った断面図である。
図８（ｂ）に示すように、本実施例に係るダイオードは、第１の電極層である半導体素子搭載用の電鋳電極１５上に、例えば、ダイオードなどの半導体素子２５が搭載され、この半導体素子２５上に、例えば、Ａｕなどのバンプ８０が設けられている。そして、このバンプ８０上に第２の電極層である電鋳電極３５が設けられ、半導体素子２５は、バンプ８０を介して電鋳電極３５と電気的に接続されている。そして、電鋳電極１５、３５との間には、エポキシ樹脂などの樹脂封止体５５が樹脂封止され、半導体素子２５及びバンプ８０を覆っている。また、図８（ａ）に示すように、電鋳電極１５の半導体素子搭載側の裏側、電鋳電極３５のバンプ８０と接続している面の裏側及び半導体装置側面の一部の電鋳電極１５、３５が樹脂封止体５５から露出している。
ここで、電鋳電極１５、３５は、ＮｉやＣｕなどで電解メッキにより形成される。また、電鋳電極１５、３５の樹脂封止体５５から露出した面は、電鋳電極１５、３５共にフラットな配線構成をしている。この電鋳電極１５、３５の樹脂封止体５５から露出したフラットな面が本実施例の半導体装置を実装するときに、それぞれが外部接続端子となる。また、半導体装置の側面の一部に電鋳電極１５、３５が樹脂封止体５５から露出した構成をしているので、半導体装置実装時のハンダの濡れ状態が容易に確認することができる。
このように構成される本実施例に係るダイオードは、以下のように形成することができる。図９乃至図１４は、その本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図である。ここで、図９（ｂ）乃至図１４（ｂ）は、図９（ａ）乃至図１４（ａ）の各Ｄ−Ｄ’線に沿った断面図である。
まず、図９に示すように、例えば、ステンレス等を材料とするベース基板６２上に、予め、電解メッキにより、ＣｕやＮｉなどの導電パターンである、半導体素子搭載用の電鋳電極１５を形成する。このとき、異なる半導体装置同士の電鋳電極１５の導電パターンの間隔は、後の工程で行うダイシングのダイシングライン幅よりも狭い間隔にする。
次に、図１０に示すように、ベース基板６２上に形成された半導体素子搭載用の電鋳電極１５上に半導体素子２５を搭載する。このとき、電鋳電極１５と半導体素子２５は、Ｓｎ−Ｐｂなどの共晶はんだなどにより接合される。ここで、半導体素子２５は、ダイオードなどを用いている。
次に、図１１に示すように、半導体素子２５上面に露出した表面電極上に、例えば、金などのバンプ８０を形成する。このとき、バンプ８０は、図１１（ｂ）に示すように、複数段のバンプを形成しても、一段のバンプを形成してもどちらでもよい。
次に、図１２に示すように、バンプ８０上に、新たに電解メッキによって、例えば、ＮｉやＣｕなどの電鋳電極３５を形成したベース基板６４をバンプ８０と電鋳電極３５が電気的に接続するようにマウントする。そして、モールド金型を用いてベース基板６２、６４間に半導体素子２５、電鋳電極１５及びバンプ８０を覆うように樹脂封止体５５を樹脂封止する。このとき、ベース基板６４上に形成される電鋳電極３５は、上記したベース基板６２と同じ導電パターンを形成することが望ましい。
ここで、樹脂封止に用いる樹脂封止体として、エポキシ樹脂やビスマレイミド・トリジアン樹脂などが用いられる。
次に、図１３に示すように、ベース基板６２、６４上に形成される電鋳電極１５、３５を残して、ベース基板６２、６４を取り除く。このとき、電鋳電極１５、３５は、ベース基板６２、６４のおかげでフラットな配線ととなり、樹脂封止体５５から露出する。この露出した電鋳電極部が外部端子として用いられる。
次に、図１４ように、ダイシングライン７５に沿ってダイシングを行い、半導体素子２５ごとに個々に半導体装置の分離を行う。このとき、異なる半導体装置同士の電鋳電極１５、３５間の間隔は、ダイシングライン幅よりも狭く形成されている。そのため、ダイシングを行うことより、樹脂封止体５５と共に、電鋳電極１５、３５の一部も切断され、半導体素子搭載側の裏面のフラットな電鋳電極１５、３５だけでなく、半導体装置の側面の一部にも電鋳電極１５、３５が露出する。
以上より構成される半導体装置は、電鋳電極が形成されたベース基板を用いることにより、容易に、外部端子である、電解メッキからなるフラットな配線を樹脂封止体表面から露出させることができる。また、ベース基板上の電鋳電極の半導体装置ごとの間隔をダイシングライン幅よりも狭く形成することにより、ダイシングにより樹脂封止体とともに電鋳電極も切断することができる。そのため、半導体装置の側部にも電鋳電極を樹脂封止体から露出させることができ、半導体装置実装時のハンダの濡れ状態の確認を容易にすることができる。また、ハンダの濡れ状態の確認が容易になることにより、半導体装置の実装性を向上させることができる。
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲内で種々変形して実施することができる。
本発明の実施例１に係る半導体装置であるダイオードの構成を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例１に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードの構成を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。 本発明の実施例２に係る半導体装置であるダイオードを形成する製造方法を示す（ａ）平面図及び（ｂ）断面図。
符号の説明
１０、１５ 半導体素子搭載用の電鋳電極（第１の電極）
２０、２５ 半導体素子
３０、３５ 電鋳電極（第２の電極）
４０ ボンディングワイヤ
５０、５５ 樹脂
６０、６２、６４ ベース基板
７０、７５ ダイシングライン
８０ バンプ

Claims (5)

  1. 半導体素子と、
    前記半導体素子と接合し、電解メッキ層からなるフラットな配線から構成された第１の電極と、
    前記半導体素子と導電性部材を介して接続され、電解メッキ層からなるフラットな配線から構成される第２の電極と、
    前記半導体素子、前記導電性部材を覆うように形成された樹脂封止体と、
    を備え、前記第１の電極及び前記第２の電極の各一面及び前記各一面の側部が、前記樹脂封止体から露出していることを特徴とする半導体装置。
  2. 導電性基板上に形成された第１の電鋳電極上に半導体素子を接合する工程と、
    前記半導体素子と前記導電性基板上に形成された第２の電鋳電極を導電性部材を介して接続する工程と、
    前記半導体素子及び前記導電性部材を覆うように樹脂封止する工程と、
    前記第１の電鋳電極及び前記第２の電鋳電極を残して前記導電性基板を取り除く工程と、
    前記第１の電鋳電極及び前記第２の電鋳電極と一体となった前記半導体素子毎に、前記樹脂をダイシングすると共に前記第１の電鋳電極及び前記第２の電鋳電極の一部もダイシングする工程と、
    を備え、ダイシングライン側の前記第１の電鋳電極及び前記第２の電鋳電極の一部が前記樹脂から露出することを特徴とする半導体装置の製造方法。
  3. 第１の導電性基板上に形成された第１の電鋳電極上に半導体素子を接合する工程と、
    前記半導体素子と第２の導電性基板上に形成された第２の電鋳電極を導電性部材を介して接続する工程と、
    前記半導体素子及び前記導電性部材を覆うように樹脂封止する工程と、
    前記第１の電鋳電極及び前記第２の電鋳電極を残して前記第１の導電性基板及び前記第２の導電性基板を取り除く工程と、
    前記第１の電鋳電極及び前記第２の電鋳基板と一体となった前記半導体素子毎に、前記樹脂をダイシングすると共に前記第１の電鋳電極及び前記第２の電鋳電極の一部もダイシングする工程と、
    を備え、ダイシングライン側の前記第１の電鋳電極及び前記第２の電鋳電極の一部が前記樹脂から露出することを特徴とする半導体装置の製造方法。
  4. 前記半導体素子毎の前記第１の電鋳電極間の間隔は、前記ダイシングする工程のダイシングライン幅よりも狭いことを特徴とする請求項２又は請求項３記載の半導体装置の製造方法。
  5. 前記半導体素子毎の前記第２の電鋳電極間の間隔は、前記ダイシングする工程のダイシングライン幅よりも狭いことを特徴とする請求項２乃至請求項４のいずれか１項に記載の半導体装置の製造方法。
JP2006010422A 2006-01-18 2006-01-18 半導体装置及びその製造方法 Pending JP2007194375A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006010422A JP2007194375A (ja) 2006-01-18 2006-01-18 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006010422A JP2007194375A (ja) 2006-01-18 2006-01-18 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007194375A true JP2007194375A (ja) 2007-08-02

Family

ID=38449835

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006010422A Pending JP2007194375A (ja) 2006-01-18 2006-01-18 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2007194375A (ja)

Similar Documents

Publication Publication Date Title
EP2852974B1 (en) Method of making a substrate-less stackable package with wire-bond interconnect
TWI627721B (zh) 半導體裝置之製造方法
US20130113015A1 (en) Substrate, Light Emitting Device and Method for Manufacturing Substrate
JP6770853B2 (ja) リードフレーム及び電子部品装置とそれらの製造方法
TW201423917A (zh) 樹脂密封型半導體裝置及其製造方法
TW201415596A (zh) 無線模組
JP2018037504A5 (ja)
US9147665B2 (en) High bond line thickness for semiconductor devices
US7825501B2 (en) High bond line thickness for semiconductor devices
US8569110B2 (en) Pre-bonded substrate for integrated circuit package and method of making the same
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
US10930604B2 (en) Ultra-thin multichip power devices
JP2008103550A (ja) 半導体装置
JP2005079365A (ja) 基板フレーム及びこれを用いた半導体装置の製造方法
JP2007194375A (ja) 半導体装置及びその製造方法
TW201705439A (zh) 半導體裝置
JP2008177424A (ja) 半導体装置
JP2006253360A (ja) 半導体装置の製造方法及び半導体装置
JP7064721B2 (ja) リードフレームおよび半導体装置
JP2018064062A (ja) リードフレームおよび半導体装置
JP2019047004A (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP2008041922A (ja) 発光装置
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
JP2008041923A (ja) 発光装置
JPH10340923A (ja) 半導体装置の接続方法