JP2007194324A - Member for circuit board, and its manufacturing method - Google Patents

Member for circuit board, and its manufacturing method Download PDF

Info

Publication number
JP2007194324A
JP2007194324A JP2006009668A JP2006009668A JP2007194324A JP 2007194324 A JP2007194324 A JP 2007194324A JP 2006009668 A JP2006009668 A JP 2006009668A JP 2006009668 A JP2006009668 A JP 2006009668A JP 2007194324 A JP2007194324 A JP 2007194324A
Authority
JP
Japan
Prior art keywords
circuit pattern
film
circuit board
hole
polyimide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006009668A
Other languages
Japanese (ja)
Inventor
Shigenao Tomabechi
重尚 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Industries Inc
Original Assignee
Toray Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Industries Inc filed Critical Toray Industries Inc
Priority to JP2006009668A priority Critical patent/JP2007194324A/en
Publication of JP2007194324A publication Critical patent/JP2007194324A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a member for a circuit board capable of bonding a semiconductor element and a circuit pattern with a high accuracy without peeling of the circuit board and a reinforcing board. <P>SOLUTION: In the circuit board, a through-hole 108 is formed between a first surface and a second surface within 5 mm from the stepped section of the first surface of a flexible film 103 having circuit patterns 102 and 124 on both surfaces. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、高精度な回路パターンを有する回路基板および回路基板の製造方法に関する。   The present invention relates to a circuit board having a highly accurate circuit pattern and a method for manufacturing the circuit board.

エレクトロニクス製品の軽量化、小型化に伴い、プリント回路基板のパターニングの高精度化が求められている。中でも可撓性フィルム基板は、その可撓性ゆえに三次元配線ができ、エレクトロニクス製品の小型化に適していることから需要が拡大している。例えば、液晶ディスプレイパネルへのIC(Integrated Curcuit)接続に用いられるTAB(Tape Automated Bonding)技術は、比較的狭幅の長尺ポリイミドフィルム基板を加工することで樹脂基板としては最高レベルの微細パターンを得ることができるが、微細化の進展に関しては限界に近づきつつある。微細化にはライン幅やライン間のスペース幅で表される指標と基板上のパターンの位置で表される指標がある。後者の指標、いわゆる位置精度は、回路基板とICなどの電子部品とを接続する際の電極パッドと回路基板パターンとの位置合わせに係わり、ICの多ピン化の進展に従い要求される精度が厳しくなってきている。   As electronics products become lighter and smaller, printed circuit board patterning needs to be highly accurate. Among them, the demand for flexible film substrates is increasing because three-dimensional wiring is possible due to its flexibility and it is suitable for downsizing of electronic products. For example, the TAB (Tape Automated Bonding) technology used for IC (Integrated Circuit) connection to a liquid crystal display panel is to process a relatively narrow wide polyimide film substrate to produce the finest level pattern as a resin substrate. Although it can be obtained, the progress of miniaturization is approaching the limit. For miniaturization, there are an index represented by a line width and a space width between lines, and an index represented by a position of a pattern on a substrate. The latter index, so-called positional accuracy, is related to the alignment of the electrode pad and the circuit board pattern when connecting the circuit board and the electronic component such as an IC, and the required accuracy is severe as the number of pins of the IC increases. It has become to.

上記位置精度の点において、特に可撓性フィルム基板加工は改良が難しい状況になりつつある。回路基板の加工プロセスでは、乾燥やキュアなどの熱処理プロセス、エッチングや現像などの湿式プロセスがあり、可撓性フィルムは、膨張と収縮を繰り返す。このときのヒステリシスは、基板上の回路パターンの位置ずれを引き起こす。また、アライメントが必要なプロセスが複数ある場合、これらのプロセス間に膨張、収縮があると、形成されるパターン間で位置ずれが発生する。可撓性フィルムの膨張と収縮による変形は、比較的大面積の基板寸法で加工を進めるFPC(Flexible Printing Circuit)の場合には更に大きな影響を及ぼす。また、位置ずれは引っ張りや捻れなどの外力でも引き起こされ、柔軟性を上げるために薄い基板を使う場合は特に注意を必要とする。   In view of the above positional accuracy, the flexible film substrate processing is becoming difficult to improve. Circuit board processing includes heat treatment processes such as drying and curing, and wet processes such as etching and development, and the flexible film repeatedly expands and contracts. The hysteresis at this time causes displacement of the circuit pattern on the substrate. In addition, when there are a plurality of processes that need alignment, if there is expansion or contraction between these processes, positional deviation occurs between the formed patterns. The deformation due to the expansion and contraction of the flexible film has a greater influence in the case of an FPC (Flexible Printing Circuit) in which processing is performed with a relatively large substrate size. Further, the positional shift is caused by an external force such as pulling or twisting, and special attention is required when a thin substrate is used to increase flexibility.

これに対して、回路パターンを形成しようとする可撓性フィルムに剥離可能な有機物層を介して補強板を貼り合わせ、可撓性フィルムの膨張と収縮を制御し、かつ、全体の強度を増すことで外力による変形を抑えつつ、回路パターンを形成し、回路パターン付き可撓性フィルムを補強板から剥離する提案がある(特許文献1参照)。   On the other hand, a reinforcing plate is bonded to the flexible film to be formed with a peelable organic layer to control expansion and contraction of the flexible film and increase the overall strength. There is a proposal of forming a circuit pattern while suppressing deformation due to external force and peeling the flexible film with the circuit pattern from the reinforcing plate (see Patent Document 1).

半導体素子の高性能化や複数の素子を搭載してモジュール化する要求が増えており、可撓性フィルムの片面のみに回路パターンを形成した回路基板から、両面もしくはそれ以上の複数層の回路パターンを有する多層回路基板が求められている。多層配線であることのメリットとしては、スルーホールやビアホールを介しての配線交差が可能となり、配線設計の自由度が増すこと、太い配線と接地電位を必要な場所の近傍まで伝搬することで高速動作する半導体素子のノイズが低減できること、同様に太い配線で電源電位を必要な場所の近傍まで伝搬することで高速スイッチングでも電位の低下を防ぎ、半導体素子の動作を安定化できること等が挙げられる。多層回路基板の一般的な製造方法としては、ビルドアップ法が挙げられる。このビルドアップ法をもちいた高精度の回路基板用部材の製造方法として、いろいろな製造方法が提案されている(特許文献2参照)。これによれば、(A)回路パターンを形成しようとする可撓性フィルムに剥離可能な有機物層を介して補強板とを貼り合わせた後、レジスト工程やめっき工程を用いて回路パターンを形成し、必要に応じて回路パターン上にソルダーレジスト膜を形成する。(B)回路パターン付き可撓性フィルムを、剥離可能な有機物層を介して別の補強板に転写させ、(C)もう一方の面に回路パターンを形成し、(D)回路パターン付き可撓性フィルムを剥離する。   There is an increasing demand for higher performance of semiconductor elements and modularization by mounting multiple elements. From a circuit board on which a circuit pattern is formed only on one side of a flexible film, a circuit pattern with multiple layers on both sides. There is a need for multilayer circuit boards having: Advantages of multi-layer wiring include crossing of wiring via through holes and via holes, increasing the degree of freedom in wiring design, and high speed by propagating thick wiring and ground potential near the required location The noise of the operating semiconductor element can be reduced. Similarly, the power supply potential can be propagated to the vicinity of the necessary place with a thick wiring to prevent the potential from being lowered even at high-speed switching, and the operation of the semiconductor element can be stabilized. As a general manufacturing method of a multilayer circuit board, a build-up method can be mentioned. Various manufacturing methods have been proposed as a method for manufacturing a circuit board member with high accuracy using this build-up method (see Patent Document 2). According to this, (A) a circuit pattern is formed using a resist process or a plating process after a reinforcing plate is bonded to a flexible film on which a circuit pattern is to be formed via a peelable organic layer. If necessary, a solder resist film is formed on the circuit pattern. (B) A flexible film with a circuit pattern is transferred to another reinforcing plate via a peelable organic layer, (C) a circuit pattern is formed on the other surface, and (D) a flexible with a circuit pattern. The adhesive film is peeled off.

液晶ドライバICを実装する回路パターンにおいては、半導体素子と接続される部分をインナーリードと呼ぶが、インナーリードの表面仕上げとしては、通常金めっきや錫めっきが用いられる。半導体素子の電極パッドの表面は通常金めっきであり、インナーリードの金めっきや錫めっきと接続させ、圧力と温度を加えて金−金接合や金−錫接合により信頼性の高い接合が行われる。この時の圧力でインナーリードが可撓性フィルム側に大きく沈み込まないようにすることが重要である。インナーリードの沈み込みが大きい場合は、インナーリードの一部が可撓性フィルムから剥がれたり折れたりして、信頼性が著しく低下する。通常ポリイミドに代表される可撓性フィルム上にインナーリードが設けられた単純な構成では問題ないが、ソルダーレジストなどの硬度が比較的小さい有機物層がインナーリード下部にあたる可撓性フィルムと補強板の間にある場合は、インナーリードの沈み込みが大きくなるおそれがある。   In a circuit pattern for mounting a liquid crystal driver IC, a portion connected to a semiconductor element is called an inner lead, and gold plating or tin plating is usually used as the surface finish of the inner lead. The surface of the electrode pad of the semiconductor element is usually gold-plated, and is connected to the inner lead gold-plating or tin-plating, and pressure and temperature are applied to perform highly reliable bonding by gold-gold bonding or gold-tin bonding. . It is important that the inner lead is not greatly sunk into the flexible film by the pressure at this time. When the inner lead sinks greatly, a part of the inner lead is peeled off or broken from the flexible film, and the reliability is remarkably lowered. Usually, there is no problem with a simple configuration in which inner leads are provided on a flexible film typified by polyimide. However, an organic material layer having a relatively low hardness such as a solder resist is located between the flexible film and the reinforcing plate below the inner leads. In some cases, the sinking of the inner lead may increase.

半導体素子の接合工程でインナーリードの可撓性フィルム側への沈み込みを抑制するために、半導体素子を接合する領域付近には可撓性フィルム以外の有機物層を形成しないことが好ましいが、可撓性フィルムの補強板との貼り合わせ面に有機物層が形成された部分と形成されていない部分があることによる段差が生じる。つまり、一方の面に回路パターンが形成された可撓性フィルムを回路パターンが形成された面を剥離可能な有機物層を介して補強板に貼り合わせると、ソルダーレジストなどの有機物層が形成された部分と形成されていない部分との段差部において可撓性フィルムと補強板との間に空隙ができる。ソルダーレジストを設けず金属からなる回路パターンのみが形成された状態で、この面を補強板に貼り合わせる場合も回路パターンの有無による段差部において空隙ができる。   In order to suppress sinking of the inner lead to the flexible film side in the semiconductor element bonding step, it is preferable not to form an organic layer other than the flexible film in the vicinity of the region where the semiconductor element is bonded. A level difference occurs due to the presence of a portion where the organic material layer is formed and a portion where the organic layer is not formed on the bonding surface of the flexible film to the reinforcing plate. That is, when a flexible film having a circuit pattern formed on one surface is bonded to a reinforcing plate via an organic layer that can be peeled off, an organic layer such as a solder resist is formed. A gap is formed between the flexible film and the reinforcing plate at the step portion between the portion and the portion not formed. In the state where only the circuit pattern made of metal is formed without providing the solder resist, even when this surface is bonded to the reinforcing plate, a gap is formed in the stepped portion due to the presence or absence of the circuit pattern.

半導体素子と回路基板との高精度な接合を得るためには、回路基板を寸法安定性に優れた補強板に貼り合わせた状態で半導体素子の接合することが好ましい。しかしながら、貼り合わせ面に空隙があると、半導体素子の接合時の急激な加熱により、空隙中の気体の膨張、吸着水の気化や可撓性フィルムに含まれる水の気化などにより、急激な体積膨張が発生し、補強板と回路基板が空隙部を中心にして剥離することがあり、半導体素子の電極パッドと回路基板のインナーリードとの位置ずれが起き、高精度な接合ができないことがあった。
特開2003−298194号公報 特開2004−140254号公報
In order to obtain high-precision bonding between the semiconductor element and the circuit board, it is preferable to bond the semiconductor element in a state where the circuit board is bonded to a reinforcing plate having excellent dimensional stability. However, if there is a gap in the bonding surface, rapid heating during bonding of the semiconductor element causes rapid expansion of the gas in the gap, vaporization of adsorbed water, vaporization of water contained in the flexible film, etc. Expansion may occur, and the reinforcing plate and the circuit board may be peeled around the gap, resulting in misalignment between the electrode pads of the semiconductor element and the inner leads of the circuit board, and high precision bonding may not be possible. It was.
JP 2003-298194 A JP 2004-140254 A

本発明の目的は、上述の課題に鑑み、高精度な回路パターンを有し、かつ高精度に半導体素子を接合することができる回路基板および回路基板の製造方法を提供する。   In view of the above-described problems, an object of the present invention is to provide a circuit board having a highly accurate circuit pattern and capable of bonding semiconductor elements with high precision, and a method for manufacturing the circuit board.

すなわち本発明は、以内の構成からなる。
(1)両面に回路パターンを有する可撓性フィルムの第一面の段差部から5mm以内に第一の面と第二の面との間に貫通口が形成されている回路基板。
(2)両面に回路パターンを有する可撓性フィルムの少なくとも片面に段差を有する回路基板であって、その段差を有する第一の面を剥離可能な有機物層を介して補強板に固定し、当該段差により補強板と回路基板の間に発生した段差部より5mm以内に第一の面と第二の面との間に貫通口を形成されている回路基板用部材。
(3)貫通口の少なくとも一部が段差にかかるように形成されている上記(2)記載の回路基板用部材。
(4)両面に回路パターンを有する可撓性フィルムの少なくとも片面に段差を有する回路基板のその段差を有する第一の面を剥離可能な有機物層を介して補強板に固定する工程と、固定した面とは逆の第二の面に回路パターンを形成する工程と、当該段差から5mm以内に第二の面から可撓性フィルムに貫通口を形成する工程を有する回路基板用部材の製造方法。
(5)貫通口の少なくとも一部が段差にかかるように形成されている上記(4)記載の回路基板用部材の製造方法。
That is, this invention consists of the following structures.
(1) A circuit board in which a through-hole is formed between the first surface and the second surface within 5 mm from the step portion of the first surface of the flexible film having circuit patterns on both surfaces.
(2) A circuit board having a step on at least one side of a flexible film having a circuit pattern on both sides, the first surface having the step being fixed to a reinforcing plate via a peelable organic layer, A circuit board member in which a through hole is formed between a first surface and a second surface within 5 mm from a step portion generated between a reinforcing plate and a circuit board due to a step.
(3) The circuit board member according to (2), wherein at least a part of the through-hole is formed so as to be stepped.
(4) A step of fixing a first surface having a step of a circuit board having a step on at least one side of a flexible film having a circuit pattern on both sides to a reinforcing plate via a peelable organic layer, and fixing A method for manufacturing a circuit board member, comprising: forming a circuit pattern on a second surface opposite to the surface; and forming a through-hole in the flexible film from the second surface within 5 mm from the step.
(5) The method for manufacturing a circuit board member according to (4), wherein at least a part of the through-hole is formed so as to be stepped.

本発明によれば、段差を有する面を補強板に貼り合わせた状態で半導体素子を接合したとき、接合部分付近に当該段差による空隙があっても、回路基板と補強板が剥離せずに半導体素子と回路パターンとを高精度に接合できる。   According to the present invention, when the semiconductor element is bonded with the stepped surface bonded to the reinforcing plate, even if there is a gap due to the step near the bonded portion, the circuit board and the reinforcing plate are not separated. The element and the circuit pattern can be joined with high accuracy.

本発明において可撓性フィルムとしては、プラスチックフィルムであって、回路パターン形成工程および電子部品実装での熱プロセスに耐えるだけの耐熱性を備えていることが好ましく、ポリカーボネート、ポリエーテルサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリイミド、ポリアミド、液晶ポリマーなどのフィルムを採用することができる。中でもポリイミドフィルムは、耐熱性に優れるとともに耐薬品性にも優れているので好適に採用される。また、低誘電損失など電気的特性が優れている点で、液晶ポリマーが好適に採用される。可撓性のガラス繊維補強樹脂板を採用することも可能である。ガラス繊維補強樹脂板の樹脂としては、エポキシ、ポリフェニレンサルファイド、ポリフェニレンエーテル、マレイミド、ポリアミド、ポリイミドなどが挙げられる。   In the present invention, the flexible film is a plastic film, and preferably has heat resistance sufficient to withstand the thermal process in the circuit pattern forming step and electronic component mounting. Polycarbonate, polyether sulfide, polyethylene terephthalate Films such as polyethylene naphthalate, polyphenylene sulfide, polyimide, polyamide, and liquid crystal polymer can be employed. Among these, a polyimide film is preferably used because it is excellent in heat resistance and chemical resistance. In addition, a liquid crystal polymer is preferably used because it has excellent electrical characteristics such as low dielectric loss. It is also possible to employ a flexible glass fiber reinforced resin plate. Examples of the resin for the glass fiber reinforced resin plate include epoxy, polyphenylene sulfide, polyphenylene ether, maleimide, polyamide, and polyimide.

可撓性フィルムの厚さは、電子機器の軽量化、小型化、あるいは微細なビアホール形成のためには薄い方が好ましく、一方、機械的強度を確保するためや平坦性を維持するためには厚い方が好ましい点から、4μmから125μmの範囲が好ましい。   The thickness of the flexible film is preferably thinner in order to reduce the weight and size of electronic devices, or to form fine via holes. On the other hand, in order to ensure mechanical strength and maintain flatness. From the viewpoint that a thicker one is preferable, a range of 4 μm to 125 μm is preferable.

本発明において、回路パターンを形成する方法は特に限定されず、例えば、銅箔などの金属箔を接着剤層で貼り付けてサブトラクティブ法にて回路パターンを形成することができる他、スパッタやめっき、あるいはこれらの組合せでサブトラクティブ法、セミアディティブ法やフルアディティブ法にて回路パターンを形成することができる。また、銅などの金属箔の上に可撓性フィルムの原料樹脂あるいはその前駆体を塗布、乾燥、キュアすることで、金属層付き可撓性フィルムを得て、サブトラクティブ法でパターンを形成することもできる。   In the present invention, a method for forming a circuit pattern is not particularly limited. For example, a circuit pattern can be formed by a subtractive method by attaching a metal foil such as a copper foil with an adhesive layer, or by sputtering or plating. Alternatively, a circuit pattern can be formed by a subtractive method, a semi-additive method, or a full additive method by combining these. In addition, a flexible film with a metal layer is obtained by applying, drying, and curing a raw material resin of a flexible film or a precursor thereof on a metal foil such as copper, and a pattern is formed by a subtractive method. You can also.

本発明において補強板として用いられる基板は、ソーダライムガラス、ホウケイ酸系ガラス、石英ガラスなどの無機ガラス類、インバー合金、ステンレススチール、チタンなどの金属、アルミナ、ジルコニア、窒化シリコンなどのセラミックスやガラス繊維補強樹脂板などが採用できる。いずれも線膨張係数や吸湿膨張係数が小さい点で好ましいが、回路パターン製造工程の耐熱性、耐薬品性に優れている点や大面積で表面平滑性が高い基板が安価に入手しやすい点や塑性変形しにくい点で無機ガラス類からなる基板が好ましい。中でもソーダライムガラスは、熱膨張係数がガラスの中では大きく、樹脂フィルムの線膨張係数に近いので好ましい。   The substrate used as the reinforcing plate in the present invention includes inorganic glasses such as soda lime glass, borosilicate glass, and quartz glass, metals such as invar alloy, stainless steel, and titanium, ceramics and glass such as alumina, zirconia, and silicon nitride. A fiber-reinforced resin plate can be used. Both are preferable because of their low linear expansion coefficient and hygroscopic expansion coefficient, but they are excellent in heat resistance and chemical resistance in the circuit pattern manufacturing process, and are easy to obtain inexpensively because of their large area and high surface smoothness. A substrate made of inorganic glass is preferable in that it is difficult to be plastically deformed. Among them, soda lime glass is preferable because it has a large thermal expansion coefficient in glass and is close to the linear expansion coefficient of a resin film.

金属やガラス繊維補強樹脂を補強板に採用する場合は、長尺連続体での製造もできるが、位置精度を確保しやすい点で、本発明の回路基板の製造方法は枚葉式で行うことが好ましい。枚葉とは、長尺連続体でなく、個別のシート状でハンドリングされる状態を言う。   When a metal or glass fiber reinforced resin is used for the reinforcing plate, it can be manufactured as a long continuous body, but the method for manufacturing a circuit board of the present invention should be a single wafer type because it is easy to ensure positional accuracy. Is preferred. A sheet means a state where it is handled as an individual sheet, not a long continuous body.

本発明に用いられる剥離可能な有機物層は接着剤または粘着剤からなるものであって、可撓性フィルムを剥離可能な有機物層を介して補強板に貼り付けて加工後、可撓性フィルムを剥離しうるものである。このような接着剤または粘着剤としては、アクリル系またはウレタン系の再剥離粘着剤と呼ばれる粘着剤を挙げることができる。また、分子設計が容易に行えることや耐溶剤性が優れることから、接着剤または粘着剤の主剤と硬化剤を混合する架橋型と呼ばれるものが好ましい。回路基板を補強板に貼り合わせた状態で半導体素子を加熱、加圧して接合するために、剥離可能な有機物層は紫外線硬化型であって、半導体素子接合前に硬化されていることが好ましい。   The peelable organic layer used in the present invention is composed of an adhesive or a pressure-sensitive adhesive, and the flexible film is attached to a reinforcing plate through the peelable organic layer and processed. It can be peeled off. Examples of such an adhesive or pressure-sensitive adhesive include a pressure-sensitive adhesive called an acrylic or urethane-based re-peeling pressure-sensitive adhesive. Moreover, since the molecular design can be easily performed and the solvent resistance is excellent, what is called a cross-linked type in which a main agent of an adhesive or a pressure-sensitive adhesive and a curing agent are mixed is preferable. In order to heat and pressurize and bond the semiconductor element with the circuit board bonded to the reinforcing plate, the peelable organic material layer is preferably an ultraviolet curing type and is cured before bonding the semiconductor element.

剥離可能な有機物層の厚みは小さすぎると、均一性が低下する傾向があるため、0.1μm以上であることが好ましく、0.3μm以上であることがさらに好ましい。一方、剥離可能な有機物層の厚みが大きすぎると、可撓性フィルムへの投錨性が良くなるために剥離力が大きくなりすぎる傾向があるため、20μm以内であることが好ましく、10μm以内であることがさらに好ましい。補強板上に剥離可能な有機物層を介して固定された可撓性フィルム上の回路パターンに電子部品を接合する場合は、回路パターンの厚み方向の変化を抑制するため剥離可能な有機物層の厚みが5μm以下であることが好ましい。   If the thickness of the peelable organic layer is too small, the uniformity tends to decrease. Therefore, the thickness is preferably 0.1 μm or more, and more preferably 0.3 μm or more. On the other hand, if the thickness of the peelable organic layer is too large, the anchoring property to the flexible film is improved and the peeling force tends to be too large. Therefore, it is preferably within 20 μm, and is preferably within 10 μm. More preferably. When bonding electronic components to a circuit pattern on a flexible film fixed via a peelable organic layer on the reinforcing plate, the thickness of the peelable organic layer is used to suppress changes in the thickness direction of the circuit pattern. Is preferably 5 μm or less.

剥離可能な有機物層が厚いと電子部品を加熱圧接する際に、剥離可能な有機物層の変化量が大きく、接合部の回路パターンが沈み込み、配線回路の信頼性に問題が生じることがある。沈み込みが大きいときには、電機部品のエッジに回路パターンが接触して短絡を生じることがある。沈み込みは、配線回路の信頼性を確保するために6μm以下であることが好ましく、3μm以下であることがさらに好ましい。   When the peelable organic material layer is thick, when the electronic component is heated and pressed, the amount of change of the peelable organic material layer is large, and the circuit pattern of the joint portion sinks, which may cause a problem in the reliability of the wiring circuit. When the sinking is large, the circuit pattern may come into contact with the edge of the electrical component to cause a short circuit. The sinking is preferably 6 μm or less and more preferably 3 μm or less in order to ensure the reliability of the wiring circuit.

剥離の界面は、補強板と剥離可能な有機物層との界面でも剥離可能な有機物層と可撓性フィルムとの界面でもどちらでも良いが、可撓性フィルムから剥離可能な有機物層を除去する工程が省略できるので、剥離可能な有機物層と可撓性フィルムとの界面で剥離する方が好ましい。   The peeling interface may be either the interface between the reinforcing plate and the peelable organic layer or the peelable organic layer and the flexible film, but the step of removing the peelable organic layer from the flexible film Therefore, it is preferable to peel off at the interface between the peelable organic layer and the flexible film.

補強板と剥離可能な有機物層との剥離力を向上させるために、補強板にシランカップリング剤塗布などのプライマー処理を行っても良い。プライマー処理以外に紫外線処理、紫外線オゾン処理などによる洗浄や、ケミカルエッチング処理、サンドブラスト処理あるいは微粒子分散層形成などの表面粗化処理なども好適に用いられる。   In order to improve the peeling force between the reinforcing plate and the peelable organic layer, the reinforcing plate may be subjected to a primer treatment such as application of a silane coupling agent. In addition to the primer treatment, cleaning by ultraviolet treatment, ultraviolet ozone treatment, etc., surface roughening treatment such as chemical etching treatment, sand blast treatment or fine particle dispersion layer formation is also preferably used.

本発明の回路基板の製造方法の一例を図1を用いて以下に説明する。補強板である厚さ1.1mmのソーダライムガラス101(図1の(1))にスピンコーター、ブレードコーター、ロールコーター、バーコーター、ダイコーター、スクリーン印刷機などで、シランカップリング剤を塗布する。間欠的に送られてくる枚葉基板に比較的低粘度のシランカップリング剤の薄膜を均一に塗布するためには、スピンコーターの使用が好ましい。シランカップリング剤塗布後、加熱乾燥や真空乾燥などにより乾燥し、厚みが20nmのシランカップリング剤層を得る。   An example of a method for manufacturing a circuit board according to the present invention will be described below with reference to FIG. Apply a silane coupling agent to a 1.1mm thick soda lime glass 101 ((1) in Fig. 1) using a spin coater, blade coater, roll coater, bar coater, die coater, screen printer, etc. To do. In order to uniformly apply a thin film of a silane coupling agent having a relatively low viscosity to a single substrate that is intermittently sent, it is preferable to use a spin coater. After application of the silane coupling agent, drying is performed by heat drying or vacuum drying to obtain a silane coupling agent layer having a thickness of 20 nm.

次に上記シランカップリング剤層上に、スピンコーター、ブレードコーター、ロールコーター、バーコーター、ダイコーター、スクリーン印刷機などで、紫外線硬化型再剥離粘着剤を塗布する。間欠的に送られてくる枚葉基板に比較的粘度が高い粘着剤を均一に塗布するためには、ダイコーターの使用が好ましい。紫外線硬化型再剥離粘着剤を塗布後、加熱乾燥や真空乾燥などにより乾燥し、厚みが3μmの紫外線硬化型有機物層122を得る(図1の(1))。この紫外線硬化型有機物層に、ポリエステルフィルム上にシリコーン樹脂層を設けた空気遮断用フィルムを貼り付けて1週間熟成させる。空気遮断用フィルムを貼り合わせる代わりに、窒素雰囲気中や真空中で保管することもできる。また、紫外線硬化型有機物層を長尺フィルム基体に塗布、乾燥後、枚葉基板に転写することも可能である。   Next, an ultraviolet curable re-peeling adhesive is applied on the silane coupling agent layer with a spin coater, blade coater, roll coater, bar coater, die coater, screen printer or the like. The use of a die coater is preferable in order to uniformly apply a relatively high-viscosity adhesive to the intermittently fed single wafer substrate. After applying the ultraviolet curable re-peeling adhesive, drying is carried out by heat drying or vacuum drying to obtain an ultraviolet curable organic layer 122 having a thickness of 3 μm ((1) in FIG. 1). An air-blocking film in which a silicone resin layer is provided on a polyester film is attached to the ultraviolet curable organic material layer and aged for one week. Instead of laminating the air blocking film, it can be stored in a nitrogen atmosphere or in a vacuum. It is also possible to apply an ultraviolet curable organic layer to a long film substrate, dry it, and then transfer it to a single wafer substrate.

本発明において、紫外線硬化型有機物層は、最初に可撓性フィルム側に形成されていても良いし、補強板側に形成されていても良く、両方に形成されていても良い。形成の容易さや剥離界面を可撓性フィルムと紫外線硬化型有機物層となるよう制御するためには、補強板側に形成されるのが好ましい。   In the present invention, the ultraviolet curable organic material layer may be initially formed on the flexible film side, may be formed on the reinforcing plate side, or may be formed on both. In order to control the ease of formation and the peeling interface to be a flexible film and an ultraviolet curable organic material layer, it is preferably formed on the reinforcing plate side.

可撓性フィルムである厚さ38μmのポリイミドフィルムを準備する。ガラス上の空気遮断用フィルムを剥がして、プラスチックフィルムをガラスに貼り合わせる。ポリイミドフィルムの片面または両面に回路パターン層があらかじめ形成されていても良い。   A polyimide film having a thickness of 38 μm, which is a flexible film, is prepared. Peel off the air barrier film on the glass and attach the plastic film to the glass. A circuit pattern layer may be formed in advance on one or both sides of the polyimide film.

本発明では、貼り合わせ側にポリイミドフィルム103のガラスとの貼り合わせ側に回路パターン104と保護膜としてソルダーレジスト膜151とバリアメタル層152があらかじめ形成されている(図1の(2))。ポリイミドフィルムのガラスとの貼り合わせ面側の回路パターンは配線交差の目的である場合や低インピーダンスの太い配線が使われる場合は、特にファインピッチではなく、長尺ポリイミドフィルムをリールツーリール方式で形成することができる。一方、両面にファインピッチの回路パターンが求められる場合は、補強板にポリイミドフィルムを貼り合わせて回路パターンを形成する本発明で採用している手法を用いて一方の面の回路パターンを形成したのち、この面をガラスとの貼り合わせ面として転写する方法を採用することができる。   In the present invention, the circuit pattern 104 and the solder resist film 151 and the barrier metal layer 152 as a protective film are formed in advance on the bonding side of the polyimide film 103 with the glass on the bonding side ((2) in FIG. 1). When the circuit pattern on the side of the polyimide film bonded to the glass is intended for wiring crossing or when low impedance thick wiring is used, a long polyimide film is formed by a reel-to-reel method, not a fine pitch. can do. On the other hand, when a fine pitch circuit pattern is required on both sides, a circuit pattern on one side is formed using the technique employed in the present invention in which a polyimide film is bonded to a reinforcing plate to form a circuit pattern. A method of transferring this surface as a bonding surface with glass can be employed.

長尺ポリイミドフィルムに一方の回路パターンを形成した場合、ポリイミドフィルムをあらかじめ所定の大きさのカットシートにしておいて貼り付けても良いし、長尺ポリイミドフィルムから巻きだしながら、貼り付けと切断をしてもよい。このような貼り付け作業には、可撓面状体の面にポリイミドフィルムを保持してから、ガラスに押圧することで、低応力、高精度にポリイミドフィルムをガラス側にラミネートする方法が好適に採用できる。   When one circuit pattern is formed on a long polyimide film, the polyimide film may be attached in a cut sheet of a predetermined size in advance. May be. For such a pasting operation, a method of laminating the polyimide film on the glass side with low stress and high accuracy by holding the polyimide film on the surface of the flexible planar body and then pressing it onto the glass is suitable. Can be adopted.

上記の方法に用いられるラミネート装置について図2を用いて説明する。図2はラミネート装置の概略正面図である。静電気帯電装置201で可撓性面状体202を帯電させ、ポリイミドフィルム203を吸着させる。可撓性面状体202には可撓性の織物や薄膜状物が採用でき、枠体204に固定されている。また、静電気帯電装置201は基台205上の支柱206に支持されており、上下動機構(図示しない)によって、支柱206は、左右に移動する枠体204や載置台207と静電気帯電装置201が干渉しないように動く。次に、紫外線硬化型有機物層208が塗布されたガラス209を真空吸着等で載置台207に保持する。スキージ210でポリイミドフィルム203を可撓性面状体202ごと剥離可能な有機物層208に押しつけ、ポリイミドフィルム203をガラス209側に移し取る。スキージ210はスキージ保持体211に保持されており、移動や上下動が可能である。載置台207は、レール212、ガイド213、ナット214、ブラケット215、ボールねじ217、モーター218によって図の左右に移動できる。   A laminating apparatus used in the above method will be described with reference to FIG. FIG. 2 is a schematic front view of the laminating apparatus. The flexible sheet 202 is charged by the electrostatic charging device 201 to adsorb the polyimide film 203. A flexible fabric or thin film can be used for the flexible planar body 202 and is fixed to the frame body 204. In addition, the electrostatic charging device 201 is supported by a support 206 on the base 205, and the support 206 includes a frame 204 and a mounting table 207 that move to the left and right and an electrostatic charging device 201 by a vertical movement mechanism (not shown). Move so as not to interfere. Next, the glass 209 coated with the ultraviolet curable organic material layer 208 is held on the mounting table 207 by vacuum suction or the like. The polyimide film 203 is pressed against the peelable organic layer 208 together with the flexible planar body 202 with the squeegee 210, and the polyimide film 203 is transferred to the glass 209 side. The squeegee 210 is held by a squeegee holder 211 and can be moved and moved up and down. The mounting table 207 can be moved to the left and right in the figure by a rail 212, a guide 213, a nut 214, a bracket 215, a ball screw 217, and a motor 218.

回路パターン上にはソルダーレジスト等の保護膜が形成されるが、半導体素子の接合工程でインナーリードの可撓性フィルム側への沈み込みを抑制するために、半導体素子を接合する領域付近には可撓性フィルム以外の有機物層を形成しないため、半導体素子を接合する領域にはソルダーレジストが形成された部分と形成されていない部分があることによる段差が生じ、ガラス101に貼り付けた後、その段差の周辺には空隙部107ができる(図1の(2))。   A protective film such as a solder resist is formed on the circuit pattern, but in order to suppress the sinking of the inner lead to the flexible film side in the bonding process of the semiconductor element, it is near the area where the semiconductor element is bonded. Since an organic layer other than the flexible film is not formed, a step due to the presence of a part where the solder resist is formed and a part where the solder resist is not formed occurs in the region where the semiconductor element is bonded. A gap 107 is formed around the step ((2) in FIG. 1).

ポリイミドフィルムをガラス101に貼り付けた後、ポリイミドフィルムに形成された紫外線硬化型有機物層122に紫外線を照射して架橋を進行させる(図1の(2))。   After the polyimide film is attached to the glass 101, the ultraviolet curable organic material layer 122 formed on the polyimide film is irradiated with ultraviolet rays to promote crosslinking ((2) in FIG. 1).

ポリイミドフィルムの貼り合わせ面とは反対側の面にあらかじめ金属からなる回路パターンが設けられていない場合は、フルアディティブ法やセミアディティブ法で回路パターンを形成することができる。   When a circuit pattern made of metal is not provided in advance on the surface opposite to the bonded surface of the polyimide film, the circuit pattern can be formed by a full additive method or a semi-additive method.

フルアディティブ法は、例えば、以下のようなプロセスである。回路パターンを形成する面にパラジウム、ニッケルやクロムなどの触媒付与処理をし、乾燥する。ここで言う触媒とは、そのままではめっき成長の核としては働かないが、活性化処理をすることでめっき成長の核となるものである。次いでフォトレジストをスピンコーター、ブレードコーター、ロールコーター、バーコーター、ダイコーター、スクリーン印刷機などで塗布して、乾燥する。フォトレジストを所定パターンのフォトマスクを介して露光、現像して、めっき膜が不要な部分にレジスト層を形成する。この後、触媒の活性化処理をしてから、硫酸銅とホルムアルデヒドの組合せからなる無電解めっき液に、ポリイミドフィルムを浸漬し、厚さ2μmから20μmの銅めっき膜を形成して、回路パターンを得る。   The full additive method is, for example, the following process. The surface on which the circuit pattern is to be formed is treated with a catalyst such as palladium, nickel or chromium, and dried. The catalyst referred to here does not act as a nucleus for plating growth as it is, but it becomes a nucleus for plating growth by activation treatment. Next, the photoresist is applied by a spin coater, a blade coater, a roll coater, a bar coater, a die coater, a screen printer or the like, and dried. The photoresist is exposed and developed through a photomask having a predetermined pattern to form a resist layer in a portion where the plating film is unnecessary. Then, after activating the catalyst, the polyimide film is immersed in an electroless plating solution composed of a combination of copper sulfate and formaldehyde to form a copper plating film having a thickness of 2 μm to 20 μm. obtain.

セミアディティブ法は、例えば、以下のようなプロセスである。金属層を形成する面に、クロム、ニッケル、銅またはこれらの合金をスパッタリングし、下地層を形成する。下地層の厚みは、通常、1nmから1000nmの範囲である。下地層の上に銅スパッタ膜をさらに50nmから3000nm積層することは、後に続く電解めっきのために十分な導通を確保したり、金属層の接着力向上やピンホール欠陥防止に効果があり好ましい。下地層形成に先立ち、ポリイミドフィルム表面に接着力向上のために、プラズマ処理、逆スパッタ処理、プライマー層塗布、接着剤層塗布が適宜用いられる。中でもエポキシ樹脂系、アクリル樹脂系、ポリアミド樹脂系、ポリイミド樹脂系、NBR系などの接着剤層塗布は接着力改善効果が大きく好ましい。これらの処理や塗布は、ガラスへの貼り付け前に実施されても良いし、ガラスへの貼り付け後に実施されても良い。ガラス貼り付け前に、長尺のポリイミドフィルムに対してリールツーリール方式で連続処理されることは、生産性向上が図れ、好ましい。このようにして形成した下地層上に、フォトレジストをスピンコーター、ブレードコーター、ロールコーター、ダイコーター、スクリーン印刷機などで塗布して、乾燥する。フォトレジストを所定パターンのフォトマスクを介して露光、現像して、めっき膜が不要な部分にレジスト層を形成する。次いで下地層を電極として電解めっきをおこなう。電解めっき液としては、硫酸銅めっき液、シアン化銅めっき液、ピロ燐酸銅めっき液などが用いられる。厚さ2μmから20μmの銅めっき膜を形成後、フォトレジストを剥離し、続いてスライトエッチングにて下地層を除去して、さらに必要に応じて金、ニッケル、錫などのめっきを施し、回路パターンを得る。上述のセミアディティブ法、フルアディティブ法の他に、サブトラクティブ法で貼り合わせ面と反対側の面に回路パターンを形成することもできる。サブトラクティブ法とは、ポリイミドフィルムに金属層を形成し、フォトレジストとエッチング液を使って回路パターンを形成する方法である。特に高精細な回路パターンを得るためには、セミアディティブ法、フルアディティブ法の採用が好ましい。   The semi-additive method is, for example, the following process. On the surface on which the metal layer is to be formed, chromium, nickel, copper or an alloy thereof is sputtered to form an underlayer. The thickness of the underlayer is usually in the range of 1 nm to 1000 nm. It is preferable to stack a copper sputtered film on the underlayer of 50 nm to 3000 nm in order to ensure sufficient conduction for subsequent electrolytic plating, to improve the adhesion of the metal layer, and to prevent pinhole defects. Prior to the formation of the underlayer, plasma treatment, reverse sputtering treatment, primer layer coating, and adhesive layer coating are appropriately used to improve the adhesion on the polyimide film surface. Among them, the application of an adhesive layer such as epoxy resin, acrylic resin, polyamide resin, polyimide resin, and NBR is preferable because it has a great effect of improving the adhesive force. These treatments and application may be performed before being attached to glass or after being attached to glass. It is preferable to continuously treat a long polyimide film by a reel-to-reel method before attaching the glass, in order to improve productivity. A photoresist is applied onto the underlayer thus formed by a spin coater, blade coater, roll coater, die coater, screen printer, or the like and dried. The photoresist is exposed and developed through a photomask having a predetermined pattern to form a resist layer in a portion where the plating film is unnecessary. Next, electrolytic plating is performed using the base layer as an electrode. As the electrolytic plating solution, a copper sulfate plating solution, a copper cyanide plating solution, a copper pyrophosphate plating solution, or the like is used. After forming a copper plating film with a thickness of 2 μm to 20 μm, the photoresist is peeled off, and then the underlying layer is removed by a light etching, and further, gold, nickel, tin, etc. are plated as necessary to obtain a circuit pattern. Get. In addition to the semi-additive method and the full additive method described above, a circuit pattern can be formed on the surface opposite to the bonding surface by a subtractive method. The subtractive method is a method in which a metal layer is formed on a polyimide film, and a circuit pattern is formed using a photoresist and an etching solution. In particular, in order to obtain a high-definition circuit pattern, it is preferable to employ a semi-additive method or a full additive method.

さらに、ポリイミドフィルムに、接続孔105を設けることができる(図1の(3))。すなわち、ガラスとの貼り合わせ面側に設けた回路パターンとその反対面の回路パターンとの電気的接続を取るビアホールを設けたり、ボールグッリドアレイのボール設置用の孔を設けたりすることができる。接続孔の設け方としては、炭酸ガスレーザー、YAGレーザー、エキシマレーザーなどのレーザー孔開けやケミカルエッチングを採用することができる。レーザー孔開けを採用する場合は、エッチングストッパ層として、ポリイミドフィルムのガラス貼り付け面側に金属層があることが好ましい。   Furthermore, the connection hole 105 can be provided in a polyimide film ((3) of FIG. 1). That is, it is possible to provide a via hole for making an electrical connection between the circuit pattern provided on the glass bonding surface side and the circuit pattern on the opposite surface, or to provide a ball mounting hole for the ball grid array. . As a method for providing the connection hole, laser drilling such as a carbon dioxide laser, YAG laser, or excimer laser, or chemical etching can be employed. When laser drilling is employed, it is preferable that a metal layer is present on the glass attachment surface side of the polyimide film as an etching stopper layer.

ポリイミドフィルムのケミカルエッチング液としては、ヒドラジン、水酸化カリウム水溶液などを採用することができる。また、ケミカルエッチング用マスクとしては、パターニングされたフォトレジストや金属層が採用できる。電気的接続を取る場合は、接続孔形成後、前述の回路パターン形成と同時にめっき法で孔内面を導体化することが好ましい。電気的接続をとるための接続孔は、直径が15μmから200μmが好ましい。ボール設置用の孔は、直径が80μmから800μmが好ましい。   As the chemical etching solution for the polyimide film, hydrazine, potassium hydroxide aqueous solution, or the like can be used. Further, a patterned photoresist or a metal layer can be employed as the chemical etching mask. When electrical connection is made, it is preferable that after the connection hole is formed, the inner surface of the hole is made into a conductor by plating at the same time as the circuit pattern is formed. The diameter of the connection hole for electrical connection is preferably 15 μm to 200 μm. The hole for installing the ball preferably has a diameter of 80 μm to 800 μm.

接続孔を形成するタイミングは限定されないが、多層回路基板の場合はポリイミドフィルムの片面に回路パターンを形成し、別のガラスにポリイミドフィルムの回路形成面側を貼り合わせたのちに、ポリイミドフィルムの貼り合わせ面の反対面から接続孔を形成することが好ましい。   The timing for forming the connection holes is not limited. However, in the case of a multilayer circuit board, a circuit pattern is formed on one side of the polyimide film, and the circuit formation side of the polyimide film is bonded to another glass. It is preferable to form the connection hole from the opposite surface of the mating surface.

つぎに、ポリイミドフィルムの貼り付け面の反対面に、セミアディティブ法、フルアディティブ法、セミアディティブ法で回路パターン124を形成する(図1の(4))。必要に応じて、回路パターン上にソルダーレジスト膜153とバリアメタル層154を形成する(図1の(5))。感光性ソルダーレジストの場合は、スピンコーター、ブレードコーター、ロールコーター、バーコーター、ダイコーター、スクリーン印刷機などで回路パターン上に感光性ソルダーレジストを塗布し、乾燥させた後、所定のフォトマスクを介して紫外線露光をし、現像して、ソルダーレジストパターンを得る。次に100℃から200℃でキュアをする。また、非感光性ソルダーレジストを用いて、スクリーン印刷機でパターン印刷してキュアすることもできる。   Next, a circuit pattern 124 is formed on the opposite surface of the polyimide film attachment surface by a semi-additive method, a full additive method, or a semi-additive method ((4) in FIG. 1). If necessary, a solder resist film 153 and a barrier metal layer 154 are formed on the circuit pattern ((5) in FIG. 1). For photosensitive solder resist, spin coater, blade coater, roll coater, bar coater, die coater, screen printer, etc., apply the photosensitive solder resist on the circuit pattern, let it dry, and then apply a predetermined photomask. And exposing to ultraviolet light and developing to obtain a solder resist pattern. Next, curing is performed at 100 ° C. to 200 ° C. Further, it can be cured by pattern printing with a screen printer using a non-photosensitive solder resist.

半導体素子109接合時のインナーリードの沈み込みを抑制するために、半導体素子109の接合する領域にはソルダーレジストを形成しないため、ソルダーレジストを形成した部分と段差が形成される。ここでいう、段差とは、ソルダーレジストが形成された部分ではソルダーレジストの塗り端を、ソルダーレジストを形成していない金皮膜や錫皮膜で表面被覆された回路パターンではその回路パターンの端を意味する。回路パターンの厚さは6μm以上であることが多く、その回路パターン上に形成されるソルダーレジストの厚さはポリイミドフィルム上で10μm程度、回路パターン上で6μm程度となるので、段差は12μm以上となることが多い。   In order to suppress the sinking of the inner lead when the semiconductor element 109 is bonded, a solder resist is not formed in a region where the semiconductor element 109 is bonded, so that a step is formed from the portion where the solder resist is formed. Here, the level difference means the end of the solder resist where the solder resist is formed, and the end of the circuit pattern where the surface of the circuit pattern is coated with a gold or tin film that does not have a solder resist. To do. The thickness of the circuit pattern is often 6 μm or more, and the thickness of the solder resist formed on the circuit pattern is about 10 μm on the polyimide film and about 6 μm on the circuit pattern, so the step is 12 μm or more. Often becomes.

半導体素子109の接合工程では、回路基板温度50〜200℃、半導体素子温度200〜400℃、接合圧力として半導体素子の電極パッドあたり5〜15gの条件が採用される。ポリイミドフィルムの両面に高精細な回路パターンを形成する場合は、最初に回路パターンが形成される面の加工に関しても、半導体素子の接合工程でもガラスに貼り合わせられていることが好ましい。ここで、回路基板とガラスに貼り合わされた面にできる段差周辺にある空隙107で、接合工程の急激な温度上昇により空隙中の気体の膨張、吸着水の気化やポリイミドフィルムに含まれる水の気化などによる膨れが生じ、回路基板とガラスが剥離することがある。また、接合する直前に回路用基板をステージにのせて予備加熱を行うことが多いが、数秒で150〜180℃に達する予備加熱中で回路基板がガラスから剥離することもある。本発明ではこれを防止するために段差部の周辺にガラスとの貼り合わせ面の反対の側から貫通口108を設けることが重要となる(図1の(6))。   In the bonding process of the semiconductor element 109, a circuit board temperature of 50 to 200 ° C., a semiconductor element temperature of 200 to 400 ° C., and a bonding pressure of 5 to 15 g per electrode pad of the semiconductor element are employed. When forming a high-definition circuit pattern on both surfaces of the polyimide film, it is preferable that the surface on which the circuit pattern is formed first is bonded to the glass also in the semiconductor element bonding step. Here, in the gap 107 around the step formed on the surface bonded to the circuit board and the glass, the gas in the gap expands due to a rapid temperature rise in the bonding process, the adsorbed water vaporizes, and the water contained in the polyimide film vaporizes. The circuit board and the glass may be peeled off due to swelling. Further, preheating is often performed by placing a circuit board on a stage immediately before bonding, but the circuit board may be peeled off from the glass during preheating reaching 150 to 180 ° C. in a few seconds. In the present invention, in order to prevent this, it is important to provide the through-hole 108 from the opposite side of the bonding surface with the glass around the step portion ((6) in FIG. 1).

貫通口108を形成することにより、段差によりできた空隙が半導体素子109の接合工程での急激な温度上昇で空隙が貫通口までしか進展せず、貫通口より外側にある半導体素子の接合領域ではポリイミドフィルムがガラスに貼り付けられている状態であるので高精度に接合できる。貫通口の設定位置が段差部より5mmより離れている場合は、空隙部の進展によるポリイミドフィルムがガラスから剥離する力より、剥離可能な有機物層によるポリイミドフィルムとガラスの粘着力を上回り、貫通口形成位置を越えて半導体素子の接合領域のポリイミドフィルムがガラスから剥離することがある。これより、貫通口の設定位置は段差部より5mm以内に設けることが重要である。また、空隙107の進展を最小限に抑えるために貫通口の少なくとも一部が段差部にかかる様に設けることがより好ましい。   By forming the through hole 108, the gap formed by the level difference only advances to the through hole due to a rapid temperature rise in the bonding process of the semiconductor element 109, and in the semiconductor element bonding region outside the through hole. Since the polyimide film is attached to the glass, it can be joined with high accuracy. When the setting position of the through-hole is more than 5 mm away from the stepped portion, the adhesive force between the polyimide film and the glass due to the peelable organic material layer exceeds the force by which the polyimide film due to the development of the gap portion peels from the glass. The polyimide film in the bonding region of the semiconductor element may peel from the glass beyond the formation position. Therefore, it is important that the setting position of the through hole is provided within 5 mm from the stepped portion. Further, in order to minimize the progress of the gap 107, it is more preferable that at least a part of the through-hole is provided on the step portion.

貫通口の形状は、ポリイミドフィルムの両面の回路パターンの接続孔と同様に孔とするのが好ましい。この場合の貫通口は直径が15μmから200μmが好ましい。また、より大きな効果を得るためには、その段差または空隙部に垂直の方向にのびる線状の貫通口を形成するのが良い。貫通口ののびる向きは特に垂直方向に限定されるものではなく、貫通口を配置できる領域で自由に設定できる。   The shape of the through hole is preferably a hole similar to the connection hole of the circuit pattern on both sides of the polyimide film. In this case, the through hole preferably has a diameter of 15 μm to 200 μm. In order to obtain a greater effect, it is preferable to form a linear through hole extending in a direction perpendicular to the step or the gap. The extending direction of the through hole is not particularly limited to the vertical direction, and can be freely set in an area where the through hole can be arranged.

貫通口の設け方としては、前述の接続孔と同様に、炭酸ガスレーザー、YAGレーザー、エキシマレーザーなどのレーザー孔開けやケミカルエッチングを採用することができる。貫通口の形状が孔である場合は、直径が15μmから200μmが好ましい。また線状の貫通口を形成する場合、ケミカルエッチングではエッチングマスクで線状のパターニングをすれば良く、レーザー孔開けでは、複数個のレーザー孔をそれぞれの一部が重なり合う様に配置すれば良い。   As a method of providing the through-hole, similarly to the above-described connection hole, laser drilling such as a carbon dioxide laser, YAG laser, or excimer laser, or chemical etching can be employed. When the shape of the through hole is a hole, the diameter is preferably 15 μm to 200 μm. In the case of forming a linear through hole, the chemical etching may be performed by linear patterning using an etching mask, and in the case of laser drilling, a plurality of laser holes may be arranged so that a part of each of them overlaps.

ガラスに貼り合わせた面のポリイミドフィルム上の配線パターンの段差が小さい場合は、ポリイミドフィルムとガラスの間にできる空隙の幅は小さくなり、空隙部の体積も小さくなる。6μmより小さい段差の場合は、空隙部の幅が小さく、空隙中の体積も小さいため、回路基板とガラスの間に剥離が発生しにくく、半導体素子と回路基板の接合ずれは生じることは少ないが、本発明は有効である。   When the step of the wiring pattern on the polyimide film on the surface bonded to the glass is small, the width of the gap formed between the polyimide film and the glass is reduced, and the volume of the gap is also reduced. In the case of a step smaller than 6 μm, since the width of the gap is small and the volume in the gap is small, peeling between the circuit board and the glass is difficult to occur, and the bonding deviation between the semiconductor element and the circuit board hardly occurs. The present invention is effective.

回路基板とガラスにできた段差付近に形成する貫通口108を形成するタイミングは特に限定されないが、前述したポリイミドフィルムの両側の回路パターンを接続するための接続孔と同時に形成することで孔を形成する工程を減らすことができる。但し、貫通口を形成した後にある回路パターン形成工程やソルダーレジスト印刷工程では貫通口内に金属層や有機物層が形成されないようにすることが必要となる。貫通口内にそれらが形成されると空隙部からの気体除去の効果が大きく低下する。回路パターンを形成する工程では、たとえば銅めっきで銅が貫通口内に形成しないようにフォトレジスト等であらかじめ被覆する必要があるし、形成した場合は選択的にエッチングして除去する必要がある。また、ソルダーレジスト印刷工程においては、感光性を有するレジストを使用する場合は露光マスクでの貫通口周辺部のレジストを除去するパターンの追加が必要となるし、非感光性レジストを使用する場合はスクリーン印刷版で貫通口周辺部を印刷しないようなパターンを持つ印刷版を準備する必要がある。貫通口を形成するタイミングは、半導体素子を搭載する接合工程直前に設けることが好ましく、すべての回路パターンを形成した後に行うソルダーレジスト印刷後に形成することがより好ましい。   The timing for forming the through-hole 108 formed near the step formed on the circuit board and the glass is not particularly limited, but the hole is formed by forming simultaneously with the connection hole for connecting the circuit patterns on both sides of the polyimide film described above. It is possible to reduce the number of steps to be performed. However, it is necessary to prevent a metal layer or an organic material layer from being formed in the through hole in the circuit pattern forming process and the solder resist printing process after the through hole is formed. If they are formed in the through hole, the effect of removing the gas from the gap is greatly reduced. In the step of forming the circuit pattern, for example, it is necessary to cover with copper or the like in advance so that copper is not formed in the through hole by copper plating, and when formed, it is necessary to selectively remove it by etching. Also, in the solder resist printing process, when using a photosensitive resist, it is necessary to add a pattern to remove the resist around the through-hole in the exposure mask, and when using a non-photosensitive resist It is necessary to prepare a printing plate having a pattern that does not print the periphery of the through-hole on the screen printing plate. The timing for forming the through hole is preferably provided immediately before the bonding step for mounting the semiconductor element, and more preferably after the solder resist printing performed after all the circuit patterns are formed.

貫通口の設定する数については、半導体素子の接合領域の端部に一番近いソルダーレジストの有り無しによる段差部に少なくとも1つ以上の貫通口を設けることが好ましいが、出来るだけより多くの貫通口を設けるのがよい。   Regarding the number of through-holes to be set, it is preferable to provide at least one through-hole in the stepped portion due to the presence or absence of the solder resist closest to the end portion of the bonding region of the semiconductor element. A mouth should be provided.

半導体素子を接合したあとに、回路パターンが形成されたポリイミドフィルムをガラスから剥離する。   After bonding the semiconductor elements, the polyimide film on which the circuit pattern is formed is peeled from the glass.

図3は、好ましい剥離方法を説明するための剥離装置の概略正面図である。図3に示した装置を用い、ポリイミドフィルムを円筒形の一部を切り取った湾曲面に沿わせつつ剥離し、補強板とポリイミドフィルムのなす角である剥離角を鋭角に保持した状態でポリイミドフィルムを端部から剥離する方法を挙げることができる。   FIG. 3 is a schematic front view of a peeling apparatus for explaining a preferable peeling method. Using the apparatus shown in FIG. 3, the polyimide film is peeled off along a curved surface obtained by cutting a part of a cylindrical shape, and the polyimide film is held in a state where the peeling angle formed by the reinforcing plate and the polyimide film is kept at an acute angle. The method of peeling from the edge part can be mentioned.

まず、ステージ305に補強板301側が来るように被剥離物をセットする(図示せず)。エアシリンダー(図示せず)によりステージ305を上昇させ、補強板301と紫外線硬化型有機物層302を介して貼り合わされたポリイミドフィルム303の剥離開始位置と湾曲面304の所定位置(図3中Sで表示)を接触させる。ポリイミドフィルム303の一端を湾曲面304に内蔵された真空チャック等で把持し、次いで、湾曲面を保持する可動体306を回転させてポリイミドフィルムを湾曲面304に沿わせて剥離する。このとき、可動体306の回転と同期してステージ305がレール308上を右方向に移動し、剥離点を基板上の左方向に移動させる。電子部品が接続されたポリイミドフィルムを剥離する場合には、湾曲面304に電子部品の厚みを吸収するために、電子部品の位置に合わせて溝を設けたり、湾曲面304の表面をクッション性があるプラスチック発泡体シートで覆うのが好ましい。剥離完了後、保持体307をレール308に沿って右方向に移動させ、ステージ309上に剥離したポリイミドフィルムを取り出す。   First, an object to be peeled is set so that the reinforcing plate 301 side comes to the stage 305 (not shown). The stage 305 is raised by an air cylinder (not shown), and the peeling start position of the polyimide film 303 bonded via the reinforcing plate 301 and the ultraviolet curable organic material layer 302 and the predetermined position of the curved surface 304 (S in FIG. 3). Contact). One end of the polyimide film 303 is held by a vacuum chuck or the like built in the curved surface 304, and then the movable body 306 that holds the curved surface is rotated to peel the polyimide film along the curved surface 304. At this time, in synchronization with the rotation of the movable body 306, the stage 305 moves rightward on the rail 308, and moves the peeling point leftward on the substrate. When the polyimide film to which the electronic component is connected is peeled off, a groove is provided in accordance with the position of the electronic component in order to absorb the thickness of the electronic component on the curved surface 304, or the surface of the curved surface 304 is cushioned. It is preferably covered with a plastic foam sheet. After the completion of peeling, the holding body 307 is moved rightward along the rail 308, and the polyimide film peeled off on the stage 309 is taken out.

レーザー、高圧水ジェットやカッターなどを用いて、剥離前に個片または個片の集合体に回路パターン付きポリイミドフィルムを切り分けておくことが、取り扱いが容易になることから好ましい。さらに、電子部品との接続の位置精度を保つために、ポリイミドフィルム上の回路パターンへ電子部品を接続後に、ポリイミドフィルムをガラスから剥離することが好ましい。電子部品との接続方法としては、例えば、ハンダ接続、異方導電性フィルムによる接続、金属共晶による接続、非導電性接着剤による接続、ワイヤー接合接続などが採用できる。また、ポリイミドフィルムの全面をガラスから剥離する場合は、回路パターン形成後に紫外線硬化型有機物層へ再度紫外線を照射してから剥離すると、ポリイミドフィルムの周縁部の剥離力が低下するので、剥離し易くなる。   It is preferable to use a laser, a high-pressure water jet, a cutter, or the like to cut the polyimide film with a circuit pattern into individual pieces or an assembly of individual pieces before peeling because the handling becomes easy. Furthermore, in order to maintain the positional accuracy of the connection with the electronic component, it is preferable to peel the polyimide film from the glass after connecting the electronic component to the circuit pattern on the polyimide film. As a connection method with an electronic component, for example, solder connection, connection using an anisotropic conductive film, connection using a metal eutectic, connection using a non-conductive adhesive, wire bonding connection, or the like can be employed. Also, when peeling the entire surface of the polyimide film from the glass, peeling off the UV curable organic layer after irradiating the UV curable organic layer after forming the circuit pattern will reduce the peeling force at the periphery of the polyimide film, making it easy to peel off. Become.

以下、実施例を挙げて本発明をさらに具体的に説明するが、本発明はこれらに限定されるものではない。   Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited thereto.

実施例1
両面回路基板の回路パターンは以下に示す設計とした。半導体素子を接合する面(図4の(1)、すなわち補強板としてのガラスに貼り合わせる面と反対の面)には、インナーリードとして15mm×2mmの長方形の二つの長辺上に、25μmピッチで、1辺あたり600個ずつ、10μm×50μmの長方形の接合パッド411を並べた。また、同じ15mm×2mmの長方形の一つの短辺上に、25μmピッチで、一辺あたり20個、10μm×50μmの長方形の接合パッド401を並べた。接合パッドの50μmの辺の中心を長方形の長辺および短辺上にそれぞれ配置した。また、アウターリードとして、インナーリード接合パッド配置の長方形と中心と同じくする、30mm×25mmの長方形の2つの長辺上に、50μmピッチで、1辺あたり600個ずつ、24μm×50μmの長方形の接合パッド412を並べた。また、同じ30mm×25mmでインナーリードとして20個接合パッドを配置した短辺とは反対の短辺上に、24μm×50μmの長方形の接合パッド407を並べた。インナーリード接合パッド411とアウターリード接合パッド412は、幅10μmの配線(図示せず)で結んだ。またガラスと貼り合わせる面(図4の(2))には、100μmピッチで回路パターン幅を50μmとした配線20本を一長辺方向のインナーリードとアウターリード間に各配線が平行になるように並べた。この配線404の両端には、直径100μmのそれぞれ20個の導通孔403と405により、半導体素子を接合する面に配置された幅10μmの配線403と406に接続されている。また、配線402はインナーリード401と、配線406はアウターリード407に電気的に接続されているため、インナーリード401はアウターリード406が電気的に接続される。配線404は全てソルダーレジストで被覆され、長方形の半導体素子の接合領域端部413よりアウターリード側10mmの位置にソルダーレジストの端部408が形成されるように設計した。これらを1ユニットとして、このユニットをガラスが300mm長さの方向に中心から等配、48mmピッチで5列を隣接させ配置した。ガラスが350mm長さの方向には中心から等配、23.75mmピッチで14個を配置した。ガラスが350mm長さの方向ではユニット間の距離は0.75mmである。
Example 1
The circuit pattern of the double-sided circuit board was designed as follows. On the surface to which the semiconductor element is bonded ((1) in FIG. 4, that is, the surface opposite to the surface to be bonded to the glass as the reinforcing plate), 25 μm pitch is provided on two long sides of a rectangle of 15 mm × 2 mm as inner leads. Then, the rectangular bonding pads 411 having a size of 10 μm × 50 μm were arranged 600 pieces per side. Further, 20 pieces of 10 μm × 50 μm rectangular bonding pads 401 were arranged at a pitch of 25 μm on one short side of the same 15 mm × 2 mm rectangle. The center of the 50 μm side of the bonding pad was placed on the long side and the short side of the rectangle, respectively. In addition, as outer leads, on the two long sides of the 30 mm × 25 mm rectangle, which is the same as the rectangle of the inner lead bonding pad arrangement, 600 pieces per side with a rectangular pitch of 24 μm × 50 μm at a pitch of 50 μm. The pads 412 were arranged. In addition, a rectangular bonding pad 407 of 24 μm × 50 μm was arranged on the short side opposite to the short side where 20 bonding pads were arranged as inner leads with the same 30 mm × 25 mm. The inner lead bonding pad 411 and the outer lead bonding pad 412 were connected by a wiring (not shown) having a width of 10 μm. Also, on the surface to be bonded to the glass ((2) in FIG. 4), each of the 20 wires having a circuit pattern width of 50 μm at a pitch of 100 μm is parallel between the inner lead and the outer lead in one long side direction. Lined up. Both ends of the wiring 404 are connected to wirings 403 and 406 having a width of 10 μm arranged on the surfaces to which the semiconductor elements are bonded by 20 conduction holes 403 and 405 each having a diameter of 100 μm. Further, since the wiring 402 is electrically connected to the inner lead 401 and the wiring 406 is electrically connected to the outer lead 407, the outer lead 406 is electrically connected to the inner lead 401. The wirings 404 are all covered with a solder resist, and the solder resist end 408 is designed to be formed at a position 10 mm from the bonding region end 413 of the rectangular semiconductor element on the outer lead side. These units were regarded as one unit, and the units were arranged in such a manner that the glass was equally distributed from the center in the direction of the length of 300 mm, and 5 rows were adjacent to each other at a pitch of 48 mm. Fourteen glasses were arranged at a pitch of 23.75 mm, equally spaced from the center in the 350 mm length direction. When the glass is 350 mm long, the distance between the units is 0.75 mm.

可撓性フィルムとして、厚さ38μm、300mm幅のポリイミドフィルム(商品名“カプトン”150EN 東レデュポン(株)製)を準備した。リールツーリール方式のスパッタ装置に長尺のポリイミドフィルムを装着し、厚さ10nmのクロム:ニッケル=20:80(重量比)の合金膜と厚さ1000nmの銅膜を、この順にポリイミドフィルム上に積層した。厚さ1.1mm、300×350mmのソーダライムガラスに、ダイコーターで、紫外線硬化型粘着剤、商品名“SKダイン”SW−22(綜研化学(株)製)と硬化剤L45(綜研化学(株)製)を100:3(重量比)で混合したものを塗布し、80℃で2分間乾燥し紫外線硬化型粘着剤層を設けた。乾燥後の紫外線硬化型粘着剤層厚さを3μmとした。次いで、紫外線硬化型粘着剤層に、ポリエステルフィルム上に離型容易なシリコーン樹脂層を設けたフィルムからなる空気遮断用フィルムを貼り合わせて、1週間放置した。   A polyimide film having a thickness of 38 μm and a width of 300 mm (trade name “Kapton” 150EN manufactured by Toray Du Pont Co., Ltd.) was prepared as a flexible film. A long polyimide film is mounted on a reel-to-reel sputtering apparatus, and a 10 nm thick chromium: nickel = 20: 80 (weight ratio) alloy film and a 1000 nm thick copper film are arranged in this order on the polyimide film. Laminated. To a soda-lime glass with a thickness of 1.1 mm and 300 × 350 mm, a UV curable adhesive, trade name “SK Dyne” SW-22 (manufactured by Soken Chemical Co., Ltd.) and a curing agent L45 (Soken Chemical ( Co., Ltd.) was mixed at 100: 3 (weight ratio) and dried at 80 ° C. for 2 minutes to provide an ultraviolet curable pressure-sensitive adhesive layer. The thickness of the ultraviolet curable pressure-sensitive adhesive layer after drying was 3 μm. Next, an air-blocking film made of a film in which a silicone resin layer that can be easily released was provided on a polyester film was bonded to the ultraviolet curable pressure-sensitive adhesive layer, and left for one week.

金属層を設けたポリイミドフィルムを300×350mmに切り出した。上記空気遮断用フィルムを剥がしてから、ラミネーター装置で剥離可能な有機物層に金属層を設けたポリイミドフィルムを貼り合わせた。その後、紫外線硬化型粘着剤層にソーダライムガラス側から紫外線を1000mJ/cm照射し、紫外線硬化型粘着剤層を光硬化した。 A polyimide film provided with a metal layer was cut out to 300 × 350 mm. After peeling off the air blocking film, a polyimide film provided with a metal layer was bonded to an organic layer that can be peeled off with a laminator. Thereafter, the ultraviolet curable pressure-sensitive adhesive layer was irradiated with 1000 mJ / cm 2 of ultraviolet light from the soda lime glass side, and the ultraviolet curable pressure-sensitive adhesive layer was photocured.

銅層上にポジ型フォトレジストをスピンコーターで塗布して80℃で10分間乾燥した。フォトレジストをフォトマスクを介して露光、現像して、めっき層が不要な部分に厚さ15μmのフォトレジスト層を形成した。   A positive photoresist was applied onto the copper layer with a spin coater and dried at 80 ° C. for 10 minutes. The photoresist was exposed and developed through a photomask to form a photoresist layer having a thickness of 15 μm in a portion where the plating layer was unnecessary.

次いで、上記銅層を電極として厚さ8μmの銅層を硫酸銅めっき液中での電解めっきで形成した。フォトレジストをフォトレジスト剥離液で剥離し、続いて、過酸化水素−硫酸系水溶液によるソフトエッチングにてレジスト層の下にあった銅層およびクロム−ニッケル合金層を除去して回路パターンを形成した。その後、スクリーン印刷機にて回路パターンを保護するための保護膜を回路パターン上に形成した。保護膜にはソルダーレジストFS−510T(宇部興産(株)製)を用いた。オーブンで120℃、90分間キュアし、10μm厚の保護膜を得た。その後、ソルダーレジストの開口部に電解金めっきによりバリアメタル層152を形成した。回路パターン形成工程中にポリイミドフィルムの端部がガラスの端部から剥離することは無かった。   Next, a copper layer having a thickness of 8 μm was formed by electrolytic plating in a copper sulfate plating solution using the copper layer as an electrode. The photoresist was stripped with a photoresist stripper, and then the copper layer and the chromium-nickel alloy layer under the resist layer were removed by soft etching with a hydrogen peroxide-sulfuric acid aqueous solution to form a circuit pattern. . Then, the protective film for protecting a circuit pattern was formed on the circuit pattern with the screen printer. Solder resist FS-510T (manufactured by Ube Industries) was used as the protective film. The film was cured at 120 ° C. for 90 minutes in an oven to obtain a 10 μm thick protective film. Thereafter, a barrier metal layer 152 was formed in the opening of the solder resist by electrolytic gold plating. The end of the polyimide film did not peel from the end of the glass during the circuit pattern forming process.

次いで、紫外線硬化型粘着剤122が塗布された別のソーダライムガラス101に、ポリイミドフィルムに先に形成した回路パターン面をラミネート装置(図2参照)で貼り合わせた。この時、ソルダーレジストによる段差は約12μmであった。これにより段差部周辺にポリイミドフィルムとソーダライムガラスの間に空隙部が発生した。続いて、両面の回路パターンを接続するための接続孔をUV−YAGレーザーで加工した。接続孔の開口径は100μmであった。   Next, the circuit pattern surface previously formed on the polyimide film was bonded to another soda lime glass 101 coated with the ultraviolet curable adhesive 122 with a laminating apparatus (see FIG. 2). At this time, the level difference due to the solder resist was about 12 μm. As a result, a gap was generated between the polyimide film and soda lime glass around the step. Subsequently, the connection holes for connecting the circuit patterns on both sides were processed with a UV-YAG laser. The opening diameter of the connection hole was 100 μm.

その後、クロム−ニッケル合金と銅を枚葉式スパッタリング装置にてスパッタリングし、下地層を形成する。下地層の厚みは、10nmのクロム:ニッケル=20:80(重量比)の合金膜、銅1000nmとした。続いて下地層上にポジ型フォトレジストをスピンコーターで塗布して80℃で10分間乾燥した。フォトレジストをフォトマスクを介して露光、現像して、めっき層が不要な部分に厚さ15μmのフォトレジスト層を形成した。   Thereafter, chromium-nickel alloy and copper are sputtered with a single-wafer sputtering apparatus to form an underlayer. The thickness of the underlayer was 10 nm of chromium: nickel = 20: 80 (weight ratio) alloy film and copper 1000 nm. Subsequently, a positive photoresist was applied onto the underlayer with a spin coater and dried at 80 ° C. for 10 minutes. The photoresist was exposed and developed through a photomask to form a photoresist layer having a thickness of 15 μm in a portion where the plating layer was unnecessary.

上記銅層を電極として厚さ8μmの銅層を硫酸銅めっき液中での電解めっきで形成した。フォトレジストをフォトレジスト剥離液で剥離し、続いて、過酸化水素−硫酸系水溶液によるソフトエッチングにてレジスト層の下にあった銅層およびクロム−ニッケル合金層を除去して回路パターン124を形成した。その後、スクリーン印刷機にて回路パターンを保護するため、ソルダーレジストFS−510T(宇部興産(株)製)を回路パターン上に形成した。オーブンで120℃、90分間キュアし、10μm厚のソルダーレジスト層を得た。その後、インナーリード部に電解金めっきによりバリアメタル層154を形成した。   A copper layer having a thickness of 8 μm was formed by electrolytic plating in a copper sulfate plating solution using the copper layer as an electrode. The photoresist is stripped with a photoresist stripping solution, and then the copper layer and the chromium-nickel alloy layer under the resist layer are removed by soft etching with a hydrogen peroxide-sulfuric acid aqueous solution to form a circuit pattern 124. did. Then, in order to protect a circuit pattern with a screen printing machine, solder resist FS-510T (made by Ube Industries) was formed on the circuit pattern. Cure at 120 ° C. for 90 minutes in an oven to obtain a 10 μm thick solder resist layer. Thereafter, a barrier metal layer 154 was formed on the inner lead portion by electrolytic gold plating.

ここで、UV−YAGレーザーを用いて、空隙部107にかかるように貫通口108を形成した。貫通口の開口径は接続孔径と同様で100μmとした。貫通口は、ガラスに貼り合わせた面のポリイミドフィルム上に形成したソルダーレジストの4辺の段差に対して、10個/辺の計40個を半導体素子を実装する面に配置された配線を避けるように配置した。   Here, the UV-YAG laser was used to form the through-hole 108 so as to cover the gap 107. The opening diameter of the through hole was 100 μm, similar to the connection hole diameter. The through-hole avoids wiring arranged on the surface on which the semiconductor element is mounted for a total of 40 pieces per side with respect to the steps on the four sides of the solder resist formed on the polyimide film on the surface bonded to the glass. Arranged.

補強板を貼り合わせた状態で紫外線硬化型粘着剤層にガラス側から紫外線を1000mJ/cm照射した後、半導体素子を接合装置(FC−2000、東レエンジニアリング(株)製)で回路基板に接合させた。温度400℃、インナーリード当たり10g、接合時間が1秒の接合条件で接合を行ったが、ポリイミドフィルムがガラスから剥離することは無かった。 After irradiating the ultraviolet curable adhesive layer with 1000 mJ / cm 2 from the glass side with the reinforcing plate attached, the semiconductor element is bonded to the circuit board with a bonding device (FC-2000, manufactured by Toray Engineering Co., Ltd.). I let you. Bonding was performed under the bonding conditions of a temperature of 400 ° C., 10 g per inner lead, and a bonding time of 1 second, but the polyimide film did not peel from the glass.

続いて、ポリイミドフィルムの端部を図3の装置を使って徐々にガラスから300×350mmのポリイミドフィルム基板を剥離した。剥離後に半導体素子の割れやかけは無く、ポリイミドフィルムの剥離によるそりや折れは発生しなかった。また、ポリイミド面から回路基板のインナーリードと半導体素子の接合パッドの接続状態を顕微鏡で観察すると、全ての接合パッドで位置ずれの無い良好な接合が行われていた。   Subsequently, the 300 × 350 mm polyimide film substrate was gradually peeled from the glass at the end of the polyimide film using the apparatus of FIG. There was no cracking or cracking of the semiconductor element after peeling, and no warpage or breakage due to peeling of the polyimide film occurred. Further, when the connection state between the inner leads of the circuit board and the bonding pads of the semiconductor element was observed with a microscope from the polyimide surface, good bonding without positional deviation was performed with all the bonding pads.

実施例2
貫通口を形成する位置が段差部より3mm離れたところに形成したこと以外は、実施例1と同様にして回路パターンを有する両面基板を作製し、半導体素子を接合した。予備加熱および接合中で空隙が大きくなったが、貫通口に達するとそれ以上進展することは無く、半導体素子の接合領域のポリイミドフィルムはガラスから剥離することは無かった。また、ガラス側から接合パッド部を観察すると、全ての接合パッドで位置ずれの無い良好な接合が行われていた。
Example 2
A double-sided substrate having a circuit pattern was produced in the same manner as in Example 1 except that the through hole was formed at a position 3 mm away from the stepped portion, and the semiconductor elements were bonded. Although the gap became larger during the preheating and bonding, when it reached the through-hole, it did not further develop, and the polyimide film in the bonding region of the semiconductor element did not peel from the glass. Further, when the bonding pad portion was observed from the glass side, good bonding with no positional deviation was performed on all bonding pads.

実施例3
貫通口を形成する位置が段差部より5mm離れたところに形成したこと以外は、実施例1と同様にして回路パターンを有する両面基板を作製し、半導体素子を接合した。予備加熱および接合中で空隙が大きくなったが、貫通口に達するとそれ以上進展することは無く、半導体素子の接合領域のポリイミドフィルムはガラスから剥離することは無かった。また、ガラス側から接合パッド部を観察すると、全ての接合パッドで位置ずれの無い良好な接合が行われていた。
Example 3
A double-sided substrate having a circuit pattern was produced in the same manner as in Example 1 except that the through hole was formed at a position 5 mm away from the stepped portion, and the semiconductor elements were bonded. Although the gap became larger during the preheating and bonding, when it reached the through-hole, it did not further develop, and the polyimide film in the bonding region of the semiconductor element did not peel from the glass. Further, when the bonding pad portion was observed from the glass side, good bonding with no positional deviation was performed on all bonding pads.

比較例1
貫通口を形成しないこと以外は、実施例1と同様にして回路パターンを有する両面基板を作製し、半導体素子を接合した。接合時のステージ加熱中に空隙部107が大きく進展し、半導体素子を接合する領域のポリイミドフィルムがガラスから剥離することを確認した。また、接合後の観察では、上述のポリイミドフィルムの剥離により、多くの接合パッドで接合ずれが確認された。
Comparative Example 1
A double-sided substrate having a circuit pattern was prepared in the same manner as in Example 1 except that no through hole was formed, and semiconductor elements were bonded. It was confirmed that the gap 107 greatly progressed during the stage heating during bonding, and the polyimide film in the region where the semiconductor element was bonded peeled from the glass. Moreover, in the observation after joining, joining deviation | shift was confirmed by many joining pads by peeling of the above-mentioned polyimide film.

比較例2
貫通口を形成する位置が段差部より7mm離れたところに形成したこと以外は、実施例1と同様にして回路パターンを有する両面基板を作製し、半導体素子を接合した。接合時のステージ加熱中に空隙部107が貫通口まで進展し、その後瞬時に半導体素子を接合する領域まで進展した。また、接合後の観察では、上述のポリイミドフィルムの剥離により、多くの接合パッドで接合ずれが確認された。
Comparative Example 2
A double-sided substrate having a circuit pattern was prepared in the same manner as in Example 1 except that the position where the through-hole was formed was 7 mm away from the stepped portion, and the semiconductor element was bonded. During the stage heating at the time of bonding, the gap 107 progressed to the through hole, and then instantaneously progressed to the region where the semiconductor element was bonded. Moreover, in the observation after joining, joining deviation | shift was confirmed by many joining pads by peeling of the above-mentioned polyimide film.

本発明の両面回路基板の製造工程概略図Manufacturing process schematic diagram of the double-sided circuit board of the present invention ラミネート装置の概略正面図Schematic front view of laminating equipment 剥離装置の概略正面図Schematic front view of peeling device 実施例1の回路パターン概略図Circuit pattern schematic of Example 1

符号の説明Explanation of symbols

101、209、301 ガラス
122、208、302 紫外線硬化型有機物層
103、203,303 可撓性フィルム(プラスチックフィルム)
104、124 回路パターン
105、403、405 接続孔
151、153 保護膜
152、154 バリアメタル層
107 空隙部
108 貫通口
109 半導体素子
201 静電気帯電装置
202 可撓性面状体
204 枠体
207 載置台
210 スキージ
212 レール
217 ボールねじ
304 湾曲面
305、309 ステージ
306 可動体
307 保持体
308 レール
401、411 インナーリード
402、404、406 配線
407、412 アウターリード
408 ソルダーレジスト端部
413 半導体接合領域端部
101, 209, 301 Glass 122, 208, 302 UV curable organic layer 103, 203, 303 Flexible film (plastic film)
104, 124 Circuit patterns 105, 403, 405 Connection holes 151, 153 Protective films 152, 154 Barrier metal layer 107 Gaps 108 Through-hole 109 Semiconductor element 201 Electrostatic charging device 202 Flexible planar body 204 Frame body 207 Mounting table 210 Squeegee 212 Rail 217 Ball screw 304 Curved surface 305, 309 Stage 306 Movable body 307 Holding body 308 Rail 401, 411 Inner leads 402, 404, 406 Wiring 407, 412 Outer lead 408 Solder resist end 413 Semiconductor junction region end

Claims (5)

両面に回路パターンを有する可撓性フィルムの第一面の段差部から5mm以内に第一の面と第二の面との間に貫通口が形成されている回路基板。 A circuit board in which a through hole is formed between a first surface and a second surface within 5 mm from a step portion of a first surface of a flexible film having a circuit pattern on both surfaces. 両面に回路パターンを有する可撓性フィルムの少なくとも片面に段差を有する回路基板であって、その段差を有する第一の面を剥離可能な有機物層を介して補強板に固定し、当該段差により補強板と回路基板の間に発生した段差部より5mm以内に第一の面と第二の面との間に貫通口が形成されている回路基板用部材。 A circuit board having a step on at least one side of a flexible film having a circuit pattern on both sides, the first surface having the step being fixed to a reinforcing plate through a peelable organic layer, and reinforced by the step A circuit board member in which a through hole is formed between a first surface and a second surface within 5 mm from a step portion generated between a board and a circuit board. 貫通口の少なくとも一部が段差にかかるように形成されている請求項2記載の回路基板用部材。 The circuit board member according to claim 2, wherein at least a part of the through hole is formed to be stepped. 両面に回路パターンを有する可撓性フィルムの少なくとも片面に段差を有する回路基板のその段差を有する第一の面を剥離可能な有機物層を介して補強板に固定する工程と、固定した面とは反対面の第二の面に回路パターンを形成する工程と、当該段差から5mm以内に第二の面から可撓性フィルムに貫通口を形成する工程を有する回路基板用部材の製造方法。 A step of fixing a first surface having a step of a circuit board having a step on at least one side of a flexible film having a circuit pattern on both sides to a reinforcing plate via a peelable organic layer, and the fixed surface A method for manufacturing a circuit board member, comprising: forming a circuit pattern on the second surface of the opposite surface; and forming a through-hole in the flexible film from the second surface within 5 mm from the step. 貫通口の少なくとも一部が段差にかかるように形成されている請求項4記載の回路基板用部材の製造方法。 The manufacturing method of the member for circuit boards of Claim 4 currently formed so that at least one part of a through-hole may cover a level | step difference.
JP2006009668A 2006-01-18 2006-01-18 Member for circuit board, and its manufacturing method Pending JP2007194324A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006009668A JP2007194324A (en) 2006-01-18 2006-01-18 Member for circuit board, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006009668A JP2007194324A (en) 2006-01-18 2006-01-18 Member for circuit board, and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007194324A true JP2007194324A (en) 2007-08-02

Family

ID=38449791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006009668A Pending JP2007194324A (en) 2006-01-18 2006-01-18 Member for circuit board, and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007194324A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109195312A (en) * 2018-09-14 2019-01-11 江西合力泰科技有限公司 Stiffening plate and the method for improving stiffening plate etching precision
CN111315118A (en) * 2020-04-02 2020-06-19 江西兆信精密电子有限公司 Electronic contest pen electronic keyboard circuit board and preparation method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109195312A (en) * 2018-09-14 2019-01-11 江西合力泰科技有限公司 Stiffening plate and the method for improving stiffening plate etching precision
CN109195312B (en) * 2018-09-14 2024-04-09 江西合力泰科技有限公司 Stiffening plate and method for improving etching precision of stiffening plate
CN111315118A (en) * 2020-04-02 2020-06-19 江西兆信精密电子有限公司 Electronic contest pen electronic keyboard circuit board and preparation method thereof

Similar Documents

Publication Publication Date Title
US7534361B2 (en) Methods for making laminated member for circuit board, making circuit board and laminating flexible film
US20080259575A1 (en) Tape-Style Flexible Circuit Board, and Manufacturing Method and Manufacturing Apparatus for the Same
JP2007287953A (en) Circuit board and its production method
JP4973122B2 (en) Circuit board member and circuit board manufacturing method
JP2008300881A (en) Member for circuit board and manufacturing method for electronic component mounting circuit board using the same
JP4479512B2 (en) Circuit board member and method of manufacturing circuit board member
JP2007194324A (en) Member for circuit board, and its manufacturing method
JP4626139B2 (en) Circuit board manufacturing method
JP4178869B2 (en) Circuit board member and circuit board manufacturing method
JP2010108964A (en) Method for manufacturing circuit board
JP2008243899A (en) Circuit board and manufacturing method thereof
JP4075652B2 (en) Manufacturing method of semiconductor device
JP2004319660A (en) Member for circuit board, and method of manufacturing circuit board
JP4314834B2 (en) Circuit board manufacturing method and circuit board member
JP2006216888A (en) Circuit board material and method for manufacturing circuit board using same
JP4345464B2 (en) Method for manufacturing circuit board member to which electronic component is bonded
JP4158659B2 (en) Manufacturing method of electronic component mounting circuit board
JP4211413B2 (en) Circuit board components
JP2003101193A (en) Production method for circuit board
JP2006080429A (en) Member for use as circuit board and its manufacturing method
JP4571436B2 (en) Wiring board manufacturing method
JP3945341B2 (en) Circuit board components
JP4433771B2 (en) Circuit board member and circuit board manufacturing method
JP2005079375A (en) Circuit board member, and method of manufacturing the same
JP4135375B2 (en) Circuit board member and circuit board manufacturing method