JP2007187487A - Bga package debugging sheet - Google Patents

Bga package debugging sheet Download PDF

Info

Publication number
JP2007187487A
JP2007187487A JP2006004272A JP2006004272A JP2007187487A JP 2007187487 A JP2007187487 A JP 2007187487A JP 2006004272 A JP2006004272 A JP 2006004272A JP 2006004272 A JP2006004272 A JP 2006004272A JP 2007187487 A JP2007187487 A JP 2007187487A
Authority
JP
Japan
Prior art keywords
bga package
debug
package
sheet
bga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006004272A
Other languages
Japanese (ja)
Inventor
Takayoshi Shimizu
隆好 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006004272A priority Critical patent/JP2007187487A/en
Publication of JP2007187487A publication Critical patent/JP2007187487A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To perform evaluation of the electric performance of an IC mounted on a BGA type IC package to be mounted on the printed substrate, and to debug the signal value on the signal terminal at low cost. <P>SOLUTION: On the debugging sheet 1 of the BGA package, on the substrate of polyimide resin, the copper foil wiring 2 (lead wires) are arranged, while extending longitudinally or laterally into a matrix form, on each end a terminal 3 for experimental device is formed. For the row of the matrix like copper foil wiring 2, at every other row on its cross point through holes 4 to be inserted with the terminals (solder balls) of the BGA package are formed, and the formed row and not formed row are arranged alternately. Unnecessary copper foil wiring 2 is cut by irradiating a laser light, the BGA package wiring is completed, and each signal terminal is led out to the terminal 3 for a testing device. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、ＢＧＡパッケージ・デバッグシートに関し、特に、プリント基板上に搭載されるＢＧＡ（ボール・グリッド・アレイ；Ball Grid Array）型のＩＣパッケージに実装されたＩＣの各種電気特性の評価や、信号端子上の信号値のデバッグに係るＢＧＡパッケージ・デバッグシートに関する。   The present invention relates to a BGA package / debug sheet, and more particularly to evaluation of various electrical characteristics of an IC mounted on a BGA (Ball Grid Array) type IC package mounted on a printed circuit board, and signals. The present invention relates to a BGA package debug sheet relating to debugging of signal values on terminals.

図９は、一般的なＢＧＡ型ＩＣパッケージの外観図であり、このうち、図９（ａ）は信号端子にハンダボールが形成されたＩＣパッケージの底面図を示し、図９（ｂ）はその正面図を示す。
上記ＢＧＡ型ＩＣパッケージ２０は、図９（ａ）、（ｂ）に示すように、チップの底面に半球形状（ボール状）のハンダ（ハンダ・パンプとも称される）をマトリックス状（またはアレイ状）に配列した入出力端子２０ａを有している。
この図９に示したものは、ボール状の端子２０ａが、横に９列（符号１〜９）、縦に９列（符号Ａ〜Ｊ）それぞれ配列されている。
図中、符号ＤはＢＧＡパッケージ２０の縦寸法、Ｅは横寸法、ａは端子間の寸法、ＡはＢＧＡパッケージの厚み寸法をそれぞれ示す。
従来、この図９に示すようなＢＧＡ型ＩＣパッケージに実装されたＩＣの各種電気特性を評価する場合や、信号端子上の信号値のデバッグ（「デバッグ」とは、一般にコンピュータプログラムのバグを探し取り除くことを指すが、ここでは以下、「テスト」と総称する）を行う場合は、該パッケージ単体を、簡単なＩＣチェッカー等に接続して試験していた。 FIG. 9 is an external view of a general BGA type IC package. Of these, FIG. 9A shows a bottom view of an IC package in which solder balls are formed on signal terminals, and FIG. A front view is shown.
In the BGA type IC package 20, as shown in FIGS. 9A and 9B, hemispherical (ball-shaped) solder (also referred to as solder / pump) is formed in a matrix (or array) on the bottom surface of the chip. The input / output terminals 20a are arranged in (1).
9, the ball-shaped terminals 20a are arranged in 9 rows (reference numerals 1 to 9) horizontally and 9 rows (reference signs A to J) vertically.
In the figure, D indicates the vertical dimension of the BGA package 20, E indicates the horizontal dimension, a indicates the dimension between the terminals, and A indicates the thickness dimension of the BGA package.
Conventionally, when evaluating various electrical characteristics of an IC mounted on a BGA type IC package as shown in FIG. 9 or debugging a signal value on a signal terminal (“debugging” is generally a search for a bug in a computer program. In this case, when performing a test), the single package was connected to a simple IC checker or the like for testing.

また、動的な試験方法（動作検証）として、単体で試験できる高価なテストシミュレータ装置に装着して行っていた。このテストシミュレータ装置には、一般に、実際の使用時に該ＩＣパッケージが搭載されるプリント基板と同じ回路配線と同じ半導体装置が組み込まれている。
前者の方法では、ＢＧＡ型ＩＣパッケージに実装されたＩＣの静的な電気特性や、パターン化された信号入力に対する応答がテストできるだけであった。また、後者の方法では、テストシミュレータ装置の製造コストが大きくなり過ぎ、また、その設計は、テストされるパーケッジとプリント基板との組み合わせ毎に行う必要があるので設計コストも多大になるという問題点があった。
そこで、近年は、このＢＧＡ型ＩＣパッケージに実装されたＩＣのテストを安いコストで簡単に行うことができる方法として、ＢＧＡ型ＩＣパッケージとプリント基板との間に挟み込まれた状態で搭載されるデバッグシートが開発されている。
このようなデバッグシートとして、例えば、ＢＧＡ型ＩＣパッケージとプリント基板との間に介挿して使用されるテスト用の治具であって、ＢＧＡ型ＩＣパッケージの全ての端子の各々と対応し、且つ前記介挿されることにより電気的に接続される（従って、該パッケージの端子数に等しい）テスト用の端子を、リード線を介して前記治具の外部のプローブに取り出す表面実装型パッケージ用治具の提案がなされている（例えば、特許文献１）。 Further, as a dynamic test method (operation verification), it is performed by mounting it on an expensive test simulator device that can be tested alone. In general, the test simulator apparatus incorporates the same semiconductor circuit and the same circuit wiring as the printed board on which the IC package is mounted in actual use.
With the former method, it was only possible to test the static electrical characteristics of the IC mounted on the BGA type IC package and the response to the patterned signal input. In the latter method, the manufacturing cost of the test simulator device becomes too high, and the design needs to be performed for each combination of the package to be tested and the printed circuit board, so that the design cost also becomes large. was there.
Therefore, in recent years, as a method for easily testing an IC mounted on this BGA type IC package at a low cost, debugging mounted in a state of being sandwiched between the BGA type IC package and a printed circuit board. Sheets are being developed.
As such a debug sheet, for example, a test jig used by being inserted between a BGA type IC package and a printed board, corresponding to each of all terminals of the BGA type IC package, and A surface mounting type packaging jig that takes out a test terminal electrically connected by the insertion (thus, equal to the number of terminals of the package) to a probe outside the jig through a lead wire. (For example, patent document 1).

また、ＢＧＡ型ＩＣパッケージとプリント基板との間に介挿して使用されるテスト用の治具であって、ＢＧＡ型ＩＣパッケージの全ての端子の各々と対応し、且つ前記介挿されることにより電気的に接続される（従って、該パッケージの端子数に等しい）テスト用の端子を、リード線を介して前記治具の周辺に取り出すことができる表面実装型パッケージ用治具が提案されている（例えば、特許文献２）。
さらに、前記テスト用の治具と同様の機能ではあるが、ＢＧＡ型ＩＣパッケージとテスト用の治具との間に、貫通ＶＩＡを有するプリント基板をサンドイッチ状に挟む構成のものが提案されている（例えば、特許文献３）。 The test jig is inserted between the BGA type IC package and the printed circuit board and corresponds to each terminal of the BGA type IC package. A surface mount package jig is proposed in which test terminals that are connected to each other (thus, equal to the number of terminals of the package) can be taken out to the periphery of the jig via lead wires ( For example, Patent Document 2).
Further, although the function is similar to that of the test jig, a structure in which a printed circuit board having a through VIA is sandwiched between a BGA IC package and a test jig has been proposed. (For example, patent document 3).

「特開平８−２４１９３９号公報」"JP-A-8-241939" 「特開平１０−３３５３９６号公報」"Japanese Patent Laid-Open No. 10-335396" 「特開２００４−１９３３００号公報」"JP 2004-193300 A"

しかしながら、上記背景技術で述べた従来のＢＧＡ型ＩＣパッケージに装填されたＩＣの従来のテスト用治具にあっては、例えば、特許文献１で開示されたテスト用治具の場合、該パッケージの端子からプローブに至るまでのリード線の本数が多くなり、またプローブに設けられるテスト用端子の個数も多くなるので、製造コストが高くなり過ぎるという問題点があった。
また、特許文献２で開示されたテスト用治具の場合、該パッケージの端子から治具周辺のテスト用端子に至るまでのリード線の本数が多くなり、またテスト用端子の個数も多くなるので、やはり、製造コストが高くなり過ぎるという問題点があった。
さらに、特許文献３で開示されたテスト用治具の場合、プリント基板には必ずしも貫通ＶＩＡが設けられているとは限らないので、その場合は、貫通ＶＩＡを新設する必要があり、テストの実施に際して余計なコストが発生すると共に、プリント基板の構造や電気特性に影響を与えてしまうという問題点があった。 However, in the conventional test jig of the IC loaded in the conventional BGA type IC package described in the background art, for example, in the case of the test jig disclosed in Patent Document 1, Since the number of lead wires from the terminal to the probe increases and the number of test terminals provided on the probe also increases, there is a problem that the manufacturing cost becomes too high.
Further, in the case of the test jig disclosed in Patent Document 2, the number of lead wires from the package terminals to the test terminals around the jig increases, and the number of test terminals also increases. After all, there was a problem that the manufacturing cost became too high.
Furthermore, in the case of the test jig disclosed in Patent Document 3, the printed circuit board is not necessarily provided with the through VIA. In this case, it is necessary to newly install the through VIA, and the test is performed. At this time, there is a problem that extra costs are generated and the structure and electrical characteristics of the printed circuit board are affected.

本発明は、上記従来の問題点に鑑みてなされたものであって、プリント基板上に搭載されるＢＧＡ型ＩＣパッケージに実装されたＩＣの電気特性の評価や、信号端子上の信号値のデバッグを安いコストで行うことができるＢＧＡパッケージ・デバッグシートを提供することを目的としている。
本発明の請求項１の目的は、特に、ＢＧＡ型ＩＣパッケージに実装されたＩＣの電気特性の評価や信号値を、実際のプリント基板に搭載した状態で動的に検証することを可能にするコストの安い簡単な構成のＢＧＡパッケージ・デバッグシートを提供することにある。
本発明の請求項２の目的は、被テストＩＣとプリント基板との間の電気的な接続状態としては、あたかも本ＢＧＡパッケージ・デバッグシートが存在しないような構成としながらも、テストに必要な信号端子の信号は確実に取り出すことができるＢＧＡパッケージ・デバッグシートを提供することにある。 The present invention has been made in view of the above-described conventional problems, and evaluates the electrical characteristics of an IC mounted on a BGA type IC package mounted on a printed circuit board and debugs signal values on signal terminals. It is an object of the present invention to provide a BGA package / debug sheet that can be performed at a low cost.
The object of claim 1 of the present invention is to make it possible to dynamically verify the evaluation of electrical characteristics and signal values of an IC mounted on a BGA type IC package in a state where it is mounted on an actual printed circuit board. An object of the present invention is to provide a BGA package / debug sheet having a simple configuration at low cost.
The object of claim 2 of the present invention is that the electrical connection between the IC under test and the printed circuit board is such that the BGA package / debug sheet does not exist, but the signals necessary for the test. An object of the present invention is to provide a BGA package / debug sheet in which terminal signals can be reliably extracted.

本発明の請求項３の目的は、ＢＧＡパッケージに実装されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させることができるＢＧＡパッケージ・デバッグシートを提供することにある。
本発明の請求項４の目的は、ＢＧＡパッケージに実装されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させるに際して、その配線の自由度を高めることができるＢＧＡパッケージ・デバッグシートを提供することにある。
本発明の請求項５の目的は、ＢＧＡパッケージに実装されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させるに際して、その配線の自由度を高めることができるＢＧＡパッケージ・デバッグシートを提供することにある。
本発明の請求項６の目的は、ＢＧＡパッケージに実装されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させるに際して、その配線の自由度を高めることができるＢＧＡパッケージ・デバッグシートを提供することにある。
本発明の請求項７の目的は、コストの安いＢＧＡパッケージ・デバッグシートを提供することにある。 According to the third aspect of the present invention, it is possible to complete the wiring so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely taken out and connected to the test apparatus. It is to provide a BGA package debug sheet.
The purpose of claim 4 of the present invention is to complete the wiring so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely taken out and connected to the test apparatus. An object of the present invention is to provide a BGA package / debug sheet that can increase the degree of freedom of wiring.
The purpose of claim 5 of the present invention is to complete the wiring so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely taken out and connected to the test apparatus. An object of the present invention is to provide a BGA package / debug sheet that can increase the degree of freedom of wiring.
The purpose of claim 6 of the present invention is to complete the wiring so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely taken out and connected to the test apparatus. An object of the present invention is to provide a BGA package / debug sheet that can increase the degree of freedom of wiring.
An object of claim 7 of the present invention is to provide a BGA package debug sheet at a low cost.

請求項１に記載した本発明に係るＢＧＡパッケージ・デバッグシートは、上述した目的を達成するために、マトリックス状に配列された信号端子を備えたＢＧＡ型のＩＣパッケージに実装されたＩＣの電気特性や信号値を、前記ＩＣパッケージがプリント基板上に搭載された状態で検証するためのＢＧＡパッケージ・デバッグシートであって、
前記プリント基板と前記ＩＣパッケージとの間にサンドイッチ状に挟み込まれる状態で搭載された時に、前記マトリックス状に配列された信号端子の各々の位置に、それぞれ形成されたハンダボール用スルーホールが相対し、かつ前記ハンダボール用スルーホールの縦列および横列の各々の列に属するもの同士がリード線によって電気的に接続されており、さらに、前記リード線の列間および列外に網目状の追加のリード線が形成されていると共に、前記追加のリード線と前記スルーホール同士を接続するリード線との交差点が電気的に接続されており、かつ、前記各リード線の左右方向および／または上下方向への延長をなす引出し線の両端部には試験装置用の端子が形成されていることを特徴とするＢＧＡパッケージ・デバッグシートを提供するものである。 In order to achieve the above object, the BGA package / debug sheet according to the present invention as set forth in claim 1 is an electrical characteristic of an IC mounted on a BGA type IC package having signal terminals arranged in a matrix. And BGA package / debug sheet for verifying the signal value in a state where the IC package is mounted on a printed circuit board,
When mounted in a sandwiched state between the printed circuit board and the IC package, solder ball through holes respectively formed at the positions of the signal terminals arranged in the matrix form are opposed to each other. In addition, the solder ball through-holes belonging to each of the vertical and horizontal rows are electrically connected to each other by lead wires, and a mesh-like additional lead is provided between and outside the lead wires. A line is formed, and an intersection of the additional lead wire and the lead wire connecting the through holes is electrically connected, and the left and right directions and / or the up and down direction of each lead wire A BGA package / debug sheet, characterized in that terminals for test equipment are formed at both ends of the extension wire It is intended to provide.

また、請求項２に記載のＢＧＡパッケージ・デバッグシートは、前記ハンダボール用スルーホールが、前記ＩＣパッケージの底面に形成されている前記ＩＣの端子に対応したハンダボールを貫通させることにより、前記ＩＣの端子を、自己に電気的に接触させると共に前記プリント基板の上面にも電気的に接触させるものであることを特徴とする。
また、請求項３に記載のＢＧＡパッケージ・デバッグシートは、前記リード線が、レーザー光線を照射することにより切断することができるものであることを特徴とする。
また、請求項４に記載のＢＧＡパッケージ・デバッグシートは、前記追加のリード線の列の数を２以上としたことを特徴とする。
また、請求項５に記載のＢＧＡパッケージ・デバッグシートは、前記リード線をシート基材の両面に形成したことを特徴とする。
さらに、請求項６記載のＢＧＡパッケージ・デバッグシートは、複数枚重ね合わせて成るＢＧＡパッケージ・デバッグシートであることを特徴とする。
また、請求項７に記載のＢＧＡパッケージ・デバッグシートは、前記ハンダボール用スルーホールおよび前記リード線が形成されるシート基材の素材として、ポリイミド樹脂を使用したことを特徴とする。 The BGA package / debug sheet according to claim 2, wherein the solder ball through-hole penetrates the solder ball corresponding to the terminal of the IC formed on the bottom surface of the IC package, so that the IC The terminal is electrically brought into contact with itself and also brought into electrical contact with the upper surface of the printed circuit board.
The BGA package / debug sheet according to claim 3 is characterized in that the lead wire can be cut by irradiating a laser beam.
The BGA package / debug sheet according to claim 4 is characterized in that the number of columns of the additional lead wires is two or more.
The BGA package / debug sheet according to claim 5 is characterized in that the lead wire is formed on both surfaces of a sheet base material.
Furthermore, the BGA package / debug sheet according to claim 6 is a BGA package / debug sheet formed by superposing a plurality of sheets.
The BGA package / debug sheet according to claim 7 is characterized in that polyimide resin is used as a material for a sheet base material on which the solder ball through hole and the lead wire are formed.

本発明によれば、プリント基板とＩＣパッケージとの間にサンドイッチ状に挟み込まれる状態で搭載された時に、マトリックス状の信号端子の各々に相対する位置にそれぞれハンダボール用スルーホールが形成されているようにし、かつハンダボール用スルーホールの縦列および横列の各々の列に属するもの同士をリード線によって電気的に接続し、さらに、このリード線の列間および列外に網目状（マトリックス状）の追加のリード線を形成すると共に、この追加のリード線と前記スルーホール同士を接続するリード線との交差点を電気的に接続し、かつ、前記各リード線の左右方向（および／または上下方向）への延長をなす引出し線の両端部には試験装置用の端子を形成したので、ＢＧＡ型ＩＣパッケージに実装されたＩＣの電気特性の評価や信号値を、実際のプリント基板に搭載した状態で動的に検証することを可能にするコストの安い簡単な構成のＢＧＡパッケージ・デバッグシートを提供することができる。   According to the present invention, when mounted in a sandwiched state between a printed circuit board and an IC package, solder ball through holes are formed at positions facing each of the matrix signal terminals. In addition, the solder ball through-holes belonging to the vertical and horizontal rows are electrically connected to each other by lead wires, and a mesh (matrix shape) is formed between and outside the lead wires. An additional lead wire is formed, the intersection of the additional lead wire and the lead wire connecting the through holes is electrically connected, and the left and right direction (and / or the vertical direction) of each lead wire Terminals for test equipment are formed at both ends of the lead wire that extends to the electrical characteristics of the IC mounted on the BGA IC package The evaluation and signal values, it is possible to provide a low-cost simple construction BGA package debugging sheet that allows to dynamically verify the actual state of being mounted on a printed circuit board.

また、マトリックス状の信号端子の各々に相対する位置には、それぞれＩＣパッケージの底面に形成されている被テストＩＣの端子に対応したハンダボールを貫通させることができるハンダボール用スルーホールを形成したので、被テストＩＣとプリント基板との間の電気的な接続状態としては、あたかも本ＢＧＡパッケージ・デバッグシートが存在しないような構成としながらも、テストに必要な信号端子の信号は確実に取り出すことができるＢＧＡパッケージ・デバッグシートを提供することができる。
また、不要なリード線や信号の伝達を阻止すべきリード線は、レーザー光線を照射することにより切断することができるので、ＢＧＡパッケージに搭載されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させることができるＢＧＡパッケージ・デバッグシートを提供することができる。 In addition, solder ball through-holes that can penetrate solder balls corresponding to the terminals of the IC under test formed on the bottom surface of the IC package are formed at positions corresponding to the respective matrix-like signal terminals. Therefore, as for the electrical connection between the IC under test and the printed circuit board, it is as if the BGA package / debug sheet does not exist, but the signal at the signal terminal necessary for the test must be reliably extracted. BGA package / debug sheet that can be used.
In addition, unnecessary lead wires and lead wires that should be prevented from transmitting signals can be cut by irradiating a laser beam, so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely received. The BGA package / debug sheet can be provided in which the wiring can be completed so that it can be taken out and connected to the test apparatus.

また、前記追加のリード線の列の数を２以上とすること、およびリード線をシート基材の両面に形成すること、並びに本ＢＧＡパッケージ・デバッグシートを複数枚重ね合わせて使用することが、いずれも可能であるので、ＢＧＡパッケージに搭載されたＩＣのテストされるべき端子の信号の各々を確実に取り出して、試験装置に接続することができるように配線を完成させるに際して、その配線の自由度を高めることができるＢＧＡパッケージ・デバッグシートを提供することができる。
さらに、ハンダボール用スルーホールおよびリード線が形成されるシート基材の素材として、ポリイミド樹脂を使用するので、コストの安いＢＧＡパッケージ・デバッグシートを提供することができる。 Further, the number of rows of the additional lead wires is 2 or more, the lead wires are formed on both surfaces of the sheet base material, and a plurality of the BGA package / debug sheets are used in an overlapping manner. Any of them is possible, so when completing the wiring so that each signal of the terminal to be tested of the IC mounted on the BGA package can be surely taken out and connected to the test apparatus, the wiring is free. It is possible to provide a BGA package / debug sheet capable of increasing the degree.
Furthermore, since a polyimide resin is used as the material for the sheet base material on which the solder ball through-holes and lead wires are formed, a low-cost BGA package / debug sheet can be provided.

以下、本発明のＢＧＡパッケージ・デバッグシートの最良の実施形態について図面を参照して詳細に説明する。
まず、本発明の原理について説明する。
本発明は、特許文献１〜３で開示されているような従来のＢＧＡパッケージ・デバッグシートの問題点に鑑みてなされたものであり、ＢＧＡパッケージから外部に引き出されるリード線の総量を削減することを骨子としており、そのために、本発明では、形成されるリード線の総和は、例えば、テストされるＢＧＡパッケージが、縦列にｘ個の端子、横列にｙ個のマトリックス状の端子（ハンダボール）を有する場合は、まず、前記端子が挿入されるスルーホール同士を接続する網目状のリード線の列として、（ｘ＋ｙ）本のリード線を形成し、これらのリード線に加えて、さらに前記リード線の列間および列外に計（ｘ＋ｙ＋２）本の網目状のリード線を形成し、このリード線と前記スルーホール同士を接続するリードとの交差点を電気的に接続している。また、これらのリード線の両端には、試験装置用の端子を形成している。なお、リード線に不足が出るケースについては、前記リード線の列間および列外に形成するリード線の密度を必要に応じて高密度にしたものを使用したり、両面配線のＢＧＡパッケージ・デバッグシートを複数枚重ねることで対応することを可能にしている。 Hereinafter, the best embodiment of the BGA package / debug sheet of the present invention will be described in detail with reference to the drawings.
First, the principle of the present invention will be described.
The present invention has been made in view of the problems of the conventional BGA package / debug sheet as disclosed in Patent Documents 1 to 3, and reduces the total amount of lead wires drawn out from the BGA package. Therefore, according to the present invention, the total number of leads formed in the present invention is, for example, that the BGA package to be tested has x terminals in columns and y matrix terminals (solder balls) in rows. First, (x + y) lead wires are formed as an array of mesh-like lead wires connecting through holes into which the terminals are inserted, and in addition to these lead wires, the lead A total of (x + y + 2) mesh-like lead wires are formed between and outside the row of wires, and the intersections between the lead wires and the leads connecting the through holes are electrically connected. It is connected. Further, terminals for a test apparatus are formed at both ends of these lead wires. For cases where lead wires are deficient, the lead wires formed between the rows of lead wires and outside the rows may be used as required, or double-sided BGA package debugging. It is possible to respond by stacking a plurality of sheets.

図１は、本発明の第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの構成を示す平面図である。
同図において、第１の実施の形態のＢＧＡパッケージ・デバッグシート１には、その基材上に縦方向および横方向に延びる銅箔配線２（リード線）がマトリックス状に配設されており、その各々の端部には試験装置用の端子３が形成されている。
このマトリックス状（網目状）に配設された銅箔配線２の列には、１列おきに、その交差点においてＢＧＡパッケージの端子（ハンダボール）が挿入されるスルーホール４（以下、「ハンダボール用スルーホール４」と称する）が形成されている列と、形成されていない列とが交互に配設されている。
ＢＧＡパッケージ・デバッグシート１の基材を構成する素材としては、ポリイミド樹脂等が使用可能であり且つ安価に提供可能である。
銅箔配線２は、レーザーを照射することにより切断することができるものとする。 FIG. 1 is a plan view showing a configuration of a BGA package / debug sheet according to the first embodiment of the present invention.
In the figure, in the BGA package / debug sheet 1 of the first embodiment, copper foil wirings 2 (lead wires) extending in the vertical direction and the horizontal direction are arranged in a matrix on the base material, A terminal 3 for a test apparatus is formed at each end.
Through-holes 4 (hereinafter referred to as “solder balls”) into which the terminals (solder balls) of the BGA package are inserted at every other intersection in the rows of the copper foil wirings 2 arranged in a matrix (mesh shape). The columns in which the through-holes 4 "are formed) and the columns in which the holes are not formed are alternately arranged.
As a material constituting the base material of the BGA package / debug sheet 1, polyimide resin or the like can be used and can be provided at low cost.
The copper foil wiring 2 shall be cut | disconnected by irradiating a laser.

図２は、本発明の上記第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの銅箔配線の形成方法を示す断面図である。
同図では、ハンダボール用スルーホール４を電気的に接続する銅箔配線２の列の１つを示している。
同図において、第１の実施の形態のＢＧＡパッケージ・デバッグシート１の上面には、銅箔配線２の一部（ハンダボール用スルーホール４間の長さを有する）が貼り付けられ、または添着されており、その端部は基材を貫通して端子３およびハンダボール用スルーホール４と電気的に接触している。
図３は、本発明の第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの配線部を示す平面図である。
同図において、符号５は、縦列の銅箔配線２と横列の銅箔配線２とが交差する交差点（ハンダボール用スルーホール４は形成されていない）を示している。 FIG. 2 is a cross-sectional view showing a method of forming a copper foil wiring of the BGA package / debug sheet according to the first embodiment of the present invention.
In the figure, one of the rows of copper foil wirings 2 for electrically connecting the solder ball through holes 4 is shown.
In the figure, a part of the copper foil wiring 2 (having the length between the solder ball through holes 4) is attached to or attached to the upper surface of the BGA package / debug sheet 1 of the first embodiment. The end portion thereof penetrates the base material and is in electrical contact with the terminal 3 and the solder ball through hole 4.
FIG. 3 is a plan view showing a wiring portion of the BGA package / debug sheet according to the first embodiment of the present invention.
In the figure, reference numeral 5 denotes an intersection where the vertical copper foil wiring 2 and the horizontal copper wiring 2 intersect (the solder ball through hole 4 is not formed).

図４は、第１の実施の形態のＢＧＡパッケージ・デバッグシートの実装方法を示す正面図である。
同図に示すように、本実施の形態のＢＧＡパッケージ・デバッグシート１は、テストされるＢＧＡ型ＩＣパッケージ（以下「ＢＧＡパッケージ」と略称する）２０と、プリント基板（ＰＷＢ）３０との間に挟み込まれる状態で搭載される。ＢＧＡパッケージ２０の底面には、信号端子としてハンダボール２１が形成されている。このハンダボール２１は、ＢＧＡパッケージ・デバッグシート１に設けられたハンダボール用スルーホール４（図１〜３参照）に挿入され、さらに、プリント基板（ＰＷＢ）３０の表面に設けられたハンダボール用スルーホールに入り込む。これにより、ＢＧＡパッケージ２０の信号端子は、プリント基板（ＰＷＢ）３０と電気的に接続されると共に、ＢＧＡパッケージ２０の銅箔配線２とも電気的に接続される（図２参照）。 FIG. 4 is a front view showing the mounting method of the BGA package / debug sheet of the first embodiment.
As shown in the figure, the BGA package / debug sheet 1 of the present embodiment includes a BGA type IC package (hereinafter abbreviated as “BGA package”) 20 to be tested and a printed circuit board (PWB) 30. It is mounted in a state where it is sandwiched. Solder balls 21 are formed as signal terminals on the bottom surface of the BGA package 20. This solder ball 21 is inserted into a solder ball through-hole 4 (see FIGS. 1 to 3) provided on the BGA package / debug sheet 1 and further for a solder ball provided on the surface of a printed circuit board (PWB) 30. Enter the through hole. As a result, the signal terminal of the BGA package 20 is electrically connected to the printed circuit board (PWB) 30 and also electrically connected to the copper foil wiring 2 of the BGA package 20 (see FIG. 2).

図５は、第１の実施の形態のＢＧＡパッケージ・デバッグシートの配線方法を示す説明図である。
同図において、符号６は、銅箔配線２がレーザー光線の照射により切断された箇所を示す。図５に示す配線では、例えば、ハンダボール用スルーホール４ａの信号は、試験装置用の端子３ａに限定して取り出すことができるように構成されている。
このようなレーザー光線の照射による銅箔配線２の切断は、本実施形態のＢＧＡパッケージ・デバッグシートが搭載される前に行うことができる。
図６は、本発明の第２の実施の形態に係るＢＧＡパッケージ・デバッグシートの他の配線部を示す平面図である。
同図に示すＢＧＡパッケージ・デバッグシートの配線部は、図３に示す配線部と比較して、銅箔配線２の配線密度が高められている。より具体的には、２つのハンダボール用スルーホール４の列間に形成されている銅箔配線２の列の数が、図３と比較して１本増えて２本となっている部分がある。
このように構成することにより、ハンダボール用スルーホール４から任意の位置の試験装置用の端子３に至るまでの間のリード線（銅箔配線２）の配線の自由度を高めることができる。 FIG. 5 is an explanatory diagram showing a wiring method of the BGA package / debug sheet according to the first embodiment.
In the same figure, the code | symbol 6 shows the location where the copper foil wiring 2 was cut | disconnected by irradiation of the laser beam. In the wiring shown in FIG. 5, for example, the signal of the solder ball through hole 4a can be taken out only to the terminal 3a for the test apparatus.
The cutting of the copper foil wiring 2 by the laser beam irradiation can be performed before the BGA package / debug sheet of this embodiment is mounted.
FIG. 6 is a plan view showing another wiring portion of the BGA package / debug sheet according to the second embodiment of the present invention.
In the wiring portion of the BGA package / debug sheet shown in FIG. 3, the wiring density of the copper foil wiring 2 is increased as compared with the wiring portion shown in FIG. More specifically, there is a portion in which the number of rows of copper foil wirings 2 formed between the rows of two solder ball through holes 4 is increased by one compared to FIG. is there.
With this configuration, the degree of freedom of wiring of the lead wire (copper foil wiring 2) from the solder ball through hole 4 to the terminal 3 for the test apparatus at an arbitrary position can be increased.

図７は、本発明の第３の実施の形態に係るＢＧＡパッケージ・デバッグシートの銅箔配線の形成方法を模式的に示す断面図である。
同図に示す銅箔配線２の形成方法では、銅箔配線２をＢＧＡパッケージ・デバッグシート１の上面から底面にかけて、両面に形成している。
このように銅箔配線２の配線数の密度を増した構成とすることにより、ハンダボール用スルーホール４から任意の位置の試験装置用の端子３に至るまでの間のリード線（銅箔配線２）の配線の自由度を高めることができる。
図８は、本発明の第４の実施の形態に係るＢＧＡパッケージ・デバッグシートの構成を模式的に示す断面図である。
同図に示すＢＧＡパッケージ・デバッグシートの構成では、複数枚のＢＧＡパッケージ・デバッグシート１が２段に積層される。同図において、符号７は導電性の箔であり、銅箔配線２と同様にレーザー光線を照射することにより切断することができる。また、符号８は絶縁性の基材である。
このように構成することにより、ハンダボール用スルーホール４から任意の位置の試験装置用の端子３に至るまでの間のリード線（銅箔配線２）の配線の自由度を高めることができる。 FIG. 7 is a cross-sectional view schematically showing a method for forming a copper foil wiring of a BGA package / debug sheet according to the third embodiment of the present invention.
In the method of forming the copper foil wiring 2 shown in the figure, the copper foil wiring 2 is formed on both surfaces from the top surface to the bottom surface of the BGA package / debug sheet 1.
Thus, the lead wire (copper foil wiring) from the through-hole 4 for solder balls to the terminal 3 for the test device at an arbitrary position is formed by increasing the density of the number of wirings of the copper foil wiring 2. The degree of freedom of wiring in 2) can be increased.
FIG. 8 is a cross-sectional view schematically showing a configuration of a BGA package / debug sheet according to the fourth embodiment of the present invention.
In the configuration of the BGA package / debug sheet shown in the figure, a plurality of BGA packages / debug sheets 1 are stacked in two stages. In the same figure, the code | symbol 7 is electroconductive foil, and can be cut | disconnected by irradiating a laser beam similarly to the copper foil wiring 2. Reference numeral 8 denotes an insulating base material.
With this configuration, the degree of freedom of wiring of the lead wire (copper foil wiring 2) from the solder ball through hole 4 to the terminal 3 for the test apparatus at an arbitrary position can be increased.

本発明の第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの構成を示す平面図である。It is a top view which shows the structure of the BGA package debug sheet which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの銅箔配線の形成方法を模式的に示す断面図である。It is sectional drawing which shows typically the formation method of the copper foil wiring of the BGA package debug sheet which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係るＢＧＡパッケージ・デバッグシートの配線部を模式的に示す平面図である。It is a top view which shows typically the wiring part of the BGA package debug sheet which concerns on the 1st Embodiment of this invention. 第１の実施の形態のＢＧＡパッケージ・デバッグシートの搭載方法を示す正面図である。It is a front view which shows the mounting method of the BGA package debug sheet of 1st Embodiment. 第１の実施の形態のＢＧＡパッケージ・デバッグシートの配線方法を示す説明図である。It is explanatory drawing which shows the wiring method of the BGA package debug sheet of 1st Embodiment. 本発明の第２の実施の形態に係るＢＧＡパッケージ・デバッグシートの配線部の構成を示す平面図である。It is a top view which shows the structure of the wiring part of the BGA package debug sheet which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係るＢＧＡパッケージ・デバッグシートの銅箔配線の形成方法を模式的に示す断面図である。It is sectional drawing which shows typically the formation method of the copper foil wiring of the BGA package debug sheet concerning the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係るＢＧＡパッケージ・デバッグシートの構成を模式的に示す断面図である。It is sectional drawing which shows typically the structure of the BGA package debug sheet which concerns on the 4th Embodiment of this invention. 従来から存在する一般的なＢＧＡ型ＩＣパッケージの外観図であり、図９（ａ）は信号端子にハンダボールが形成されたＩＣパッケージの底面図を示し、図９（ｂ）は正面図を示す。FIGS. 9A and 9B are external views of a conventional BGA type IC package existing in the past, FIG. 9A showing a bottom view of the IC package in which solder balls are formed on signal terminals, and FIG. .

符号の説明Explanation of symbols

１ ＢＧＡパッケージ・デバッグシート
２ 銅箔配線（リード線）
３ 試験装置用の端子
４ ハンダボール用スルーホール
５ 交差点
６ レーザー光線による切断箇所
７ 導電性の箔
８ 絶縁性基材
２０ ＢＧＡパッケージ
２１ ハンダボール（ＢＧＡパッケージの信号端子）
３０ プリント基板（ＰＷＢ） 1 BGA package debug sheet 2 Copper foil wiring (lead wire)
3 Terminal for Test Equipment 4 Through Hole for Solder Ball 5 Intersection 6 Cut by Laser Beam 7 Conductive Foil 8 Insulating Base Material 20 BGA Package 21 Solder Ball (Signal Terminal of BGA Package)
30 Printed circuit board (PWB)

Claims (7)

マトリックス状に配列された信号端子を備えたＢＧＡ型のＩＣパッケージに実装されたＩＣの電気特性や信号値を、前記ＩＣパッケージがプリント基板上に搭載された状態で検証するためのＢＧＡパッケージ・デバッグシートであって、
前記プリント基板と前記ＩＣパッケージとの間にサンドイッチ状に挟み込まれる状態で搭載された時に、前記マトリックス状に配列された信号端子の各々の位置に、それぞれ形成されたハンダボール用スルーホールが相対し、かつ前記ハンダボール用スルーホールの縦列および横列の各々の列に属するもの同士がリード線によって電気的に接続されており、さらに、前記リード線の列間および列外に網目状の追加のリード線が形成されていると共に、前記追加のリード線と前記スルーホール同士を接続するリード線との交差点が電気的に接続されており、かつ、前記各リード線の左右方向および／または上下方向への延長をなす引出し線の両端部には試験装置用の端子が形成されていることを特徴とするＢＧＡパッケージ・デバッグシート。 BGA package debugging for verifying the electrical characteristics and signal values of an IC mounted on a BGA type IC package having signal terminals arranged in a matrix while the IC package is mounted on a printed circuit board A sheet,
When mounted in a sandwiched state between the printed circuit board and the IC package, solder ball through holes respectively formed at the positions of the signal terminals arranged in the matrix form are opposed to each other. In addition, the solder ball through-holes belonging to each of the vertical and horizontal rows are electrically connected to each other by lead wires, and a mesh-like additional lead is provided between and outside the lead wires. A line is formed, and an intersection of the additional lead wire and the lead wire connecting the through holes is electrically connected, and the left and right directions and / or the up and down direction of each lead wire A BGA package / debug sheet, characterized in that terminals for a test apparatus are formed at both ends of a lead wire extending from the above. 前記ハンダボール用スルーホールは、前記ＩＣパッケージの底面に形成されている前記ＩＣの端子に対応したハンダボールを貫通させることにより、前記ＩＣの端子を、自己に電気的に接触させると共に前記プリント基板の上面にも電気的に接触させるものであることを特徴とする請求項１記載のＢＧＡパッケージ・デバッグシート。 The solder ball through hole penetrates a solder ball corresponding to the terminal of the IC formed on the bottom surface of the IC package, thereby bringing the IC terminal into electrical contact with itself and the printed circuit board. The BGA package / debug sheet according to claim 1, wherein the BGA package / debug sheet is also in electrical contact with the upper surface of the BGA package. 前記リード線は、レーザー光線を照射することにより切断することができるものであることを特徴とする請求項１または請求項２記載のＢＧＡパッケージ・デバッグシート。 3. The BGA package / debug sheet according to claim 1, wherein the lead wire can be cut by irradiating a laser beam. 前記追加のリード線の列の数を２以上としたことを特徴とする請求項１乃至３のいずれか１項に記載のＢＧＡパッケージ・デバッグシート。 4. The BGA package / debug sheet according to claim 1, wherein the number of rows of the additional lead wires is two or more. 5. 前記リード線をシート基材の両面に形成したことを特徴とする請求項１乃至４のいずれか１項に記載のＢＧＡパッケージ・デバッグシート。 The BGA package / debug sheet according to any one of claims 1 to 4, wherein the lead wires are formed on both surfaces of a sheet base material. 請求項５記載のＢＧＡパッケージ・デバッグシートを複数枚重ね合わせて成ることを特徴とするＢＧＡパッケージ・デバッグシート。 A BGA package / debug sheet comprising a plurality of the BGA package / debug sheets according to claim 5 superimposed on each other. 前記ハンダボール用スルーホールおよび前記リード線が形成されるシート基材の素材として、ポリイミド樹脂を使用したことを特徴とする請求項１乃至６のいずれか１項に記載のＢＧＡパッケージ・デバッグシート。 The BGA package / debug sheet according to any one of claims 1 to 6, wherein a polyimide resin is used as a material of a sheet base material on which the solder ball through hole and the lead wire are formed.
JP2006004272A 2006-01-11 2006-01-11 Bga package debugging sheet Pending JP2007187487A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006004272A JP2007187487A (en) 2006-01-11 2006-01-11 Bga package debugging sheet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006004272A JP2007187487A (en) 2006-01-11 2006-01-11 Bga package debugging sheet

Publications (1)

Publication Number Publication Date
JP2007187487A true JP2007187487A (en) 2007-07-26

Family

ID=38342762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006004272A Pending JP2007187487A (en) 2006-01-11 2006-01-11 Bga package debugging sheet

Country Status (1)

Country Link
JP (1) JP2007187487A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009322A (en) * 2009-06-24 2011-01-13 Fujitsu Ltd Pattern leading out structure and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009322A (en) * 2009-06-24 2011-01-13 Fujitsu Ltd Pattern leading out structure and semiconductor device

Similar Documents

Publication Publication Date Title
US6144090A (en) Ball grid array package having electrodes on peripheral side surfaces of a package board
JP4934022B2 (en) Module board
JPWO2006048921A1 (en) Design support equipment for semiconductor devices
JP3459765B2 (en) Mounting inspection system
JP2005010147A (en) Module with inspection function, and its inspection method
US6788092B2 (en) Test assembly for integrated circuit package
KR101047537B1 (en) Probe card
JPH1164425A (en) Method and device for continuity inspection in electronic part
JP2007187487A (en) Bga package debugging sheet
JP2006278374A (en) Semiconductor device and packaging structure thereof
JP2006203261A (en) Semiconductor apparatus
JP2006165325A (en) Wiring structure of board mounting ic package and method for inspecting defective electric connection
JP3592180B2 (en) Electronic component mount
KR20090058862A (en) Semiconductor package test board
JP2012069852A (en) Tab tape and manufacturing method therefor
JP6064532B2 (en) Manufacturing method of component-embedded substrate
JP2011035211A (en) Component mounting module, component mounting module built-in wiring board, and method of manufacturing component mounting module built-in wiring board
JP2011133431A (en) Conversion board for wiring inspection tool, and wiring inspection tool
KR100234025B1 (en) Module test apparatus
JPH11330655A (en) Printed board
KR100863305B1 (en) Data cognition method of jump structure
KR101438715B1 (en) Contact assembly having micro pitch, contact semi assembly, and preparation method thereof
KR100876964B1 (en) Test board for semiconductor package
JP2007214454A (en) Unit for substrate connection test
KR100439832B1 (en) Apparatus for inspecting semiconductor integrated circuit, especially utilizing for various elements semi-permanently