JP2007180267A - Hybrid integrated circuit device - Google Patents

Hybrid integrated circuit device Download PDF

Info

Publication number
JP2007180267A
JP2007180267A JP2005377025A JP2005377025A JP2007180267A JP 2007180267 A JP2007180267 A JP 2007180267A JP 2005377025 A JP2005377025 A JP 2005377025A JP 2005377025 A JP2005377025 A JP 2005377025A JP 2007180267 A JP2007180267 A JP 2007180267A
Authority
JP
Japan
Prior art keywords
resistor
power amplifying
amplifying element
circuit device
metal substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005377025A
Other languages
Japanese (ja)
Other versions
JP2007180267A5 (en
Inventor
Hiroshi Takano
洋 高野
Makoto Murai
誠 村井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2005377025A priority Critical patent/JP2007180267A/en
Publication of JP2007180267A publication Critical patent/JP2007180267A/en
Publication of JP2007180267A5 publication Critical patent/JP2007180267A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit device which is capable of realizing occupied-area-saving and heat dissipating properties, and equipped with a shunt resistor. <P>SOLUTION: A hybrid integrated circuit device 100 is equipped with a metal board 1, an insulating resin layer 2 pasted on the metal board 1, interconnections 3a and 3b formed into desired shapes and provided on the insulating layer 2, a heat spreader 4 connected to the interconnection 3b, a power amplifying element 5b connected to the heat spreader 4, a wire 6b connecting the power amplifying element 5b to the interconnection 3a, a resistor 7 formed on the metal board 1, a power amplifying element 5a connected to the resistor 7, and a wire 6a connecting the power amplifying element 5a to the interconnection 3a. The resistor 7 is formed of resistive paste and arranged in contact with both the metal board 1 and the power amplifying element 5a. Moreover, the power amplifying element 5a is electrically connected to the metal board 1 through the intermediary of the resistor 7. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、混成集積回路装置に関し、特に電力増幅素子を備え、電力増幅素子の放熱および電力増幅素子を流れる電流のモニターが必要な混成集積回路装置に関する。   The present invention relates to a hybrid integrated circuit device, and more particularly to a hybrid integrated circuit device that includes a power amplifying element and requires heat dissipation of the power amplifying element and monitoring of a current flowing through the power amplifying element.

モータを駆動するインバータ、スピーカを駆動するパワーアンプなど、重たい負荷を駆動するモジュールは大きな発熱が伴うために、放熱のための工夫がされている。   Modules that drive heavy loads, such as inverters that drive motors and power amplifiers that drive loudspeakers, generate significant heat, and are devised for heat dissipation.

図５は、一般的なモジュールにおける負荷を駆動するパワードライブ段の回路を示す回路図である。負荷１０２に対して、電荷を供給したり、引き抜いたりするために、電力増幅素子１０１と電力増幅素子１０３の２つの電力増幅素子でドライブされる。また、電力増幅素子１０３とＧＮＤの間には、電流検出を行うためのシャント抵抗１０４が挿入されている。即ち、２つの電力増幅素子に流れる電流をシャント抵抗１０４により電圧に変換し、電流検出ノード１０５より検出するものである。この電圧がシステムの制御に反映される。   FIG. 5 is a circuit diagram showing a circuit of a power drive stage for driving a load in a general module. In order to supply charges to the load 102 or to pull it out, the load 102 is driven by two power amplification elements 101 and 103. In addition, a shunt resistor 104 for current detection is inserted between the power amplifying element 103 and GND. That is, the current flowing through the two power amplification elements is converted into a voltage by the shunt resistor 104 and detected by the current detection node 105. This voltage is reflected in the control of the system.

図６は、図５で示した回路を基板に配置した回路装置の断面図である。この回路装置では、電力増幅素子１０１，１０３は大きな熱を発生するため、放熱を考慮した構造となっている。即ち、金属基板１０７に銅やアルミニウムなど、熱伝導性の高い心材が用いられており、放熱器やケースなどに熱を伝達する構造となっている。電力増幅素子１０３および電力増幅素子１０１の直下には、ヒートスプレッダー１０９と呼ばれる板があり、過渡的に発生する熱を放熱している。そして、シャント抵抗は、チップ抵抗体１０４などで構成され、電力増幅素子１０３と並んで配置されている。   FIG. 6 is a cross-sectional view of a circuit device in which the circuit shown in FIG. 5 is arranged on a substrate. In this circuit device, the power amplifying elements 101 and 103 generate a large amount of heat, and thus have a structure that takes heat dissipation into consideration. That is, a core material with high thermal conductivity such as copper or aluminum is used for the metal substrate 107, and heat is transferred to a radiator or a case. Directly below the power amplification element 103 and the power amplification element 101 is a plate called a heat spreader 109 that radiates heat generated transiently. The shunt resistor is configured by the chip resistor 104 and the like, and is arranged side by side with the power amplification element 103.

図７は、特許文献１に記載の電子回路装置におけるシャント抵抗配置部の断面図である。この電子回路装置では、セラミック基板２１１上に、抵抗ペーストによる厚膜印刷抵抗２１８がシャント抵抗として配置されている。厚膜印刷抵抗２１８は、互いに対向して配置、形成された配線２１２、２１３間を跨ぐように形成されている。また、厚膜印刷抵抗２１８の上には、銅層２１９が積層されている。この特許文献１では、チップ抵抗体の代わりに、厚膜印刷抵抗２１８をシャント抵抗として用いることによって、電子回路装置の小型化と低コスト化を図っている。
特開２００１−２８４７６２号公報 FIG. 7 is a cross-sectional view of a shunt resistor arrangement portion in the electronic circuit device described in Patent Document 1. In this electronic circuit device, a thick film printing resistor 218 made of a resistance paste is disposed on a ceramic substrate 211 as a shunt resistor. The thick film printing resistor 218 is formed so as to straddle between the wirings 212 and 213 arranged and formed to face each other. A copper layer 219 is laminated on the thick film printing resistor 218. In Patent Document 1, instead of a chip resistor, a thick film printing resistor 218 is used as a shunt resistor, thereby reducing the size and cost of the electronic circuit device.
JP 2001-284762 A

しかしながら、シャント抵抗は、オームの法則に基づいて電流から電圧への変換を行うので、高精度の抵抗が必要であり、通常の厚膜印刷抵抗では実現が難しく、またチップ抵抗体を用いる場合にも高精度なものを使う必要があった。   However, the shunt resistor performs a conversion from current to voltage based on Ohm's law, so a high-precision resistor is required, difficult to realize with a normal thick film printing resistor, and when using a chip resistor It was also necessary to use a high-precision one.

また、従来の電子回路装置では、電力増幅素子（または電界効果トランジスタ）とシャント抵抗は基板上に平面的に配置されており、シャント抵抗が存在する分だけ、レイアウト面積が大きくなるという問題があった。さらに、電力増幅素子の発熱に対処するために、ヒートスプレッダーを設ける必要があり、その部分の製造コストが余分にかかっていた。   Further, in the conventional electronic circuit device, the power amplifying element (or field effect transistor) and the shunt resistor are arranged in a plane on the substrate, and there is a problem that the layout area is increased by the presence of the shunt resistor. It was. Furthermore, in order to cope with the heat generation of the power amplifying element, it is necessary to provide a heat spreader, and the manufacturing cost of that portion is excessive.

上記目的を達成するために、本発明に係る回路装置は、金属基板と、金属基板の上に接して設けられた抵抗体と、抵抗体の上に接して設けられた回路素子と、
を備え、回路素子と金属基板とは、抵抗体を介して電気的に接続されていることを特徴とする。 In order to achieve the above object, a circuit device according to the present invention includes a metal substrate, a resistor provided in contact with the metal substrate, a circuit element provided in contact with the resistor,
The circuit element and the metal substrate are electrically connected via a resistor.

この態様によれば、抵抗体と回路素子の縦積み配置となるため、回路装置の省面積化を実現することができる。また、抵抗体として熱伝導性の高い材料を用いることで、回路素子で発生する熱を、抵抗体を介して金属基板に放熱することができるため、回路装置の高放熱化を実現することができる。さらに、均質な材料により抵抗体を形成することで、電界集中が緩和され、抵抗体の耐圧を高めることができるので、回路装置の信頼性を向上することができる。   According to this aspect, since the resistor and the circuit element are vertically arranged, the area of the circuit device can be reduced. In addition, by using a material having high thermal conductivity as the resistor, heat generated in the circuit element can be radiated to the metal substrate through the resistor, so that high heat dissipation of the circuit device can be realized. it can. Furthermore, since the resistor is formed of a homogeneous material, electric field concentration is reduced and the withstand voltage of the resistor can be increased, so that the reliability of the circuit device can be improved.

本発明によれば、省面積化および高放熱化を実現することが可能な、シャント抵抗を備える回路装置を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, a circuit apparatus provided with shunt resistance which can implement | achieve area saving and high heat dissipation can be provided.

以下、本発明を具現化した実施形態について図面に基づいて説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態のシャント抵抗を備える混成集積回路装置を示す断面図である。図１に基づいて、本発明の混成集積回路装置１００について説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, embodiments of the invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.
(First embodiment)
FIG. 1 is a cross-sectional view showing a hybrid integrated circuit device having a shunt resistor according to a first embodiment of the present invention. The hybrid integrated circuit device 100 of the present invention will be described with reference to FIG.

本発明の混成集積回路装置１００は、金属基板１と、その金属基板１上に貼着された絶縁樹脂層２と、その絶縁樹脂層２の上に形成された所望形状の配線３ａ，３ｂと、その配線３ｂに接続されたヒートスプレッダー４と、そのヒートスプレッダー４に接続された電力増幅素子５ｂと、この電力増幅素子５ｂと配線３ａを接続するワイヤ６ｂと、金属基板１の上に形成された抵抗体７と、抵抗体７に接続された電力増幅素子５ａと、この電力増幅素子５ａと配線３ａとをつなぐ、ワイヤ６ａから構成される。ここで抵抗体７は、金属基板１に接して設けられ、さらに電力増幅素子５ａとも接して配置されており、電力増幅素子５ａと金属基板１とは、抵抗体７を介して電気的に接続されている。なお、抵抗体７は抵抗ペーストによる抵抗体であり、シャント抵抗として機能する。   A hybrid integrated circuit device 100 according to the present invention includes a metal substrate 1, an insulating resin layer 2 adhered on the metal substrate 1, and wirings 3a and 3b having desired shapes formed on the insulating resin layer 2. The heat spreader 4 connected to the wiring 3b, the power amplifying element 5b connected to the heat spreader 4, the wire 6b connecting the power amplifying element 5b and the wiring 3a, and the metal substrate 1 are formed. The resistor 7, the power amplifying element 5 a connected to the resistor 7, and the wire 6 a connecting the power amplifying element 5 a and the wiring 3 a. Here, the resistor 7 is provided in contact with the metal substrate 1, and is further disposed in contact with the power amplification element 5 a. The power amplification element 5 a and the metal substrate 1 are electrically connected via the resistor 7. Has been. The resistor 7 is a resistor paste resistor and functions as a shunt resistor.

本発明の混成集積回路装置１００では、抵抗体７と電力増幅素子５ａが重ねられて配置されており、従来の平面的に配置されていた場合と比較して、抵抗体７（シャント抵抗）分の面積が削減されている。また、抵抗体７は金属基板１と接続しているので、熱伝導率の高い抵抗ペーストを使用することで、電力増幅素子５ａと金属基板１との間の熱抵抗を大幅に削減することができるため、ヒートスプレッダー無しで過渡的な熱に対応可能となる。   In the hybrid integrated circuit device 100 of the present invention, the resistor 7 and the power amplifying element 5a are arranged so as to overlap each other, which is equivalent to the resistance 7 (shunt resistor) compared to the conventional planar arrangement. The area has been reduced. In addition, since the resistor 7 is connected to the metal substrate 1, it is possible to significantly reduce the thermal resistance between the power amplifying element 5 a and the metal substrate 1 by using a resistor paste having high thermal conductivity. Therefore, it is possible to cope with transient heat without a heat spreader.

本発明の混成集積回路装置１００の製造方法について説明する。   A method for manufacturing the hybrid integrated circuit device 100 of the present invention will be described.

金属基板１としては、アルミニウム、銅等の基板が用いられるが、ここでは、アルミニウム基板を用いる。この金属基板１の一主面上に対して、エポキシ樹脂あるいはポリイミド樹脂と銅箔とが一体化されたクラッド材をホットプレス等の加圧手段を用いて貼着する。そして、銅箔を所望形状にエッチングし所望形状の配線３ａ，３ｂが形成される。次に、レーザー等を用いて、後述する抵抗体７を形成したい部分の絶縁樹脂層２を除去する。しかる後に、後述する抵抗体７の形成法により、抵抗ペーストによる抵抗体７を形成する。なお、抵抗ペーストにサイズが均一な微粒子を混ぜた場合には、抵抗ペーストの膜厚のばらつきを抑えて、精度よく抵抗体７を形成することが可能となる。   As the metal substrate 1, a substrate such as aluminum or copper is used. Here, an aluminum substrate is used. A clad material in which an epoxy resin or a polyimide resin and a copper foil are integrated is pasted onto one main surface of the metal substrate 1 using a pressing means such as a hot press. Then, the copper foil is etched into a desired shape to form the desired shapes of wirings 3a and 3b. Next, using a laser or the like, the portion of the insulating resin layer 2 where a resistor 7 to be described later is to be formed is removed. Thereafter, the resistor 7 is formed by a resistor paste by a method of forming the resistor 7 described later. When fine particles having a uniform size are mixed in the resistance paste, the resistor 7 can be formed with high accuracy while suppressing variations in the thickness of the resistance paste.

引き続き、電力増幅素子５ｂおよび電力増幅素子５ａをそれぞれ配置する。ここで、電力増幅素子５ｂは、配線３ｂ上に設けられたヒートスプレッダー４を介して設けられ、電力増幅素子５ａは、抵抗体７の上に設けられる。なお、ヒートスプレッダー４や抵抗体７の上に各電力増幅素子を搭載する際には、はんだペーストなどで固着してもよい。   Subsequently, the power amplifying element 5b and the power amplifying element 5a are arranged. Here, the power amplifying element 5 b is provided via the heat spreader 4 provided on the wiring 3 b, and the power amplifying element 5 a is provided on the resistor 7. When each power amplification element is mounted on the heat spreader 4 or the resistor 7, it may be fixed with a solder paste or the like.

最後に、ワイヤ６ａ，６ｂによって、対応する電力増幅素子と配線３ａとを接続することによって、第１実施形態における混成集積回路装置１００が製造される。   Finally, the hybrid integrated circuit device 100 according to the first embodiment is manufactured by connecting the corresponding power amplifying element and the wiring 3a with the wires 6a and 6b.

以下に、抵抗ペーストによる抵抗体７の形成方法について説明する。図２に、抵抗ペーストのスキージング時における回路装置の断面図を示す。   Below, the formation method of the resistor 7 by a resistance paste is demonstrated. FIG. 2 shows a cross-sectional view of the circuit device during resistance paste squeezing.

まず、金属基板１の上に、形成したい抵抗体の形状に合わせてパターニングされた絶縁樹脂層２を形成する。次に、形成したい抵抗体の形状に合わせてメタルマスク１０を形成する。そして、カーボンペーストからなる抵抗ペースト７ｅを所定の領域にコーティングした後、スキージングブレード１１により、メタルマスク１０および絶縁樹脂層２の形状に合わせて、余分な抵抗ペーストをスキージングしてシート状抵抗体７を形成する。   First, the insulating resin layer 2 patterned in accordance with the shape of the resistor to be formed is formed on the metal substrate 1. Next, the metal mask 10 is formed in accordance with the shape of the resistor to be formed. Then, after coating the resistance paste 7e made of carbon paste on a predetermined region, the squeezing blade 11 is used to squeeze the excess resistance paste in accordance with the shapes of the metal mask 10 and the insulating resin layer 2 to obtain sheet resistance. Form body 7.

その後、カーボンペーストの焼成を行う。１３０℃の雰囲気下で３０分間焼成して溶剤をとばし、シート状抵抗体７を硬化させる。その後、メタルマスク１０を除去することにより、所望の形状を有する抵抗体７が金属基板１の上に形成される。   Thereafter, the carbon paste is fired. The sheet resistor 7 is cured by baking for 30 minutes in an atmosphere of 130 ° C. to remove the solvent. Thereafter, by removing the metal mask 10, the resistor 7 having a desired shape is formed on the metal substrate 1.

なお、抵抗体７の材料としてカーボンペーストを用いる場合には、その比抵抗は８．０×１０−２Ωｃｍである。したがって、抵抗体７を５ｍｍ角で厚さ３０μｍに成型する場合には、抵抗値は約９．６ｍΩとなる。シャント抵抗としては一般的に１０ｍΩぐらいであればよく、電力増幅素子の大きさも５ｍｍ角ぐらいであるため、９．６ｍΩという抵抗値はシャント抵抗として相応である。 In addition, when using a carbon paste as a material of the resistor 7, the specific resistance is 8.0 × 10 −2 Ωcm. Therefore, when the resistor 7 is molded to a thickness of 30 μm with a 5 mm square, the resistance value is about 9.6 mΩ. Generally, the shunt resistance may be about 10 mΩ, and the size of the power amplifying element is about 5 mm square, so that a resistance value of 9.6 mΩ is appropriate as the shunt resistance.

第１実施形態では、シート状抵抗体７の材料にカーボンを用いたが、カーボンは、絶縁樹脂膜２を構成する樹脂材料よりも熱伝導率がはるかに高い。例えば、エポキシ樹脂の熱伝導率が０．３Ｗ／ｍＫ程度であり、基板の絶縁膜を構成しているアルミナフィラーを含有するエポキシ樹脂の熱伝導率が３〜６Ｗ／ｍＫであるのに対し、グラファイト単体では１００Ｗ／ｍＫ以上である。したがって、本実施形態では、シャント抵抗（抵抗体７）をシート状抵抗体としてパワーデバイス（電力増幅素子）の直下に配置することによって、モジュール（回路装置）の小型化が可能になるとともに、層間絶縁膜の代わりに配置することによって、パワーデバイス（電力増幅素子）から金属基板への熱抵抗を下げて、放熱性を高めるという効果が得られる。
（第２実施形態）
図３は、本発明の第２実施形態のシャント抵抗を備える混成集積回路装置を示す断面図である。ここでは、パワードライブ段の電力増幅素子５ａ側の構造を中心に説明する。 In the first embodiment, carbon is used as the material for the sheet-like resistor 7, but carbon has a much higher thermal conductivity than the resin material constituting the insulating resin film 2. For example, the thermal conductivity of the epoxy resin is about 0.3 W / mK, and the thermal conductivity of the epoxy resin containing the alumina filler constituting the insulating film of the substrate is 3 to 6 W / mK, The graphite alone is 100 W / mK or more. Therefore, in the present embodiment, the module (circuit device) can be miniaturized by arranging the shunt resistor (resistor 7) as a sheet-like resistor directly under the power device (power amplifying element). By disposing the insulating film instead of the insulating film, it is possible to reduce the thermal resistance from the power device (power amplifying element) to the metal substrate, thereby improving the heat dissipation.
(Second Embodiment)
FIG. 3 is a sectional view showing a hybrid integrated circuit device having a shunt resistor according to the second embodiment of the present invention. Here, the description will focus on the structure of the power drive stage on the power amplification element 5a side.

第２実施形態での混成集積回路装置１００ａは、金属基板１と、その金属基板１上に貼着された絶縁樹脂層２と、その絶縁樹脂層２上に形成された所望形状の配線３と、その配線３および絶縁樹脂層２の上に形成された絶縁樹脂層２２と、その絶縁樹脂層２２上に形成された配線３３と、配線３３と配線３を接続するビア４４と、配線３と金属基板１を接続するビア４と、配線３３上に形成された抵抗体７と、抵抗体７に接続された電力増幅素子５ａから構成される。この構成においては、配線３３上に高精度の抵抗体７を形成することができる。したがって、配線３３上において抵抗体７と電力増幅素子５ａが重ねられており、シャント抵抗（抵抗体７）分の面積を削減可能である。また、抵抗体７は、配線３３、ビア４４、配線３、及びビア４を介して、金属基板１に接続されている。これらは、いずれも、熱伝導率の高い金属より構成されるため、抵抗体７として熱伝導率の高い抵抗ペーストを使用した場合には、電力増幅素子５ａ−金属基板１間の熱抵抗を大幅に削減することができ、第２実施形態においても、電力増幅素子５ａ側でヒートスプレッダー無しで過渡的な熱に対応可能となる。
（第２実施形態の変形例）
図４は、本発明の第２実施形態の変形例におけるシャント抵抗を備える混成集積回路装置を示す断面図である。第２実施形態と異なる点は、抵抗体７の大きさが、その上に設けられる電力増幅素子５ａよりも大きいことである。これ以外については、第２実施形態と同様である。 The hybrid integrated circuit device 100a according to the second embodiment includes a metal substrate 1, an insulating resin layer 2 adhered on the metal substrate 1, and a wiring 3 having a desired shape formed on the insulating resin layer 2. The insulating resin layer 22 formed on the wiring 3 and the insulating resin layer 2, the wiring 33 formed on the insulating resin layer 22, the via 44 connecting the wiring 33 and the wiring 3, and the wiring 3 The via 4 is connected to the metal substrate 1, the resistor 7 is formed on the wiring 33, and the power amplifying element 5 a is connected to the resistor 7. In this configuration, the highly accurate resistor 7 can be formed on the wiring 33. Therefore, the resistor 7 and the power amplifying element 5a are overlapped on the wiring 33, and the area corresponding to the shunt resistor (resistor 7) can be reduced. The resistor 7 is connected to the metal substrate 1 through the wiring 33, the via 44, the wiring 3, and the via 4. Since these are all composed of a metal having a high thermal conductivity, when a resistor paste having a high thermal conductivity is used as the resistor 7, the thermal resistance between the power amplifying element 5a and the metal substrate 1 is greatly increased. Even in the second embodiment, it is possible to cope with transient heat without using a heat spreader on the power amplifying element 5a side.
(Modification of the second embodiment)
FIG. 4 is a cross-sectional view showing a hybrid integrated circuit device having a shunt resistor in a modification of the second embodiment of the present invention. The difference from the second embodiment is that the size of the resistor 7 is larger than that of the power amplifying element 5a provided thereon. Other than this, the second embodiment is the same as the second embodiment.

図４から明らかなように、形成する抵抗体７を、電力増幅素子５ａよりも大きくすることで、抵抗体７をあたかもヒートスプレッダーとしても機能させることができる。即ち、電力増幅素子５ａと熱結合をしている物（ここでは抵抗ペーストによる抵抗体７）の熱容量（体積に比例）を大きくすることで、過渡的な熱が電力増幅素子５ａに発生した場合に、その温度上昇を抑えることができる。電力増幅素子５ａは、抵抗体７、配線３３、ビア４４、配線３、及びビア４といった、熱伝導率の高いものを介して金属基板１に接続しているが、電力増幅素子５ａに発生する熱量が非常に高い場合は、上記のようなヒートスプレッダーの機能をはたすことになる。   As is apparent from FIG. 4, the resistor 7 to be formed is made larger than the power amplifying element 5a, so that the resistor 7 can function as if it is a heat spreader. That is, when transient heat is generated in the power amplifying element 5a by increasing the heat capacity (proportional to the volume) of the object (here, the resistor 7 made of resistance paste) that is thermally coupled to the power amplifying element 5a. In addition, the temperature rise can be suppressed. The power amplifying element 5a is connected to the metal substrate 1 through a material having high thermal conductivity such as the resistor 7, the wiring 33, the via 44, the wiring 3, and the via 4, but is generated in the power amplifying element 5a. When the amount of heat is very high, the above function of the heat spreader is achieved.

以上、実施の形態により本発明を詳細に説明したが、本発明はこれに限定されることなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、本発明の趣旨を逸脱しない範囲で、種々の混成集積回路装置に適用することができる。   Although the present invention has been described in detail with the embodiments, the present invention is not limited thereto, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The present invention can be applied to various hybrid integrated circuit devices without departing from the spirit of the present invention.

上述の実施形態では、抵抗体の材料としてカーボンペーストを例に挙げたが、銀ペースト等の印刷による形成が可能で、且つ、所望の抵抗値が得られる材料であればよい。また、抵抗ペーストにサイズが均一な微粒子を混ぜてもよい。この場合、微粒子を混合することによって、シート状の抵抗体の実効的な断面積が減少するので、ペーストのみの場合と比較して、シート状抵抗体の抵抗値が上昇する。上述のカーボンペーストを用いる場合には、体積充填率で約４％のプラスチック製微粒子を混合するのが好ましい。プラスチック製微粒子としては、例えば、ジビニルベンゼンを主成分とする架橋共重合樹脂からなる真球状のプラスチック製微粒子が挙げられる。粒径としては、シート状抵抗体の抵抗値が１０ｍΩとなるように、直径３０μｍの粒子を用いる。   In the above-described embodiment, the carbon paste is taken as an example of the material of the resistor, but any material that can be formed by printing such as a silver paste and can obtain a desired resistance value may be used. Further, fine particles having a uniform size may be mixed in the resistance paste. In this case, since the effective cross-sectional area of the sheet-like resistor is reduced by mixing the fine particles, the resistance value of the sheet-like resistor is increased as compared with the case of using only the paste. When using the above-mentioned carbon paste, it is preferable to mix plastic fine particles having a volume filling rate of about 4%. Examples of the plastic fine particles include true spherical plastic fine particles made of a crosslinked copolymer resin mainly composed of divinylbenzene. As the particle size, particles having a diameter of 30 μm are used so that the resistance value of the sheet-like resistor is 10 mΩ.

さらに、抵抗体の内部に柔軟性を持った微粒子を用いた場合には、パワーデバイスからの発熱によって、シート状の抵抗体の温度が上昇し、熱変形を起こすような場合でも、微粒子が変形することよって、熱応力が低減されるので、はんだや配線層との剥離を防止することができる。   In addition, if flexible particles are used inside the resistor, the heat generated from the power device raises the temperature of the sheet-like resistor, causing deformation of the particles even when thermal deformation occurs. By doing so, the thermal stress is reduced, so that peeling from the solder and the wiring layer can be prevented.

本発明の第１実施形態のシャント抵抗を備える混成集積回路装置を示す断面図である。It is sectional drawing which shows a hybrid integrated circuit device provided with the shunt resistance of 1st Embodiment of this invention. 抵抗ペーストのスキージング時における回路装置の断面図である。It is sectional drawing of the circuit apparatus at the time of squeezing of a resistance paste. 本発明の第２実施形態のシャント抵抗を備える混成集積回路装置を示す断面図である。It is sectional drawing which shows a hybrid integrated circuit device provided with the shunt resistance of 2nd Embodiment of this invention. 本発明の第２実施形態の変形例におけるシャント抵抗を備える混成集積回路装置を示す断面図である。It is sectional drawing which shows a hybrid integrated circuit device provided with the shunt resistance in the modification of 2nd Embodiment of this invention. 一般的なモジュールにおける負荷を駆動するパワードライブ段の回路を示す回路図である。It is a circuit diagram which shows the circuit of the power drive stage which drives the load in a general module. 図５で示した回路を基板に配置した回路装置の断面図である。It is sectional drawing of the circuit apparatus which has arrange | positioned the circuit shown in FIG. 5 to the board | substrate. 従来の電子回路装置におけるシャント抵抗配置部の断面図である。It is sectional drawing of the shunt resistance arrangement | positioning part in the conventional electronic circuit device.

符号の説明Explanation of symbols

１ 金属基板
２ 絶縁樹脂層
３ａ，３ｂ 配線
４ ヒートスプレッダー
５ａ，５ｂ 電力増幅素子
６ａ，６ｂ ワイヤ
７ 抵抗体
１００ 回路装置 DESCRIPTION OF SYMBOLS 1 Metal substrate 2 Insulating resin layer 3a, 3b Wiring 4 Heat spreader 5a, 5b Power amplification element 6a, 6b Wire 7 Resistor 100 Circuit device

Claims (1)

金属基板と、
前記金属基板の上に接して設けられた抵抗体と、
前記抵抗体の上に接して設けられた回路素子と、
を備え、
前記回路素子と金属基板とは、前記抵抗体を介して電気的に接続されていることを特徴とした回路装置。 A metal substrate;
A resistor provided in contact with the metal substrate;
A circuit element provided on and in contact with the resistor;
With
The circuit device, wherein the circuit element and the metal substrate are electrically connected via the resistor.
JP2005377025A 2005-12-28 2005-12-28 Hybrid integrated circuit device Withdrawn JP2007180267A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377025A JP2007180267A (en) 2005-12-28 2005-12-28 Hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377025A JP2007180267A (en) 2005-12-28 2005-12-28 Hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JP2007180267A true JP2007180267A (en) 2007-07-12
JP2007180267A5 JP2007180267A5 (en) 2009-02-19

Family

ID=38305159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377025A Withdrawn JP2007180267A (en) 2005-12-28 2005-12-28 Hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP2007180267A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249475A (en) * 2010-05-25 2011-12-08 Denso Corp Power semiconductor device
WO2016075985A1 (en) * 2014-11-13 2016-05-19 株式会社村田製作所 Package element for power semiconductor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011249475A (en) * 2010-05-25 2011-12-08 Denso Corp Power semiconductor device
WO2016075985A1 (en) * 2014-11-13 2016-05-19 株式会社村田製作所 Package element for power semiconductor
JPWO2016075985A1 (en) * 2014-11-13 2017-08-31 株式会社村田製作所 Power semiconductor package elements

Similar Documents

Publication Publication Date Title
JP5885690B2 (en) Electronic components and equipment
US9324684B2 (en) Semiconductor device and manufacturing method thereof
JP2010129877A (en) Electronic component module
JP4284636B2 (en) Metal substrate
JP2017188517A (en) Power semiconductor device
JP6508193B2 (en) Semiconductor device manufacturing method and semiconductor device
JP2016207990A (en) Printed wiring board and circuit board
JP2006120996A (en) Circuit module
JP2007180267A (en) Hybrid integrated circuit device
JP2010287651A (en) Semiconductor device
WO2018168504A1 (en) Component mounting body and electronic device
WO2017115627A1 (en) Inverter
JP7056364B2 (en) Circuit structure and electrical junction box
JP5682511B2 (en) Semiconductor module
JP6593630B2 (en) Semiconductor module, drive device including the same, electric power steering device, and vehicle
JP2016207956A (en) Manufacturing method of hollow package, manufacturing method of solid state image sensor, hollow package, and solid state image sensor
JP4992302B2 (en) Power semiconductor module
JP2004221225A (en) Thin dc power supply unit and its manufacturing method
JP2010040569A (en) Electronic component module
JP6060053B2 (en) Power semiconductor device
JP2006073943A (en) Thermoelectric conversion device
JP2014170834A (en) Heat radiation structure of power semiconductor and audio device using the same
JP2019161081A (en) Electric power conversion device and manufacturing method of electric power conversion device
JPH0818182A (en) Circuit board
JP2006013439A (en) Semiconductor element mounting structure

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081225

A977 Report on retrieval

Effective date: 20090413

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A761 Written withdrawal of application

Effective date: 20090717

Free format text: JAPANESE INTERMEDIATE CODE: A761