JP2007179549A - 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル - Google Patents
記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル Download PDFInfo
- Publication number
- JP2007179549A JP2007179549A JP2006357024A JP2006357024A JP2007179549A JP 2007179549 A JP2007179549 A JP 2007179549A JP 2006357024 A JP2006357024 A JP 2006357024A JP 2006357024 A JP2006357024 A JP 2006357024A JP 2007179549 A JP2007179549 A JP 2007179549A
- Authority
- JP
- Japan
- Prior art keywords
- sata
- message
- command
- compliant
- supplemental
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000153 supplemental effect Effects 0.000 title claims abstract description 80
- 238000004891 communication Methods 0.000 claims abstract description 112
- 239000013589 supplement Substances 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims description 81
- 230000006870 function Effects 0.000 claims description 58
- 239000000872 buffer Substances 0.000 claims description 36
- 230000009977 dual effect Effects 0.000 claims description 34
- 239000003999 initiator Substances 0.000 claims description 17
- 238000011144 upstream manufacturing Methods 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 8
- 238000012795 verification Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 abstract description 12
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 16
- 238000012005 ligant binding assay Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008520 organization Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
- 238000010200 validation analysis Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/22—Arrangements for preventing the taking of data from a data transmission channel without authorisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
【解決手段】特に、プロトコル準拠リンク内に隠し通信チャネルを確立するための通信装置、SATA通信装置、システム、強化されたポート・マルチプライヤ及び方法が開示される。1つの実施形態においては、通信装置は、リンク・インターフェース及び補足メッセージ・インターフェースを含む。リンク・インターフェースは、標準化されたプロトコルに従ってリンクを通過するデータ・ストリームにアクセスするために、通信装置をリンクに通信可能に結合するように構成される。補足メッセージ・インターフェースは、補足メッセージをデータ・ストリームと交換し、リンク内に隠し通信チャネルを確立するように構成される。補足メッセージは、プロトコルに違反することなく、標準化されたプロトコルを補足する。
【選択図】図1
Description
本出願は、代理人整理番号第SILI−013/00US号により2005年8月25日に出願された「Smart Scalable Storage Switch Architecture」という名称の米国仮特許出願第60/711,863号を、引用により組み入れるものである。
同様の参照符号は、図面の幾つかの図の全体にわたって対応する部品を指す。大部分の参照符号は、その参照符号を最初に導入する図を全体的に識別する1つ又は2つの左端の数字を含むことに留意されたい。
104:隠し通信チャネル
106:プロトコル準拠リンク
110:補足メッセージ
120:記憶装置・システム
130:通信装置
132:リンク・インターフェース
134:補足メッセージ・インターフェース
140:記憶装置
Claims (41)
- ホストと記憶装置システム内の任意のポイントとの間のリンクを介して補足メッセージを伝達するための通信装置であって、
標準化されたプロトコルに従って前記リンクを通過するデータ・ストリームにアクセスするための、前記通信装置を該リンクに通信可能に結合するように構成されたリンク・インターフェースと、
補足メッセージを前記データ・ストリームと交換し、前記リンク内に隠し通信チャネルを確立するように構成された補足メッセージ・インターフェースと、
を備え、
前記補足メッセージは前記標準化されたプロトコルを補足するものであることを特徴とする通信装置。 - 前記隠し通信チャネルが前記補足メッセージを前記データ・ストリーム内に導入し、前記リンクが前記標準化されたプロトコルへの準拠を維持するようになったことを特徴とする請求項1に記載の通信装置。
- 前記隠し通信チャネルは、前記データ・ストリームのプロトコル準拠データを変更すること又は前記記憶装置システムにアクセスして内部に格納されたデータを変更することのいずれか一方又は両方を行わずに、前記補足メッセージを該データ・ストリーム内に組み込むことを特徴とする請求項2に記載の通信装置。
- 前記補足メッセージは、前記記憶装置システム内の任意のポイントにおいて格納関連機能を実行するように構成された補足コマンドを備え、前記ホストの下流で前記格納関連機能を行うようになったことを特徴とする請求項1に記載の通信装置。
- 前記リンクがシリアル・リンクであることを特徴とする請求項1に記載の通信装置。
- 前記補足メッセージ・インターフェースは、前記補足メッセージを前記データ・ストリーム内に挿置するための補足メッセージ・インターポーザを備えることを特徴とする請求項1に記載の通信装置。
- 前記補足メッセージ・インターポーザは、前記データ・ストリームの部分と共に前記補足メッセージの部分を挿置するように構成されることを特徴とする請求項6に記載の通信装置。
- 前記補足メッセージ・インターポーザは、
補足アップリンク・メッセージの部分を伝送するように構成され、第1のプロトコル準拠メッセージに応答するアップリンク・トランスミッタを備えることを特徴とする請求項6に記載の通信装置。 - 前記第1のプロトコル準拠メッセージは、応答メッセージを戻す非書き込みコマンドを含むことを特徴とする請求項8に記載の通信装置。
- 前記補足メッセージ・インターフェースは、
前記データ・ストリーム内の補足ダウンリンク・メッセージを識別するように構成された補足メッセージ・オブザーバを備えることを特徴とする請求項1に記載の通信装置。 - 前記補足メッセージ・オブザーバは、
前記補足ダウンリンク・メッセージの部分を識別し、
前記補足ダウンリンク・メッセージの前記部分を獲得する
ように構成され、第2のプロトコル準拠メッセージに応答するダウンリンク・レシーバを備えることを特徴とする請求項10に記載の通信装置。 - 前記補足メッセージ・オブザーバは、
多数の部分から前記補足ダウンリンク・メッセージを構成するように構成された補足メッセージ構成バッファをさらに備えることを特徴とする請求項11に記載の通信装置。 - 前記第2のプロトコル準拠メッセージが読み取りコマンドを含むことを特徴とする請求項11に記載の通信装置。
- ホストと記憶装置との間のSATAリンクを介して非SATAメッセージを通信するためのSerial Advanced Technology Attachment(「SATA」)通信装置であって、
第1のSATA準拠コマンドと関連付けられたSATAメッセージから非SATAメッセージを獲得し、
第2のSATA準拠コマンドと関連付けられたSATAメッセージ内に非SATAメッセージを挿入する、
ように構成され、前記非SATAメッセージを前記SATA通信装置と前記ホストとの間で伝達するための隠し通信チャネルを形成するように作動する、SATAトランシーバを備えることを特徴とするSATA通信装置。 - 前記隠し通信チャネルは、少なくとも1つの非SATAメッセージを有する前記SATAリンクを介して、少なくとも1つの非SATAメッセージを同時に移送するように構成されることを特徴とする請求項14に記載のSATA通信装置。
- 前記第1のSATA準拠コマンドがREADコマンドであり、前記第2のSATA準拠コマンドがIDENTIFY DEVICEコマンドであることを特徴とする請求項14に記載のSATA通信装置。
- 第1のSATAメッセージにおいて、前記第1のSATA準拠コマンドをREADコマンドとして検知し、
前記第1のSATAメッセージからメッセージ・フィールドの少なくとも部分を受け取る、
ように構成されたダウンリンク・レシーバをさらに備えることを特徴とする請求項16に記載のSATA通信装置。 - 前記メッセージ・フィールドの前記部分は、論理ブロック・アドレス(「LBA」)の一部であることを特徴とする請求項17に記載のSATA通信装置。
- 前記メッセージ・フィールドの前記部分から非SATAメッセージを構成するように構成された非SATAメッセージ構成バッファをさらに備えることを特徴とする請求項17に記載のSATA通信装置。
- 前記非SATAメッセージ構成バッファが有効な非SATAメッセージを含むことを検証するように構成された非SATAメッセージ検証ユニットをさらに備えることを特徴とする請求項19に記載のSATA通信装置。
- 第2のSATAメッセージにおいて、前記第2のSATA準拠コマンドをIDENTIFY DEVICEコマンドとして検知し、
前記第2のSATAメッセージのメッセージ・フィールド内に非SATA応答メッセージの少なくとも部分を挿入する、
ように構成された、アップリンクを形成するためのアップリンク・トランスミッタをさらに備えることを特徴とする請求項16に記載のSATA通信装置。 - 前記メッセージ・フィールドがベンダー特有フィールドであることを特徴とする請求項21に記載のSATA通信装置。
- 前記非SATA応答メッセージの前記部分を維持し、
IDENTIFY DEVICEコマンドを含む別のSATAメッセージを受け取る前記SATAトランシーバに応答して、前記非SATA応答メッセージの前記部分を前記アップリンク・トランスミッタに公開する、
ように構成された非SATAメッセージ応答バッファをさらに備えることを特徴とする請求項21に記載のSATA通信装置。 - Serial Advanced Technology Attachment(「SATA」)準拠記憶装置システムのための、強化された格納関連機能を実行する強化されたポート・マルチプライヤであって、
前記強化されたポート・マルチプライヤとホストとの間で非SATAメッセージを伝達するための隠し通信チャネルを形成するように構成されたSATAトランシーバと、
前記非SATAメッセージ内の非SATAコマンドを実行し、前記SATA準拠記憶装置システム内で強化されたストレージ機能を実行するように構成された非SATAメッセージ実行ユニットと、
を備えることを特徴とする強化されたポート・マルチプライヤ。 - 他の強化されたポート・マルチプライヤと通信するように構成されたSATAコマンド・プロセッサをさらに備えることを特徴とする請求項24に記載の強化されたポート・マルチプライヤ。
- 前記非SATAメッセージ実行ユニットは、前記強化された格納関連機能を実行するための前記ホストによる要件を無くすことを特徴とする請求項24に記載の強化されたポート・マルチプライヤ。
- 前記強化された格納関連機能は、ストライピング機能、ミラーリング機能、連結機能、エンクロージャ管理機能、ファームウェア・アップグレード機能及び管理ポリシー機能の1つ又はそれ以上を含むことを特徴とする請求項24に記載の強化されたポート・マルチプライヤ。
- 前記SATA準拠記憶装置システムの仮想化表現を提供するための仮想化ユニットをさらに備え、前記ホストが、前記仮想化表現と対話し、前記強化された格納関連機能を実行するようになったことを特徴とする請求項27に記載の強化されたポート・マルチプライヤ。
- 前記隠し通信チャネルは、双方向チャネル又は単方向チャネルのいずれかであり、前記単方向チャネルは、前記ホストから前記強化されたポート・マルチプライヤへのダウンリンク又は該強化されたポート・マルチプライヤから該ホストへのアップリンクのいずれかであることを特徴とする請求項24に記載の強化されたポート・マルチプライヤ。
- 前記非SATAメッセージを暗号化するための暗号装置又は暗号化された非SATAメッセージを復号化するための復号装置のいずれか一方又は両方をさらに備えることを特徴とする請求項29に記載の強化されたポート・マルチプライヤ。
- 前記強化されたポート・マルチプライヤが単一のチップとして形成された単一の基板をさらに備えることを特徴とする請求項24に記載の強化されたポート・マルチプライヤ。
- データ・ストリームが、プロトコルに従って前記ホスト・コンピューティング装置とストレージ関連装置との間を通るプロトコル遵守リンクを介して隠しチャネルを確立するための、ホスト・コンピューティング装置に用いるための補足メッセージ・オリジネータであって、
前記プロトコルによって定義されていないメッセージをフォーマットし、前記プロトコル準拠リンク上での伝送のためにフォーマットされたメッセージを生成するように構成されたメッセージ・コントローラと、
前記フォーマットされたメッセージを前記データ・ストリーム内に統合し、前記プロトコル準拠リンクを介して前記フォーマットされたメッセージを伝達するための隠し通信チャネルの少なくとも部分が確立されるように構成されたホスト・ダウンリンク・トランスミッタと、
を備え、
前記隠し通信チャネルは、前記プロトコルに従った前記プロトコル準拠リンク上の非準拠メッセージの伝送を容易にすることを特徴とする補足メッセージ・オリジネータ。 - 前記メッセージ・コントローラは、
前記メッセージを前記メッセージの部分に分解し、
前記メッセージの前記部分についてのオフセットを求め、該メッセージの該部分と前記オフセットが前記フォーマットされたメッセージを構成しており、
前記隠し通信チャネルの前記部分のパケット内の部分及びオフセットを含む、
ようにさらに構成されたことを特徴とする請求項32に記載の補足メッセージ・オリジネータ。 - 前記パケットは、前記プロトコルに準拠したREADコマンドをさらに含むことを特徴とする請求項33に記載の補足メッセージ・オリジネータ。
- 前記プロトコルによって定義されていない別のフォーマットされたメッセージを獲得するように構成されたホスト・アップリンク・レシーバをさらに備え、前記隠し通信チャネルの少なくとも別の部分が確立されるようになったことを特徴とする請求項32に記載の補足メッセージ・オリジネータ。
- 前記メッセージ・コントローラは、
前記隠し通信チャネルの前記別の部分から他のパケットを検知し、
前記他のパケット内の前記別のフォーマットされたメッセージから別のメッセージを再構成する、
ようにさらに構成されたことを特徴とする請求項35に記載の補足メッセージ・オリジネータ。 - 前記別のパケットは、前記プロトコルに準拠したIDENTIFY DEVICEコマンドへの応答をさらに含むことを特徴とする請求項36に記載の補足メッセージ・オリジネータ。
- ホストと装置との間のSATAリンクを介して非SATAメッセージを通信するためのデュアル・モードのSerial Advanced Technology Attachment(「SATA」)トランシーバであって、
SATAオリジネータ又はSATAイニシエータのいずれか一方又は両方である上流エンティティから発するSATAメッセージから、非SATAメッセージを受け取るように構成されたSATAダウンリンク・レシーバと、
前記上流エンティティへの伝送のために、非SATAメッセージをSATAメッセージ内に挿入するように構成されたSATAアップリンク・トランスミッタと、
プロトコル準拠コマンドを発行し、1つ又はそれ以上のターゲット装置に、非SATA応答メッセージを含むプロトコル準拠応答メッセージを生成させるように構成されたSATAコマンド・プロセッサと、
を備えることを特徴とするデュアル・モードSATAトランシーバ。 - 前記SATAダウンリンク・レシーバは、READコマンドを含むSATAパケットから非SATAメッセージを獲得するように構成され、前記SATAアップリンク・トランスミッタは、非SATAメッセージを、IDENTIFY DEVICEコマンドについての応答メッセージを含むSATAパケット内に挿入するように構成され、前記SATAコマンド・プロセッサは、IDENTIFY DEVICEコマンドを発行するように構成されることを特徴とする請求項38に記載のデュアル・モードSATAトランシーバ。
- 非SATAメッセージを、ターゲット装置によって使用可能なメッセージに変換し、
前記メッセージを非SATAメッセージにフォーマットする、
ように構成されたターゲット・インターフェースをさらに備えることを特徴とする請求項38に記載のデュアル・モードSATAトランシーバ。 - 前記ターゲット装置が記憶装置であることを特徴とする請求項40に記載のデュアル・モードSATAトランシーバ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/314,162 | 2005-12-20 | ||
US11/314,162 US7571269B2 (en) | 2005-08-25 | 2005-12-20 | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207477A Division JP5581360B2 (ja) | 2005-12-20 | 2012-09-03 | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007179549A true JP2007179549A (ja) | 2007-07-12 |
JP2007179549A5 JP2007179549A5 (ja) | 2010-01-21 |
JP5376756B2 JP5376756B2 (ja) | 2013-12-25 |
Family
ID=37907726
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006357024A Active JP5376756B2 (ja) | 2005-12-20 | 2006-12-01 | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
JP2012207477A Active JP5581360B2 (ja) | 2005-12-20 | 2012-09-03 | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012207477A Active JP5581360B2 (ja) | 2005-12-20 | 2012-09-03 | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル |
Country Status (6)
Country | Link |
---|---|
US (1) | US7571269B2 (ja) |
EP (1) | EP1811396B1 (ja) |
JP (2) | JP5376756B2 (ja) |
KR (2) | KR101409927B1 (ja) |
CN (1) | CN101008934B (ja) |
TW (1) | TWI352908B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7571269B2 (en) * | 2005-08-25 | 2009-08-04 | Silicon Image, Inc. | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
JP2009258841A (ja) * | 2008-04-14 | 2009-11-05 | Hitachi Ltd | ストレージシステム |
JP2011515748A (ja) * | 2008-03-14 | 2011-05-19 | シリコン イメージ,インコーポレイテッド | ポートマルチプライヤを拡張する方法、装置およびシステム |
JP2011515749A (ja) * | 2008-03-14 | 2011-05-19 | シリコン イメージ,インコーポレイテッド | 拡張ポートマルチプライヤを利用する方法、装置およびシステム |
US8595434B2 (en) | 2005-08-25 | 2013-11-26 | Silicon Image, Inc. | Smart scalable storage switch architecture |
WO2015111206A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | 計算機システム、サーバモジュール及びストレージモジュール |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100827170B1 (ko) * | 2005-11-30 | 2008-05-02 | 재단법인서울대학교산학협력재단 | 인증서 검증방법과 선택적 추적이 가능한 익명 신용장시스템 |
US8717910B2 (en) * | 2007-04-26 | 2014-05-06 | Cisco Technology, Inc. | Field modulation for transfer and measurement of flow statistics |
US20090006657A1 (en) * | 2007-06-26 | 2009-01-01 | Asad Azam | Enabling consecutive command message transmission to different devices |
WO2010014079A1 (en) | 2008-07-29 | 2010-02-04 | Hewlett-Packard Development Company, L.P. | Connecting a storage subsystem and an electronic device with a control device that hides details of the storage subsystem |
TWI494756B (zh) * | 2009-08-26 | 2015-08-01 | Phison Electronics Corp | 下達讀取指令的方法、快閃記憶體控制器與快閃記憶體儲存系統 |
US8572353B1 (en) * | 2009-09-21 | 2013-10-29 | Tilera Corporation | Condensed router headers with low latency output port calculation |
US9063655B2 (en) * | 2010-05-12 | 2015-06-23 | Silicon Image, Inc. | Multi-level port expansion for port multipliers |
US9237126B2 (en) * | 2010-09-09 | 2016-01-12 | Gerald R. McEvoy | One-way bus bridge |
TW201217979A (en) * | 2010-10-18 | 2012-05-01 | Sunix Co Ltd | employing single PCI slot on computer motherboard to be expanded with multiple PCI devices |
JP5209096B2 (ja) | 2011-09-07 | 2013-06-12 | 株式会社東芝 | リモートアクセスシステム、電子機器およびリモートアクセス処理方法 |
US8640007B1 (en) | 2011-09-29 | 2014-01-28 | Western Digital Technologies, Inc. | Method and apparatus for transmitting diagnostic data for a storage device |
US9588762B2 (en) * | 2012-03-15 | 2017-03-07 | International Business Machines Corporation | Vector find element not equal instruction |
WO2014071497A1 (en) * | 2012-11-09 | 2014-05-15 | Mosaid Technologies Incorporated | Method and apparatus for pll locking control in daisy chained memory system |
US9122806B2 (en) * | 2012-11-28 | 2015-09-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | SATA data appliance for providing SATA hosts with access to a configurable number of SATA drives residing in a SAS topology |
US10420072B2 (en) | 2013-03-14 | 2019-09-17 | Everactive, Inc. | Methods and apparatus for low power wireless communication |
US10667214B2 (en) | 2013-03-14 | 2020-05-26 | Everactive Inc. | Methods and apparatus for wireless communication via a predefined sequence of a change of a characteristic of a wireless signal |
US11044009B2 (en) | 2013-03-14 | 2021-06-22 | Everactive, Inc. | Methods and apparatus for networking using a proxy device and backchannel communication |
US10063569B2 (en) | 2015-03-24 | 2018-08-28 | Intel Corporation | Custom protection against side channel attacks |
US9904543B2 (en) * | 2015-10-26 | 2018-02-27 | Hewlett-Packard Development Company, L.P. | Setting a build indicator to enable or disable a feature |
CN109564558A (zh) | 2016-06-10 | 2019-04-02 | 利奇得公司 | 数据存储系统中的多端口插入器架构 |
US10152091B2 (en) * | 2016-11-09 | 2018-12-11 | Seagate Technology Llc | Form factor compatible laptop PC raid array |
US10776298B2 (en) * | 2016-12-22 | 2020-09-15 | Seagate Technology, Llc | Multi-device data storage module |
TWI638313B (zh) * | 2017-11-07 | 2018-10-11 | 瑞昱半導體股份有限公司 | 浮點數運算電路及方法 |
US11188497B2 (en) | 2018-11-21 | 2021-11-30 | SambaNova Systems, Inc. | Configuration unload of a reconfigurable data processor |
US10831507B2 (en) | 2018-11-21 | 2020-11-10 | SambaNova Systems, Inc. | Configuration load of a reconfigurable data processor |
US10698853B1 (en) | 2019-01-03 | 2020-06-30 | SambaNova Systems, Inc. | Virtualization of a reconfigurable data processor |
US11386038B2 (en) | 2019-05-09 | 2022-07-12 | SambaNova Systems, Inc. | Control flow barrier and reconfigurable data processor |
US11055141B2 (en) | 2019-07-08 | 2021-07-06 | SambaNova Systems, Inc. | Quiesce reconfigurable data processor |
US11146299B2 (en) | 2019-09-09 | 2021-10-12 | Everactive, Inc. | Wireless receiver apparatus and method |
US11758480B2 (en) | 2020-02-14 | 2023-09-12 | Everactive Inc. | Method and system for low power and secure wake-up radio |
US11809908B2 (en) | 2020-07-07 | 2023-11-07 | SambaNova Systems, Inc. | Runtime virtualization of reconfigurable data flow resources |
US11782729B2 (en) | 2020-08-18 | 2023-10-10 | SambaNova Systems, Inc. | Runtime patching of configuration files |
US11409540B1 (en) | 2021-07-16 | 2022-08-09 | SambaNova Systems, Inc. | Routing circuits for defect repair for a reconfigurable data processor |
US11327771B1 (en) | 2021-07-16 | 2022-05-10 | SambaNova Systems, Inc. | Defect repair circuits for a reconfigurable data processor |
US11556494B1 (en) | 2021-07-16 | 2023-01-17 | SambaNova Systems, Inc. | Defect repair for a reconfigurable data processor for homogeneous subarrays |
KR20230036819A (ko) | 2021-09-08 | 2023-03-15 | 한국전자통신연구원 | 무선 통신 은닉 채널 검출 방법 및 장치 |
US11899945B2 (en) | 2021-10-03 | 2024-02-13 | Silicon Motion, Inc. | Method and apparatus for performing communications specification version control of memory device in predetermined communications architecture with aid of compatibility management, and associated computer-readable medium |
US11487694B1 (en) | 2021-12-17 | 2022-11-01 | SambaNova Systems, Inc. | Hot-plug events in a pool of reconfigurable data flow resources |
TWI796211B (zh) * | 2022-04-29 | 2023-03-11 | 神雲科技股份有限公司 | 連接埠的設定方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242002A (ja) * | 1992-02-28 | 1993-09-21 | Kawasaki Steel Corp | 補助記憶装置 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5140592A (en) * | 1990-03-02 | 1992-08-18 | Sf2 Corporation | Disk array system |
JP3546741B2 (ja) * | 1999-03-03 | 2004-07-28 | 日本電気株式会社 | ハードディスクユニット及びそれに用いるユーザ領域設定方法並びにその制御プログラムを記録した記録媒体 |
JP3387041B2 (ja) * | 1999-09-30 | 2003-03-17 | 富士通株式会社 | プロトコル変換装置、通信装置、通信プログラム記憶媒体、および通信システム |
ATE407402T1 (de) * | 2000-05-23 | 2008-09-15 | Sepaton Inc | Verfahren und vorrichtung zur datenvervielfachung durch verwendung von scsi ber tcp/ip |
EP1320035A1 (en) * | 2001-12-11 | 2003-06-18 | Thomson Licensing S.A. | Storage device cache management |
US6895455B1 (en) * | 2002-06-26 | 2005-05-17 | Western Digital Technologies, Inc. | Disk drive and method for implementing nonstandard disk-drive commands on a serial ATA interface that only supports standard ATA disk-drive commands |
US6735650B1 (en) * | 2002-08-30 | 2004-05-11 | Western Digital Technologies, Inc. | Disk drive and method for data transfer initiated by nonstandard disk-drive commands on a serial ATA interface that only supports standard ATA disk-drive commands |
US6952794B2 (en) * | 2002-10-10 | 2005-10-04 | Ching-Hung Lu | Method, system and apparatus for scanning newly added disk drives and automatically updating RAID configuration and rebuilding RAID data |
US20040177218A1 (en) * | 2002-11-06 | 2004-09-09 | Meehan Thomas F. | Multiple level raid architecture |
US7206989B2 (en) * | 2002-11-20 | 2007-04-17 | Intel Corporation | Integrated circuit having multiple modes of operation |
US7167929B2 (en) * | 2003-01-13 | 2007-01-23 | Sierra Logic | Integrated-circuit implementation of a storage-shelf router and a path controller card for combined use in high-availability mass-storage-device shelves that may be incorporated within disk arrays, and a storage-shelf-interface tunneling method and system |
US8301809B2 (en) * | 2003-07-02 | 2012-10-30 | Infortrend Technology, Inc. | Storage virtualization computer system and external controller thereof |
US20050114464A1 (en) * | 2003-10-27 | 2005-05-26 | Shai Amir | Virtualization switch and method for performing virtualization in the data-path |
US7337273B2 (en) * | 2004-03-31 | 2008-02-26 | Microsoft Corporation | Strategies for reading information from a mass storage medium using a cache memory |
JP2006134208A (ja) * | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | ストレージ仮想化装置 |
US7743178B2 (en) * | 2005-04-11 | 2010-06-22 | Emulex Design & Manufacturing Corporation | Method and apparatus for SATA tunneling over fibre channel |
US7853741B2 (en) * | 2005-04-11 | 2010-12-14 | Emulex Design & Manufacturing Corporation | Tunneling SATA targets through fibre channel |
US7571269B2 (en) * | 2005-08-25 | 2009-08-04 | Silicon Image, Inc. | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
KR101340176B1 (ko) * | 2005-08-25 | 2013-12-10 | 실리콘 이미지, 인크. | 스마트 스케일러블 스토리지 스위치 아키텍처 |
-
2005
- 2005-12-20 US US11/314,162 patent/US7571269B2/en active Active
-
2006
- 2006-11-30 TW TW095144511A patent/TWI352908B/zh not_active IP Right Cessation
- 2006-12-01 JP JP2006357024A patent/JP5376756B2/ja active Active
- 2006-12-19 CN CN2006101711805A patent/CN101008934B/zh active Active
- 2006-12-20 EP EP06256470.3A patent/EP1811396B1/en active Active
- 2006-12-20 KR KR1020060131148A patent/KR101409927B1/ko active IP Right Grant
-
2012
- 2012-09-03 JP JP2012207477A patent/JP5581360B2/ja active Active
-
2013
- 2013-08-19 KR KR1020130097850A patent/KR101421480B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242002A (ja) * | 1992-02-28 | 1993-09-21 | Kawasaki Steel Corp | 補助記憶装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7571269B2 (en) * | 2005-08-25 | 2009-08-04 | Silicon Image, Inc. | Covert channel for conveying supplemental messages in a protocol-defined link for a system of storage devices |
US8595434B2 (en) | 2005-08-25 | 2013-11-26 | Silicon Image, Inc. | Smart scalable storage switch architecture |
US9201778B2 (en) | 2005-08-25 | 2015-12-01 | Lattice Semiconductor Corporation | Smart scalable storage switch architecture |
JP2011515748A (ja) * | 2008-03-14 | 2011-05-19 | シリコン イメージ,インコーポレイテッド | ポートマルチプライヤを拡張する方法、装置およびシステム |
JP2011515749A (ja) * | 2008-03-14 | 2011-05-19 | シリコン イメージ,インコーポレイテッド | 拡張ポートマルチプライヤを利用する方法、装置およびシステム |
JP2009258841A (ja) * | 2008-04-14 | 2009-11-05 | Hitachi Ltd | ストレージシステム |
WO2015111206A1 (ja) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | 計算機システム、サーバモジュール及びストレージモジュール |
Also Published As
Publication number | Publication date |
---|---|
CN101008934A (zh) | 2007-08-01 |
US7571269B2 (en) | 2009-08-04 |
EP1811396A3 (en) | 2009-07-29 |
US20070180172A1 (en) | 2007-08-02 |
EP1811396A2 (en) | 2007-07-25 |
KR101421480B1 (ko) | 2014-07-23 |
JP5581360B2 (ja) | 2014-08-27 |
KR20130100250A (ko) | 2013-09-10 |
KR20070065846A (ko) | 2007-06-25 |
CN101008934B (zh) | 2010-11-17 |
TW200801964A (en) | 2008-01-01 |
JP2013020635A (ja) | 2013-01-31 |
TWI352908B (en) | 2011-11-21 |
JP5376756B2 (ja) | 2013-12-25 |
KR101409927B1 (ko) | 2014-06-19 |
EP1811396B1 (en) | 2017-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5581360B2 (ja) | 記憶装置システムのための、プロトコル定義されたリンクにおいて補足メッセージを伝達するための隠しチャネル | |
JP4698982B2 (ja) | 暗号処理を行うストレージシステム | |
JP6420253B2 (ja) | 互換性を保つオフロード・トークン・サイズの拡大 | |
US9063561B2 (en) | Direct memory access for loopback transfers in a media controller architecture | |
US8127150B2 (en) | Data security | |
TWI620093B (zh) | 用於保全電腦大容量儲存資料的方法和裝置 | |
US7640378B2 (en) | Method and apparatus for improving the performance of USB mass storage devices in the presence of long transmission delays | |
US20070118743A1 (en) | Communication of information via an in-band channel using a trusted configuration space | |
US20150058637A1 (en) | Method and apparatus for transparently encrypting and decrypting computer interface data | |
EP1647915A1 (en) | Storage system update management using a secure time server | |
US10313236B1 (en) | Method of flow based services for flash storage | |
US9071585B2 (en) | Copy offload for disparate offload providers | |
US20090010157A1 (en) | Flow control in a variable latency system | |
Palekar et al. | Design and implementation of a software prototype for storage area network protocol evaluation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111003 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111104 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120501 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130924 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5376756 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |